JP2011193010A - 半導体ウェハ及び高周波電子デバイス用半導体ウェハ - Google Patents

半導体ウェハ及び高周波電子デバイス用半導体ウェハ Download PDF

Info

Publication number
JP2011193010A
JP2011193010A JP2011100426A JP2011100426A JP2011193010A JP 2011193010 A JP2011193010 A JP 2011193010A JP 2011100426 A JP2011100426 A JP 2011100426A JP 2011100426 A JP2011100426 A JP 2011100426A JP 2011193010 A JP2011193010 A JP 2011193010A
Authority
JP
Japan
Prior art keywords
substrate
thin film
nitride semiconductor
gan
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011100426A
Other languages
English (en)
Inventor
Takeshi Tanaka
丈士 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2011100426A priority Critical patent/JP2011193010A/ja
Publication of JP2011193010A publication Critical patent/JP2011193010A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】シリコン基板などの支持基板上に窒化物半導体膜を形成し、その窒化物半導体膜上にエピタキシャル層を形成した半導体ウェハを提供する。
【解決手段】支持基板と、上記支持基板の表面に設けられた窒化物半導体薄膜と、上記窒化物半導体薄膜上に気相成長され形成された窒化物半導体エピタキシャル層と、を備える半導体ウェハにおいて、上記窒化物半導体薄膜は、GaN基板に設けられたイオン注入層を境として上記GaN基板から剥離されたGaN薄膜であって、上記GaN薄膜は(000−1)窒素面側を上記支持基板側に有し、(0001)Ga面側を上記窒化物半導体エピタキシャル層の気相成長面として有する。
【選択図】 図4

Description

本発明は、シリコン基板などの支持基板に窒化物半導体薄膜を形成した半導体ウェハ、及び高周波電子デバイス用半導体ウェハに関する。
インジウム、ガリウム、アルミニウム、及び窒素からなる窒化物半導体は、そのIII族元素の組成比を制御することにより、紫外から可視光の大部分の領域をカバーする革新的な高効率発光デバイスの材料として開発が進められ、実用化されている。
また、窒化物半導体は、高い飽和電子速度と高い絶縁破壊耐圧を有するため、将来的には高周波領域で桁違いの高効率・高出力を実現する電子デバイス用材料としての応用も期待されている。
窒化物半導体を薄膜で形成する際、最大の問題となるのは基板の選択である。従来、単結晶の窒化物半導体そのものを製造することは極めて困難であり、これを入手することがほとんど不可能だった。このため、青色LEDなどの窒化物半導体デバイスは、サファイア基板やシリコンカーバイド基板などの上に形成されるのが常であった。
しかし、サファイアやシリコンカーバイドは窒化物半導体と結晶系、格子定数、熱膨張率等が異なる。このため、サファイア基板やシリコンカーバイド基板などの上に形成された窒化物半導体の薄膜には高密度で転位や欠陥が導入されてしまい、これらの結晶中の欠陥がデバイス特性を経時劣化させる原因になっていた。
一方、最近になって、サファイア基板上にHVPE(ハイドライド気相成長)法でGaN膜を厚く形成し、このGaN膜をサファイア基板から引き剥がす方法が開発された。この方法により、従来は極めて困難であった転位密度の低い単結晶窒化物半導体基板の製造が、実現できるようになった。
この単結晶窒化物半導体を薄膜成長の基板として用いると、デバイス構造を含む薄膜中の結晶欠陥が少なくなるため、高発光強度・長素子寿命などの優れた特性を持つ窒化物半導体デバイスをつくることが可能になる。
なお、この出願の発明に関連する先行技術文献情報としては、次のものがある。
特開平10−321548号公報 特開平11−40786号公報 特開平11−297583号公報
しかしながら、HVPE法により成長するGaN基板は、1枚あたりの製造に要する時間が非常に長いため、サファイア基板などと比べて単価が桁違いに高い。すなわち、単結晶窒化物半導体基板はコストが極めて高いという問題を抱えており、低価格が要求される青色LEDや高周波電子デバイスなどへの応用は、現時点では、実用上ほとんど不可能な状態にある。
そこで、本発明の目的は、低転位密度の窒化物半導体薄膜をシリコン基板、あるいは任意の材質からなる支持基板上に形成し、窒化物半導体薄膜上にエピタキシャル層を成長した半導体ウェハを提供することにある。
本発明は上記目的を達成するために創案されたものであり、本願発明の第一の態様は、支持基板と、上記支持基板の表面に設けられた窒化物半導体薄膜と、上記窒化物半導体薄膜上に気相成長され形成された窒化物半導体エピタキシャル層と、を備える半導体ウェハにおいて、上記窒化物半導体薄膜は、GaN基板に設けられたイオン注入層を境として上記GaN基板から剥離されたGaN薄膜であって、上記GaN薄膜は(000−1)窒素面側を上記支持基板側に有し、(0001)Ga面側を上記窒化物半導体エピタキシャル層の気相成長面として有する。
上記気相成長面は、0°以上8°未満のオフ角を有してもよい。
上記気相成長面は、1°以上3°未満のオフ角を有してもよい。
上記支持基板はSi基板であってもよい。
本願発明の第二の態様は、基板と、上記基板の表面に設けられた窒化物半導体薄膜と、上記窒化物半導体薄膜上に形成された複数の窒化物半導体エピタキシャル層と、を備える半導体ウェハにおいて、上記窒化物半導体薄膜は、(000−1)窒素面から任意の方向にオフカットされたGaN基板に設けられたイオン注入層を境として、上記GaN基板から剥離されたGaN薄膜であって、上記GaN薄膜は(000−1)窒素面側を上記基板側に有し、(0001)Ga面側を上記窒化物半導体エピタキシャル層の気相成長面として有する。
本願発明の第三の態様は、Si基板と、上記Si基板の表面に設けられた窒化物半導体薄膜と、上記窒化物半導体薄膜上に形成された複数の窒化物半導体エピタキシャル層と、を備える高周波電子デバイス用半導体ウェハにおいて、上記窒化物半導体薄膜は、(000−1)窒素面から任意の方向にオフカットされたGaN基板に設けられたイオン注入層を境として、上記GaN基板から剥離されたGaN薄膜であって、上記GaN薄膜は(000−1)窒素面側を上記Si基板側に有し、(0001)Ga面側を上記窒化物半導体エピタキシャル層の気相成長面として有し、かつ上記気相成長面は、1°以上3°未満のオフ角を有する。
本願発明の製造方法に係る第一の態様は、第1の窒化物半導体基板の表面近傍にイオンを注入する工程と、その第1の窒化物半導体基板の表面側を第2の基板に重ね合わせる工程と、重ね合わせた上記2枚の基板を熱処理する工程と、イオン注入された層を境として上記第1の窒化物半導体基板の大部分を上記第2の基板から引き剥がす工程とを含む。
本願発明の製造方法に係る第二の態様は、第1の窒化物半導体基板の表面近傍にイオンを注入する工程と、その第1の窒化物半導体基板を熱処理する工程と、上記第1の窒化物半導体基板の表面側を第2の基板に貼り合わせる工程と、イオン注入された層を境として上記第1の窒化物半導体基板の大部分を上記第2の基板から引き剥がす工程とを含む。
上記イオンの注入は、窒化物半導体基板の表面から2μm以下の深さに濃度ピークを有するように行うとよい。
上記第1の窒化物半導体基板は、厚さが400μm程度であるとよい。
上記熱処理は、水素、窒素、アンモニア、酸素、アルゴン、ネオン、ヘリウムのいずれかの単体ガス、あるいはこれらの混合ガスからなるガス雰囲気中にて、温度800℃以上で2時間以上行うとよい。
本発明によれば、低転位密度の窒化物半導体薄膜を、低い製造コストで、シリコン基板、あるいは任意の材質からなる基板上に形成することができるという優れた効果を発揮する。
図1(a)〜(d)は、本発明の好適な実施の形態である半導体基板の製造工程の一部(熱処理するまでの工程)を示す断面図である。 図2(a)〜(e)は、本発明の好適な実施の形態である半導体基板の製造工程の一部(熱処理後の工程)を示す断面図である。 本実施の形態に係る半導体ウェハを用いて作製したLEDの断面構造の一例を示す図である。 本実施の形態に係る半導体ウェハを用いて作製した高周波トランジスターの断面構造の一例を示す図である。
以下、本発明の好適実施の形態を添付図面にしたがって説明する。
まず、本実施の形態に係る製造方法を用いて作製した半導体基板を図2(e)で説明する。
図2(e)に示すように、本実施の形態に係る半導体基板(半導体ウェハー、あるいはテンプレート基板)1は、第2の基板としての単結晶のシリコン基板2上に、低転位密度の単結晶窒化物半導体薄膜としてのGaN薄膜3を形成したものである。この半導体基板1は、後述するように、青色LEDや高周波電子デバイス(例えば、高周波トランジスターなど)の基板として使用される。
第2の基板としては、ガラス、金属からなるものを用いてもよい。窒化物半導体薄膜としては、インジウム、ガリウム、アルミニウム、及び窒素からなるもの(例えば、AlN薄膜など)であればよい。
次に、半導体基板1の製造方法を図1および 図2で説明する。
図1(a)〜 図1(d)は、本発明の好適な実施の形態である半導体基板の製造工程の一部(熱処理するまでの工程)を示す断面図である。図2(a)〜(e)は、本発明の好適な実施の形態である半導体基板の製造工程の一部(熱処理後の工程)を示す断面図である。
まず、図1(a)に示すように、第1の窒化物半導体基板として、低転位密度の単結晶のGaN基板11(厚さd)を用意する。このGaN基板11は、ウルツ鉱型GaNからなり、表面側が(000−1)窒素面、裏面側が(0001)ガリウム面となるように配置される。
図1(b)に示すように、GaN基板11の表面近傍に上方からイオンを注入し、GaN基板11の表面から数μm程度の深さにイオン注入層12を形成する。注入するイオンは、水素、窒素、酸素、ネオン、アルゴンのうちの1種あるいは2種以上のイオンからなるものを用いる。本実施の形態では、注入するイオンとして、水素および窒素イオンを用いた。このとき、GaN基板11の表面からイオン注入層12の上面までに、最終的に得たいGaN薄膜3(図2(e)参照)となる薄膜11aが形成される。
図1(c)に示すように、単結晶シリコン基板2を用意し、GaN基板11の表面側をシリコン基板2の表面に重ね合わせ、密着させる。その後、重ね合わせた2枚のGaN基板11、シリコン基板2に熱処理を施し、貼り合わせる。
さて、この熱処理の際、GaN基板11中に形成したイオン注入層12内部では、イオンによって誘起された欠陥に起因して多数のダングリングボンドが平面状に形成されるため、イオン注入層12が 図1(d)に示すような亀裂層13となる。すると亀裂層13の平面に沿って、熱応力等によって亀裂が発生し、亀裂層13を境としてGaN基板11は上下に分離する。
この現象を利用すると、図2(a)に示すように、シリコン基板2に貼り合わせられた表面付近の薄膜11a( 図1参照)を残して、亀裂層13を境としてGaN基板11の大部分11Aをシリコン基板2から引き剥がすことができる。つまり、薄膜11aは、GaN基板11からシリコン基板2に転写され、GaN薄膜3となる。
その後、図2(b)に示すように、引き剥がされたGaN基板11の大部分11Aは、亀裂層13を除去することで、図2(c)に示すようなGaN基板21となる。このGaN基板21は、厚さd2が 図1(a)のGaN基板11の厚さdよりも、若干薄くなっただけなので、第1の窒化物半導体基板として再利用できる。
一方、 図2(d)に示すように、GaN薄膜3が表面に貼り付いたシリコン基板2は、さらなる熱処理を施して亀裂層13を除去すると、 図2(e)で説明した半導体基板1が得られる。
本実施の形態の作用を説明する。
本実施の形態に係る製造方法は、まず、GaN基板11中にイオン注入層12を形成し、そのGaN基板11をシリコン基板2に重ね合わせ、熱処理して貼り付ける。この際、イオン注入層12が亀裂層13となるため、亀裂層13を境にしてGaN基板11の大部分11Aをシリコン基板2から剥がすことで、シリコン基板2上にGaN薄膜3を形成した半導体基板1が得られる。他方、GaN基板11の大部分11Aは、亀裂層13を除去してGaN基板21となるため、GaN基板11として再利用できる。
つまり、この製造方法を用いると、低転位密度であるが高価格という問題を抱える単結晶窒化物半導体基板(例えば、GaN基板11)のたった1枚から、低価格な基板(例えば、シリコン基板2)上に低転位密度の窒化物半導体薄膜(例えば、GaN薄膜3)を大量に「転写」でき、しかも低転位密度の窒化物半導体薄膜を有する半導体基板を大量に「複製」できる。
特に、低価格な基板としては、単結晶窒化物半導体基板よりも数桁のオーダで安価なシリコン基板を使えばよい。すると、低転位密度の窒化物半導体薄膜を有する半導体基板の1枚あたりの単価を、単結晶窒化物半導体基板1枚と比較して、劇的に下げることができる。
したがって、本実施の形態に係る製造方法によれば、低転位密度の窒化物半導体薄膜を、低い製造コストで、シリコン基板2、あるいは任意の材質からなる基板上に形成することができる。
上記実施の形態では、イオン注入後のGaN基板11とシリコン基板2を重ね合わせ、これら2枚の基板11,2を熱処理して貼り合わせる例で説明したが、イオン注入後のGaN基板11を熱処理し、熱処理後のGaN基板11をシリコン基板2に貼り合わせてもよい。
また、上記実施の形態では、窒化物半導体薄膜としてGaN薄膜3を形成する例で説明したが、窒化物半導体膜としてAlN薄膜を形成する場合には、第1の窒化物半導体基板としてウルツ鉱型AlNからなるAlN基板を用いる。
(実施例1)
まず、HVPE法によって成長させた低転位密度の単結晶のGaN基板11を用意する。GaN基板11の表面側は、(000−1)窒素面となるように配置される。GaN基板11の厚さdは400μm程度である。
このGaN基板11の表面近傍に、水素及び窒素イオンをイオン注入法により注入し、イオン注入層12を形成する。イオン注入は、GaN基板11の表面から2μm以下の深さにその濃度ピークを有するように行うことが望ましい。実施例1では、イオン注入のエネルギーを400keVとした。
次に、(100)あるいは(111)の面方位をもつ単結晶のシリコン基板2を用意し、このシリコン基板2とイオン注入済みのGaN基板11表面を洗浄後、表面同士を重ね合わせ、密着させる。
この重ね合わせた基板11,2をガス置換可能なアニール炉に導入し、炉内で温度800℃以上の条件で、2時間以上の結合アニール(熱処理)を施し、シリコン基板2とイオン注入済みのGaN基板11を貼り合わせる。
実施例1では、アニール炉内のガス雰囲気を水素と窒素の混合ガスとした。ガス雰囲気としては、水素、窒素、アンモニア、酸素、アルゴン、ネオン、ヘリウム等の単体ガス、あるいはこれらの混合ガスからなるものを用いてもよい。
結合アニールの際、イオン注入層12が亀裂層13となるため、亀裂層13を境としてGaN基板11の大部分11Aをシリコン基板2から引き剥がすことができる。結果として貼り合わせた基板11,2は、厚さが398μm程度になったGaN基板11の大部分11Aと、低転位密度であり厚さが2μm程度のGaN薄膜3が表面に貼り付いたシリコン基板2との2つに分離される。
このうち引き剥がされたGaN基板11の大部分11Aは、亀裂層13をケミカルメカニカルポリッシュ法などによって処理して除去することにより、GaN基板21(これはGaN基板11とほぼ同一構造)となり、再度、図1(b)以降に示すようなイオン注入によるシリコン基板2上へのGaN薄膜3の形成プロセスへ利用することができる。
なぜならば、GaN基板21は、厚さd2がGaN基板11の厚さdよりも約0.5%程度薄くなった以外は、プロセス使用前と状態が変わらないためである。すなわち、1枚のGaN基板11は、理想的には数十回〜百回程度の再利用、使い回しが可能である。
低転位密度の単結晶のGaN基板11は1枚あたりの価格は高いが、上記のような単結晶のGaN基板21を再利用しつつ低転位密度のGaN薄膜3を増殖させるプロセスは、半導体基板の製造コストを著しく低減する効果がある。
一方、厚さ2μm程度の低転位密度のGaN薄膜3が表面に貼り付いたシリコン基板2は、さらなる熱処理を施して、イオン注入及びダングリングボンド形成によるダメージを除去(亀裂層13を除去)すると、優れた特性・信頼性をもつ窒化物半導体デバイスを形成するための、低価格な半導体基板1として使用することができる。
ここで、半導体基板1の窒化物半導体膜上にエピタキシャル層を形成して作製した半導体ウェハを用いて作製した窒化物半導体デバイスの一例を説明する。具体的な応用例としては、 図3に示すような青色LED31や、図4に示すような高周波トランジスター41がある。
図3に示すように、青色LED31は、半導体基板1の上に、MOVPE法を用いてn型GaNエピタキシャル層32、InGaNとGaNからなるマルチ・カンタム・ウェル層33、p型GaNエピタキシャル層34を順次エピタキシャル成長させた後、p型GaNエピタキシャル34層の上に透明電極からなる電流拡散層35を形成し、所定のフォトリソグラフィー法で電流拡散層35の上にp型電極36を、半導体基板1の裏面にn型電極37をそれぞれ形成して構成される。
この青色LED31は、デバイス構造中に非発光再結合中心となるような結晶欠陥が少ないため、高発光強度、長素子寿命という優れた特性を有する。
また、 図4に示すように、高周波トランジスター41は、半導体基板1の上に、MOVPE法を用いて半絶縁GaNエピタキシャル層42、アンドープAlGaNエピタキシャル層43を順次エピタキシャル成長させた後、所定のフォトリソグラフィー法でアンドープAlGaNエピタキシャル層43の上に、ソース電極44、ゲート電極45、ドレイン電極46、SiNxパッシベーション膜47をそれぞれ形成して構成される。
この高周波トランジスター41は、デバイス構造中に電子散乱要因となるような結晶欠陥が少ないため、高速、高出力という優れた特性を有する。
(実施例2)
第1の窒化物半導体基板としてウルツ鉱型AlNからなるAlN基板を用い、実施例1と同様の方法で、シリコン基板2上にAlN薄膜を形成して半導体基板を作製した。実施例2によっても、実施例1と同様の作用効果が得られ、低転位密度の窒化物半導体薄膜を有する半導体基板を低コストで作製できる。
(実施例3)
実施例1のGaN基板11の代わりに、(000−1)窒素面から任意の方向に0°以上8°未満、望ましくは1°以上3°未満の範囲でオフカットされた面が表面側となるように配置されたGaN基板を用い、実施例1と同様にして基板上にGaN薄膜を形成し、半導体基板を作製した。オフカットを0°以上8°未満の範囲にするのは、オフカットが8°以上になると、GaN基板上にエピタキシャル成長したGaN薄膜の表面モフォロジ(形態)が著しく劣化するからである。作製した半導体基板上に、MOVPE法で複数のエピタキシャル層を順次エピタキシャル成長させると、各エピタキシャル層のモフォロジ
が良好となる。
(実施例4)
実施例1のシリコン基板2の代わりに、ガラス基板あるいは金属基板を用い、実施例1と同様にして基板上にGaN薄膜3を形成し、半導体基板を作製した。第2の基板としては、工業面での技術的蓄積からシリコンを用いることが望ましいが、実施例4のようにガラスや金属などのさらに安価な材料からなる基板を用いれば、実施例1と比べて、低転位密度の窒化物半導体薄膜を有する半導体基板をさらに低コストで作製できる。
1 半導体基板
2 シリコン基板(第2の基板)
3 GaN薄膜(窒化物半導体薄膜)
11 GaN基板(第1の窒化物半導体基板)
12 イオン注入層
13 亀裂層

Claims (6)

  1. 支持基板と、上記支持基板の表面に設けられた窒化物半導体薄膜と、上記窒化物半導体薄膜上に気相成長され形成された窒化物半導体エピタキシャル層と、を備える半導体ウェハにおいて、上記窒化物半導体薄膜は、GaN基板に設けられたイオン注入層を境として上記GaN基板から剥離されたGaN薄膜であって、上記GaN薄膜は(000−1)窒素面側を上記支持基板側に有し、(0001)Ga面側を上記窒化物半導体エピタキシャル層の気相成長面として有することを特徴とする半導体ウェハ。
  2. 上記気相成長面は、0°以上8°未満のオフ角を有することを特徴とする請求項1に記載の半導体ウェハ。
  3. 上記気相成長面は、1°以上3°未満のオフ角を有することを特徴とする請求項1に記載された半導体ウェハ。
  4. 上記支持基板はSi基板であることを特徴とする請求項1〜3のいずれかに記載された半導体ウェハ。
  5. 基板と、上記基板の表面に設けられた窒化物半導体薄膜と、上記窒化物半導体薄膜上に形成された複数の窒化物半導体エピタキシャル層と、を備える半導体ウェハにおいて、上記窒化物半導体薄膜は、(000−1)窒素面から任意の方向にオフカットされたGaN基板に設けられたイオン注入層を境として、上記GaN基板から剥離されたGaN薄膜であって、上記GaN薄膜は(000−1)窒素面側を上記基板側に有し、(0001)Ga面側を上記窒化物半導体エピタキシャル層の気相成長面として有することを特徴とする半導体ウェハ。
  6. Si基板と、上記Si基板の表面に設けられた窒化物半導体薄膜と、上記窒化物半導体薄膜上に形成された複数の窒化物半導体エピタキシャル層と、を備える高周波電子デバイス用半導体ウェハにおいて、上記窒化物半導体薄膜は、(000−1)窒素面から任意の方向にオフカットされたGaN基板に設けられたイオン注入層を境として、上記GaN基板から剥離されたGaN薄膜であって、上記GaN薄膜は(000−1)窒素面側を上記Si基板側に有し、(0001)Ga面側を上記窒化物半導体エピタキシャル層の気相成長面として有し、かつ上記気相成長面は、1°以上3°未満のオフ角を有することを特徴とする高周波電子デバイス用半導体ウェハ。
JP2011100426A 2011-04-28 2011-04-28 半導体ウェハ及び高周波電子デバイス用半導体ウェハ Pending JP2011193010A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011100426A JP2011193010A (ja) 2011-04-28 2011-04-28 半導体ウェハ及び高周波電子デバイス用半導体ウェハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011100426A JP2011193010A (ja) 2011-04-28 2011-04-28 半導体ウェハ及び高周波電子デバイス用半導体ウェハ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005020950A Division JP2006210660A (ja) 2005-01-28 2005-01-28 半導体基板の製造方法

Publications (1)

Publication Number Publication Date
JP2011193010A true JP2011193010A (ja) 2011-09-29

Family

ID=44797550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011100426A Pending JP2011193010A (ja) 2011-04-28 2011-04-28 半導体ウェハ及び高周波電子デバイス用半導体ウェハ

Country Status (1)

Country Link
JP (1) JP2011193010A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019216180A (ja) * 2018-06-13 2019-12-19 信越化学工業株式会社 GaN積層基板の製造方法
CN113604885A (zh) * 2016-08-08 2021-11-05 三菱化学株式会社 C面GaN基板和氮化物半导体器件的制造方法
WO2022097193A1 (ja) * 2020-11-04 2022-05-12 日本電信電話株式会社 半導体積層構造およびその作製方法、ならびに半導体装置の製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
JP2000349267A (ja) * 1999-03-26 2000-12-15 Canon Inc 半導体部材の作製方法
JP2001192300A (ja) * 2000-01-04 2001-07-17 Sharp Corp 窒化物系化合物半導体基板およびその製造方法
JP2002261370A (ja) * 2001-03-06 2002-09-13 Sony Corp 窒化物系半導体素子の作製方法
JP2002313689A (ja) * 2001-04-18 2002-10-25 Shin Etsu Handotai Co Ltd 貼り合せ基板の製造方法
JP2002319545A (ja) * 2001-04-20 2002-10-31 Mitsubishi Cable Ind Ltd GaN系結晶の製造方法および結晶成長用基材
JP2003224042A (ja) * 2001-12-21 2003-08-08 Soi Tec Silicon On Insulator Technologies 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法
JP2003347176A (ja) * 2002-03-20 2003-12-05 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP2004311526A (ja) * 2003-04-02 2004-11-04 Sumitomo Mitsubishi Silicon Corp 半導体基板およびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
JP2000349267A (ja) * 1999-03-26 2000-12-15 Canon Inc 半導体部材の作製方法
JP2001192300A (ja) * 2000-01-04 2001-07-17 Sharp Corp 窒化物系化合物半導体基板およびその製造方法
JP2002261370A (ja) * 2001-03-06 2002-09-13 Sony Corp 窒化物系半導体素子の作製方法
JP2002313689A (ja) * 2001-04-18 2002-10-25 Shin Etsu Handotai Co Ltd 貼り合せ基板の製造方法
JP2002319545A (ja) * 2001-04-20 2002-10-31 Mitsubishi Cable Ind Ltd GaN系結晶の製造方法および結晶成長用基材
JP2003224042A (ja) * 2001-12-21 2003-08-08 Soi Tec Silicon On Insulator Technologies 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法
JP2003347176A (ja) * 2002-03-20 2003-12-05 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP2004311526A (ja) * 2003-04-02 2004-11-04 Sumitomo Mitsubishi Silicon Corp 半導体基板およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113604885A (zh) * 2016-08-08 2021-11-05 三菱化学株式会社 C面GaN基板和氮化物半导体器件的制造方法
CN113604885B (zh) * 2016-08-08 2024-02-02 三菱化学株式会社 C面GaN基板和氮化物半导体器件的制造方法
JP2019216180A (ja) * 2018-06-13 2019-12-19 信越化学工業株式会社 GaN積層基板の製造方法
WO2019240113A1 (ja) * 2018-06-13 2019-12-19 信越化学工業株式会社 GaN積層基板の製造方法
GB2589994A (en) * 2018-06-13 2021-06-16 Shinetsu Chemical Co Method for producing GaN layered substrate
GB2589994B (en) * 2018-06-13 2022-03-02 Shinetsu Chemical Co Method for producing GaN layered substrate
US11967530B2 (en) 2018-06-13 2024-04-23 Shin-Etsu Chemical Co., Ltd. Method for producing GaN layered substrate
WO2022097193A1 (ja) * 2020-11-04 2022-05-12 日本電信電話株式会社 半導体積層構造およびその作製方法、ならびに半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2006210660A (ja) 半導体基板の製造方法
US9741560B2 (en) Method of growing nitride semiconductor layer
JP5163045B2 (ja) エピタキシャル成長基板の製造方法及び窒化物系化合物半導体素子の製造方法
US20130137246A1 (en) Method of producing group iii nitride semiconductor growth substrate
CN102656712A (zh) 用于固态照明装置的氮化镓晶片衬底以及相关联系统及方法
US20130161797A1 (en) Single crystal substrate, manufacturing method for single crystal substrate, manufacturing method for single crystal substrate with multilayer film, and element manufacturing method
US20100035416A1 (en) Forming III-Nitride Semiconductor Wafers Using Nano-Structures
JP2007053357A (ja) 窒化物単結晶基板の製造方法および窒化物半導体発光素子の製造方法
US20150017790A1 (en) Method for manufacturing semiconductor device
TWI721107B (zh) 化合物半導體基板、膠片膜及化合物半導體基板之製造方法
JP2010098285A (ja) Iii族窒化物半導体の表面処理方法、iii族窒化物半導体及びその製造方法及びiii族窒化物半導体構造物
KR101219358B1 (ko) 기판 분리 방법 및 이를 이용한 접합기판 제조방법
JP2013247362A (ja) 半導体素子用薄膜貼り合わせ基板の製造方法
JP2011193010A (ja) 半導体ウェハ及び高周波電子デバイス用半導体ウェハ
KR101236213B1 (ko) 질화갈륨 기판을 형성하기 위한 프로세스
US20130171811A1 (en) Method for manufacturing compound semiconductor
JP2009117583A (ja) 窒化物半導体素子の製造方法、窒化物半導体結晶成長基板、結晶成長基板保持基板及び接着材
Chung et al. Layer-transferred GaN template by ion cut for nitride-based light-emitting diodes
JP2010040737A (ja) 半導体基板及びその製造方法
US20160265140A1 (en) Single crystal substrate, manufacturing method for single crystal substrate, manufacturing method for single crystal substrate with multilayer film, and element manufacturing method
JP2005005723A (ja) 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
JP2007332012A (ja) 半導体ウェハの製造方法
JP2009084136A (ja) 半導体デバイスの製造方法
JP2004146605A (ja) 窒化物半導体ウェハの製造方法および発光デバイスの製造方法
CN109326696A (zh) 一种发光二极管的外延片的制备方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130524

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140424

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140424

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141202