CN102656712A - 用于固态照明装置的氮化镓晶片衬底以及相关联系统及方法 - Google Patents

用于固态照明装置的氮化镓晶片衬底以及相关联系统及方法 Download PDF

Info

Publication number
CN102656712A
CN102656712A CN201080057499XA CN201080057499A CN102656712A CN 102656712 A CN102656712 A CN 102656712A CN 201080057499X A CN201080057499X A CN 201080057499XA CN 201080057499 A CN201080057499 A CN 201080057499A CN 102656712 A CN102656712 A CN 102656712A
Authority
CN
China
Prior art keywords
crystal
gallium nitride
orientation
silicon
directed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201080057499XA
Other languages
English (en)
Other versions
CN102656712B (zh
Inventor
安东尼·洛奇特菲尔德
休古斯·马查德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Keruomisi Co
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102656712A publication Critical patent/CN102656712A/zh
Application granted granted Critical
Publication of CN102656712B publication Critical patent/CN102656712B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及用于固态照明装置的氮化镓晶片衬底以及相关联系统及方法。根据本发明的一个实施例，一种用于制作SSL装置衬底的方法包含形成由支撑部件承载的多个晶体，其中所述晶体具有经选择以促进氮化镓的形成的定向。所述方法可进一步包含形成由所述晶体承载的一定体积的氮化镓，其中所述晶体的所述选定定向至少部分地控制所述氮化镓的晶体定向，且不将所述氮化镓作为一单元接合到所述支撑部件。在其它实施例中，可通过包含将其中存在所述晶体的区域退火、蚀刻所述区域以移除具有除所述选定定向以外的定向的晶体及/或生长具有所述选定定向的所述晶体的工艺来增加晶体的数目。

Description

用于固态照明装置的氮化镓晶片衬底以及相关联系统及方法
技术领域
本发明一般来说涉及晶片制作，且更特定来说涉及一种用于生长适合在固态照明装置中使用的氮化镓的衬底、系统及方法。
背景技术
移动电话、个人数字助理(“PDA”)、数码相机、MP3播放器及其它便携式电子装置将固态照明(“SSL”)装置(例如LED)用于背景照明。SSL装置也用于招牌、室内照明、室外照明及其它类型的一般照明。图1A是具有横向触点的常规SSL装置10a的横截面图。如图1A中所展示，SSL装置10a包含承载LED结构11的衬底20，所述LED结构具有定位于N型GaN 15与P型GaN 16之间的有源区域14，所述有源区域(例如)含有氮化镓/氮化铟镓(GaN/InGaN)多量子阱(“MQW”)。SSL装置10a还包含在P型GaN 16上的第一触点17及在N型GaN 15上的第二触点19。第一触点17通常包含透明且导电材料(例如，氧化铟锡(“ITO”))以允许光从LED结构11逸出。图1B是其中第一触点17与第二触点19彼此相对(例如呈垂直而非横向的配置)的另一常规LED装置10b的横截面图。在LED装置10b的形成期间，类似于图1A中所展示的衬底20的衬底20最初承载N型GaN 15、有源区域14及P型GaN 16。将第一触点17安置于P型GaN 16上，且将载体21附接到第一触点17。移除衬底20，从而允许将第二触点19安置于N型GaN15上。接着倒置所述结构以产生图1B中所展示的定向。在LED装置10b中，第一触点17通常包含反射且导电材料(例如，铝)以朝向N型GaN 15引导光。
如下文更详细论述，SSL装置的各种元件通常具有不同热膨胀系数(CTE)。在制造工艺中及/或使用期间出现的温度漂移期间，所述装置元件的CTE的差可致使所述元件破裂或分层。由于形成用于SSL制造的晶片的各种元件的热膨胀系数(CTE)的差，且特定来说，由于蓝宝石的CTE与GaN的CTE的比较，可能难以以产生高合格率的方式产生直径超过四英寸的晶片。因此，仍需要改进所得装置的性能及可靠性且减小与制造此些装置相关联的成本及时间的衬底。
发明内容
附图说明
参考以下图式可更好地理解本发明的许多方面。所述图式中的组件未必按比例绘制。而是，重点在于清楚地图解说明本发明的原理。此外，在所述图式中，在所有数个视图中，相同参考编号标示对应部件。
图1A是根据现有技术的SSL装置的示意性横截面图。
图1B是根据现有技术的另一SSL装置的示意性横截面图。
图2是根据本发明的实施例配置的支撑部件的部分示意性横截面图解。
图3是根据本发明的实施例具有籽晶材料及至少部分经晶体定向的材料的图2中所展示的支撑部件的部分示意性横截面图解。
图4A是具有根据本发明的实施例退火的至少部分经晶体定向的材料的图3中所展示的支撑部件的部分示意性横截面图解。
图4B是根据本发明的实施例在优先蚀刻之后的图4A中所展示的支撑部件的部分示意性横截面图解。
图4C是具有根据本发明的实施例再生长的至少部分经晶体定向的材料的晶体的图4B中所展示的支撑部件的部分示意性横截面图解。
图5是具有根据本发明的实施例形成的氮化镓层的图4C中所展示的支撑部件的部分示意性横截面图解。
图6是图解说明根据本发明的实施例形成图2到5中所展示的支撑部件的方法的流程图。
图7A与7B是根据本发明的实施例在垂直LED结构的构造期间的图5中所展示的支撑部件的部分示意性横截面图解。
图8是根据本发明的实施例在垂直LED结构的构造期间的图5中所展示的支撑部件的部分示意性横截面图解。
具体实施方式
本发明的实施例一般来说针对用于生长氮化镓的衬底以及相关联系统及方法。氮化镓可用于形成固态照明(“SSL”)装置。如下文中所使用，术语“SSL装置”通常是指具有发光二极管(“LED”)、有机发光二极管(“OLED”)、激光二极管(“LD”)、聚合物发光二极管(“PLED”)及/或除电灯丝、等离子或气体以外的其它适合的照明源的装置。简单地说，所述系统的一个实施例包含支撑衬底、形成于所述支撑衬底上的中间结构及形成于所述中间结构上的籽晶材料。例如，通过等离子增强化学气相沉积(PECVD)将非晶及/或至少部分经晶体定向的材料(例如，具有(111)晶体定向的硅)安置于所述籽晶材料上。可将所述非晶及/或至少部分经晶体定向的材料退火且选择性地对其进行蚀刻以增加具有(111)晶体定向的晶体的数目。此时，所述材料为至少部分地经晶体定向，即使其在退火之前为非晶的。所述系统可进一步包含在所述晶体上方的外延生长的氮化镓(GaN)材料(例如，GaN层)。预期，本发明的实施例可通过消除将含氮化硅及/或含氮化镓衬底接合到含氮化铝衬底或经热修整以支撑GaN的其它衬底的需要来提供胜于现有方法的优点。替代地，可在单个衬底上原位地形成氮化硅及/或氮化镓。
本发明的其它系统、方法、特征及优点将对所属领域的技术人员显而易见或变得对所属领域的技术人员显而易见。为清楚起见，未在以下描述中阐明描述众所周知且通常与所揭示的系统及方法相关联、但可能不必要地使本发明的一些重要方面模糊的结构或工艺的数个细节。此外，虽然以下揭示内容阐明本文中所揭示技术的不同方面的数个实施例，但数个其它实施例可具有不同于本章节中所描述的那些配置或组件的配置或组件。因此，所揭示技术可具有带有额外元件及/或不具有下文参考图2到8所描述的元件中的数者的其它实施例。
图2是根据本发明的实施例配置的支撑部件110(例如，晶片)的部分示意性横截面图解。支撑部件110可包含支撑衬底112。支撑衬底112可包含具有促进形成本文中所描述的额外结构的适合性质的材料。在特定实施例中，针对支撑衬底112选择的材料可包含多晶氮化铝(pAlN)或针对其热膨胀特性选择的另一材料。此些特性包含热膨胀系数(CTE)，所述热膨胀系数与随后形成的GaN材料的CTE大约相同或以其它方式近似或接近随后形成的GaN材料的CTE。通过以此方式针对支撑衬底112选择材料，可改进GaN材料的质量、均匀性及/或可生产性。关于适合支撑衬底112及相关联方法的方面的进一步细节包含于2010年8月23日提出申请且以引用方式并入本文中的第12/861,706号共同待决美国申请案中。
支撑衬底112可包含适合囊封层111以防止或至少限制在后续工艺期间材料从支撑衬底112扩散。囊封材料111还可经选择以匹配或接近随后沉积的GaN的CTE。在至少一些实施例中，囊封材料111包含氮化硅或另一基于硅的化合物。囊封材料111的外部表面可包含氧化物113，例如，二氧化硅层。在至少一些实施例中，所述二氧化硅可独自支撑随后安置的材料。在其它实施例中，图2中所展示的中间结构114可执行此功能。
中间结构114可包含二氧化硅、氮化硅、碳化硅或经选择以至少部分地补偿支撑衬底112与随后安置的材料之间的CTE差的另一适合材料。因此，中间结构114可在对金属有机化学气相沉积(MOCVD)有用的温度(例如，从约570℃到约1100℃的温度)下最小化或至少减小弯曲。在特定实施例中，中间结构114的前述材料可以顺序层的形式安置于支撑衬底112上。在另一实施例中，中间结构114可包含接着经氧化以产生中间结构114的碳化硅及二氧化硅成分的碳化硅。可以至少部分地取决于随后沉积于支撑部件110上的GaN厚度的范围的方式选择这些层的特性，举例来说，如在2010年9月9日提出申请且以引用方式并入本文中的第12/878,815号共同待决美国申请案中所描述。所述层特性还可经选择以提供与后续工艺及/或随后安置的材料的化学兼容性。取决于工艺细节，可组合、消除或移除所述层中的一者或一者以上。
图3是根据本发明的实施例具有籽晶材料116(例如，籽晶层)及安置于所述籽晶层上的初始材料117的图1的支撑部件110的部分示意性横截面图解。在特定实施例中，籽晶材料116包含氮化铝或安置于中间结构114上的钛与安置于所述钛上的镍的组合。可经由蒸发工艺或其它适合工艺安置前述材料。初始材料117可包含非晶材料及/或至少部分经晶体定向的材料(下文中称“经晶体定向的材料”)。可通过热或电子束蒸发、溅镀、CVD、PECVD、原子层沉积(ALD)或另一适合技术将初始材料117安置于籽晶材料116上。当初始材料117包含非晶组分时，所述非晶组分通常并不包含晶体。当初始材料117包含经晶体定向的材料时，所述经晶体定向的材料的微结构包含沿共同方向定向的至少一些晶体。举例来说，所述经晶体定向的材料可为多晶的(例如，多晶硅)，或可包含具有各种结晶定向的晶粒的混合物。可使用已知沉积技术来产生具有相对高分数的沿特定方向定向的晶粒的膜。举例来说，当经晶体定向的材料包含多晶硅时，可使用此些技术来沉积带有具有(111)定向的至少一些晶体的经晶体定向的材料，此对于支撑具有(0001)晶体定向的后续GaN层通常为所要的。在其它实施例中，举例来说，如果经晶体定向的材料主要由除硅以外的元素组成，那么所述经晶体定向的材料可具有高分数的沿除(111)以外的方向定向的晶粒，同时仍为具有(0001)晶体定向的后续GaN层提供适合的支撑。在又一些实施例中，所述经晶体定向的材料可具有沿支撑具有除(0001)以外的晶体定向的GaN的方向定向的晶粒。在至少一些实施例中，可(例如)以条带或其它形状(例如使用光刻掩模及蚀刻工艺)图案化初始材料117以增强后续化学处理的效应。在一些情况下，增强这些效应包含较高速率的再结晶。在这些实施例中的任一者中，可通过物理及化学反应/工艺的组合开发、建立及/或改进初始材料117中的结晶程度，如将参考图4A到4C进一步描述。
初始材料117在一些实施例中包含硅，且在特定实施例中仅包含硅。在其它实施例中，初始材料117包含除硅以外的材料，只要其形成用于GaN生长的适合的开始层即可。此些材料包含(但不限于)AlN、SiC、Al2O3(蓝宝石)及尖晶石。在特定实施例中，初始材料117可包含GaN。然而，在其它实施例中，直到在稍后参考图5所描述的工艺中安置GaN才在支撑部件110中包含GaN。可经由多种适合的技术(包含热或电子束蒸发、DC或RF溅镀、电镀、分子束外延(MBE)、ALD、脉冲激光沉积(PLD)、旋涂、MOCVD、氢化物气相外延(HVPE)及液相外延(LPE))中的任一者将所述材料安置于支撑部件110上。在特定实施例中，初始材料117包含使用硅烷作为前驱物气体而在低压CVD工艺(LPCVD)中沉积的多晶硅。初始材料117在沉积后或在接近于其沉积或放置额外材料或反应物之后可经退火及/或可经历化学反应。所得结构可具有范围高达单晶体结构的增强的或增加的结晶程度。
图4A是图3中所展示的支撑部件110的部分示意性横截面图，其中图3中所展示的初始材料117经退火以形成经晶体定向的材料118。因此，即使初始材料117在退火之前包含非晶组分，图4A中所展示的退火后经晶体定向的材料118也具有沿共同方向定向的至少一些晶体。如果初始材料117已包含经晶体定向的材料组分，那么退火工艺致使具有特定晶体定向的晶体的数目或群体增加。举例来说，当选择籽晶材料116及/或中间结构114以有助于具有(111)定向的晶体的生长时，将初始材料117退火可致使额外晶体形成及/或与所述(111)定向对准(由图4A中上指的箭头示意性指示)。典型退火参数包含在从约450℃到约900℃的范围中的温度。在至少一些实施例中，所述退火工艺可包含其中将初始材料117的若干个区依序暴露于高温从而形成前进穿过材料117的再结晶“前部”的区熔融再结晶工艺。在其它实施例中使用其它退火工艺，且在这些实施例中的任一者中，所述工艺可增加具有(111)定向的晶体的群体，因此促进装置质量GaN膜的后续生长。结晶工艺可包含其它技术以进一步增强结晶度，如下文进一步描述。
图4B是图4A中所展示的支撑部件110的部分示意性横截面图解。在图4B中，根据本发明的实施例，经晶体定向的材料118已经历优先蚀刻工艺。可使用所述优先蚀刻工艺来移除具有较不期望定向的晶粒，例如，具有除(111)以外的定向的晶粒。举例来说，在KOH中，Si(001)蚀刻比Si(111)蚀刻快得多。(111)晶粒可缩小但不完全消失，同时仍给经晶体定向的材料118提供较大分数的具有(111)定向的晶体。在此优先蚀刻之后，可执行退火与化学反应步骤的组合以改质可在蚀刻工艺期间暴露的经晶体定向的材料118及/或籽晶材料116的物理及化学性质。所述优先蚀刻可包含选择性湿蚀刻工艺及/或其它工艺，例如氧化工艺、扩散工艺或者取决于或不取决于晶体定向的其它工艺。因此，可执行整个优先蚀刻工艺以选择性地移除具有除(111)以外的晶体定向的晶粒，但所述工艺可包含不取决于晶体定向的步骤或子工艺。
图4C是根据本发明的实施例在经晶体定向的材料118已经历再生长工艺之后的图4B中所展示的支撑部件110的部分示意性横截面图。在此实施例的特定方面中，经晶体定向的材料118经历可增加具有所期望定向(例如(111)定向)的晶体的大小因此增加此些晶体的表面积的再生长工艺。所述再生长工艺可包含使支撑部件110连续运行穿过硅外延反应器或穿过运行硅前驱物(例如，硅烷)的GaN外延反应器。在再生长工艺之后，可进一步将经晶体定向的材料118退火以增加(111)结晶的水平。可重复执行前述退火、移除及生长操作以增加(111)晶体定向的水平，因此促进装置质量GaN膜的后续生长。
图5是根据本发明的实施例具有形成于其上的氮化镓材料120(例如，GaN层)的图4A到4C中所展示的支撑部件110的部分示意性横截面图。如图5中所展示，可在经晶体定向的材料118上形成任选缓冲材料122以增强GaN材料120的形成。举例来说，缓冲材料122可包含氮化铝镓(AlxGa1-xN(0＜x≤1)，或AlGaN)，其中经晶体定向的材料118充当于其上外延生长AlGaN的适当基底表面。可在缓冲材料122上安置或在缓冲材料122中包含薄的氮化硅层。可经由适合晶体生长工艺(例如，MOCVD或HVPE)来安置GaN材料120。可基于所期望的最终结果来选择特定工艺。举例来说，HVPE工艺通常比MOCVD工艺快，且因此可用于生长相对厚的GaN层，例如，从约10μm到约300μm厚，且在代表性实施例中约50μm或更厚。此些厚层可尤其适合于大晶片(例如，具有至少6英寸的直径的晶片)以减小位错密度。因此，预期此支撑部件(例如，具有厚GaN层(最初不具有发光材料)及具有经选择以匹配或近似GaN CTE的CTE的支撑衬底112的支撑部件110)在典型LED形成工艺期间比现有衬底及支撑部件表现地更好。如果移除支撑部件110的剩余部分，那么在一些实例中可使用甚至更大膜厚度(例如，大于300μm厚)来产生独立GaN衬底。举例来说，预期在六英寸支撑部件晶片上的500μm厚层(或更厚层)可自支撑，从而允许在形成GaN层之后移除所述支撑部件的剩余部分。针对具有更大直径(例如，大于六英寸)的晶片，所述层的厚度可为500μm或更大(例如，多达或大于1000μm)。一般来说，预期较厚层产生较低位错密度。
经晶体定向的材料118可足够厚以致整个结构的热膨胀特性由支撑部件110的下伏部分(例如，由支撑衬底112)支配。在特定实施例中，GaN材料120及/或缓冲材料122可在生长开始时具有相对高浓度的微结构缺陷及/或空隙。在生长几微米之后，预期GaN膜将完全聚结，从而产生低到足以产生适合于SSL装置(例如LED)的GaN的缺陷密度。在前述实施例中的任一者中，在具有或不具有缓冲材料122的情况下，预期(111)结晶的程度及微结构至少部分地控制GaN材料120的形成(例如，晶体定向)。举例来说，预期经晶体定向的材料118中的(111)结晶度的增加的水平将减少上覆GaN材料120中穿透位错的密度。在特定实施例中，所得GaN材料120可具有1010/cm2或更小且更特定来说例如在GaN的发光区域中为109/cm2或更小的位错密度。
可修改或组合本文中所描述的实施例的某些方面以产生所期望的GaN特征。举例来说，可基于支撑衬底112的开始特性或基于安置于支撑衬底112上的连续材料的特性来选择用于形成上文所描述的结构的各种元件及/或工艺参数。也可基于最终SSL装置或待用GaN材料构造的其它装置的要求来选择所得结构的特性。
图6是图解说明根据本发明的实施例用于在衬底112上生长氮化镓120以形成支撑部件110的方法的流程图600。应注意，所述流程图中的任何工艺描述或框可表示包含用于实施工艺中的特定逻辑功能的一个或一个以上指令(例如，编码于计算机可读媒体上的指令)的代码或步骤的模块、段、部分。在其它实施例中，如相关领域的技术人员将理解，取决于所涉及的功能性，可以不同于下文所展示或所描述的次序的次序(包含大致同时或以相反次序)来执行某些功能。
框602包含提供支撑衬底，例如上文所描述的支撑衬底中的任一者。框604包含在所述支撑衬底上形成中间结构，且框606包含将籽晶材料安置于所述中间结构上。如上文所描述，可选择并安置所述中间结构及所述籽晶材料以促进生长具有(0001)或其它选定晶体定向的GaN结构。还如上文所论述，在至少一些实施例中，可通过其它结构组合或执行所述中间结构及/或所述籽晶材料的功能。框608包含(例如)通过PECVD或另一适合工艺在籽晶材料上形成初始材料(或以其中所述初始材料由所述支撑衬底承载的另一方式)。在框610中，退火及/或以其它方式处理初始材料以形成具有增加的数目、群体及/或程度的具有选定定向(例如，针对硅，(111)定向)的晶体经晶体定向的材料。可在所述经晶体定向的材料上方形成任选缓冲层以支撑氮化镓材料，接着在所述经晶体定向的材料上、上方或以其它方式形成(例如，外延生长)所述氮化镓材料，以便由所述经晶体定向的材料承载(框612)。
前述工艺的一个特征是其可在不将预先形成的结构作为一单元接合到所述支撑衬底的情况下完成。举例来说，前述工艺并不需要将承载硅或氮化镓层的单独衬底(例如晶片)作为一单元(例如，经由范德瓦尔斯力)接合到承载氮化铝或其它层的对应热匹配或其它方式修整的衬底。而是，本发明的方面针对使用沉积及/或生长工艺来由小得多的元件(通常大小约为数微米)建造适合的结构。特定来说，上文所描述的工艺可形成具有主要沿预定方向(例如，在硅的情况下，(111))的晶体结构的经晶体定向的材料，其中所述预定方向经选择以促进、增强及/或以其它方式改进随后形成的GaN材料的组合物。接着将GaN材料形成为具有也主要沿优选或选定方向(例如(0001))定向的晶体。
本发明布置的优点是现有晶片接合工艺通常需要彼此接合的结构(晶片)之间颇高的力。用于执行此些接合工艺的大部分现有制作工具限于峰值力。随着支撑此些结构的晶片或其它衬底的大小增加(例如，从4英寸的直径或其它宽度方向尺寸到6英寸、8英寸、10英寸、接着12英寸或更大)，由固定力工具提供的压力依据所接合装置的增加的面积线性减小，此可减小所述接合工艺的功效。因此，上文参考图2到6所描述的技术可促进在大直径晶片上形成适合的氮化镓材料，而无需接合器在超过建造其的力的力下操作。此又可允许制造商使用现有设备生产大量LED或其它SSL装置。
前述实施例中的至少一些实施例的另一特征是其消除对在衬底中植入元素(例如，氢)以促进在稍后高温工艺中分离衬底层(在接合到热修整或匹配的衬底之后)的需要。消除此工艺可改进整个制造工艺的生产量。
可使用上文所描述的GaN材料120来形成多种LED或具有对应多种结构布置的其它SSL装置。特定来说，可使用垂直布置或横向布置形成此些装置。在垂直布置中，经由湿蚀刻工艺移除支撑衬底112，且中间结构114可起到湿蚀刻停止件的额外功能，因此促进高效地移除支撑衬底112及/或支撑衬底112与中间结构114之间的其它材料。可使用湿化学蚀刻、反应性离子蚀刻(RIE)或所属领域的技术人员已知的其它蚀刻技术来移除中间结构114及/或金属层(例如，籽晶材料116)，此对垂直布置来说为典型情况。
图7A与7B是根据本发明的实施例图5的支撑部件110在其用于构造垂直LED结构150a时的部分示意性横截面图解。以图7A开始，通过以相关领域的技术人员已知的方式使“阱”材料层与“势垒”材料层交替来在GaN材料120上形成外延生长的多量子阱(MQW)，从而产生有源发光区域132。在所述发光区域上进一步形成P型GaN区域134。在P型GaN区域134上形成P触点130，且在P触点130上形成接合层133(例如，金-锡或镍-锡合金或其它适合接合材料)。使用接合层133来将适合的载体135(例如，硅晶片或基台，或CuW载体)附接到支撑部件110。如图7B中所展示，接着使用湿化学品、等离子蚀刻及/或研磨的组合蚀刻掉支撑衬底112及经晶体定向的材料118。GaN材料120的至少一部分包含N型GaN。因此，可将N触点131直接安置于GaN材料120上，其中发光区域132在N触点131与P触点130之间。可经由大体类似的工艺形成垂直腔面发射激光器(VCSEL)。
图8是根据本发明的另一实施例用于形成横向LED结构150b的图5中所展示的支撑部件110的部分示意性横截面图解。以大体类似于用于现有横向布置的方式的方式实施装置制作。图8图解说明横向LED 150b，其中在蚀刻形成P触点130的P区域的适合部分及下方的有源区域132之后，P触点130与N触点131两者在发光区域132的相对侧上的GaN材料120的面向上表面上。预期半导体激光器、高电子移动率晶体管(HEMT)及/或其它二极管、整流器、光电检测器及或其它适合半导体装置的制作遵循类似布局。可通过倒置LED 150b且将触点130、131连接到适合的PCB或其它衬底而以“倒装芯片”布置使用图8中所展示的LED 150b。
在特定实施例中，支撑部件110的在GaN材料120下方的部分(例如，经晶体定向的材料118、籽晶材料116、中间结构114及支撑衬底112)可与LED 150b分离。在另一实施例中，支撑部件110的前述部分可保留在适当位置中，因为(不同于上文所述的垂直LED 150a)不必移除此材料来形成N触点131。因此，此布置可在LED的体积为较不重要的设计约束的情况下及/或在LED的成本为较重要的设计约束的情况下使用。
从前文将了解，本文中已出于图解说明目的而描述了本技术的特定实施例，但可在不背离所揭示技术的情况下做出各种修改。举例来说，安置于支撑衬底上的材料可根据不同于上文所明确描述的工艺及/或工艺参数的工艺及/或工艺参数来安置。在一个特定实施例中，可从图3到4C中所展示的布置反转其中形成籽晶材料116及经晶体定向的材料118(或其前驱物，初始材料117)的次序。也就是说，可将籽晶材料116安置于经晶体定向的材料118上，而非相反情况。在特定实施例中，籽晶材料116可包含镍，且在其它实施例中，其可包含其它元素或化合物。在这些实施例中的任一者中，籽晶材料116可执行相同功能(例如，促进经晶体定向的材料118的(111)晶体定向)，无论其是在经晶体定向的材料118之前还是之后安置。当籽晶材料116是在经晶体定向的材料118之后安置时，取决于籽晶材料116、经晶体定向的材料118及蚀刻剂的组合物，可通过不同于用于移除经晶体定向的材料118的蚀刻剂的蚀刻剂或通过相同蚀刻剂将其移除。在这些实施例中的任一者中，在晶体定向材料118之后安置籽晶材料116的优点是作为蚀刻工艺的一部分而将其移除且因此其将较不可能影响(例如，扩散到)其它结构。相反地，在至少一些实施例中，在经晶体定向的材料118之前安置籽晶材料116可提供对经晶体定向的材料118的较大晶体定向影响。
可在其它实施例中组合或消除在特定实施例的上下文中所描述的技术的某些方面。举例来说，在一个实施例中，上文所描述的籽晶材料可与中间结构组合。在其它实施例中，籽晶材料可直接形成于支撑衬底上而无需中间结构。在又一些实施例中，可消除籽晶材料与中间结构两者且可由直接形成于支撑衬底上或由支撑衬底承载的囊封剂上的二氧化硅层实施由这些材料/结构提供的对应功能。在其它实施例中，可消除某些工艺步骤。举例来说，在至少一些实施例中，处理经晶体定向的材料118可包含蚀刻或退火，但非两者。此外，虽然已在那些实施例的上下文中描述了与某些实施例相关联的优点，但其它实施例也可展示此些优点，且未必所有实施例均展示此些优点以归属于本发明的范围内。因此，本发明及相关联技术可囊括本文中未明确展示或描述的其它实施例。

Claims (36)

1.一种制作SSL装置衬底的方法，其包括：
在支撑衬底上生长中间结构；
将籽晶材料安置于所述中间结构上；
在所述籽晶材料上形成硅区域，所述区域具有具有(111)定向的晶体的群体；
将所述硅区域退火以增加具有所述(111)定向的晶体的所述群体；
蚀刻所述硅区域以移除具有除(111)以外的定向的晶体；
生长具有所述(111)定向的所述晶体；及
将氮化镓安置于具有所述(111)定向的所述晶体上方。
2.根据权利要求1所述的方法，其进一步包括至少部分地基于所述支撑衬底的热膨胀系数与所述氮化镓的热膨胀系数之间的相关性来选择所述支撑衬底的材料组合物。
3.根据权利要求2所述的方法，其中选择所述支撑衬底的所述材料组合物包含将所述材料组合物选择为包含多晶氮化铝。
4.根据权利要求1所述的方法，其中退火包含经由区熔融再结晶工艺来退火。
5.根据权利要求1所述的方法，其中生长所述中间结构包含形成具有二氧化硅、碳化硅及氮化硅中的至少一者的一层。
6.根据权利要求1所述的方法，其中安置籽晶材料包含安置包括氮化铝的籽晶材料。
7.根据权利要求1所述的方法，其中安置籽晶材料包含安置包括钛及镍的籽晶材料。
8.根据权利要求1所述的方法，其进一步包括：
从所述硅晶体移除所述氮化镓；及
由所述氮化镓形成SSL装置。
9.根据权利要求1所述的方法，其中将所述硅区域定位于所述籽晶材料与所述氮化镓之间，且其中所述区域包含仅含有硅的一层。
10.根据权利要求1所述的方法，其进一步包括将缓冲材料安置于具有所述(111)定向的所述晶体上，且其中安置氮化镓包含将所述氮化镓安置于所述缓冲材料上。
11.根据权利要求10所述的方法，其中安置所述缓冲材料包含安置氮化铝镓。
12.根据权利要求1所述的方法，其中使用MOCVD工艺安置所述氮化镓。
13.一种用于制作SSL装置衬底的方法，其包括：
形成由支撑部件承载的多个晶体，所述晶体具有经选择以促进氮化镓的形成的定向；及
形成由所述晶体承载的一定体积的氮化镓，其中所述晶体的所述定向至少部分地控制所述氮化镓的晶体定向，且不将所述氮化镓作为一单元接合到所述支撑部件。
14.根据权利要求13所述的方法，其中形成多个晶体包含形成具有主要(111)定向的多个硅晶体，且其中形成一定体积的氮化镓包含形成具有主要(0001)晶体定向的氮化镓。
15.根据权利要求13所述的方法，其中所述支撑部件包含多晶氮化铝支撑衬底，且其中所述方法进一步包括：
在所述多晶氮化铝衬底上形成层间结构，所述层间结构包含具有二氧化硅、碳化硅及氮化硅中的至少一者的至少一个层；及
将籽晶材料安置于所述层间结构上，其中所述籽晶材料包含氮化铝、钛及镍中的至少一者，且其中
在所述支撑部件上形成晶体包含：
在所述籽晶材料上形成硅区域，所述区域具有具有(111)定向的晶体的群体；
将所述硅区域退火以增加具有所述(111)定向的晶体的所述群体；
蚀刻所述硅区域以移除具有除(111)以外的定向的晶体；及
生长具有所述(111)定向的所述晶体；且其中所述方法进一步包括：
在具有所述(111)定向的所述晶体上形成氮化镓；
从所述硅晶体移除所述氮化镓；及
由所述氮化镓层形成SSL装置。
16.根据权利要求13所述的方法，其中形成多个晶体包含：
形成具有一定数目个具有(111)定向的晶体的硅区域；
将所述硅区域退火以增加具有所述(111)定向的晶体的所述数目；
蚀刻所述硅区域以移除具有除(111)以外的定向的晶体；
生长具有所述(111)定向的所述晶体；且其中所述方法进一步包括：
由所述氮化镓形成SSL装置。
17.根据权利要求13所述的方法，其中形成晶体包含形成硅晶体。
18.根据权利要求13所述的方法，其进一步包括：
在所述支撑部件上形成层间结构；及
将籽晶材料安置于所述层间结构上，且其中形成多个晶体包含在所述籽晶材料上形成多个晶体。
19.根据权利要求13所述的方法，其进一步包括将缓冲材料安置于所述晶体上，且其中生长一定体积的氮化镓包含在所述缓冲材料上生长一定体积的氮化镓。
20.根据权利要求13所述的方法，其中形成所述氮化镓包含形成具有109/cm2或更小的位错密度的所述氮化镓。
21.一种用于制作SSL装置衬底的方法，其包括：
在支撑部件上形成一定数目个晶体，其中个别晶体具有经选择以促进氮化镓的形成的定向；
增加所述支撑部件上的具有所述选定定向的晶体的数目；及
形成由具有所述选定定向的所述晶体承载的氮化镓，其中所述晶体的所述选定定向至少部分地控制所述氮化镓的所述晶体定向。
22.根据权利要求21所述的方法，其中形成一定数目个晶体包含优先形成一定数目个(111)硅晶体，且其中形成氮化镓包含优先形成具有(0001)晶体定向的氮化镓。
23.根据权利要求21所述的方法，其中增加晶体的所述数目包含：
将所述晶体位于其中的硅区域退火以增加具有(111)定向的晶体的数目；
蚀刻所述硅区域以移除具有除(111)以外的定向的晶体；及
生长具有所述(111)定向的所述晶体。
24.根据权利要求21所述的方法，其进一步包括：
从所述支撑部件移除所述氮化镓；及
由所述氮化镓形成SSL装置。
25.根据权利要求21所述的方法，其进一步包括将缓冲材料安置于具有所述选定定向的所述晶体上，且其中安置氮化镓包含将所述氮化镓安置于所述缓冲材料上。
26.一种SSL装置衬底，其包括：
支撑衬底，其具有至少六英寸的宽度方向尺寸及至少与氮化镓的热膨胀系数大约相同的热膨胀系数；及
一定体积的氮化镓，其由所述支撑衬底承载且具有至少10微米的厚度。
27.根据权利要求26所述的装置衬底，其中所述氮化镓不包含发光结构。
28.根据权利要求26所述的装置衬底，其中所述体积的氮化镓具有至少50微米的厚度。
29.根据权利要求26所述的装置衬底，其中所述体积的氮化镓具有至少300微米的厚度且包含HVPE膜。
30.根据权利要求26所述的装置衬底，其中所述支撑衬底具有约八英寸的宽度方向尺寸。
31.根据权利要求26所述的装置衬底，其中所述支撑衬底具有约十二英寸的宽度方向尺寸。
32.根据权利要求26所述的装置衬底，其中所述支撑衬底包含多晶氮化铝。
33.一种SSL装置，其包括：
一定体积的氮化镓，其具有发光区域；
P触点，其连接到所述氮化镓；
N触点，其连接到所述氮化镓，其中所述发光区域在所述P触点与所述N触点之间；及
支撑部件，其连接到所述氮化镓，所述支撑部件包含支撑衬底及由所述支撑衬底承载的至少部分经晶体定向的材料。
34.根据权利要求33所述的SSL装置，其中所述N触点与所述P触点具有横向布置且面向相同方向。
35.根据权利要求33所述的SSL装置，其中所述至少部分经晶体定向的材料包含(111)硅，且其中所述氮化镓具有109/cm2或更小的位错密度。
36.根据权利要求33所述的SSL装置，其中所述P触点及所述N触点经定位以安装于倒置倒装芯片位置中。
CN201080057499.XA 2009-12-16 2010-12-16 用于固态照明装置的氮化镓晶片衬底以及相关联系统及方法 Active CN102656712B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US28682809P 2009-12-16 2009-12-16
US61/286,828 2009-12-16
US12/969,302 2010-12-15
US12/969,302 US9012253B2 (en) 2009-12-16 2010-12-15 Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
PCT/US2010/060761 WO2011084596A2 (en) 2009-12-16 2010-12-16 Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods

Publications (2)

Publication Number Publication Date
CN102656712A true CN102656712A (zh) 2012-09-05
CN102656712B CN102656712B (zh) 2015-11-25

Family

ID=44149820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080057499.XA Active CN102656712B (zh) 2009-12-16 2010-12-16 用于固态照明装置的氮化镓晶片衬底以及相关联系统及方法

Country Status (7)

Country Link
US (2) US9012253B2 (zh)
EP (1) EP2513983B1 (zh)
KR (2) KR101571205B1 (zh)
CN (1) CN102656712B (zh)
SG (1) SG181691A1 (zh)
TW (1) TWI464913B (zh)
WO (1) WO2011084596A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110177905A (zh) * 2017-01-18 2019-08-27 克罗米斯有限公司 用于功率器件的氮化镓外延结构

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120104413A1 (en) * 2009-06-29 2012-05-03 Bougrov Vladislav E Light emitting semiconductor device and method for manufacturing
US8580593B2 (en) * 2009-09-10 2013-11-12 Micron Technology, Inc. Epitaxial formation structures and associated methods of manufacturing solid state lighting devices
US9012253B2 (en) 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
JP5584146B2 (ja) * 2011-01-20 2014-09-03 株式会社東芝 半導体装置およびその製造方法
US20130026480A1 (en) 2011-07-25 2013-01-31 Bridgelux, Inc. Nucleation of Aluminum Nitride on a Silicon Substrate Using an Ammonia Preflow
TWI482311B (zh) * 2012-10-19 2015-04-21 Univ Nat Sun Yat Sen 三族氮化物量子井結構及其製造方法
US9082692B2 (en) * 2013-01-02 2015-07-14 Micron Technology, Inc. Engineered substrate assemblies with epitaxial templates and related systems, methods, and devices
US20150048301A1 (en) * 2013-08-19 2015-02-19 Micron Technology, Inc. Engineered substrates having mechanically weak structures and associated systems and methods
JP5770905B1 (ja) * 2013-12-18 2015-08-26 日本碍子株式会社 窒化ガリウム自立基板、発光素子及びそれらの製造方法
JP2016058693A (ja) * 2014-09-12 2016-04-21 株式会社東芝 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法
US10032870B2 (en) * 2015-03-12 2018-07-24 Globalfoundries Inc. Low defect III-V semiconductor template on porous silicon
KR101785069B1 (ko) 2015-03-27 2017-11-21 (주)오로스 테크놀로지 다크 필드 조명 장치
US9997391B2 (en) * 2015-10-19 2018-06-12 QROMIS, Inc. Lift off process for chip scale package solid state devices on engineered substrate
KR20180095560A (ko) * 2015-12-04 2018-08-27 큐로미스, 인크 가공된 기판 상의 와이드 밴드 갭 디바이스 집적 회로 아키텍처
US10755986B2 (en) * 2016-03-29 2020-08-25 QROMIS, Inc. Aluminum nitride based Silicon-on-Insulator substrate structure
US10290674B2 (en) 2016-04-22 2019-05-14 QROMIS, Inc. Engineered substrate including light emitting diode and power circuitry
US10679852B2 (en) 2016-06-13 2020-06-09 QROMIS, Inc. Multi-deposition process for high quality gallium nitride device manufacturing
US10297445B2 (en) 2016-06-14 2019-05-21 QROMIS, Inc. Engineered substrate structure for power and RF applications
CN114256068A (zh) * 2016-06-14 2022-03-29 克罗米斯有限公司 用于功率应用和射频应用的工程化衬底结构
TWI589023B (zh) * 2016-06-27 2017-06-21 國立暨南國際大學 半導體裝置用基材及使用其之半導體裝置
CN109804456B (zh) * 2016-08-23 2022-12-23 克罗米斯有限公司 集成有工程化衬底的电子功率器件
US10438792B2 (en) * 2016-10-20 2019-10-08 QROMIS, Inc. Methods for integration of elemental and compound semiconductors on a ceramic substrate
US10622468B2 (en) 2017-02-21 2020-04-14 QROMIS, Inc. RF device integrated on an engineered substrate
WO2019023170A1 (en) * 2017-07-26 2019-01-31 The Penn State Research Foundation CRYSTALLINE FILMS OBTAINED FROM A CRYSTAL SILICON GERM LAYER PREPARED BY ALUMINUM-INDUCED CRYSTALLIZATION
US11121120B2 (en) * 2017-12-13 2021-09-14 QROMIS, Inc. Method and system for electronic devices with polycrystalline substrate structure interposer
JP2022131086A (ja) * 2021-02-26 2022-09-07 信越半導体株式会社 窒化物半導体基板およびその製造方法
JPWO2023063278A1 (zh) * 2021-10-15 2023-04-20

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195814A (ja) * 1997-10-10 1999-07-21 Toyoda Gosei Co Ltd ＧａＮ系の半導体素子
JP2002222769A (ja) * 2001-01-29 2002-08-09 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
US20080308835A1 (en) * 2007-06-12 2008-12-18 Pan Shaoher X Silicon based solid state lighting

Family Cites Families (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4137355A (en) * 1976-12-09 1979-01-30 Honeywell Inc. Ceramic coated with molten silicon
US4271235A (en) * 1979-05-10 1981-06-02 Lawrence Hill Method of obtaining polycrystalline silicon and workpiece useful therein
US4251570A (en) * 1979-11-19 1981-02-17 Honeywell Inc. Cold substrate growth technique for silicon-on-ceramic
US4252861A (en) * 1979-09-28 1981-02-24 Honeywell Inc. Growth technique for silicon-on-ceramic
JPS62207789A (ja) * 1986-03-08 1987-09-12 日本特殊陶業株式会社 窒化アルミニウム製基材の表面構造及びその製造法
US4901133A (en) * 1986-04-02 1990-02-13 Texas Instruments Incorporated Multilayer semi-insulating film for hermetic wafer passivation and method for making same
US5232766A (en) * 1987-08-20 1993-08-03 Canon Kabushiki Kaisha Hybrid substrate
US5036373A (en) * 1989-06-01 1991-07-30 Semiconductor Energy Laboratory Co., Ltd. Electric device with grains and an insulating layer
US5264070A (en) 1990-10-09 1993-11-23 Motorola, Inc. Method of growth-orientation of a crystal on a device using an oriented seed layer
EP0484922B1 (en) * 1990-11-07 1997-10-15 Canon Kabushiki Kaisha III-V compound semiconductor device, printer and display device utilizing the same, and method for producing said semiconductor device
EP0510587B1 (en) * 1991-04-22 1997-03-12 Canon Kabushiki Kaisha Light emission element using a polycrystalline semiconductor material of III-V group compound and manufacturing method therefor
DE4133644A1 (de) * 1991-10-11 1993-04-15 Nukem Gmbh Halbleiterbauelement, verfahren zu dessen herstellung sowie hierzu benutzte anordnung
US5705321A (en) * 1993-09-30 1998-01-06 The University Of New Mexico Method for manufacture of quantum sized periodic structures in Si materials
US5773377A (en) * 1993-12-22 1998-06-30 Crystalline Materials Corporation Low temperature sintered, resistive aluminum nitride ceramics
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
JPH0992882A (ja) * 1995-09-25 1997-04-04 Mitsubishi Electric Corp 半導体発光素子，及びその製造方法
JP2002511831A (ja) * 1997-07-03 2002-04-16 シービーエル テクノロジーズ エピタキシャル蒸着により自立形基板を形成する熱的不整合の補償
WO1999023693A1 (en) 1997-10-30 1999-05-14 Sumitomo Electric Industries, Ltd. GaN SINGLE CRYSTALLINE SUBSTRATE AND METHOD OF PRODUCING THE SAME
TW417315B (en) 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
US20020089016A1 (en) * 1998-07-10 2002-07-11 Jean-Pierre Joly Thin layer semi-conductor structure comprising a heat distribution layer
JP3289683B2 (ja) 1998-09-04 2002-06-10 株式会社村田製作所 半導体発光素子
US6328796B1 (en) * 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
JP2001196699A (ja) 2000-01-13 2001-07-19 Sony Corp 半導体素子
US6392257B1 (en) 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6596377B1 (en) * 2000-03-27 2003-07-22 Science & Technology Corporation @ Unm Thin film product and method of forming
DE10042947A1 (de) 2000-08-31 2002-03-21 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis
US6391748B1 (en) 2000-10-03 2002-05-21 Texas Tech University Method of epitaxial growth of high quality nitride layers on silicon substrates
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US20020084461A1 (en) 2001-01-03 2002-07-04 Motorola, Inc. Structure and method for fabricating III-V nitride devices utilizing the formation of a compliant substrate
US7052979B2 (en) * 2001-02-14 2006-05-30 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
WO2002082517A1 (fr) * 2001-03-30 2002-10-17 Toyoda Gosei Co., Ltd. Procede de fabrication pour substrat semi-conducteur et element semi-conducteur
US6764847B2 (en) 2001-03-30 2004-07-20 Wisconsin Alumni Research Foundation Bacterial method for conversion of arsenite to arsenate
JP3569807B2 (ja) 2002-01-21 2004-09-29 松下電器産業株式会社 窒化物半導体素子の製造方法
EP1470592B1 (en) * 2002-01-28 2010-09-22 Showa Denko K.K. Boron phosphide based semiconductor device
JP4117156B2 (ja) 2002-07-02 2008-07-16 日本電気株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
JP3947443B2 (ja) 2002-08-30 2007-07-18 Ｔｄｋ株式会社 電子デバイス用基板および電子デバイス
US20040087116A1 (en) 2002-10-30 2004-05-06 Junichiro Nakayama Semiconductor devices and methods of manufacture thereof
US20050006635A1 (en) * 2003-03-26 2005-01-13 Kyocera Corporation Semiconductor apparatus, method for growing nitride semiconductor and method for producing semiconductor apparatus
FR2855650B1 (fr) * 2003-05-30 2006-03-03 Soitec Silicon On Insulator Substrats pour systemes contraints et procede de croissance cristalline sur un tel substrat
JP4371202B2 (ja) 2003-06-27 2009-11-25 日立電線株式会社 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
WO2005006506A1 (ja) * 2003-07-10 2005-01-20 Nichia Corporation 窒化物半導体レーザ素子及びそれを用いたレーザー装置
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
FR2860248B1 (fr) * 2003-09-26 2006-02-17 Centre Nat Rech Scient Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
US6967355B2 (en) 2003-10-22 2005-11-22 University Of Florida Research Foundation, Inc. Group III-nitride on Si using epitaxial BP buffer layer
US7202143B1 (en) * 2003-10-23 2007-04-10 The Board Of Trustees Of The University Of Arkansas Low temperature production of large-grain polycrystalline semiconductors
KR100576856B1 (ko) * 2003-12-23 2006-05-10 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
KR100801372B1 (ko) 2004-03-30 2008-02-05 쇼와 덴코 가부시키가이샤 화합물 반도체 소자, 화합물 반도체 소자의 제조 방법 및다이오드
JP4652888B2 (ja) 2004-05-27 2011-03-16 昭和電工株式会社 窒化ガリウム系半導体積層構造体の製造方法
TWI272732B (en) 2004-06-09 2007-02-01 Showa Denko Kk Gallium nitride based semiconductor laminate structure
WO2005122289A1 (en) 2004-06-09 2005-12-22 Showa Denko K.K. Gallium nitride-based semiconductor stacked structure
EP1605498A1 (en) * 2004-06-11 2005-12-14 S.O.I. Tec Silicon on Insulator Technologies S.A. A method of manufacturing a semiconductor wafer
ATE420461T1 (de) * 2004-11-09 2009-01-15 Soitec Silicon On Insulator Verfahren zum herstellen von zusammengesetzten wafern
KR101119019B1 (ko) * 2004-12-14 2012-03-12 주식회사 엘지실트론 질화갈륨 반도체 및 이의 제조 방법
US7365374B2 (en) 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
JP2007056164A (ja) * 2005-08-25 2007-03-08 Univ Nagoya 発光層形成用基材、発光体及び発光物質
US7566913B2 (en) 2005-12-02 2009-07-28 Nitronex Corporation Gallium nitride material devices including conductive regions and methods associated with the same
US7687334B2 (en) * 2006-03-23 2010-03-30 Board Of Trustees Of The University Of Arkansas Fabrication of large grain polycrystalline silicon film by nano aluminum-induced crystallization of amorphous silicon
EP1901345A1 (en) 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
US7514282B2 (en) * 2007-01-04 2009-04-07 Sharp Laboratories Of America, Inc. Patterned silicon submicron tubes
US7692198B2 (en) * 2007-02-19 2010-04-06 Alcatel-Lucent Usa Inc. Wide-bandgap semiconductor devices
JP4458116B2 (ja) 2007-05-30 2010-04-28 住友電気工業株式会社 エピタキシャル層成長用ｉｉｉ族窒化物半導体層貼り合わせ基板および半導体デバイス
US7598108B2 (en) * 2007-07-06 2009-10-06 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
WO2009038324A2 (en) 2007-09-18 2009-03-26 Chungbuk National University Industry-Academic Cooperation Foundation Porous pattern semiconductor structure and semiconductor device and manufacturing method thereof
US20090176018A1 (en) * 2008-01-09 2009-07-09 Min Zou Nano/micro-textured surfaces and methods of making same by aluminum-induced crystallization of amorphous silicon
CN101939820B (zh) * 2008-02-15 2012-02-08 三菱化学株式会社 外延生长用基板、GaN类半导体膜的制造方法、GaN类半导体膜、GaN类半导体发光元件的制造方法以及GaN类半导体发光元件
US20090272975A1 (en) 2008-05-05 2009-11-05 Ding-Yuan Chen Poly-Crystalline Layer Structure for Light-Emitting Diodes
US8492238B2 (en) * 2008-08-14 2013-07-23 Board Of Regents, The University Of Texas System Method and apparatus for fabricating piezoresistive polysilicon by low-temperature metal induced crystallization
TWI398908B (zh) * 2009-02-27 2013-06-11 Lextar Electronics Corp 半導體層的形成方法
KR101640830B1 (ko) * 2009-08-17 2016-07-22 삼성전자주식회사 기판 구조체 및 그 제조 방법
US8350273B2 (en) * 2009-08-31 2013-01-08 Infineon Technologies Ag Semiconductor structure and a method of forming the same
US8580593B2 (en) * 2009-09-10 2013-11-12 Micron Technology, Inc. Epitaxial formation structures and associated methods of manufacturing solid state lighting devices
US8242033B2 (en) * 2009-12-08 2012-08-14 Corning Incorporated High throughput recrystallization of semiconducting materials
US9012253B2 (en) 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195814A (ja) * 1997-10-10 1999-07-21 Toyoda Gosei Co Ltd ＧａＮ系の半導体素子
JP2002222769A (ja) * 2001-01-29 2002-08-09 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
US20080308835A1 (en) * 2007-06-12 2008-12-18 Pan Shaoher X Silicon based solid state lighting

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110177905A (zh) * 2017-01-18 2019-08-27 克罗米斯有限公司 用于功率器件的氮化镓外延结构
CN110177905B (zh) * 2017-01-18 2021-12-10 克罗米斯有限公司 用于功率器件的氮化镓外延结构
US11699750B2 (en) 2017-01-18 2023-07-11 QROMIS, Inc. Gallium nitride epitaxial structures for power devices

Also Published As

Publication number Publication date
US20110147772A1 (en) 2011-06-23
US20150221832A1 (en) 2015-08-06
EP2513983A2 (en) 2012-10-24
KR20120098868A (ko) 2012-09-05
EP2513983A4 (en) 2015-03-04
TWI464913B (zh) 2014-12-11
WO2011084596A3 (en) 2011-11-17
KR101535764B1 (ko) 2015-07-09
EP2513983B1 (en) 2019-09-04
KR20140049057A (ko) 2014-04-24
CN102656712B (zh) 2015-11-25
TW201131812A (en) 2011-09-16
KR101571205B1 (ko) 2015-12-04
US10347794B2 (en) 2019-07-09
US9012253B2 (en) 2015-04-21
SG181691A1 (en) 2012-07-30
WO2011084596A2 (en) 2011-07-14

Similar Documents

Publication Publication Date Title
CN102656712A (zh) 用于固态照明装置的氮化镓晶片衬底以及相关联系统及方法
EP2471112B1 (en) Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods
CN102593293A (zh) 模板、其制造方法以及制造半导体发光器件的方法
CN101651092B (zh) 电路结构的制造方法
JP2006210660A (ja) 半導体基板の製造方法
CN103038901A (zh) 半导体模板衬底、使用半导体模板衬底的发光元件及其制造方法
JP2006310850A (ja) 窒化ガリウム系半導体の製造方法
EP4300605A1 (en) Semiconductor substrate, method for producing same, apparatus for producing same, and template substrate
JP2010123800A (ja) 半導体ウェハ、半導体装置、半導体ウェハ製造方法及び半導体装置製造方法
US20130323906A1 (en) Method Of Manufacturing Thin-Film Bonded Substrate Used For Semiconductor Device
KR20050033911A (ko) 질화갈륨계 단결정 기판의 제조방법
JP2009530807A (ja) 窒化物半導体発光素子用バッファ層の形成方法及びそのバッファ層を有する窒化物半導体発光素子
JP2011193010A (ja) 半導体ウェハ及び高周波電子デバイス用半導体ウェハ
JP2009084136A (ja) 半導体デバイスの製造方法
JP2006120855A (ja) Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウェハ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160622

Address after: American California

Patentee after: High Rui Technology Co

Address before: Idaho

Patentee before: Micron Technology, Inc.

CP01 Change in the name or title of a patent holder

Address after: American California

Patentee after: Keruomisi company

Address before: American California

Patentee before: High Rui Technology Co

CP01 Change in the name or title of a patent holder