KR101571205B1 - 고체 상태 조명 장치들을 위한 질화 갈륨 웨이퍼 기판, 및 관련된 시스템들 및 방법들 - Google Patents

고체 상태 조명 장치들을 위한 질화 갈륨 웨이퍼 기판, 및 관련된 시스템들 및 방법들 Download PDF

Info

Publication number
KR101571205B1
KR101571205B1 KR1020127017549A KR20127017549A KR101571205B1 KR 101571205 B1 KR101571205 B1 KR 101571205B1 KR 1020127017549 A KR1020127017549 A KR 1020127017549A KR 20127017549 A KR20127017549 A KR 20127017549A KR 101571205 B1 KR101571205 B1 KR 101571205B1
Authority
KR
South Korea
Prior art keywords
gallium nitride
orientation
silicon
forming
crystals
Prior art date
Application number
KR1020127017549A
Other languages
English (en)
Other versions
KR20120098868A (ko
Inventor
안소니 로치테펠드
위궤 마르샹
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20120098868A publication Critical patent/KR20120098868A/ko
Application granted granted Critical
Publication of KR101571205B1 publication Critical patent/KR101571205B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

고체 상태 조명 장치들을 위한 질화 갈륨 웨이퍼 기판, 및 관련된 시스템들 및 방법들. 발명의 일 실시예에 따라 SSL 장치 기판을 제조하는 방법은 지지 부재에 의해 수용되는 다수의 결정들을 형성하는 단계를 포함하고, 결정들은 질화 갈륨의 형성을 용이하게 하도록 선택된 배향을 가진다. 상기 방법은 결정들에 의해 수용되는 소정 체적의 질화 갈륨을 형성하는 단계를 더 포함할 수 있고, 결정들의 선택된 배향은 질화 갈륨을 하나의 유닛(unit)으로서 지지 부재에 접합하지 않고, 질화 갈륨의 배향을 적어도 부분적으로 제어한다. 다른 실시예들에서는, 결정들이 존재하는 영역을 어닐링하는 단계, 선택된 배향 이외의 배향을 가지는 결정들을 제거하기 위하여 영역을 에칭하는 단계, 및/또는 선택된 배향을 가지는 결정들을 성장시키는 단계를 포함하는 처리에 의해 결정들의 수가 증가 될 수 있다.

Description

고체 상태 조명 장치들을 위한 질화 갈륨 웨이퍼 기판, 및 관련된 시스템들 및 방법들{GALLIUM NITRIDE WAFER SUBSTRATE FOR SOLID STATE LIGHTING DEVICES, AND ASSOCIATED SYSTEMS AND METHODS}
본 발명은 일반적으로 웨이퍼 제조에 관한 것이고, 더욱 구체적으로, 고체 상태 조명 장치들에서 이용하기에 적당한 질화 갈륨(gallium nitride)을 성장시키기 위한 기판, 시스템 및 방법에 관한 것이다.
이동 전화, 개인 정보 단말("PDA : personal digital assistant"), 디지털 카메라, MP3 플레이어(player), 및 다른 휴대용 전자 장치들은 배경 조명을 위하여 고체 상태 조명("SSL : solid state lighting") 장치들(예를 들어, LED)을 사용한다. 또한, SSL 장치들은 신호 체계(signage), 실내 조명, 실외 조명, 및 다른 유형의 일반적인 조명에 이용된다. 도 1a는 측방향 컨택(lateral contact)들을 갖는 기존의 SSL 장치(10a)의 단면도이다. 도 1a에 도시된 바와 같이, SSL 장치(10a)는 예를 들어, N형 GaN(15) 및 P형 GaN(16) 사이에 위치된 질화 갈륨(gallium nitride)/질화 인듐 갈륨(indium gallium nitride)(GaN/InGaN) 다중 양자 우물("MQW : multiple quantum well")들을 함유하는 활성 영역(active region)(14)을 가지는 LED 구조체(11)를 수용(carry)하는 기판(20)을 포함한다. 또한, SSL 장치(10a)는 P형 GaN(16) 상의 제 1 컨택(17) 및 N형 GaN(15) 상의 제 2 컨택(19)을 포함한다. 제 1 컨택(17)은 광이 LED 구조체(11)로부터 탈출하도록 허용하는 투명한 전도성 물질(예를 들어, 인듐 주석 옥사이드("ITO : indium tin oxide")을 전형적으로 포함한다. 도 1b는 예를 들어, 측방향이 아니라 수직형 구성에서 제 1 및 제 2 컨택들(17 및 19)이 서로 반대인 또 다른 기존의 LED 장치(10b)의 단면도이다. LED 장치(10b)를 형성하는 동안에, 도 1a에 도시된 기판(20)과 유사한 기판(20)은 처음에 N형 GaN(15), 활성 영역(14) 및 P형 GaN(16)을 수용한다. 제 1 컨택(17)은 P형 GaN(16) 위에 배치되고, 캐리어(21)는 제 1 컨택(17)에 부착된다. 기판(20)은 제거되고, 이것은 제 2 컨택(19)이 N형 GaN(15) 위에 배치되도록 한다. 다음으로, 구조체는 도 1b에 도시된 배향(orientation)을 만들기 위하여 반전된다. LED 장치(10b)에서, 제 1 컨택(17)은 광을 N형 GaN(15)을 향해 보내기 위하여 반사 및 전도성 물질(예를 들어, 알루미늄)을 전형적으로 포함한다.
이하에서 더욱 구체적으로 논의되는 바와 같이, 전형적으로, SSL 장치들의 다양한 구성요소들은 상이한 열 팽창 계수(CTE : coefficient of thermal expansion)를 가진다. 제조 처리 및/또는 이용 도중에 발생하는 온도 변화 동안, 장치 구성요소들의 CTE에서의 차이는 구성요소들이 균열되거나 디라미네이트(delaminate)되도록 할 수 있다. SSL 제조를 위해 이용되는 웨이퍼들을 형성하는 다양한 원소(element)들에 대한 열 팽창 계수(CTE), 및 특히, GaN의 CTE에 대한 사파이어(sapphire)의 CTE의 차이로 인해, 직경이 4인치(inch)를 초과하는 웨이퍼들을 높은 수율을 야기하는 방식으로 탄화 규소하는 것이 어려울 수 있다. 따라서, 결과적인 장치의 성능 및 신뢰성을 향상시키고, 이러한 장치들의 제조와 관련된 비용 및 시간을 절감하는 기판들에 대한 필요성이 남아 있다.
본 발명의 여러 측면들은 다음의 도면들을 참조하여 더욱 양호하게 이해될 수 있다. 도면들에서의 부품들은 반드시 축적을 조정해야 하는 것은 아니다. 그 대신에, 본 발명의 원리들을 명확하게 예시하는 것을 강조하고 있다. 또한, 도면들에서는, 유사한 참조 번호들이 몇몇 도면들에 걸쳐 대응하는 부분들을 가리킨다.
도 1a는 선행 기술에 따른 SSL 장치의 개략적인 단면도이다.
도 1b는 선행 기술에 따른 또 다른 SSL 장치의 개략적인 단면도이다.
도 2는 본 발명의 실시예에 따라 구성되는 지지 부재의 부분적으로 개략적인 단면도이다.
도 3은 본 발명의 실시예에 따른 시드 물질(seed material) 및 적어도 부분적으로 결정 배향된 물질(crystal-oriented material)을 갖는 도 2에 도시된 지지 부재의 부분적으로 개략적인 단면도이다.
도 4a는 본 발명의 실시예에 따라 어닐링되는 적어도 부분적으로 결정 배향된 물질을 갖는 도 3에 도시된 지지 부재의 부분적으로 개략적인 단면도이다.
도 4b는 본 발명의 실시예에 따른 선택 에칭 이후의 도 4a에 도시된 지지 부재의 부분적으로 개략적인 단면도이다.
도 4c는 본 발명의 실시예에 따라 재성장되는 적어도 부분적으로 결정 배향된 물질의 결정들을 갖는 도 4b에 도시된 지지 부재의 부분적으로 개략적인 단면도이다.
도 5는 본 발명의 실시예에 따라 형성되는 질화 갈륨 층을 갖는 도 4c에 도시된 지지 부재의 부분적으로 개략적인 단면도이다.
도 6은 본 발명의 실시예에 따라 도 2 내지 도 5에 도시된 지지 부재를 형성하는 방법을 도시하는 흐름도이다.
도 7a 및 도 7b는 본 발명의 실시예들에 따라 수직 LED 구조체를 구성하는 동안에 도 5에 도시된 지지 부재의 부분적으로 개략적인 단면도들이다.
도 8은 본 발명의 실시예들에 따라 수직 LED 구조체를 구성하는 동안에 도 5에 도시된 지지 부재의 부분적으로 개략적인 단면 예시도이다.
본 발명의 실시예들은 일반적으로 질화 갈륨을 성장시키기 위한 기판들, 및 그 관련된 시스템들 및 방법들에 관한 것이다. 질화 갈륨은 고체 상태 조명("SSL") 장치들을 형성하기 위하여 이용될 수 있다. 이하에서 이용되는 바와 같이, 용어 "SSL 장치"는 발광 다이오드들("LEDs"), 유기 발광 다이오드들("OLEDs"), 레이저 다이오드들("LDs"), 폴리머 발광 다이오드들("PLEDs"), 및/또는 전기 필라멘트들, 플라즈마, 또는 가스 이외의 다른 적당한 조명 소스들을 갖는 장치들을 일반적으로 나타낸다. 한마디로 말하면, 시스템의 일 실시예는 지지 기판, 지지 기판 위에 형성된 중간 구조체, 및 중간 구조체 위에 형성된 시드 물질을 포함한다. 비정질(amorphous) 또는 적어도 부분적으로 결정 배향된 물질(예를 들어, (111) 결정 배향을 갖는 실리콘)은 예를 들어, 플라즈마 증강 화학 기상 증착(PECVD : plasma-enhanced chemical vapor deposition)에 의해 시드 물질 위에 증착된다. 비정질 및/또는 적어도 부분적으로 결정 배향된 물질은 (111) 결정 배향을 갖는 결정들의 수를 증가시키기 위하여 어닐링되고 선택적으로 에칭될 수 있다. 이때, 물질이 어닐링되기 이전에 비정질이더라도, 그 물질은 적어도 부분적으로 결정 배향된다. 시스템은 결정들 위에 에피택시 방식으로 성장된 질화 갈륨(GaN) 물질(예를 들어, GaN 층)을 더 포함할 수 있다. 본 발명의 실시예들은 실리콘-함유 및/또는 질화 갈륨-함유 기판을 질화 알루미늄 함유 기판 또는 GaN을 지지하도록 열적으로 설계되는 다른 기판에 접합할 필요성을 제거함으로써 기존의 방법들에 비해 장점들을 제공할 수 있을 것으로 예상된다. 그 대신에, 실리콘 및/또는 질화 갈륨은 단일 기판 위에서 원 위치에 형성될 수 있다.
본 발명의 다른 시스템들, 방법들, 특징들, 및 장점들은 당업자에게 명백하거나 명백해질 것이다. 잘 알려져 있고 개시된 시스템들 및 방법들과 종종 관련되지만, 발명의 일부 중요한 측면들을 불필요하게 가릴 수 있는 구조들 또는 처리들을 설명하는 몇몇 세부 사항들은 명료함을 위하여 다음의 설명에서 기술되지 않는다. 또한, 다음의 기재 내용은 본 명세서에서 개시된 기술의 상이한 측면들의 몇몇 실시예들을 기술하고 있지만, 몇몇 다른 실시예들은 이 부분에서 설명된 것들과는 상이한 구성들 또는 상이한 부품들을 가질 수 있다. 따라서, 개시된 기술은 추가적인 구성요소들을 가지고 있는 다른 실시예들, 및/또는, 도 2 내지 도 8을 참조하여 이하에서 설명되는 몇몇 구성요소들을 가지지 않는 다른 실시예들을 가질 수 있다.
도 2는 본 발명의 실시예에 따라 구성되는 지지 부재(110)(예를 들어, 웨이퍼)의 부분적으로 개략적인 단면 예시도이다. 지지 부재(110)는 지지 기판(112)을 포함할 수 있다. 지지 기판(112)은 본 명세서에서 설명된 추가적인 구조들의 형성을 용이하게 하는 적당한 속성들을 가지는 물질들을 포함할 수 있다. 특정한 실시예들에서, 지지 기판(112)을 위해 선택된 물질은 다결정질 질화 알루미늄(pAlN : polycrystalline aluminum nitride), 또는 그 열 팽창 특성들을 위해 선택된 또 다른 물질을 포함할 수 있다. 이러한 특성들은 추후에 형성되는 GaN 물질에 대한 CTE와 대략 동일하거나, 그렇지 않을 경우에 상기 CTE에 근사화되거나 근접하는 열 팽창 계수(CTE : coefficient of thermal expansion)를 포함한다. 지지 기판(112)의 물질을 이와 같은 방식으로 선택함으로써, GaN 물질의 품질, 균일성 및/또는 생산능력이 향상될 수 있다. 적당한 지지 기판들(112) 및 관련된 방법들의 측면들에 관한 더욱 세부적인 사항들은 2010년 8월 23일자로 출원된 공동 계류중인 미국 특허 출원 12/861,706호에 포함되고, 참조에 의해 본 명세서에 포함된다.
지지 기판(112)은 추후의 처리들 동안에 물질들이 지지 기판(112)으로부터 확산하는 것을 방지하거나 적어도 제한하기 위하여 적당한 봉지층(encapsulation layer)(111)을 포함할 수 있다. 봉지 물질(encapsulation material)(111)은 추후에 증착되는 GaN의 CTE와 일치하거나 이에 근접하도록 선택될 수도 있다. 적어도 일부 실시예들에서, 봉지 물질(111)은 질화 규소 또는 또 다른 실리콘계 화합물(silicon-based compound)을 포함한다. 봉지 물질(111)의 외부 표면은 산화물(oxide)(113), 예를 들어, 이산화 규소(silicon dioxide)의 층을 포함할 수 있다. 적어도 일부 실시예들에서, 이산화 규소는 스스로 추후에 증착되는 물질들을 지지할 수 있다. 다른 실시예들에서, 도 2에 도시된 중간 구조체(114)는 이 기능을 수행할 수 있다.
중간 구조체(114)는 이산화 규소, 질화 규소, 탄화 규소(silicon carbide), 또는 지지 기판(112)과 추후에 증착되는 물질들 사이의 CTE 차이들을 적어도 부분적으로 보상하도록 선택되는 또 다른 적당한 물질을 포함할 수 있다. 따라서, 중간 구조체(114)는 금속-유기물 화학 기상 증착(MOCVD : metal-organic chemical vapor deposition)을 위하여 유용한 온도, 예를 들어, 약 570℃에서 약 1100℃까지 온도에서의 보잉(bowing)을 최소화하거나 적어도 감소시킬 수 있다. 중간 구조체(114)의 상기 언급한 물질들은 특정한 실시예들에서 순차적인 층들의 형태로 지지 기판(112) 위에 배치될 수 있다. 또 다른 실시예에서, 중간 구조체(114)는 중간 구조체(114)의 탄화 규소 및 이산화 규소 구성성분들을 생성하기 위하여 산화되는 탄화 규소를 포함할 수 있다. 예를 들어, 2010년 9월 9일자로 출원되고 참조에 의해 본 명세서에 포함되는 공동 계류중인 미국 특허 출원 12/878,815호에 설명된 바와 같이, 이 층들의 특성은 추후에 지지 부재(110) 위에 증착되는 GaN 두께의 범위에 적어도 부분적으로 의존하는 방식으로 선택될 수 있다. 또한, 층 특성들은 추후의 처리들 및/또는 추후에 배치되는 물질들과의 화학적 화합성(chemical compatibility)을 제공하도록 선택될 수 있다. 층들의 하나 이상은 처리의 상세한 사항들에 따라 합성, 제거, 분리될 수 있다.
도 3은 본 발명의 실시예에 따라, 시드 물질(seed material)(116)(예를 들어, 시드층) 및 그 위에 배치된 초기 물질(117)을 갖는 도 1의 지지 부재(110)의 부분적으로 개략적인 단면도이다. 특정한 실시예들에서, 시드 물질(116)은 질화 알루미늄(aluminium nitride), 또는 중간 구조체(114) 위에 배치된 티타늄(titanium) 및 티타늄 위에 배치된 니켈(nickel)의 조합물을 포함한다. 상기한 물질들은 증발 처리(evaporation process)들 또는 다른 적당한 처리들을 통해 배치될 수 있다. 초기 물질(117)은 비정질 물질 및/또는 적어도 부분적으로 결정 배향된 물질(이하, "결정 배향된 물질(crystal-oriented material")을 포함할 수 있다. 초기 물질(117)은 열 또는 전자빔(e-beam) 증발, 스퍼터링(sputtering), CVD, PECVD, 원자층 증착(ALD : atomic layer deposition), 또는 또 다른 적당한 기술에 의해 시드 물질(116) 위에 배치될 수 있다. 초기 물질(117)이 비정질 성분을 포함하면, 비정질 성분은 일반적으로 결정들을 포함하지 않는다. 초기 물질(117)이 결정 배향된 물질을 포함하면, 결정 배향된 물질의 미세구조(microstructure)는 공통의 방향으로 배향된 적어도 일부의 결정들을 포함한다. 예를 들어, 결정 배향된 물질은 다결정질(polycrystalline)(예를 들어, 폴리실리콘(polysilicon))일 수 있거나, 다양한 결정질 배향들을 가지는 그레인(grain)들의 혼합물(mixture)을 포함할 수 있다. 알려진 증착 기술들은 특정한 방향들을 따라 배향된 그레인들의 상대적으로 높은 분율(fraction)들을 갖는 막(film)들을 생성하기 위하여 이용될 수 있다. 예를 들어, 결정 배향된 물질이 폴리실리콘을 포함하면, (111) 배향을 가지는 결정의 적어도 일부를 갖는 결정 배향된 물질을 증착하기 위하여 이러한 기술들이 이용될 수 있고, 이것은 (0001) 결정 배향을 가지는 추후의 GaN 층을 지지하기 위해 전형적으로 바람직하다. 다른 실시예들에서, 예를 들어, 결정 배향된 물질이 실리콘 이외의 원소(element)로 주로 구성될 경우, 결정 배향된 물질은 (0001) 결정 배향을 가지는 추후의 GaN 층을 위한 적당한 지지를 여전히 제공하면서, (111) 이외의 방향으로 배향되어 있는 그레인들의 높은 분율을 가질 수 있다. 더욱 추가적인 실시예들에서, 결정 배향된 물질은 (0001) 이외의 결정 배향을 갖는 GaN을 지지하는 방향으로 배향된 그레인들을 가질 수 있다. 적어도 일부 실시예들에서, 초기 물질(117)은 추후의 화학적 처리들의 효과들을 증대시키기 위하여 (예를 들어, 포토리소그래픽 마스킹(photolithographic masking) 및 에칭 처리를 이용하여), 예를 들어, 줄무늬(stripe)들 또는 다른 형상들로 패터닝(pattern)될 수 있다. 일부의 경우들에 있어서, 이 효과들을 증대시키는 것은 더 높은 비율(rate)의 재결정화(recrystalization)를 포함한다. 이 실시예들 중의 임의의 실시예에서, 초기 물질(117)에서의 결정화도(degree of crystallinity)는 도 4a 내지 도 4c를 참조하여 추가로 기재되는 바와 같이, 물리적 및 화학적 반응들/처리들의 조합에 의해 발전, 확립 및/또는 개선될 수 있다.
초기 물질(117)은 일부 실시예들에서 실리콘을 포함하고, 특정한 실시예들에서는 실리콘만을 포함한다. 다른 실시예들에서는, 실리콘 이외의 물질들이 GaN 성장을 위한 적당한 시작 층을 형성한다면, 초기 물질(117)은 이 실리콘 이외의 물질들을 포함한다. 이러한 물질들은 AlN, SiC, Al2O3(사파이어(sapphire)) 및 스피넬(spinel)을 포함하지만, 이것으로 한정되지 않는다. 특정한 실시예들에서, 초기 물질(117)은 GaN을 포함할 수 있다. 그러나, 다른 실시예들에서, GaN은 도 5를 참조하여 추후에 설명되는 처리에서 배치될 때까지 지지 부재(110) 내에 포함되지 않는다. 열 또는 전자빔(e-beam) 증발, DC 또는 RF 스퍼터링, 전기도금(electroplating), 분자빔 에피택시(MBE : molecular beam epitaxy), ALD, 펄스화 레이저 증착(PLD : pulsed-laser deposition), 스핀 코팅(spin coating), MOCVD, 하이드라이드 기상 에피택시(HVPE : hydride vapor phase epitaxy), 및 액상 에피택시(LPE : liquid phase epitaxy)를 포함하는 여러 적당한 기술들 중의 임의의 기술을 통해, 상기 물질들이 지지 부재(110) 위에 배치될 수 있다. 특정한 실시예에서, 초기 물질(117)은 실란(silane)을 전구체 가스(precursor gas)로서 이용하는 저압 CVD 처리(LPCVD : low pressure CVD)에서 증착되는 폴리실리콘을 포함한다. 초기 물질(117)은 어닐링(anneal)될 수 있고, 또는, 증착 이후에, 또는 추가적인 물질들 또는 반응물(reactant)들이 초기 물질(117)에 근접하게 증착되거나 위치된 후에, 화학 반응들을 거칠 수 있다. 결과적인 구조는 단결정 구조에 이르는 범위의 증대된 또는 증가된 결정화도를 가질 수 있다.
도 4a는 결정 배향된 물질(118)을 형성하도록 어닐링되는 도 3에 도시된 초기 물질(117)을 갖는, 도 3에 도시된 지지 부재(110)의 부분적으로 개략적인 단면도이다. 따라서, 초기 물질(117)이 어닐링 이전에 비정질 성분을 포함하였더라도, 도 4a에 도시된 어닐링 이후의(post-anneal) 결정 배향된 물질(118)은 공통의 방향으로 배향된 결정들의 적어도 일부를 가진다. 초기 물질(117)이 결정 배향된 물질 성분을 이미 포함하였을 경우, 어닐링 처리는 특정한 결정 배향을 가지는 결정들의 수 또는 개체수(population)가 증가하도록 한다. 예를 들어, 시드 물질(116) 및/또는 중간 구조체(114)가 (111) 배향을 가지는 결정들의 성장을 양호하게 하도록 선택되면, 초기 물질(117)을 어닐링하는 것은 추가적인 결정들이 (도 4a에서 상향으로 지시하는 화살표들에 의해 개략적으로 표시된) (111) 배향을 형성 및/또는 (111) 배향과 정렬되도록 할 수 있다. 전형적인 어닐링 파라미터들은 약 450℃에서 약 900℃까지 범위의 온도를 포함한다. 적어도 일부의 실시예들에서, 어닐링 처리는 구역 용융 재결정화 처리(zone melt recrystalization process)를 포함할 수 있고, 이 처리에서, 초기 물질(117)의 영역들은 높은 온도들에 순차적으로 노출되어, 물질(117)을 통해 진행하는 재결정화 "선단부(front)"를 형성한다. 다른 어닐링 처리들이 다른 실시예들에서 이용되고, 이 실시예들 중의 임의의 실시예에서, 그 처리는 (111) 배향을 가지는 결정들의 개체수를 증가시킬 수 있고, 이에 따라, 장치-품질(device-quality)의 GaN 막들의 추후의 증가를 용이하게 한다. 결정화 처리는 아래에 더욱 설명되는 바와 같이, 결정성(crystalinity)을 더욱 증대시키기 위한 다른 기술들을 포함할 수 있다.
도 4b는 도 4a에 도시된 지지 부재(110)의 부분적으로 개략적인 단면 예시도이다. 도 4b에서, 결정 배향된 물질(118)은 본 발명의 실시예에 따라 선택 에칭 처리를 거쳤다. 선택 에칭 처리는 덜 바람직한 배향을 갖는 그레인들, 예를 들어, (111) 이외의 배향을 갖는 그레인들을 제거하기 위하여 이용될 수 있다. 예를 들어, Si (001)은 KOH 내의 Si (111)보다 더 신속하게 에칭된다. (111) 그레인들은 (111) 배향을 가지는 결정들의 더 큰 분율을 갖는 결정 배향된 물질(118)을 여전히 제공하면서, 완전히 사라지는 것이 아니라 수축될 수 있다. 이러한 선택 에칭 후에, 에칭 처리 동안에 노출될 수 있는 결정 배향된 물질(118) 및/또는 시드 물질(116)의 물리적 및 화학적 속성들을 수정하기 위하여 어닐링 및 화학적 반응 단계들의 조합이 수행될 수 있다. 선택 에칭은 선택적인 습식 에칭 처리들, 및/또는, 산화 처리들, 확산 처리들, 결정 배향에 대한 의존성을 갖거나 갖지 않는 다른 처리들과 같은 다른 처리들을 포함할 수 있다. 따라서, 전체적인 선택 에칭 처리는 (111) 이외의 결정 배향들을 가지는 그레인들을 선택적으로 제거하기 위하여 수행될 수 있지만, 그 처리는 결정 배향에 종속적이지 않은 단계들 또는 하위처리(subprocess)들을 포함할 수 있다.
도 4c는 본 발명의 실시예에 따라 결정 배향된 물질(118)이 재성장 처리를 거친 후 도 4b에 도시된 지지 부재(110)의 부분적으로 개략적인 단면도이다. 이 실시예의 특정한 측면에서, 결정 배향된 물질(118)은 희망하는 배향(예를 들어, (111) 배향)을 가지는 결정들의 크기를 증가시킬 수 있는 재성장 처리를 거치고, 이에 따라, 이러한 결정들의 표면적을 증가시킨다. 재성장 처리는 실리콘 에피택셜 반응기를 통해, 또는 실리콘 전구체들(예를 들어, 실란)을 처리하는 GaN 에피택셜 반응기를 통해 지지 부재(110)를 연속적으로 처리하는 것을 포함할 수 있다. 재성장 처리 후에, (111) 결정화의 레벨을 증가시키기 위하여 결정 배향된 물질(118)이 더욱 어닐링될 수 있다. (111) 결정 배향의 레벨을 증가시키기 위하여, 상기 어닐링, 제거 및 성장 동작들은 반복적으로 수행될 수 있고, 이에 따라, 장치-품질의 GaN 막들의 추후의 성장을 용이하게 한다.
도 5는 본 발명의 실시예에 따라, 그 위에 형성된 질화 갈륨 물질(120)(예를 들어, GaN 층)을 갖는 도 4a 내지 도 4c에 도시된 지지 부재(110)의 부분적인 개략 단면도이다. 도 5에 도시된 바와 같이, GaN 물질(120)의 형성을 증대시키기 위하여, 선택적인 버퍼 물질(122)이 결정 배향된 물질(118) 위에 형성될 수 있다. 예를 들어, 버퍼 물질(122)은 알루미늄 질화 갈륨(AlxGa1 -xN(0<x≤1), 또는 AlGaN)를 포함할 수 있고, 결정 배향된 물질(118)은 AlGaN이 에피택셜 방식으로 그 위에서 성장되는 적절한 베이스 표면(base surface)으로서 작용한다. 얇은 질화 규소 층이 버퍼 물질(122) 위에 배치되거나 그 내부에 포함될 수 있다. GaN 물질(120)은 적당한 결정 성장 처리, 예를 들어, MOCVD 또는 HVPE를 통해 배치될 수 있다. 특정한 처리는 희망하는 최종 결과들에 기초하여 선택될 수 있다. 예를 들어, HVPE 처리들은 일반적으로 MOCVD 처리들보다 신속하고, 이에 따라, 예를 들어, 약 10㎛로부터 약 300㎛까지 그리고 대표적인 실시예에서는, 약 50㎛ 또는 그보다 큰 두께의 비교적 두꺼운 GaN 층들을 성장시키기 위하여 이용될 수 있다. 이러한 두꺼운 층들은 전위 밀도(dislocation density)들을 감소시키기 위해 큰 웨이퍼들(예를 들어, 적어도 6인치의 직경을 가지는 웨이퍼들)에 특히 적당할 수 있다. 이러한 지지 부재, 예를 들어, (초기에는 발광 물질을 가지지 않는) GaN의 두꺼운 층과, GaN CTE와 일치하거나 근사되도록 선택된 CTE를 갖는 지지 기판(112)을 가지는 지지 부재(110)는 이에 따라, 전형적인 LED 형성 처리 동안에 기존의 기판들 및 지지 부재들보다 더욱 양호하게 수행할 것으로 예상된다. 지지 부재(110)의 나머지 부분들이 제거될 경우, 어떤 사례에서는 훨씬 더 큰(예를 들어, 300㎛ 두께보다 더 큰) 막 두께들은 단독형(stand-alone) GaN 기판을 제조하기 위해 이용될 수 있다. 예를 들어, 6인치 지지 부재 웨이퍼 위의 500㎛의 두꺼운 층(또는 더 두꺼운 층)이 자립적일 수 있고, GaN 층이 형성된 후에 지지 부재의 나머지가 제거되는 것을 허용할 것으로 예상된다. 층의 두께는 더 큰(예를 들어, 6인치보다 큰) 직경들을 가지는 웨이퍼들에 대해 500㎛ 또는 그보다 클(예를 들어, 1000㎛에 이르거나 그보다 큼) 수 있다. 일반적으로, 더 두꺼운 층들은 더 낮은 변위 밀도들로 귀착되는 것으로 예상된다.
결정 배향된 물질(118)은 충분히 얇을 수 있어서, 전체 구조의 열 팽창 특성들은 지지 부재(110)의 기저 부분(underlying portion)에 의해(예를 들어, 지지 기판(112)에 의해) 지배된다. 특정한 실시예들에서, GaN 물질(120) 및/또는 버퍼 물질(122)은 성장의 시작 시에 미세구조 결함들 및/또는 공극(void)들의 비교적 높은 농도들을 가질 수 있다. 몇몇 마이크론(micron)의 성장 후에, GaN 막이 완전히 합쳐져서, LED들과 같은 SSL 장치들을 위해 적당한 GaN을 제조하기에 충분히 낮은 결합 밀도를 야기할 것으로 예상된다. 상기한 실시예들 중의 임의의 실시예에서, (111) 결정화의 정도 및 미세구조는 버퍼 물질(122)을 갖거나 갖지 않는 GaN 물질(120)의 형성(예를 들어, 결정 배향)을 적어도 부분적으로 제어하는 것으로 예상된다. 예를 들어, 결정 배향된 물질(118)에서의 (111) 결정성의 증가된 레벨은 그 위에 놓이는 GaN 물질(120)에서 쓰레딩 전위(threading dislocation)들의 밀도를 감소시킬 것으로 예상된다. 특정한 실시예들에서, 결과적인 GaN 물질(120)은 예를 들어, GaN의 발광 영역에서, 1010/cm2 또는 그보다 작은, 그리고 더욱 구체적으로, 109/cm2 또는 그보다 작은 전위 밀도를 가질 수 있다.
본 명세서에서 설명된 실시예들의 어떤 측면들은 희망하는 GaN 피처(feature)들을 제조하기 위하여 수정 또는 조합될 수 있다. 예를 들어, 위에서 설명된 구조들을 형성하기 위하여 이용되는 다양한 원소들 및/또는 처리 파라미터들은 지지 기판(112)의 시작 특성들 또는 지지 기판(112) 위에 배치된 연속 물질들의 특성들에 기초하여 선택될 수 있다. 결과적인 구조의 특성들은 GaN 물질로 구성될 수 있는 최종 SSL 장치 또는 다른 장치의 요건들에 기초하여 선택될 수도 있다.
도 6은 본 발명의 실시예에 따라, 지지 부재(110)를 형성하기 위하여 기판(112) 위에 질화 갈륨(120)을 성장시키기 위한 방법을 도시하는 순서도(600)이다. 순서도의 임의의 처리 설명들 또는 블럭들은 처리에 있어서의 특정한 논리적 기능들을 구현하기 위한 하나 이상의 명령들(예를 들어, 컴퓨터-판독가능 매체 상에서 인코딩된 명령들)을 포함하는 모듈들, 세그먼트(segment)들, 코드의 부분들, 또는 단계들을 나타낼 수 있다는 것에 유의해야 한다. 다른 실시예들에서는, 당업자들에 의해 이해되는 바와 같이, 포함되는 기능성에 따라 실질적으로 동시에 또는 반대 방향을 포함하는, 이하에서 도시 및 설명되는 것과는 상이한 순서로 어떤 기능들이 실행될 수 있다.
블럭(602)은 지지 기판, 예를 들어, 위에서 설명된 지지 기판들 중의 임의의 지지 기판을 제공하는 것을 포함한다. 블럭(604)은 지지 기판 위에 중간 구조체를 형성하는 것을 포함하고, 블럭(606)은 중간 구조체 위에 시드 물질을 배치하는 것을 포함한다. 위에서 논의된 바와 같이, 중간 구조체 및 시드 물질은 (0001) 또는 다른 선택된 결정 배향을 갖는 GaN 구조를 성장시키는 것을 용이하게 하도록 선택 및 배치될 수 있다. 또한, 위에서 논의된 바와 같이, 적어도 일부의 실시예들에서, 중간 구조체 및/또는 시드 물질의 기능들은 다른 구조들에 의해 조합되거나 수행될 수 있다. 블럭(608)은 예를 들어, PECVD 또는 다른 적당한 처리에 의해, (또는 지지 기판에 의해 수용되는 또 다른 방식으로) 시드 물질 위에 초기 물질을 형성하는 것을 포함한다. 블럭(610)에서는, 선택된 배향, 예를 들어, 실리콘을 위한 (111) 배향을 가지는 결정들의 증가된 수, 개체수, 및/또는 규모(extent)를 갖는 결정 배향된 물질을 형성하기 위하여 초기 물질이 어닐링되고 및/또는 이와 다르게 처리된다. 질화 갈륨 물질을 지지하기 위하여 결정 배향된 물질 상부에 선택적인 버퍼 층이 형성될 수 있고, 그 다음으로, 질화 갈륨 물질은 결정 배향된 물질 위에, 상부, 또는 이와 다르게 결정 배향된 물질에 의해 수용되도록 형성된다(예를 들어, 에피택셜 방식으로 성장된다)(블럭 612).
상기한 처리의 하나의 특징은 미리 형성된 구조들을 하나의 유닛(unit)으로서 지지 기판에 접합하지 않고 그 처리가 완료될 수 있다는 것이다. 예를 들어, 상기한 처리는 실리콘 또는 질화 갈륨 층을 수용하는 별개의 기판(예를 들어, 웨이퍼)이, 하나의 유닛으로서 (예를 들어, 반 데르 발스의 힘(Van der Waal' forces)을 통해), 질화 알루미늄 또는 다른 층을 수용하는 대응하는 열적으로 일치된 또는 이와 다르게 설계된 기판에 접합될 것을 요구하지 않는다. 대신에, 본 발명의 측면들은 전형적으로 크기가 마이크론(micron)인 훨씬 더 작은 원소들로부터 적당한 구조를 만들기 위하여 증착 및/또는 성장 처리를 이용하는 것에 관한 것이다. 특히, 위에서 설명된 처리들은 미리 결정된 방향(예를 들어, 실리콘의 경우에 (111))에서 지배적인 결정 구조를 가지는 결정 배향된 물질을 형성할 수 있고, 미리 결정된 방향은 순차적으로 형성된 GaN 물질의 조성(composition)을 촉진, 증대 및/또는 개선시키도록 선택된다. 그 다음으로, GaN 물질은 바람직한 또는 선택된 방향(예를 들어, (0001))에서 지배적으로 배향된 결정들 또한 가지도록 형성된다.
본 배열의 장점은 기존의 웨이퍼 접합 처리들이 전형적으로 서로에 대해 접합되는 구조들(웨이퍼들) 사이에서 많은 힘을 필요로 한다는 것이다. 이러한 접합 처리들을 수행하기 위해 이용되는 대부분의 기존의 제조 도구들은 최대힘(peak forces)으로 제한된다. 이러한 구조들을 지지하는 웨이퍼들 또는 다른 기판들은 크기에 있어서 예를 들어, 4인치 내지 6인치, 8인치, 10인치, 그 다음으로 12인치 또는 그보다 큰 직경 또는 다른 폭 치수로부터 증가되므로, 고정된 힘의 도구들에 의해 제공되는 압력은 접합된 장치들의 증가하는 면적의 함수로서 선형적으로 감소하고, 이것은 접합 처리의 효율을 감소시킬 수 있다. 따라서, 도 2 내지 도 6을 참조하여 위에서 설명된 기술들은 접합기(bonder)가 웨이퍼들이 만들어지는 힘들을 초과하는 힘들에서 동작하도록 요구하지 않으면서, 큰 직경의 웨이퍼들 위에 적당한 질화 갈륨 물질들을 형성하는 것을 용이하게 할 수 있다. 결국, 이것은 제조자가 기존의 장비를 이용하여 다량의 LED들 또는 다른 SSL 장치들을 제조하는 것을 가능케 할 수 있다.
상기한 실시예들 중의 적어도 일부의 또 다른 특징은, 추후의 고온 처리에서 (열적으로 설계된 또는 일치된 기판에 접합한 후) 기판 층을 분리시키는 것을 용이하게 하기 위하여 기판에서 원소들(예를 들어, 수소)을 주입하기 위한 필요성을 제거하는 것이다. 이 처리를 제거하는 것은 전체적인 제조 처리의 스루풋(throughput)을 향상시킬 수 있다.
위에서 설명된 GaN 물질(120)은 대응하는 다양한 구조적 배열들을 가지는 다양한 LED들 또는 다른 SSL 장치들을 형성하기 위하여 이용될 수 있다. 특히, 이러한 장치들은 수직형 배열 또는 측방향 배열을 이용하여 형성될 수 있다. 수직형 배열에서, 지지 기판(112)은 습식 에칭 처리(wet etch process)를 통해 제거되고, 중간 구조체(114)는 습식 에칭 정지(wet etch stop)의 추가적인 기능을 제공할 수 있고, 이에 따라, 지지 기판(112), 및/또는 지지 기판(112)과 중간 구조체(114) 사이의 다른 물질을 효율적으로 제거하는 것을 용이하게 할 수 있다. 습식 화학적 에칭, 반응성 이온 에칭(RIE : reactive ion etch) 또는 당업자들에게 알려진 다른 기술은 수직형 배열에 대해 전형적인 바와 같이, 중간 구조체(114) 및/또는 금속 층(예를 들어, 시드 물질(116))을 제거하기 위하여 이용될 수 있다.
도 7a 및 도 7b는 본 발명의 실시예에 따라 수직형 LED 구조체(150a)를 구성하기 위해 이용되는 바와 같은 도 5의 지지 부재(110)의 부분적으로 개략적인 단면 예시도들이다. 도 7a와 함께 시작하면, 에피택셜 방식으로 성장된 다중 양자 우물(MQW : multiple quantum well)들은 당업자들에게 알려져 있는 방식으로 "우물(well)" 물질 층들을 "장벽(barrier)" 물질 층들과 교대시킴으로써 GaN 물질(120) 위에 형성되어, 활성 발광 영역(132)을 야기한다. P형 GaN(134)의 영역은 발광 영역 위에 추가적으로 형성된다. P-컨택(contact)(130)은 P형 GaN 영역(134) 위에 형성되고, 접합 층(133)(예를 들어, 금-주석(gold-tin) 또는 니켈-주석(nickel-tin) 합금 또는 다른 적당한 접합 재료)은 P-컨택(130) 위에 형성된다. 접합 층(133)은 적당한 캐리어(135)(예를 들어, 실리콘 웨이퍼나 서브마운트(submount), 또는 CuW 캐리어)를 지지 부재(110)에 부착하기 위해 이용된다. 도 7b에 도시된 바와 같이, 지지 기판(112) 및 결정 배향된 물질(118)은 그 다음으로 습식 화학, 플라즈마 에칭, 및/또는 분쇄(grinding)의 조합을 이용하여 에칭된다. GaN 물질(120)의 적어도 일부는 N형 GaN을 포함한다. 따라서, N-컨택(131)은 GaN 물질(120) 바로 위에 배치될 수 있고, 발광 영역(132)은 N-컨택(131) 및 P-컨택(130) 사이에 있다. 수직형 공동 표면 방출 레이저(VCSEL : vertical cavity surface-emitting laser)들은 일반적으로 유사한 처리를 통해 형성될 수 있다.
도 8은 본 발명의 또 다른 실시예에 따라 측방향 LED 구조체(150b)를 형성하기 위해 이용되는 도 5에 도시된 지지 부재(110)의 부분적으로 개략적인 단면도이다. 장치 제조는 기존의 측방향 배열들에 대해 이용되는 것과 일반적으로 유사한 방식으로 수행된다. 도 8은 P-컨택(130)을 형성하는 P 영역의 적당한 부분 및 이하의 활성 영역(132)을 에칭한 후, 발광 영역(132)의 반대 측들 위의 GaN 물질(120)의 상방에서 대향하는 표면 위에 P-컨택(130) 및 N-컨택(131)을 모두 갖는 측방향 LED(150b)를 예시한다. 반도체 레이저들, 고-전자이동도 트랜지스터(HEMT : high-electron mobility transistor)들 및/또는 다른 다이오드들, 정류기(rectifier)들, 광검출기(photodetector)들, 및/또는 다른 적당한 반도체 장치들의 제조는 유사한 레이아웃(layout)을 따르는 것으로 예상된다. 도 8에 도시된 LED(150b)는 LED(150b)를 반전시키고 컨택들(130, 131)을 적당한 PCB 또는 다른 기판에 접속시킴으로써 "플립 칩(flip chip)" 배열에서 이용될 수 있다.
특정한 실시예에서, GaN 물질(120) 아래의 지지 부재(110)의 부분(예를 들어, 결정 배향된 물질(118), 시드 물질(116), 중간 구조체(114) 및 지지 기판(112))은 LED(150b)로부터 분리될 수 있다. 또 다른 실시예에서, 지지 부재(110)의 상기한 부분은 (위에서 설명된 수직형 LED(150a)와 달리) N-컨택(131)을 형성하기 위하여 이 물질을 제거하는 것이 필요하지 않으므로, 제 위치에 남겨져 있을 수 있다. 따라서, 이 배열은 LED의 체적(volume)이 덜 중요한 설계 제약일 경우, 및/또는 LED의 비용이 더 중요한 설계 제약일 경우에 이용될 수 있다.
상기한 점으로부터, 기술의 특정 실시예들은 예시의 목적을 위해 본 명세서에서 설명되었지만, 개시된 기술로부터 이탈하지 않으면서 다양한 변형들이 행해질 수 있다는 것을 인식할 것이다. 예를 들어, 지지 기판 위에 배치된 물질들은 위에서 명확히 설명된 것들과는 상이한 처리들 및/또는 처리 파라미터들에 따라 배치될 수 있다. 특정한 일 실시예에서, 시드 물질(116) 및 결정 배향된 물질(118)(또는 그 전구체, 초기 물질(117))이 형성되는 순서는 도 3 내지 도 4c에 도시된 배열에 반대될 수 있다. 즉, 그 반대 대신에, 시드 물질(116)은 결정 배향된 물질(118) 위에 배치될 수 있다. 특정한 실시예에서, 시드 물질(116)은 니켈을 포함할 수 있고, 다른 실시예들에서, 다른 원소들 또는 화합물들을 포함할 수 있다. 이 실시예들 중의 임의의 실시예에서, 시드 물질(116)은 결정 배향된 물질(118) 이전 또는 이후에 배치되든지 간에 동일한 기능(예를 들어, 결정 배향된 물질(118)의 (111) 결정 배향을 용이하게 하는 것)을 수행할 수 있다. 시드 물질이 결정 배향된 물질(118) 이후에 배치될 때, 시드 물질(116), 결정 배향된 물질(118), 및 에칭제(etchant)의 조성에 따라, 시드 물질은 결정 배향된 물질(118)을 제거하기 위해 이용되는 것과는 상이한 에칭제에 의해, 또는 동일한 에칭제에 의해 제거될 수 있다. 이 실시예들 중의 임의의 실시예에서, 결정 배향 물질(118) 이후에 시드 물질(116)을 배치하는 것의 장점은, 그것이 에칭 처리의 일부로서 제거될 것이므로, 다른 구조들에 영향을 줄(예를 들어, 확산함) 가능성이 적을 것이라는 점이다. 반대로, 적어도 일부의 실시예들에서, 결정 배향된 물질(118) 이전에 시드 물질(116)을 배치하는 것은 결정 배향된 물질(118)에 대해 더욱 큰 결정 배향 영향을 제공할 수 있다.
특정한 실시예들과 관련하여 설명된 기술의 어떤 측면들은 다른 실시예들에서 조합되거나 제거될 수 있다. 예를 들어, 일 실시예에서, 상기 기재된 시드 물질은 중간 구조체와 조합될 수 있다. 다른 실시예들에서, 시드 물질은 중간 구조체에 대한 필요성 없이 지지 기판 바로 위에 형성될 수 있다. 또 다른 실시예들에서, 시드 물질 및 중간 구조체 모두는 제거될 수 있고, 이 물질들/구조체들에 의해 제공되는 대응하는 기능들은 지지 기판 바로 위에 또는 지지 기판에 의해 수용되는 봉지재(encapsulant) 위에 형성되는 이산화 규소(silicon dioxide) 층에 의해 수행될 수 있다. 다른 실시예들에서는, 어떤 처리 단계들이 제거될 수 있다. 예를 들어, 결정 배향된 층(118)을 처리하는 것은 에칭 또는 어닐링을 포함할 수 있지만, 적어도 일부의 실시예들에서는 둘 모두를 포함할 수는 없다. 또한, 어떤 실시예들과 관련된 장점들은 그 실시예들과 관련하여 설명되었지만, 다른 실시예들 또한 이러한 장점들을 나타낼 수 있고, 모든 실시예들이 반드시 본 기술의 권리 범위 내에 속하도록 하기 위하여 이러한 장점들을 나타내어야 할 필요가 있는 것은 아니다. 따라서, 본 발명 및 관련된 기술은 본 명세서에서 분명히 도시되거나 설명되지 않은 다른 실시예들을 포괄할 수 있다.

Claims (37)

  1. SSL 장치 기판을 제조하는 방법으로서,
    지지 기판 위에 중간 구조체를 성장시키는 단계;
    상기 중간 구조체 위에 시드 물질을 배치하는 단계;
    (111) 배향을 갖는 결정들의 개체수를 가지는 실리콘의 영역을 상기 시드 물질 위에 형성하는 단계;
    상기 (111) 배향을 가지는 결정들의 상기 개체수를 증가시키기 위하여 상기 실리콘의 영역을 어닐링하는 단계;
    (111) 이외의 배향을 가지는 결정들을 제거하기 위하여 상기 실리콘 영역을 에칭하는 단계;
    상기 (111) 배향을 가지는 결정들을 성장시키는 단계; 및
    상기 (111) 배향을 가지는 상기 결정들 상부에 질화 갈륨(gallium nitride)을 배치하는 단계를 포함하는, SSL 장치 기판을 제조하는 방법.
  2. 삭제
  3. 삭제
  4. 청구항 1에 있어서,
    상기 어닐링하는 단계는 구역 용융된 재결정화 처리(zone melt recarystalization process)를 통해 어닐링하는 단계를 포함하는, SSL 장치 기판을 제조하는 방법.
  5. 청구항 1에 있어서,
    상기 중간 구조체를 성장시키는 단계는 이산화 규소, 탄화 규소, 및 질화 규소 중의 적어도 하나를 가지는 층을 형성하는 단계를 포함하는, SSL 장치 기판을 제조하는 방법.
  6. 청구항 1에 있어서,
    상기 시드 물질을 배치하는 단계는 질화 알루미늄를 포함하는 시드 물질을 배치하는 단계를 포함하는, SSL 장치 기판을 제조하는 방법.
  7. 청구항 1에 있어서,
    상기 시드 물질을 배치하는 단계는 티타늄 및 니켈을 포함하는 시드 물질을 배치하는 단계를 포함하는, SSL 장치 기판을 제조하는 방법.
  8. 청구항 1에 있어서,
    상기 질화 갈륨으로부터 상기 실리콘 결정들을 제거하는 단계; 및
    상기 질화 갈륨으로부터 SSL 장치를 형성하는 단계를 더 포함하는, SSL 장치 기판을 제조하는 방법.
  9. 청구항 1에 있어서,
    상기 실리콘의 영역은 상기 시드 물질 및 상기 질화 갈륨 사이에 위치되고, 상기 영역은 실리콘만을 가지는 층을 포함하는, SSL 장치 기판을 제조하는 방법.
  10. 청구항 1에 있어서,
    상기 (111) 배향을 가지는 상기 결정들 위에 버퍼 물질을 배치하는 단계를 더 포함하고, 상기 질화 갈륨을 배치하는 단계는 상기 버퍼 물질 위에 상기 질화 갈륨을 배치하는 단계를 포함하는, SSL 장치 기판을 제조하는 방법.
  11. 청구항 10에 있어서,
    상기 버퍼 물질을 배치하는 단계는 알루미늄 질화 갈륨을 배치하는 단계를 포함하는, SSL 장치 기판을 제조하는 방법.
  12. 청구항 1에 있어서,
    상기 질화 갈륨은 MOCVD 처리를 이용하여 배치되는, SSL 장치 기판을 제조하는 방법.
  13. 삭제
  14. 삭제
  15. SSL 장치 기판을 제조하는 방법으로서,
    (111) 배향을 갖는 결정과 상기 (111) 배향이 아닌 배향을 갖는 결정을 포함하는 소정 체적의 실리콘을 형성하는 단계;
    상기 (111) 배향을 갖는 결정으로부터의 물질의 제거에 비해 상기 (111) 배향이 아닌 배향을 갖는 결정으로부터의 물질을 선택적으로 제거하기 위하여 상기 소정 체적의 실리콘을 에칭하는 단계;
    상기 소정 체적의 실리콘을 에칭하는 단계 후에 상기 (111) 배향을 갖는 결정을 성장시키는 단계;
    상기 (111) 배향을 갖는 결정을 성장시키는 단계 후에 상기 소정 체적의 실리콘 위에 원위치에서(in situ) 소정 체적의 질화 갈륨을 형성하는 단계; 및
    상기 소정 체적의 질화 갈륨으로부터 상기 소정 체적의 실리콘을 제거하는 단계를 포함하는, SSL 장치 기판을 제조하는 방법.
  16. 삭제
  17. 삭제
  18. 청구항 15에 있어서,
    지지 부재 위에 중간 구조체를 형성하는 단계; 및
    상기 중간 구조체 위에 시드 물질을 배치하는 단계를 더 포함하고, 상기 소정 체적의 실리콘을 형성하는 단계는 상기 시드 물질 위에 상기 소정 체적의 실리콘을 형성하는 단계를 포함하는, SSL 장치 기판을 제조하는 방법.
  19. 청구항 15에 있어서,
    상기 소정 체적의 실리콘 위에 버퍼 물질을 배치하는 단계를 더 포함하고,
    상기 소정 체적의 질화 갈륨을 형성하는 단계는 상기 버퍼 물질 위에 상기 소정 체적의 질화 갈륨을 형성하는 단계를 포함하는, SSL 장치 기판을 제조하는 방법.
  20. 청구항 15에 있어서,
    상기 소정 체적의 질화 갈륨을 형성하는 단계는 109/cm2 또는 그보다 작은 전위 밀도(dislocation density)를 갖는 상기 소정 체적의 질화 갈륨을 형성하는 단계를 포함하는, SSL 장치 기판을 제조하는 방법.
  21. SSL 장치 기판을 제조하는 방법으로서,
    지지 부재 위에 다결정질 물질을 형성하는 단계로서, 상기 다결정질 물질은 특정한 배향을 가지는 결정과 상기 특정한 배향을 가지지 않는 결정을 포함하는, 상기 다결정질 물질을 형성하는 단계;
    상기 특정한 배향을 가지는 결정에 비해 상기 특정한 배향을 가지지 않는 결정을 선택적으로 제거하기 위해 상기 다결정질 물질을 에칭하는 단계;
    상기 다결정질 물질을 에칭하는 단계 후에 상기 특정한 배향을 가지는 결정을 성장시키는 단계; 및
    상기 특정한 배향을 가지는 결정을 성장시키는 단계 후에 상기 다결정질 물질 위에 원위치에서(in situ) 질화 갈륨을 형성하는 단계를 포함하는, SSL 장치 기판을 제조하는 방법.
  22. 청구항 21에 있어서,
    상기 다결정질 물질을 형성하는 단계는 실리콘 다결정질 물질을 형성하는 단계를 포함하고,
    상기 특정한 배향은 (111) 배향이고,
    상기 질화 갈륨을 형성하는 단계는 (0001) 배향을 가지도록 상기 질화 갈륨을 형성하는 단계를 포함하는, SSL 장치 기판을 제조하는 방법.
  23. 청구항 21에 있어서,
    상기 다결정질 물질을 에칭하는 단계 전에 상기 특정한 배향을 갖는 상기 다결정질 물질의 분율을 증가시키도록 상기 다결정질 물질을 어닐링하는 단계를 더 포함하는, SSL 장치 기판을 제조하는 방법.
  24. 청구항 21에 있어서,
    상기 질화 갈륨으로부터 상기 다결정질 물질을 제거하는 단계; 및
    상기 질화 갈륨으로부터 상기 다결정질 물질을 제거하는 단계 후에 상기 질화 갈륨으로부터 SSL 장치를 형성하는 단계를 더 포함하는, SSL 장치 기판을 제조하는 방법.
  25. 청구항 21에 있어서,
    상기 다결정질 물질 위에 버퍼 물질을 배치하는 단계를 더 포함하고, 상기 질화 갈륨을 형성하는 단계는 상기 버퍼 물질 위에 상기 질화 갈륨을 형성하는 단계를 포함하는, SSL 장치 기판을 제조하는 방법.
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 청구항 1에 있어서,
    상기 (111) 배향을 가지는 결정들의 상기 개체수를 증가시키는 것은 상기 (111) 배향을 가지는 결정들을 성장시키는 것에 의하여 일어나는, SSL 장치 기판을 제조하는 방법.
KR1020127017549A 2009-12-16 2010-12-16 고체 상태 조명 장치들을 위한 질화 갈륨 웨이퍼 기판, 및 관련된 시스템들 및 방법들 KR101571205B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US28682809P 2009-12-16 2009-12-16
US61/286,828 2009-12-16
US12/969,302 US9012253B2 (en) 2009-12-16 2010-12-15 Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
US12/969,302 2010-12-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020147006513A Division KR101535764B1 (ko) 2009-12-16 2010-12-16 고체 상태 조명 장치들을 위한 질화 갈륨 웨이퍼 기판, 및 관련된 시스템들 및 방법들

Publications (2)

Publication Number Publication Date
KR20120098868A KR20120098868A (ko) 2012-09-05
KR101571205B1 true KR101571205B1 (ko) 2015-12-04

Family

ID=44149820

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020147006513A KR101535764B1 (ko) 2009-12-16 2010-12-16 고체 상태 조명 장치들을 위한 질화 갈륨 웨이퍼 기판, 및 관련된 시스템들 및 방법들
KR1020127017549A KR101571205B1 (ko) 2009-12-16 2010-12-16 고체 상태 조명 장치들을 위한 질화 갈륨 웨이퍼 기판, 및 관련된 시스템들 및 방법들

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020147006513A KR101535764B1 (ko) 2009-12-16 2010-12-16 고체 상태 조명 장치들을 위한 질화 갈륨 웨이퍼 기판, 및 관련된 시스템들 및 방법들

Country Status (7)

Country Link
US (2) US9012253B2 (ko)
EP (1) EP2513983B1 (ko)
KR (2) KR101535764B1 (ko)
CN (1) CN102656712B (ko)
SG (1) SG181691A1 (ko)
TW (1) TWI464913B (ko)
WO (1) WO2011084596A2 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120104413A1 (en) * 2009-06-29 2012-05-03 Bougrov Vladislav E Light emitting semiconductor device and method for manufacturing
US8580593B2 (en) * 2009-09-10 2013-11-12 Micron Technology, Inc. Epitaxial formation structures and associated methods of manufacturing solid state lighting devices
US9012253B2 (en) 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
JP5584146B2 (ja) * 2011-01-20 2014-09-03 株式会社東芝 半導体装置およびその製造方法
US20130026480A1 (en) 2011-07-25 2013-01-31 Bridgelux, Inc. Nucleation of Aluminum Nitride on a Silicon Substrate Using an Ammonia Preflow
TWI482311B (zh) 2012-10-19 2015-04-21 Univ Nat Sun Yat Sen 三族氮化物量子井結構及其製造方法
US9082692B2 (en) 2013-01-02 2015-07-14 Micron Technology, Inc. Engineered substrate assemblies with epitaxial templates and related systems, methods, and devices
US20150048301A1 (en) * 2013-08-19 2015-02-19 Micron Technology, Inc. Engineered substrates having mechanically weak structures and associated systems and methods
JP5770905B1 (ja) * 2013-12-18 2015-08-26 日本碍子株式会社 窒化ガリウム自立基板、発光素子及びそれらの製造方法
JP2016058693A (ja) * 2014-09-12 2016-04-21 株式会社東芝 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法
US10032870B2 (en) * 2015-03-12 2018-07-24 Globalfoundries Inc. Low defect III-V semiconductor template on porous silicon
KR101785069B1 (ko) 2015-03-27 2017-11-21 (주)오로스 테크놀로지 다크 필드 조명 장치
US9997391B2 (en) * 2015-10-19 2018-06-12 QROMIS, Inc. Lift off process for chip scale package solid state devices on engineered substrate
WO2017096032A1 (en) * 2015-12-04 2017-06-08 Quora Technology, Inc. Wide band gap device integrated circuit architecture on engineered substrate
US10755986B2 (en) * 2016-03-29 2020-08-25 QROMIS, Inc. Aluminum nitride based Silicon-on-Insulator substrate structure
US10290674B2 (en) 2016-04-22 2019-05-14 QROMIS, Inc. Engineered substrate including light emitting diode and power circuitry
US10679852B2 (en) 2016-06-13 2020-06-09 QROMIS, Inc. Multi-deposition process for high quality gallium nitride device manufacturing
US10297445B2 (en) * 2016-06-14 2019-05-21 QROMIS, Inc. Engineered substrate structure for power and RF applications
EP3469119A4 (en) * 2016-06-14 2020-02-26 Qromis, Inc. MANIPULATED SUBSTRATE STRUCTURE FOR POWER AND HF APPLICATIONS
TWI589023B (zh) * 2016-06-27 2017-06-21 國立暨南國際大學 半導體裝置用基材及使用其之半導體裝置
US10181419B2 (en) * 2016-08-23 2019-01-15 QROMIS, Inc. Vertical semiconductor diode manufactured with an engineered substrate
US10438792B2 (en) * 2016-10-20 2019-10-08 QROMIS, Inc. Methods for integration of elemental and compound semiconductors on a ceramic substrate
US10355120B2 (en) * 2017-01-18 2019-07-16 QROMIS, Inc. Gallium nitride epitaxial structures for power devices
US10622468B2 (en) * 2017-02-21 2020-04-14 QROMIS, Inc. RF device integrated on an engineered substrate
WO2019023170A1 (en) * 2017-07-26 2019-01-31 The Penn State Research Foundation CRYSTALLINE FILMS OBTAINED FROM A CRYSTAL SILICON GERM LAYER PREPARED BY ALUMINUM-INDUCED CRYSTALLIZATION
US11121120B2 (en) * 2017-12-13 2021-09-14 QROMIS, Inc. Method and system for electronic devices with polycrystalline substrate structure interposer
JP2022131086A (ja) * 2021-02-26 2022-09-07 信越半導体株式会社 窒化物半導体基板およびその製造方法
WO2023063278A1 (ja) * 2021-10-15 2023-04-20 信越半導体株式会社 窒化物半導体基板及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019872A (ja) * 2003-06-27 2005-01-20 Hitachi Cable Ltd 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP2007201493A (ja) * 2000-08-31 2007-08-09 Osram Opto Semiconductors Gmbh 放射線を発する半導体チップ

Family Cites Families (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4137355A (en) * 1976-12-09 1979-01-30 Honeywell Inc. Ceramic coated with molten silicon
US4271235A (en) * 1979-05-10 1981-06-02 Lawrence Hill Method of obtaining polycrystalline silicon and workpiece useful therein
US4251570A (en) * 1979-11-19 1981-02-17 Honeywell Inc. Cold substrate growth technique for silicon-on-ceramic
US4252861A (en) * 1979-09-28 1981-02-24 Honeywell Inc. Growth technique for silicon-on-ceramic
JPS62207789A (ja) * 1986-03-08 1987-09-12 日本特殊陶業株式会社 窒化アルミニウム製基材の表面構造及びその製造法
US4901133A (en) * 1986-04-02 1990-02-13 Texas Instruments Incorporated Multilayer semi-insulating film for hermetic wafer passivation and method for making same
US5232766A (en) * 1987-08-20 1993-08-03 Canon Kabushiki Kaisha Hybrid substrate
US5036373A (en) * 1989-06-01 1991-07-30 Semiconductor Energy Laboratory Co., Ltd. Electric device with grains and an insulating layer
US5264070A (en) 1990-10-09 1993-11-23 Motorola, Inc. Method of growth-orientation of a crystal on a device using an oriented seed layer
EP0484922B1 (en) * 1990-11-07 1997-10-15 Canon Kabushiki Kaisha III-V compound semiconductor device, printer and display device utilizing the same, and method for producing said semiconductor device
ATE150212T1 (de) * 1991-04-22 1997-03-15 Canon Kk Lichtemittierende vorrichtung unter verwendung von polykristallinem halbleitermaterial und herstellungsverfahren dafür
DE4133644A1 (de) * 1991-10-11 1993-04-15 Nukem Gmbh Halbleiterbauelement, verfahren zu dessen herstellung sowie hierzu benutzte anordnung
US5705321A (en) * 1993-09-30 1998-01-06 The University Of New Mexico Method for manufacture of quantum sized periodic structures in Si materials
US5773377A (en) * 1993-12-22 1998-06-30 Crystalline Materials Corporation Low temperature sintered, resistive aluminum nitride ceramics
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
JPH0992882A (ja) * 1995-09-25 1997-04-04 Mitsubishi Electric Corp 半導体発光素子，及びその製造方法
US6146457A (en) * 1997-07-03 2000-11-14 Cbl Technologies, Inc. Thermal mismatch compensation to produce free standing substrates by epitaxial deposition
JP3444208B2 (ja) 1997-10-10 2003-09-08 豊田合成株式会社 ＧａＮ系の半導体素子
EP2200071B1 (en) 1997-10-30 2012-01-18 Sumitomo Electric Industries, Ltd. GaN single crystal substrate and method of making the same using homoepitaxy
TW417315B (en) 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
US20020089016A1 (en) * 1998-07-10 2002-07-11 Jean-Pierre Joly Thin layer semi-conductor structure comprising a heat distribution layer
JP3289683B2 (ja) 1998-09-04 2002-06-10 株式会社村田製作所 半導体発光素子
US6328796B1 (en) * 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
JP2001196699A (ja) 2000-01-13 2001-07-19 Sony Corp 半導体素子
US6392257B1 (en) 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6596377B1 (en) * 2000-03-27 2003-07-22 Science & Technology Corporation @ Unm Thin film product and method of forming
US6391748B1 (en) 2000-10-03 2002-05-21 Texas Tech University Method of epitaxial growth of high quality nitride layers on silicon substrates
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US20020084461A1 (en) 2001-01-03 2002-07-04 Motorola, Inc. Structure and method for fabricating III-V nitride devices utilizing the formation of a compliant substrate
JP2002222769A (ja) 2001-01-29 2002-08-09 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
WO2002064864A1 (fr) * 2001-02-14 2002-08-22 Toyoda Gosei Co., Ltd. Procede de production de cristal semi-conducteur et element lumineux semi-conducteur
EP1396878A4 (en) * 2001-03-30 2008-09-03 Toyoda Gosei Kk METHOD OF MANUFACTURING A SEMICONDUCTOR SUBSTRATE AND SEMICONDUCTOR ELEMENT
US6764847B2 (en) 2001-03-30 2004-07-20 Wisconsin Alumni Research Foundation Bacterial method for conversion of arsenite to arsenate
JP3569807B2 (ja) 2002-01-21 2004-09-29 松下電器産業株式会社 窒化物半導体素子の製造方法
WO2003065465A2 (en) * 2002-01-28 2003-08-07 Showa Denko K.K. Boron phosphide-based semiconductor device, production method thereof, light-emitting diode and boron phosphide-based semiconductor layer
JP4117156B2 (ja) 2002-07-02 2008-07-16 日本電気株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
JP3947443B2 (ja) 2002-08-30 2007-07-18 Ｔｄｋ株式会社 電子デバイス用基板および電子デバイス
US20040087116A1 (en) 2002-10-30 2004-05-06 Junichiro Nakayama Semiconductor devices and methods of manufacture thereof
FR2853141A1 (fr) * 2003-03-26 2004-10-01 Kyocera Corp Appareil a semi-conducteur, procede pour faire croitre un semi-conducteur a nitrure et procede de production d'un appareil a semi-conducteur
FR2855650B1 (fr) * 2003-05-30 2006-03-03 Soitec Silicon On Insulator Substrats pour systemes contraints et procede de croissance cristalline sur un tel substrat
TW200505063A (en) * 2003-07-10 2005-02-01 Nichia Corp Nitride semiconductor laser element
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
FR2860248B1 (fr) * 2003-09-26 2006-02-17 Centre Nat Rech Scient Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
US6967355B2 (en) 2003-10-22 2005-11-22 University Of Florida Research Foundation, Inc. Group III-nitride on Si using epitaxial BP buffer layer
US7202143B1 (en) * 2003-10-23 2007-04-10 The Board Of Trustees Of The University Of Arkansas Low temperature production of large-grain polycrystalline semiconductors
KR100576856B1 (ko) * 2003-12-23 2006-05-10 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
US7573075B2 (en) 2004-03-30 2009-08-11 Showa Denko K.K. Compound semiconductor device, production method of compound semiconductor device and diode
JP4652888B2 (ja) 2004-05-27 2011-03-16 昭和電工株式会社 窒化ガリウム系半導体積層構造体の製造方法
TWI272732B (en) 2004-06-09 2007-02-01 Showa Denko Kk Gallium nitride based semiconductor laminate structure
WO2005122289A1 (en) 2004-06-09 2005-12-22 Showa Denko K.K. Gallium nitride-based semiconductor stacked structure
EP1605498A1 (en) * 2004-06-11 2005-12-14 S.O.I. Tec Silicon on Insulator Technologies S.A. A method of manufacturing a semiconductor wafer
ATE420461T1 (de) * 2004-11-09 2009-01-15 Soitec Silicon On Insulator Verfahren zum herstellen von zusammengesetzten wafern
KR101119019B1 (ko) * 2004-12-14 2012-03-12 주식회사 엘지실트론 질화갈륨 반도체 및 이의 제조 방법
US7365374B2 (en) 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
JP2007056164A (ja) * 2005-08-25 2007-03-08 Univ Nagoya 発光層形成用基材、発光体及び発光物質
US7566913B2 (en) 2005-12-02 2009-07-28 Nitronex Corporation Gallium nitride material devices including conductive regions and methods associated with the same
US7687334B2 (en) * 2006-03-23 2010-03-30 Board Of Trustees Of The University Of Arkansas Fabrication of large grain polycrystalline silicon film by nano aluminum-induced crystallization of amorphous silicon
EP1901345A1 (en) 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
US7514282B2 (en) * 2007-01-04 2009-04-07 Sharp Laboratories Of America, Inc. Patterned silicon submicron tubes
US7692198B2 (en) * 2007-02-19 2010-04-06 Alcatel-Lucent Usa Inc. Wide-bandgap semiconductor devices
JP4458116B2 (ja) 2007-05-30 2010-04-28 住友電気工業株式会社 エピタキシャル層成長用ｉｉｉ族窒化物半導体層貼り合わせ基板および半導体デバイス
US7956370B2 (en) 2007-06-12 2011-06-07 Siphoton, Inc. Silicon based solid state lighting
US7598108B2 (en) * 2007-07-06 2009-10-06 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
WO2009038324A2 (en) 2007-09-18 2009-03-26 Chungbuk National University Industry-Academic Cooperation Foundation Porous pattern semiconductor structure and semiconductor device and manufacturing method thereof
US20090176018A1 (en) * 2008-01-09 2009-07-09 Min Zou Nano/micro-textured surfaces and methods of making same by aluminum-induced crystallization of amorphous silicon
CN101939820B (zh) * 2008-02-15 2012-02-08 三菱化学株式会社 外延生长用基板、GaN类半导体膜的制造方法、GaN类半导体膜、GaN类半导体发光元件的制造方法以及GaN类半导体发光元件
US20090272975A1 (en) 2008-05-05 2009-11-05 Ding-Yuan Chen Poly-Crystalline Layer Structure for Light-Emitting Diodes
US8492238B2 (en) * 2008-08-14 2013-07-23 Board Of Regents, The University Of Texas System Method and apparatus for fabricating piezoresistive polysilicon by low-temperature metal induced crystallization
TWI398908B (zh) * 2009-02-27 2013-06-11 Lextar Electronics Corp 半導體層的形成方法
KR101640830B1 (ko) * 2009-08-17 2016-07-22 삼성전자주식회사 기판 구조체 및 그 제조 방법
US8350273B2 (en) * 2009-08-31 2013-01-08 Infineon Technologies Ag Semiconductor structure and a method of forming the same
US8580593B2 (en) * 2009-09-10 2013-11-12 Micron Technology, Inc. Epitaxial formation structures and associated methods of manufacturing solid state lighting devices
US8242033B2 (en) * 2009-12-08 2012-08-14 Corning Incorporated High throughput recrystallization of semiconducting materials
US9012253B2 (en) 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201493A (ja) * 2000-08-31 2007-08-09 Osram Opto Semiconductors Gmbh 放射線を発する半導体チップ
JP2005019872A (ja) * 2003-06-27 2005-01-20 Hitachi Cable Ltd 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス

Also Published As

Publication number Publication date
WO2011084596A3 (en) 2011-11-17
KR101535764B1 (ko) 2015-07-09
CN102656712A (zh) 2012-09-05
EP2513983A2 (en) 2012-10-24
US20150221832A1 (en) 2015-08-06
EP2513983B1 (en) 2019-09-04
CN102656712B (zh) 2015-11-25
TWI464913B (zh) 2014-12-11
US10347794B2 (en) 2019-07-09
TW201131812A (en) 2011-09-16
EP2513983A4 (en) 2015-03-04
KR20140049057A (ko) 2014-04-24
US20110147772A1 (en) 2011-06-23
WO2011084596A2 (en) 2011-07-14
KR20120098868A (ko) 2012-09-05
US9012253B2 (en) 2015-04-21
SG181691A1 (en) 2012-07-30

Similar Documents

Publication Publication Date Title
KR101571205B1 (ko) 고체 상태 조명 장치들을 위한 질화 갈륨 웨이퍼 기판, 및 관련된 시스템들 및 방법들
EP2343742B1 (en) Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
US8803189B2 (en) III-V compound semiconductor epitaxy using lateral overgrowth
EP2471112B1 (en) Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods
US20030033974A1 (en) Layered substrates for epitaxial processing, and device
JPH10321911A (ja) 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード
WO2005088687A1 (ja) 窒化ガリウム系半導体基板の作製方法
JP2009071279A (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
US7361522B2 (en) Growing lower defect semiconductor crystals on highly lattice-mismatched substrates
US20110101307A1 (en) Substrate for semiconductor device and method for manufacturing the same
EP4300605A1 (en) Semiconductor substrate, method for producing same, apparatus for producing same, and template substrate
EP4223912A1 (en) Epitaxial wafer for ultraviolet light emitting elements, method for producing metal bonded susbtrate for ultraviolet light emitting elements, method for producing ultraviolet light emitting element, and method for producing ultraviolet light emitting element array
KR20070100852A (ko) 호모에피택셜 기판 및 발광 다층구조체 성장용 템플렛을 이용한 그룹 3족 질화물계 반도체 수직구조의 발광소자 제작
KR100586940B1 (ko) 질화갈륨계 단결정 기판의 제조방법
KR100834698B1 (ko) 질화 갈륨 박막 형성 방법 및 이 방법에 의해 제조된 질화갈륨 박막 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181018

Year of fee payment: 4