DE102010003286A1 - Verbindungshalbleitersubstrat - Google Patents

Verbindungshalbleitersubstrat Download PDF

Info

Publication number
DE102010003286A1
DE102010003286A1 DE102010003286A DE102010003286A DE102010003286A1 DE 102010003286 A1 DE102010003286 A1 DE 102010003286A1 DE 102010003286 A DE102010003286 A DE 102010003286A DE 102010003286 A DE102010003286 A DE 102010003286A DE 102010003286 A1 DE102010003286 A1 DE 102010003286A1
Authority
DE
Germany
Prior art keywords
single crystal
layer
buffer layer
unit
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102010003286A
Other languages
English (en)
Inventor
Hiroshi Hadano Oishi
Jun Hadano Komiyama
Kenichi Hadano Eriguchi
Yoshihisa Hadano Abe
Akira Hadano Yoshida
Shunichi Hadano Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Covalent Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Covalent Materials Corp filed Critical Covalent Materials Corp
Publication of DE102010003286A1 publication Critical patent/DE102010003286A1/de
Ceased legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verbindungshalbleitersubstrat, einschließlich: ein Einkristall-Siliziumsubstrat mit einer Kristallfläche mit (111) Orientierung; eine erste Pufferschicht, welche auf dem Einkristall-Siliziumsubstrat gebildet ist und aus einem AlxGa1-xN-Einkristall (0 < x ≦ 1) besteht; eine zweite Pufferschicht, welche auf der ersten Pufferschicht gebildet ist und aus einer Vielzahl von ersten Einheitsschichten besteht, die jeweils eine Dicke von 250 nm bis 350 nm aufweisen und aus einer AlyGa1-yN-Einkristall (0 ≦ y < 0,1) bestehen, und eine Vielzahl von zweiten Einheitsschichten, die jeweils eine Dicke von zwischen 5 nm und 20 nm aufweisen und aus einem AlzGa1-zN-Einkristall (0,9 < z ≦ 1) bestehen, wobei die Vielzahl von ersten und zweiten Einheitsschichten jeweils abwechselnd übereinander angeordnet wurden, und ein Entstehungsbereich für eine Halbleitervorrichtung, welcher auf der zweiten Pufferschicht gebildet ist und wenigstens eine auf Nitrid basierende Halbleitereinkristallschicht umfasst. Das Verbindungshalbleitersubstrat gemäß der Erfindung ist geeignet zur Verwendung in elektronischen Vorrichtungen wie HEMTs (Transistoren mit hoher Elektronenbeweglichkeit).

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft ein Verbindungshalbleitersubstrat, welches zur Verwendung in elektronischen Vorrichtungen, wie HEMTs (Transistoren mit hoher Elektronenbeweglichkeit) und dergleichen geeignet, ist.
  • HINTERGRUND DER ERFINDUNG
  • Nitridhalbleiter, dargestellt durch Galliumnitrid (GaN), Aluminiumnitrid (AlN) und dergleichen, weisen eine höhere Elektronenbeweglichkeit und eine breitere Bandlücke als Silizium auf, und es wird erwartet, dass sie verwendet werden, um in einer elektronischen Vorrichtungen eingesetzt zu werden, welche von diesen Merkmalen profitieren, wie ein Transistor mit sehr hoher Geschwindigkeit oder eine Schaltungsvorrichtung mit sehr niedrigem Verlust. Aufgrund solcher ausgezeichneter Materialeigenschaften, wird erwartet, dass Vorrichtungen, die Nitridhalbleiter einsetzen, Vorrichtungen auf der Basis von Siliziumhalbleitern, die zur Zeit hauptsächlich verwendet werden, hinsichtlich der Beschränkung der Materialeigenschaft übertreffen.
  • Als Substrate für das epitaktische Wachstum solch eines Nitridhalbleiters auf diesem wurde bisher Saphir, Silizium (Si), Siliziumcarbid (SiC), Zinkoxid (ZnO) und dergleichen verwendet. Unter diesen Substraten sind Einkristall-Siliziumsubstrate geeignet, da die Substrate, im Vergleich mit anderen Substraten, mit besserer Kristallinität, größerer Fläche und höherer Reinheit mit geringeren Kosten hergestellt werden können. Wenn ein Einkristall-Siliziumsubstrate verwendet wird, können zusätzlich die Vorrichtungsschritte, welche zurzeit in Verwendung sind, ohne Modifikation, als nachfolgende Vorrichtungsschritte eingesetzt werden. Die Verwendung von Einkristall-Siliziumsubstrate ist daher auch hinsichtlich der Entwicklungskosten überragend, und es gibt einen Wunsch nach einer praktischen Verwendung dieser.
  • Ein Vergleich der Koeffizienten der Ausdehnung bei Raumtemperatur von Einkristall-Siliziumsubstrate und dem von Nitridhalbleitern zeigt jedoch, dass der Koeffizient der Ausdehnung bei Raumtemperatur der Nitridhalbleiter einen Wert aufweist entsprechend ungefähr dem zweifachen Wert für Einkristall-Siliziumsubstrate. Wenn das epitaktische Wachs tum auf einem Einkristall-Siliziumsubstrate unter Verwendung eines Verfahrens mit einer relativ hohen Wachstumstemperatur durchgeführt wird, wie einer organometallischen Dampfphasen-Epitaxie, wird die Nitridhalbleiterschicht aus diesem Grund Zugspannungen und Reißen unterworfen, wenn die Substrattemperatur nach dem Wachstum auf Raumtemperatur verringert wird. Da der Unterschied der Kristallgitterkonstante zwischen Silizium und den Nitridhalbleitern des Weiteren so groß wie 10% oder mehr ist, tritt ein Problem auf, dass der Unterschied Kristallfehler etc. bewirkt.
  • Um diese Probleme zu überwinden, wurde eine Halbleitervorrichtung vorgeschlagen, welche ein Einkristall-Siliziumsubstrate, eine Pufferschicht, welche auf dem Substrat gebildet ist und eine Multilayerstruktur aufweist, und eine Entstehungsbereich der Halbleitervorrichtung umfasst, welcher auf der Pufferschicht (z. B. JP-A-2003-59948 ) gebildet ist Es tritt jedoch ein Problem auf, dass die Bildung einer dicken Pufferschicht und einer dicken Nitridhalbleiterschicht auf einem Einkristall-Siliziumsubstrate durch epitaktisches Wachstum zu einer gesteigerten Wölbung bzw. Verwerfung des Einkristall-Siliziumsubstrate führt. Eine Pufferschicht oder eine Nitridhalbleiterschicht mit einer erhöhten Dicke abzuscheiden, weist auf der anderen Seite den Vorteil auf, dass die Erhöhung der Dicke zu einer Verbesserung der Kristallinität der Schichten selber führt.
  • Um die Wölbung bzw. die Verwerfung zu reduzieren, wurde ein Verbindungshalbleitersubstrat vorgeschlagen, welches ein Einkristall-Siliziumsubstrat umfasst und darauf gebildet eine Pufferschicht, mit: Multilager-Pufferbereichen, die jeweils aus einer Vielzahl von übereinander liegenden dünnen Einheitsschichten bestehen, die sich hinsichtlich der Materialien unterscheiden und einem dicken einschichtigen Pufferbereich mit einer Gleichmäßigkeit des Materials und abgeschieden zwischen den Multilager-Pufferbereichen (z. B. JP-A-2008-205117 ).
  • Im Allgemeinen bestehen diese Multilager-Pufferbereiche aus einer Kombination von zwei oder mehreren Materialien, die unterschiedliche Gitterkonstanten aufweisen, und die Multilager-Pufferbereiche bestehen entweder aus den gleichen Nitriden der Elemente der Gruppe III oder deren Verbindungen wie die Entstehungsbereiche der Vorrichtung. InN, GaN und AlN, welche typische Nitride der Elemente der Gruppe III sind, weisen die folgende Beziehung in Bezug auf die Größe der Gitterkonstante auf: InN > GaN > AlN. Die Gitterkonstante eines Mischkristalls dieser (z. B. AlxInyGa1-x-yN: wobei (x + y) ≥ 1) wird durch die Verhältnisse der Bestandteile bestimmt. Je höher der Anteil an Indium ist, desto größer ist die Gitterkonstante; und je höher der Anteil an Aluminium, desto kleiner ist die Gitterkonstante. Wenn die Verwendung von GaN in den Entstehungsbereichen der Vorrichtung beabsichtigt wird, ist es von dem Gesichtspunkt der Bedingungen des Wachstums dieser aus bevorzugt, dass ein Mischkristall aus Nitriden, welche hauptsächlich GaN enthalten, und ein Mischkristall aus Nitriden, welche hauptsächlich AlN enthalten, in den Multilager-Pufferbereichen verwendet werden sollten.
  • Wenn die Multilager-Pufferbereiche, welche in JP-A-2008-205117 jedoch in solch einer Weise gebildet werden, dass ein Mischkristall, welcher hauptsächlich AlN umfasst, erzeugt wird, ohne die Kristallqualität zu reduzieren, unter Bedingungen in der Nähe der optimalen Wachstumsbedingungen für ein Mischkristall, welcher hauptsächlich GaN enthält, ist es dann notwendig, die Wachstumsrate zu reduzieren, da die optimalen Wachstumsbedingungen für den Mischkristall, welcher hauptsächlich AlN enthält, eine höhere Temperatur umfasst als die optimalen Wachstumsbedingungen für den Mischkristall, welcher hauptsächlich GaN enthält. Daher ist es um die Produktivität zu erhöhen, ohne die Qualität zu verringern bei der Herstellung eines Nitridhalbleitersubstrats, welcher die o. g. Multilayer-Pufferbereiche einsetzt, wünschenswert, dass die Anteile des auf AlN basierenden Mischkristalls in den Multilager-Pufferbereichen reduziert werden sollten. Es tritt jedoch ein Problem auf, dass wenn die Dicke je Schicht in einem Multilager-Pufferbereich mit der herkömmlichen Struktur kaum reduziert wird, um den Anteil der auf AlN basierenden Mischkristalle zu verringern, es zu einem Problem kommt, dass die Rissbildung und die Wölbung schwer zu steuern ist.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Ein Gegenstand der Erfindung, welcher erzielt wurde, um die oben beschriebenen technischen Probleme zu eliminieren, ist es, ein Verbindungshalbleitersubstrat bereitzustellen, welches geeignet ist, zu verhindern, dass die Nitridhalbleiterschicht Rissbildung, Kristallfehler oder Wölbung bzw. Verwerfungen aufweist, und in der Lage ist, die Produktivität zu verbessern.
  • Die Erfindung stellt ein Verbindungshalbleitersubstrat zur Verfügung, umfassend:
    ein Einkristall-Siliziumsubstrat mit einer Kristallfläche mit (111) Orientierung;
    eine erste Pufferschicht, welche auf dem Einkristall-Siliziumsubstrat gebildet ist und aus einem AlxGa1-xN-Einkristall (0 < x ≤ 1) besteht;
    eine zweite Pufferschicht, welche auf der ersten Pufferschicht gebildet ist und aus einer Vielzahl von ersten Einheitsschichten besteht, mit einer Dicke von zwischen 250 nm bis 350 nm und bestehend aus einem AlyGa1-yN-Einkristall (0 ≤ y < 0,1), und einer Vielzahl von zweiten Einheitsschichten mit jeweils einer Dicke von zwischen 5 nm bis 20 nm und bestehend aus einem AlzGa1-zN-Einkristall (0,9 < z ≤ 1), wobei die Vielzahl von ersten und zweiten Einheitsschichten abwechselnd übereinander angeordnet sind; und
    einen Entstehungsbereich der Halbleitervorrichtung, welcher auf der zweiten Pufferschicht gebildet ist und wenigstens eine Halbleitereinkristallschicht auf Nitridbasis umfasst.
  • Die erste Pufferschicht umfasst vorzugsweise: eine AlN-Einheitsschicht, welche auf dem Einkristall-Siliziumsubstrat gebildet ist und aus einem AlN-Einkristall (x ≈ 1) besteht, und einer AlGaN-Einheitsschicht, welche auf der AlN-Einheitsschicht gebildet ist, und aus einem AlxGa1-xN-Einkristall (0 < x < 1) besteht.
  • Es ist bevorzugt, dass die Vielzahl der ersten Einheitsschichten aus einem GaN-Einkristall (y = 0) bestehen, und die Vielzahl der zweiten Einheitsschichten aus einem AlN-Einkristall (z = 1) bestehen.
  • Gemäß der Erfindung wird ein Verbindungshalbleitersubstrat bereitgestellt, welches in der Lage ist, zu verhindern, dass die Nitridhalbleiterschicht reißt, Kristallfehler aufweist oder sich wölbt, und welches die Produktivität verbessert.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt einen Schnitt, welcher eine Ausführungsform des Verbindungshalbleitersubstrats der Erfindung darstellt.
  • 2 zeigt einen Schnitt, welcher eine andere Ausführungsform des Verbindungshalbleitersubstrats der Erfindung darstellt.
  • 3 zeigt einen Schnitt, welcher noch eine andere Ausführungsform des Verbindungshalbleitersubstrats der Erfindung darstellt.
  • 4 zeigt einen Schnitt, welcher eine weitere Ausführungsform des Verbindungshalbleitersubstrats der Erfindung darstellt.
    • 1
    Verbindungshalbleitersubstrat
    10
    Einkristall-Siliziumsubstrat
    20
    erste Pufferschicht
    30
    zweite Pufferschicht
    40
    Entstehungsbereich der Halbleitervorrichtung
  • BESTE ART DER DURCHFÜHRUNG DER ERFINDUNG
  • Die Erfindung wird nachfolgend im Detail in Bezug auf Ausführungsformen dieser erläutert, unter Bezugnahme auf die Zeichnungen.
  • 1 zeigt einen Schnitt, welcher eine Ausführungsform des Verbindungshalbleitersubstrats der Erfindung darstellt.
  • Wie in 1 gezeigt, weist das Verbindungshalbleitersubstrat gemäß dieser Ausführungsform einen Aufbau auf, umfassend ein Einkristall-Siliziumsubstrat 10 und, darauf liegend in der folgenden Reihenfolge, eine erste Pufferschicht 20, eine zweite Pufferschicht 30 und einen Entstehungsbereich 40 der Halbleitervorrichtung.
  • Als das Einkristall-Siliziumsubstrat 10 wird ein Einkristall-Siliziumsubstrat verwendet, bei welchem die Oberfläche, auf welcher die erste Pufferschicht 20 gebildet werden soll, eine Kristallfläche mit einer (111) Orientierung aufweist. Der Ausdruck (111) Orientierung umfasst eine Kristallflächenorientierung abgelenkt von der (111) Orientierung um einen kleinen Winkel (z. B. etwas über 10°) oder umfasst Kristallflächenorientierung mit Ebenen-Indizes mit höherer Ordnung, wie (211) Orientierung.
  • Des Weiteren ist ein Einkristall-Siliziumsubstrat, hergestellt durch das CZ (Czochralski)-Verfahren, geeignet um als das Einkristall-Siliziumsubstrat 10 verwendet zu werden. Das Substrat 10 der Erfindung sollte jedoch nicht so konstruiert sein, dass es auf das Substrat beschränkt ist, und es kann auch eines verwendet werden, hergestellt durch das FZ (Fließzonen)-Verfahren oder eines erhalten durch das aufeinander Anordnen einer Siliziumeinkristallschicht durch epitaktisches Wachstum auf einem Einkristall-Siliziumsubstrat, hergestellt unter Verwendung eines dieser Verfahren.
  • Das Einkristall-Siliziumsubstrat, welches verwendet werden soll, ist z. B. eines mit einer Trägerkonzentration von 1 × 1016 bis 1 × 1021/cm3 (Widerstand: ungefähr 1 bis 0,00001 Ωcm) und welche eine Leitung vom n-Typ zeigt.
  • Die erste Pufferschicht 20 ist auf dem Einkristall-Siliziumsubstrat 10 ausgebildet und besteht aus einem AlxGa1-xN-Einkristall (0 < x ≤ 1).
  • Da die erste Pufferschicht 20 nicht aus einem GaN-Einkristall, sondern aus einem AlxGa1-xN-Einkristall (0 < x ≤ 1) besteht, kann die Oberfläche des Einkristall-Siliziumsubstrats daran gehindert werden, während der Bildung der ersten Pufferschicht 20 durch die Reaktion zwischen einer Galliumquelle und der Substratoberfläche rau zu werden.
  • Insbesondere besteht die erste Pufferschicht 20 aus: einer AlN-Einheitsschicht 20a, welche auf dem Einkristall-Siliziumsubstrat 10 gebildet ist und aus einem AlN-Einkristall (x = 1) besteht, und einer AlGaN-Einheitsschicht 20b, welche auf der AlN-Einheitsschicht 20a gebildet ist und aus einem AlxGa1-xN-Einkristall (0 < x < 1) besteht.
  • In der Erfindung ist die Dicke der ersten Pufferschicht nicht besonders beschränkt. Die Dicke der AlN-Einheitsschicht 20a wird geeignet gewählt aus z. B. dem Bereich zwischen 30 nm bis 100 nm.
  • Da das Verbindungshalbleitersubstrat gemäß der Erfindung die oben beschriebene erste Pufferschicht 20 umfasst, kann die Oberfläche des Einkristall-Siliziumsubstrats geschützt werden und Nitridhalbleiterschichten, welche auf der ersten Pufferschicht gebildet werden sollen, können daran gehindert werden zu reißen oder Kristallfehler zu entwickeln.
  • Die zweite Pufferschicht 30 wird auf der ersten Pufferschicht 20 gebildet, und weist einen Aufbau auf, bestehend aus einer Vielzahl von ersten Einheitsschichten 30a, die jeweils eine Dicke von zwischen 250 nm bis 350 nm aufweisen, und aus einem AlyGa1-yN-Einkristall (0 ≤ y < 0,1) bestehen, und einer Vielzahl von zweiten Einheitsschichten 30b, welche jeweils eine Dicke von zwischen 5 nm bis 20 nm aufweisen, und aus einem AlxGa1-zN-Einkristall (0,9 < z ≤ 1) bestehen, wobei die Vielzahl der ersten und zweiten Einheitsschichten abwechselnd übereinander angeordnet sind.
  • Der Ausdruck „die Vielzahl der ersten und zweiten Einheitsschichten wurden übereinander angeordnet”, der hier verwendet wird, umfasst die folgenden vier Fälle:
    Den Fall, bei welchem die unterste Schicht und die oberste Schicht der zweiten Pufferschicht 30 eine erste Einheitsschicht 30a und eine zweite Einheitsschicht 30b sind (1); der Fall, bei welchem die unterste Schicht und die oberste Schicht aus einer zweiten Einheitsschicht 30b und einer weiteren zweiten Einheitsschicht 30b bestehen (2); der Fall, bei welchem die unterste Schicht und die oberste Schicht aus einer ersten Einheitsschicht 30a und einer weiteren ersten Einheitsschicht 30a bestehen (3); und der Fall, bei welcher die unterste Schicht und die oberste Schicht aus einer zweiten Einheitsschicht 30b und einer ersten Einheitsschicht 30a bestehen (4). Übrigens bezeichnet die „unterste Schicht der zweiten Pufferschicht” die Schicht, die sich im direkten Kontakt mit der ersten Pufferschicht befindet, während die „oberste Schicht der zweiten Pufferschicht” die Schicht angibt, die sich im direkten Kontakt mit dem Entstehungsbereich der Halbleitervorrichtung befindet.
  • Wie oben beschrieben weisen die ersten Einheitsschichten 30a jeweils eine Dicke von zwischen 250 nm bis 350 nm auf und bestehen aus einem AlyGa1-yN-Einkristall (0 ≤ y < 0,1).
  • Da die ersten Einheitsschichten 30a den oben beschriebenen Aufbau aufweisen, werden die ersten Einheitsschichten 30a daran gehindert zu reißen oder Kristallfehler oder dergleichen zu entwickeln und können das Auftreten von Verwerfungen verhindern.
  • Wenn die ersten Einheitsschichten 30a und die zweiten Einheitsschichten 30b abwechseln aufeinander gelegt werden, entwickeln sich Druckspannungen, welche zur Verhinderung von Wölbungen bzw. Verwerfungen notwendig sind, in solch einer Menge, welche sich erhöht, wenn sich die Dicke der ersten Einheitsschichten 30a erhöht. Dicken dieser von weniger als 250 nm sind jedoch unerwünscht, da sich Druckspannung mit der notwendigen Größenordnung nicht erzeugt. In dem Fall, in dem die Dicke 350 nm überschreitet, hält die Beziehung zwischen der Filmdicke und der Menge an erzeugter Druckspannung nicht, und eine Zunahme der Filmdicke führt zu einer begrenzten Zunahme der Druckspannung. Aus diesem Grund machen es zu große Dicken schwierig, die Wölbungen bzw. Verwerfungen zu verhindern und sind daher unerwünscht.
  • In dem Fall, in dem die ersten Einheitsschichten 30a aus einem AlyGa1-yN-Einkristall (0,1 ≤ y) bestehen, sind diese ersten Einheitsschichten 30a und die zweiten Einheitsschichten 30b in ihrer Zusammensetzung gleich. Bei der Spannungskontrolle basierend auf einem Multilayerfilm, wird die Druckspannung oder Zuspannung, welche erzeugt wird, wenn Materialien mit unterschiedlichen Gitterkonstanten so abgeschieden werden, als ob sie die glei che Gitterkonstante aufweisen, normalerweise als Antriebskraft verwendet. Aus diesem Grund neigt die Antriebskraft weniger dazu, sich zu erzeugen, was zu einer Rissbildung, erhöhter Wölbung bzw. Verwerfung etc. führt, wenn die ersten Einheitsschichten 30a und die zweiten Einheitsschichten 30b in der Zusammensetzung gleich sind.
  • Aus den oben genannten Gründen ist es bevorzugt, dass die ersten Einheitsschichten 30a jeweils aus einem GaN-Einkristall (y = 0) bestehen.
  • Die zweiten Einheitsschichten 30b weisen jeweils eine Dicke von zwischen 5 nm bis 20 nm auf und bestehen aus einem AlzGa1-zN-Einkristall (0,9 < z ≤ 1), wie oben beschrieben.
  • Da die zweiten Einheitsschichten 30b den oben beschriebenen Aufbau aufweisen, werden die zweiten Einheitsschichten 30b an Rissbildung oder der Entwicklung von Kristallfehlern oder dergleichen gehemmt und können das Auftreten von Wölbungen bzw. Verwerfungen hemmen.
  • In dem Fall, in dem die Dicke dieser geringer als, 5 nm ist, ist es schwierig, einer Pufferschicht die Funktion zu verleihen. In dem Fall, in dem die Dicke 20 nm überschreitet, erzeugen sich Mikrorisse während der Abscheidung der zweiten Einheitsschichten 30b und Wölbungen bzw. Verwerfung sind auch schwierig zu hemmen.
  • In dem Fall, in dem die zweiten Einheitsschichten 30b aus einem AlzGa1-zN-Einkristall (z ≤ 0,9) bestehen, sind diese zweiten Einheitsschichten 30b und die ersten Einheitsschichten 30a, welche oben beschrieben wurden, in ihrer Zusammensetzung gleich und daher verringert sich die Erzeugung von Druckspannungen, was zu Rissbildung, erhöhter Wölbung bzw. Verwerfung etc. führt. Solche zweiten Einheitsschichten 30b sind daher nicht erwünscht. Aus diesen Gründen ist es wesentlich, dass der Aufbau der zweiten Einheitsschichten 30b z > 0,9 umfassen sollte, und es ist noch bevorzugter, dass die Schichten 30b jeweils aus einem AlN-Einkristall (z = 1) bestehen.
  • Des Weiteren kann, wie oben beschrieben, die Produktivität verbessert werden, indem dicke Einheitsschichten gebildet werden, bestehend aus einem AlyGa1-yN-Einkristall (0 ≤ y 0,1) (erste Einheitsschichten 30a) und dünne Einheitsschichten bestehend aus einem AlzGa1-zN-Einkristall (0,9 < z ≤ 1) (zweite Einheitsschichten 30b) gebildet werden.
  • Das heißt, wenn solche ersten Einheitsschichten 30a und zweite Einheitsschichten 30b abwechselnd übereinander angeordnet werden, um eine zweite Pufferschicht 30 zu bilden, unterscheidet sich die Bildung eines auf GaN-basierenden Mischkristalls und die Bildung eines auf AlN-basierenden Mischkristalls voneinander hinsichtlich der optimalen Wachstumsbedingungen. Zum Beispiel liegt die Temperatur des Wachstums eines auf GaN-basierenden Mischkristalls bei ungefähr 1.050°C, und die Temperatur für das Wachstum eines auf AlN-basierenden Mischkristalls liegt bei ungefähr 1.300°C oder mehr. Aus diesem Grund müssen, wenn eine Vielzahl von Schichten aufeinander gelegt werden, die optimalen Wachstumsbedingungen (Temperatur) jedes Mal geändert werden, wenn jede Schicht gebildet wird. Es gibt daher ein Problem, dass sich die Produktivität deutlich verringert.
  • Ein Verfahren, welches geeignet ist, um einen auf GaN-basierenden Mischkristall und einen auf AlN-basierenden Mischkristall aufeinanderfolgend zu bilden, ist wie folgt. Optimale Wachstumsbedingungen für den auf GaN-basierenden Mischkristall, welche eine niedrige Temperatur (z. B. 1.050°C) umfassen, werden so reguliert, dass die Temperatur konstant gehalten wird und der Anteil des auf GaN-basierenden Mischkristalls, welcher sich in der Kristallqualität nicht verringert, auch wenn er mit einer hohen Abscheidungsrate gebildet wird, wird in der Pufferschicht 30 so eingestellt, dass er hoch ist. Auf der anderen Seite wird der Anteil des auf AlN-basierenden Mischkristalls, welcher mit einer niedrigen Abscheidungsrate gebildet werden muss, um zu verhindern, dass sich die Kristallqualität verringert, in der Pufferschicht 30 so eingestellt werden, dass er niedrig ist. In dem die Bedingungen eingestellt werden, kann die Produktivität bei der Bildung der zweiten Pufferschicht 30 deutlich verbessert werden.
  • Der Entstehungsbereich 40 der Halbleitervorrichtung wird auf der zweiten Pufferschicht 30 gebildet und umfasst wenigstens eine Halbleitereinkristallschicht auf Nitridbasis. Die Halbleitereinkristallschichten auf Nitridbasis sind gemäß der Spezifikationen der elektronischen Vorrichtung, auf welche das Verbindungshalbleitersubstrat aufgebracht werden soll, wie ein HEMT (Transistor mit hoher Elektronenbeweglichkeit), geeignet ausgewählt. Der Entstehungsbereich 40 der Halbleitervorrichtung gemäß dieser Ausführungsform umfasst: eine GaN-Schicht 40a, gebildet auf einer zweiten Pufferschicht 30 und bestehend aus einem GaN-Einkristall; und einer AlGaN-Schicht 40b, gebildet auf der GaN-Schicht 40a und bestehend aus einem Al0,2Ga0,8N-Einkristall.
  • Die erste Pufferschicht 20, die zweite Pufferschicht 30 und der Entstehungsbereich 40 der Halbleitervorrichtung, welcher oben beschrieben wurde, kann z. B. durch CVD-Verfahren, einschließlich MOCVD (Metallorganische chemische Dampfabscheidung) und PECVD (plasmaunterstützte chemische Dampfabscheidung), Dampfabscheidung unter Verwen dung eines Laserstrahls, Sputtern unter Verwendung von Umgebungsgas etc. geformt werden. Im Beispiel gemäß der Erfindung wurde MOCVD verwendet.
  • In der zweiten Pufferschicht ist die Schicht (die unterste Schicht der zweiten Pufferschicht), welche sich im direkten Kontakt mit der ersten Pufferschicht 20 befindet, vorzugsweise eine erste Einheitsschicht 30a. Im Einzelnen ist es bevorzugt, dass das Verbindungshalbleitersubstrat den Aufbau aus 1 oder 3 aufweist.
  • Die Schicht in der zweiten Pufferschicht (die unterste Schicht der zweiten Pufferschicht), welche sich in direktem Kontakt mit der ersten Pufferschicht 20 befindet, eine zweite Einheitsschicht 30b (2 oder 4) ist, dann sind diese Schicht und die zweite Einheitsschicht (AlGaN-Einheitsschicht) 20b der ersten Pufferschicht 20, welche aus einem AlxGa1-xN-Einkristall (0 < x < 1) besteht, in der Zusammensetzung gleich, wenn sie mit dem Fall verglichen werden, bei welchem die unterste Schicht eine erste Einheitsschicht 30a ist. Daher gibt es eine Möglichkeit, dass sich keine ausreichenden Druckspannungen bilden. Es gibt auch die Möglichkeit, eines Nachteils, dass die Oberflächenrauhigkeit der ersten Pufferschicht 20 nicht ausreichend eliminiert werden kann.
  • Die oberste Schicht der zweiten Pufferschicht 30, welche sich in Kontakt mit dem Bildungsbereich 40 der Halbleitervorrichtung befindet, kann entweder eine erste Einheitsschicht 30 oder eine zweite Einheitsschicht 30b sein. Die gleiche Wirkung kann in jedem Fall erhalten werden.
  • Beispiele
  • Die Erfindung wird nachfolgend im Detail unter Bezugnahme auf Beispiele erläutert. Die Erfindung sollte jedoch nicht so ausgelegt sein, dass sie auf irgendeine Weise auf die folgenden Beispiele beschränkt ist.
  • (BEISPIEL 1)
  • Ein Einkristall-Siliziumsubstrat 10 mit einem Durchmesser von 4 inch und einer Dicke von 500 μm, welches eine Kristallfläche mit (111) Orientierung aufwies und eine Trägerdichte von 1 × 1018/cm3 und Leitung vom n-Typ zeigte, und welches durch das CZ-Verfahren hergestellt wurde und auf einer Seite spiegelpoliert wurde, wurde bei 1.000°C in einer Wasserstoffatmosphäre wärmebehandelt, um die Oberfläche zu reinigen.
  • Anschließend wurde die Substrattemperatur auf 1.150°C eingestellt und TMA (Trimethylaluminium) und NH3 (Ammoniak)-Gas wurde zugeführt, um eine AlN-Einheitsschicht mit einer Dicke von 100 nm auf der polierten Oberfläche des Einkristall-Siliziumsubstrats 10 zu bilden, welche aus einem AlN-Einkristall bestand (20a in 1). Anschließend wurde die Substrattemperatur auf 1.050°C eingestellt und TMG (Trimethylgallium) wurde des Weiteren zugeführt. Die Zufuhrmengen von TMA und TMG wurden gesteuert um eine AlGaN-Einheitsschicht mit einer Dicke von 200 nm auf der AlN-Einheitsschicht zu bilden, welche aus einem Al0,2Ga0,8N-Einkristall (20b in 1) bestand.
  • Nachfolgend wurde die Substrattemperatur auf 1.050°C eingestellt und TMG und NH3-Gas wurden zugeführt, um eine erste Einheitsschicht 30a zu bilden, welche aus einem GaN-Einkristall auf der AlGaN-Einheitsschicht bestand. Anschließend, während die Substrattemperatur unverändert auf 1.050°C gehalten wurde, wurde TMA anstelle des TMGs zugeführt, um eine zweite Einheitsschicht 30b, welche aus einem AlN-Einkristall bestand, auf der ersten Einheitsschicht 30a zu bilden.
  • Die Bildung einer ersten Einheitsschicht 30a und einer zweiten Einheitsschicht 30b, welche oben beschrieben wurde, wurde einige Male wiederholt, um eine zweite Pufferschicht 30 zu bilden, mit einer gesamten Filmdicke von ungefähr 4.000 nm. Bei diesem Betrieb wurden die Flussraten der Ausgangsmaterialgase und die Wärmebehandlungsperioden reguliert, um hierdurch die Dicke jeweils der ersten Einheitsschicht 30a auf 250 bis 350 nm und die Dicke jeder zweiten Einheitsschicht 30b auf 5 bis 20 nm einzustellen.
  • Nachfolgend wurde eine Vielzahl von Proben, die so hergestellt wurden, auf die folgende Weise weiterverarbeitet. Während die Substrattemperatur unverändert auf 1.050°C gehalten wurde, wurden TMG und NH3-Gas zugeführt, um eine GaN-Schicht 40a mit einer Dicke von 2.000 nm und aus einem GaN-Einkristall bestand, auf der zweiten Pufferschicht 30 zu bilden. Anschließend wurde TMA weiter zugeführt. Die Zugabemengen von TMA und TMG wurden reguliert, um eine AlGaN-Schicht 40b mit einer Dicke von 50 nm auf der GaN-Schicht 40a zu bilden, welche aus einem Al0,2Ga0,8N-Einkristall bestand. Auf diese Weise wurden eine Vielzahl von Proben hergestellt.
  • Die Verbindungshalbleitersubstrate, die durch das oben beschriebene Verfahren hergestellt wurden, wurden mit einem optischen Mikroskop und einem Transmissionenelektronenmikroskop überprüft, um das Auftreten von Rissen, Kristallfehlern etc. in dem Bildungsbe reich 40 der Halbleitervorrichtung zu ermitteln. Des Weiteren wurden Wölbungen bzw. Verwerfungen mit einem Laser-Displacement-Messgerät ermittelt.
  • Als ein Ergebnis wurde kein Riss oder dergleichen in einer der Proben ermittelt. Die Anzahl an Kristalldefekten war geringer als 109/cm2 und die Wölbung betrug 40 μm oder weniger, bei jeder Probe.
  • (VERGLEICHSBEISPIEL 1)
  • Eine Vielzahl von Proben wurden auf die gleiche Weise wie im Beispiel 1 hergestellt, mit der Ausnahme, dass die Dicke jeder zweiten Einheitsschicht 30b auf 1 nm eingestellt wurde.
  • Die Verbindungshalbleitersubstrate, die so hergestellt wurden, wurden hinsichtlich des Auftretens von Rissen auf die gleiche Weise wie im Beispiel 1 überprüft. Als ein Ergebnis konnten optisch erkennbare Risse in der Oberfläche der AlGaN-Schicht 40b jeder Probe ermittelt werden.
  • (VERGLEICHSBEISPIEL 2)
  • Eine Vielzahl von Proben wurde auf die gleiche Weise wie Beispiel 1 hergestellt, mit der Ausnahme, dass die Dicke jeder zweiten Einheitsschicht 30b auf 30 nm eingestellt wurde.
  • Die Verbindungshalbleitersubstrate, die so hergestellt wurden, wurden bezüglich des Auftretens von Rissen auf die gleiche Weise wie in Beispiel 1 überprüft. Als ein Ergebnis wurden kleine Risse in der Oberfläche der AlGaN-Schicht 40b jeder Probe beobachtet. Wölbungen wurden auch auf die gleiche Weise wie in Beispiel 1 gemessen. Als ein Ergebnis betrug die Wölbung ungefähr 40 μm. Es wurde bestätigt, dass die Wölbung selbst ungefähr die gleiche wie in Beispiel 1 war.
  • (VERGLEICHSBEISPIEL 3)
  • Eine Vielzahl von Proben wurden auf die gleiche Weise wie in Beispiel 1 erzeugt, mit der Ausnahme, dass die Dicke jeder ersten Einheitsschicht 30a auf 200 nm eingestellt wurde.
  • Die so erzeugten Verbindungshalbleitersubstrate wurden hinsichtlich des Auftretens von Rissen auf die gleiche Weise wie in Beispiel 1 überprüft. Als ein Ergebnis wurden kleine Risse in der Oberfläche der AlGaN-Schicht 40b jeder Probe beobachtet. Wölbungen wur den auch auf die gleiche Weise wie in Beispiel 1 gemessen. Als ein Ergebnis wurde herausgefunden, dass die Wölbung ungefähr 70 μm betrug. Es wurde bestätigt, dass die Wölbung dazu neigte, sich im Vergleich mit Beispiel 1 zu erhöhen.
  • (VERGLEICHSBEISPIEL 4)
  • Eine Vielzahl von Proben wurden auf die gleiche Weise wie in Beispiel 1 hergestellt, mit der Ausnahme, dass die Dicke jeder Einheitsschicht 30a auf 400 nm eingestellt wurde.
  • Die Verbindungshalbleitersubstrate, die so erzeugt wurden, wurden hinsichtlich des Auftretens von Rissen auf die gleiche Weise wie in Beispiel 1 überprüft. Als ein Ergebnis wurden kleine Risse in der Oberfläche der AlGaN-Schicht 40b jeder Probe beobachtet. Wölbungen wurden auch auf die gleiche Weise wie in Beispiel 1 gemessen. Als ein Ergebnis betrug die Wölbung ungefähr 80 μm. Es wurde bestätigt, dass die Wölbung dazu neigte, sich im Vergleich mit Beispiel 1 deutlich erhöht zu haben.
  • (VERGLEICHSBEISPIEL 5)
  • Eine Vielzahl von Proben wurde auf die gleiche Weise wie in Beispiel 1 hergestellt, mit der Ausnahme, dass die erste Einheitsschicht 20a und die zweite Einheitsschicht 20b, welche oben beschrieben wurden, nicht gebildet wurden.
  • Die so erzeugten Verbindungshalbleitersubstrate wurden bezüglich des Auftretens von Rissen auf die gleiche Weise wie in Beispiel 1 überprüft. Als ein Ergebnis wurde eine Probe mit einer Spiegelfläche, welche keine Risse aufwies, nicht erhalten, aufgrund einer Schmelzerückfluss-Ätzreaktion, welche zwischen der Oberfläche des Einkristallsiliziumsubstrats und des TMGs auftrat, welches zur Abscheidung der ersten Einheitsschicht 30a zugeführt wurde.
  • (VERGLEICHSPROBE 6)
  • Eine Vielzahl von Proben wurden auf die gleiche Weise wie in Beispiel 1 hergestellt, mit der Ausnahme, dass die AlGaN-Schicht 20b, welche oben beschrieben wurde, durch ein GaN-Einkristall ersetzt wurde.
  • Die Verbindungshalbleitersubstrate, die so erzeugt wurden, wurden hinsichtlich des Auftretens von Rissen auf die gleiche Weise wie in Beispiel 1 überprüft. Als ein Ergebnis zeigte die zweite Pufferschicht 30 einen unzureichenden anfänglichen Spannungsabbau, und große Risse wurden in der Oberfläche der AlGaN-Schicht 40b jeder Probe beobachtet.
  • Die Erfindung sollte nicht so ausgelegt werden, dass sie auf die Ausführungsformen selbst beschränkt ist. Bei der Durchführung der Erfindung können die Bestandteile bzw. Bauelemente modifiziert werden, solang die Modifikationen nicht von dem Geist der Erfindung abweichen. Durch das geeignete Kombinieren einer Vielzahl von Bestandteilen bzw. Bauelementen, die in den Ausführungsformen offenbart sind, kann die Erfindung in verschiedenen Arten ausgeführt werden. Zum Beispiel können einige der Bestandteile bzw. Bauelemente, die in einer Ausführungsform dargestellt sind, weggelassen werden. Des Weiteren können Bestandteile bzw. Bauelemente unterschiedlicher Ausführungsformen geeignet kombiniert werden.
  • Die Anmeldung basiert auf der japanischen Patentanmeldung angemeldet am 26. März 2009 (Anmeldenummer 2009-076840 ), deren gesamter Inhalt hier durch Bezugnahme aufgenommen wird.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - JP 2003-59948 A [0005]
    • - JP 2008-205117 A [0006, 0008]
    • - JP 2009-076840 [0069]

Claims (3)

  1. Verbindungshalbleitersubstrat, umfassend: ein Einkristall-Siliziumsubstrat mit einer Kristallfläche mit (111) Orientierung; eine erste Pufferschicht, welche auf dem Einkristall-Siliziumsubstrat gebildet ist und aus einer AlxGa1-xN-Einkristall (0 < x ≤ 1) besteht; eine zweite Pufferschicht, welche auf der ersten Pufferschicht gebildet ist und aus einer Vielzahl von ersten Einheitsschichten besteht, die jeweils eine Dicke von 250 nm bis 350 nm aufweisen und aus einem AlyGa1-yN-Einkristall (0 ≤ y < 0,1) bestehen, und eine Vielzahl von zweiten Einheitsschichten, die jeweils eine Dicke von 5 nm bis 20 nm und aus einem AlzGa1-zN-Einkristall (0,9 < z ≤ 1) bestehen, wobei die Vielzahl von ersten und zweiten Einheitsschichten abwechselnd übereinander angeordnet sind; und einen Entstehungsbereich für eine Halbleitervorrichtung, welcher auf der zweiten Pufferschicht gebildet ist und wenigstens eine auf Nitrid basierende Halbleitereinkristallschicht umfasst.
  2. Verbindungshalbleitersubstrat nach Anspruch 1, wobei die erste Pufferschicht umfasst: eine AlN-Einheitsschicht, welche auf dem Einkristall-Siliziumsubstrat gebildet ist und aus einem AlN-Einkristall (x = 1) besteht, und eine AlGaN-Einheitsschicht, welche auf der AlN-Einheitsschicht gebildet ist und aus einem AlxGa1-xN-Einkristall (0 < x < 1) besteht.
  3. Verbindungshalbleitersubstrat nach Anspruch 1, wobei die Vielzahl von ersten Einheitsschichten jeweils aus einem GaN-Einkristall (y = 0) bestehen und die Vielzahl der zweiten Einheitsschichten aus einem AlN-Einkristall (z = 1) bestehen.
DE102010003286A 2009-03-26 2010-03-25 Verbindungshalbleitersubstrat Ceased DE102010003286A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009076840A JP5133927B2 (ja) 2009-03-26 2009-03-26 化合物半導体基板
JP2009-076840 2009-03-26

Publications (1)

Publication Number Publication Date
DE102010003286A1 true DE102010003286A1 (de) 2010-10-21

Family

ID=42751177

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010003286A Ceased DE102010003286A1 (de) 2009-03-26 2010-03-25 Verbindungshalbleitersubstrat

Country Status (3)

Country Link
US (1) US8148753B2 (de)
JP (1) JP5133927B2 (de)
DE (1) DE102010003286A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5788296B2 (ja) * 2011-02-22 2015-09-30 コバレントマテリアル株式会社 窒化物半導体基板及びその製造方法
JP5912383B2 (ja) * 2011-10-03 2016-04-27 クアーズテック株式会社 窒化物半導体基板
US9165766B2 (en) * 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
CN105264643B (zh) * 2012-12-18 2019-11-08 爱思开矽得荣株式会社 半导体衬底及其制造方法
US10256368B2 (en) 2012-12-18 2019-04-09 Sk Siltron Co., Ltd. Semiconductor substrate for controlling a strain
US8680507B1 (en) * 2013-01-16 2014-03-25 Translucent, Inc. A1N inter-layers in III-N material grown on DBR/silicon substrate
CN104733511A (zh) * 2013-12-21 2015-06-24 江西省昌大光电科技有限公司 一种在硅衬底上生长的氮化镓外延结构
US9443923B2 (en) * 2014-05-07 2016-09-13 Raytheon Company Substrate for molecular beam epitaxy (MBE) HgCdTe growth
TWI657578B (zh) 2014-11-07 2019-04-21 日商住友化學股份有限公司 半導體基板及半導體基板的檢查方法
JP6796467B2 (ja) 2016-11-30 2020-12-09 住友化学株式会社 半導体基板
JP6859084B2 (ja) 2016-11-30 2021-04-14 住友化学株式会社 半導体基板
US10516076B2 (en) 2018-02-01 2019-12-24 Silanna UV Technologies Pte Ltd Dislocation filter for semiconductor devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059948A (ja) 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2008205117A (ja) 2007-02-19 2008-09-04 Sanken Electric Co Ltd 半導体ウエーハ及び半導体素子及び製造方法
JP2009076840A (ja) 2007-08-30 2009-04-09 Kyocera Corp 光電変換装置の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462361B1 (en) * 1995-12-27 2002-10-08 Showa Denko K.K. GaInP epitaxial stacking structure and fabrication method thereof, and a FET transistor using this structure
US5874747A (en) * 1996-02-05 1999-02-23 Advanced Technology Materials, Inc. High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same
US6677619B1 (en) * 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US20030012249A1 (en) * 2001-07-13 2003-01-16 Motorola, Inc. Monolithic piezoelectrically-tunable optoelectronic device structures and methods for fabricating same
JP4041908B2 (ja) * 2001-12-19 2008-02-06 サンケン電気株式会社 半導体発光素子の製造方法
CN100375301C (zh) * 2002-11-06 2008-03-12 三垦电气株式会社 半导体发光元件及其制造方法
US7115896B2 (en) * 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
WO2005015642A1 (ja) * 2003-08-08 2005-02-17 Sanken Electric Co., Ltd. 半導体装置及びその製造方法
JP3960957B2 (ja) * 2003-09-05 2007-08-15 古河電気工業株式会社 半導体電子デバイス
JP4389723B2 (ja) * 2004-02-17 2009-12-24 住友電気工業株式会社 半導体素子を形成する方法
US7042018B2 (en) * 2004-09-22 2006-05-09 Formosa Epitaxy Incorporation Structure of GaN light-emitting diode
JP4826703B2 (ja) * 2004-09-29 2011-11-30 サンケン電気株式会社 半導体素子の形成に使用するための板状基体
JP4653671B2 (ja) * 2005-03-14 2011-03-16 株式会社東芝 発光装置
JP2007067077A (ja) * 2005-08-30 2007-03-15 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体素子およびその製造方法
JP4997621B2 (ja) * 2005-09-05 2012-08-08 パナソニック株式会社 半導体発光素子およびそれを用いた照明装置
JP5064824B2 (ja) * 2006-02-20 2012-10-31 古河電気工業株式会社 半導体素子
JP2008085123A (ja) * 2006-09-28 2008-04-10 Covalent Materials Corp 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
JP5309452B2 (ja) * 2007-02-28 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
CN101689586B (zh) * 2007-06-15 2012-09-26 罗姆股份有限公司 氮化物半导体发光元件和氮化物半导体的制造方法
JP2009065025A (ja) * 2007-09-07 2009-03-26 Covalent Materials Corp 化合物半導体基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059948A (ja) 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2008205117A (ja) 2007-02-19 2008-09-04 Sanken Electric Co Ltd 半導体ウエーハ及び半導体素子及び製造方法
JP2009076840A (ja) 2007-08-30 2009-04-09 Kyocera Corp 光電変換装置の製造方法

Also Published As

Publication number Publication date
JP5133927B2 (ja) 2013-01-30
US20100244100A1 (en) 2010-09-30
US8148753B2 (en) 2012-04-03
JP2010232322A (ja) 2010-10-14

Similar Documents

Publication Publication Date Title
DE102010003286A1 (de) Verbindungshalbleitersubstrat
DE10392313B4 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
DE19905516C2 (de) Lichtemittierende Diode mit dotierter Grenzflächenschicht zum Steuern von Verunreinigungen und Verfahren zum Herstellen derselben
EP2815421B1 (de) Verfahren zur herstellung von iii-n-templaten und deren weiterverarbeitung, und iii-n-template
EP2112699B1 (de) Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
DE102010045196A1 (de) Verbindungshalbleitersubstrat
DE112010003214T5 (de) Epitaxiesubstrat für ein halbleiterelement, verfahrenzur herstellung eines epitaxiesubstrats für einhalbleiterelement, und halbleiterelement
DE112013006661B4 (de) Verfahren zum Herstellen eines SIC-Epitaxialwafers
DE112013000648B4 (de) Epitaktisches Substrat, Halbleitervorrichtung, und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102012103686B4 (de) Epitaxiesubstrat, Verfahren zur Herstellung eines Epitaxiesubstrats und optoelektronischer Halbleiterchip mit einem Epitaxiesubstrat
DE102013106683A1 (de) Halbleitervorrichtungen und Verfahren zur Herstellung derselben
WO2011039181A1 (de) Verfahren zur herstellung einer leuchtdiode
DE102007011347A1 (de) Nitridhalbleitereinkristallfilm
DE102006040479A1 (de) Gruppe III-Nitrid Halbleiterdünnfilm, Verfahren zu dessen Herstellung sowie Gruppe III-Nitrid Halbleiterleuchtvorrichtung
DE102018213437B4 (de) Verfahren zur Herstellung von Galliumnitridsubstrat unter Verwendung von Hydrid-Gasphasenepitaxie
DE112014003533T5 (de) Halbleiterwafer und Verfahren zur Herstellung des Halbleiterwafers
AT518350A2 (de) Halbleiterwafer und Verfahren zum Prüfen eines Halbleiterwafers
DE112013002033T5 (de) Epitaxialsubstrat, Halbleitervorrichtung, und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102012201917A1 (de) Nitrid-Halbleitersubstrat und Verfahren zu dessen Herstellung
BE1023890B1 (de) Verbindungshalbleitersubstrat
DE102012217631A1 (de) Optoelektronisches Bauelement mit einer Schichtstruktur
DE10260937A1 (de) Strahlungssemittierender Halbleiterkörper und Verfahren zu dessen Herstellung
DE102012204553B4 (de) Verfahren zur Herstellung eines Templats, so hergestelltes Templat, dessen Verwendung, Verfahren zur Herstellung von III-N-Einkristallen, Verfahren zur Herstellung von III-N-Kristallwafern, deren Verwendung und Verwendung von Maskenmaterialien
DE102012204551A1 (de) Verfahren zur Herstellung von III-N-Einkristallen, und III-N-Einkristall
DE102007057241A1 (de) Verfahren zur Herstellung eines Schichtenstapels auf einem kristallinen Substrat und Anordnung umfassend einen auf einem Substrat angeordneten Schichtenstapel

Legal Events

Date Code Title Description
R081 Change of applicant/patentee

Owner name: COORSTEK KK, JP

Free format text: FORMER OWNER: COVALENT MATERIALS CORP., TOKYO, JP

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R012 Request for examination validly filed
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final