JP2010232322A - 化合物半導体基板 - Google Patents

化合物半導体基板 Download PDF

Info

Publication number
JP2010232322A
JP2010232322A JP2009076840A JP2009076840A JP2010232322A JP 2010232322 A JP2010232322 A JP 2010232322A JP 2009076840 A JP2009076840 A JP 2009076840A JP 2009076840 A JP2009076840 A JP 2009076840A JP 2010232322 A JP2010232322 A JP 2010232322A
Authority
JP
Japan
Prior art keywords
layer
single crystal
substrate
crystal
single layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009076840A
Other languages
English (en)
Other versions
JP5133927B2 (ja
Inventor
Koji Oishi
浩司 大石
Jun Komiyama
純 小宮山
Kenichi Eriguchi
健一 江里口
Yoshihisa Abe
芳久 阿部
Akira Yoshida
晃 吉田
Shunichi Suzuki
俊一 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Covalent Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Covalent Materials Corp filed Critical Covalent Materials Corp
Priority to JP2009076840A priority Critical patent/JP5133927B2/ja
Priority to US12/659,927 priority patent/US8148753B2/en
Priority to DE102010003286A priority patent/DE102010003286A1/de
Publication of JP2010232322A publication Critical patent/JP2010232322A/ja
Application granted granted Critical
Publication of JP5133927B2 publication Critical patent/JP5133927B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Abstract

【課題】窒化物半導体層の割れ（クラック）や結晶欠陥、反りの発生を抑制し、かつ生産性の向上が可能な化合物半導体基板を提供する。
【解決手段】化合物半導体基板１は、結晶面方位が（１１１）面であるシリコン単結晶基板１０と、シリコン単結晶基板１０上に形成され、ＡｌｘＧａ１−ｘＮ単結晶（０＜ｘ≦１）で構成された第１バッファ層２０ａおよび２０ｂと、第１バッファ層２０ａおよび２０ｂ上に形成され、厚さが２５０ｎｍ以上３５０ｎｍ以下のＡｌｙＧａ１−ｙＮ単結晶（０≦ｙ＜０．１）で構成された第１単層３０ａと、厚さが５ｎｍ以上２０ｎｍ以下のＡｌｚＧａ１−ｚＮ単結晶（０．９＜ｚ≦１）で構成された第２単層３０ｂとが交互に複数積層された第２バッファ層３０と、第２バッファ層３０上に形成され、少なくとも１層以上の窒化物系半導体単結晶層を含む半導体素子形成領域４０と、を備える。
【選択図】図１

Description

本発明は、ＨＥＭＴ（High Electron Mobility Transistor）等の電子デバイスに好適に用いられる化合物半導体基板に関する。
窒化ガリウム（ＧａＮ）や窒化アルミニウム（ＡｌＮ）等に代表される窒化物半導体は、シリコンに比べて高い電子移動度、広いバンドギャップを有し、それらの特徴を生かした超高速トランジスタや超低損失スイッチング素子などの電子デバイスの実現が見込まれている。このような優れた材料物性から、窒化物半導体を用いたデバイスは、現在主流である半導体シリコンによるデバイスの物性限界を凌駕するものとして期待されている。
従来、このような窒化物半導体をエピタキシャル成長するための基板としては、サファイア、シリコン（Ｓｉ）、炭化珪素（ＳｉＣ）、亜鉛酸化物（ＺｎＯ）等が用いられる。これらの基板の中でもＳｉ単結晶基板は、他の基板と比べて、結晶性に優れ、大面積で、高純度で、かつ、低価格で製造することが可能であるため、好適に用いられる。また、Ｓｉ単結晶基板を用いることで、その後のデバイス工程は、現在のデバイス工程をそのまま使用することができるため、開発コスト面においても優位であり、その実用化が求められている。
しかしながら、Ｓｉ単結晶基板と窒化物半導体との室温における熱膨張係数を比較すると、窒化物半導体の方が２倍近く高い値を有している。そのため、Ｓｉ単結晶基板上に比較的成長温度が高い有機金属気相成長法などを用いてエピタキシャル成長を行った場合、成長後に基板温度を室温まで下げる際、窒化物半導体層には引張応力が発生して割れ（クラック）が発生する。また、Ｓｉと窒化物半導体との結晶格子定数差は１０％以上と非常に大きいため、それに起因して結晶欠陥等が発生するという問題がある。
そこで、これらの問題を解決するために、Ｓｉ単結晶基板上に多層構造のバッファ層を設け、このバッファ層上に半導体素子形成領域を設けた半導体装置が提案されている（例えば、特許文献１参照。）。
しかしながら、Ｓｉ単結晶基板上にエピタキシャル成長によりバッファ層や窒化物半導体層を厚く形成していくと、Ｓｉ単結晶基板の反りが増加するという問題がある。その一方で、成膜するバッファ層や窒化物半導体層の厚膜化は、層自身の結晶性の向上につながるという利点を有している。
なお、反りの低減を目的として、Ｓｉ単結晶基板上に材質が異なる厚さが薄い単層が複数積層された多層膜バッファ領域と、当該多層膜バッファ領域の間に配置された厚さが厚い材質が同一である単層膜バッファ領域とを備えたバッファ層が設けられた化合物半導体基板が提案されている（例えば、特許文献２参照。）。
これらの多層膜バッファ領域は、格子定数の異なる２種類以上の材料の組み合わせからなり、デバイス形成領域と同様のIII族窒化物またはそれらの化合物からなるのが一般的である。代表的なIII族窒化物であるＩｎＮ、ＧａＮ、ＡｌＮの格子定数の大小関係はＩｎＮ＞ＧａＮ＞ＡｌＮとなり、これらの混晶（例えば、ＡｌｘＩｎｙＧａ１−ｘ―ｙＮ：（ｘ＋ｙ）≧１等）の格子定数はそれぞれの組成比で決定される。Ｉｎの割合が高いものほど格子定数が大きく、Ａｌの割合が高いものほど格子定数は小さい。デバイス作製領域にＧａＮを使用することを考えるとその成長条件の観点から、多層膜バッファ領域にはＧａＮを主とした窒化物混晶と、ＡｌＮを主とした窒化物混晶が好適に用いられるのが好ましい。
特開２００３−５９９４８号公報 特開２００８−２０５１１７号公報
しかしながら、特許文献２に記載の多層膜バッファ領域の形成において、ＧａＮを主とした混晶の最適成長条件付近で結晶品質を低下させずにＡｌＮを主とした混晶を成長させる場合は、ＡｌＮを主とした混晶の最適成長条件はＧａＮを主とした混晶の最適成長条件に比べて高温であることから、成長速度を抑えることが必要となる。そのため、上記多層膜バッファ領域を用いた窒化物半導体基板の製造において、品質を低下させずに生産性を高めるためには、多層膜バッファ領域に占めるＡｌＮ系混晶の割合を少なくすることが望まれる。しかしながら、従来構造の多層膜バッファ領域において、単に、ＡｌＮ系混晶の割合を少なくするために一層当たりの厚さを減らした場合、割れ（クラック）や反りの制御が困難となる問題がある。
本発明は、上記技術的課題を解決するためになされたものであり、窒化物半導体層の割れ（クラック）や結晶欠陥、反りの発生を抑制し、かつ生産性の向上が可能な化合物半導体基板を提供することを目的とする。
本発明に係る化合物半導体基板は、結晶面方位が（１１１）面であるシリコン単結晶基板と、前記シリコン単結晶基板上に形成され、ＡｌｘＧａ１−ｘＮ単結晶（０＜ｘ≦１）で構成された第１バッファ層と、前記第１バッファ層上に形成され、厚さが２５０ｎｍ以上３５０ｎｍ以下のＡｌｙＧａ１−ｙＮ単結晶（０≦ｙ＜０．１）で構成された第１単層と、厚さが５ｎｍ以上２０ｎｍ以下のＡｌｚＧａ１−ｚＮ単結晶（０．９＜ｚ≦１）で構成された第２単層とが交互に複数積層された第２バッファ層と、前記第２バッファ層上に形成され、少なくとも１層以上の窒化物系半導体単結晶層を含む半導体素子形成領域と、を備えることを特徴とする。
前記第１バッファ層は、前記シリコン単結晶基板上に形成され、ＡｌＮ単結晶（ｘ＝１）で構成されたＡｌＮ単層と、前記ＡｌＮ単層上に形成され、ＡｌｘＧａ１−ｘＮ単結晶（０＜ｘ＜１）で構成されたＡｌＧａＮ単層と、で構成されていることが好ましい。
前記第１単層は、ＧａＮ単結晶（ｙ＝０）であり、前記第２単層は、ＡｌＮ単結晶（ｚ＝１）であることが好ましい。
本発明は、窒化物半導体層の割れ（クラック）や結晶欠陥、反りの発生を抑制し、かつ生産性の向上が可能な化合物半導体基板が提供される。
本発明の実施形態に係る化合物半導体基板を示す断面図である。 本発明の実施形態に係る化合物半導体基板の他の態様を示す断面図である。 本発明の実施形態に係る化合物半導体基板の他の態様を示す断面図である。 本発明の実施形態に係る化合物半導体基板の他の態様を示す断面図である。
以下、本発明の実施形態について、図面を参照して、より詳細に説明する。
図１は、本発明の実施形態に係る化合物半導体基板を示す断面図である。
本実施形態に係る化合物半導体基板１は、図１に示すように、Ｓｉ単結晶基板１０上に、第１バッファ層２０、第２バッファ層３０、半導体素子形成領域４０が順次積層された構成を備える。
Ｓｉ単結晶基板１０は、第１バッファ層２０が形成される表面の結晶面方位が（１１１）面であるものが用いられる。なお、ここでいう（１１１）面には、（１１１）面に対して極微小（例えば、約十数度）に傾斜している結晶面方位、あるいは、（２１１）面等の高次面指数の結晶面方位も含まれる。
また、Ｓｉ単結晶基板１０は、ＣＺ（チョクラルスキー）法により製造されたものが好適に用いられるが、本発明はこれに限定されるものではなく、ＦＺ（フローティングゾーン）法により製造されたもの、又は、これらの方法を用いて製造されたＳｉ単結晶基板上にエピタキシャル成長によりＳｉ単結晶層を積層させたものを用いることができる。
Ｓｉ単結晶基板１０は、例えば、キャリア濃度１×１０１６〜１０２１／ｃｍ３（抵抗率約１〜０．００００１Ωｃｍ）、伝導型がｎ型のものが用いられる。
第１バッファ層２０は、前記Ｓｉ単結晶基板１０上に形成され、ＡｌｘＧａ１−ｘＮ単結晶（０＜ｘ≦１）で構成される。
このように、第１バッファ層２０は、ＧａＮ単結晶ではなく、ＡｌｘＧａ１−ｘＮ単結晶（０＜ｘ≦１）で構成されているため、第１バッファ層２０形成時にＧａ原料とＳｉ基板表面との反応による基板表面の荒れを抑制することが出来る。
具体的には、第１バッファ層２０は、Ｓｉ単結晶基板１０上に形成され、ＡｌＮ単結晶（ｘ＝１）で構成された第１単層（ＡｌＮ単層）２０ａと、前記第１単層２０ａ上に形成され、ＡｌｘＧａ１−ｘＮ単結晶（０＜ｘ＜１）で構成された第２単層（ＡｌＧａＮ単層）２０ｂと、で構成される。
このように、本発明に関わる化合物半導体基板は、上述したような第１バッファ層２０を備えているため、Ｓｉ基板表面の保護やその上に形成する窒化物半導体層の割れ（クラック）や結晶欠陥の発生を抑制することができる。
第２バッファ層３０は、第１バッファ層２０上に形成され、厚さが２５０ｎｍ以上３５０ｎｍ以下のＡｌｙＧａ１−ｙＮ単結晶（０≦ｙ＜０．１）で構成された第１単層３０ａと、厚さが５ｎｍ以上２０ｎｍ以下のＡｌｚＧａ１−ｚＮ単結晶（０．９＜ｚ≦１）で構成された第２単層３０ｂとが交互に複数積層された構成を備える。
なお、ここでいう「交互に複数積層された」とは、第２バッファ層３０の最下層が第１単層３０ａであり最上層が第２単層３０ｂである場合（図１）、最下層が第２単層３０ｂであり最上層が第２単層３０ｂである場合（図２）、最下層が第１単層３０ａであり最上層が第１単層３０ａである場合（図３）、及び最下層が第２単層３０ｂであり最上層が第２単層３０ａである場合（図４）の四種類を含むものとする。
前記第１単層３０ａは、前述したように、厚さが２５０ｎｍ以上３５０ｎｍ以下であり、ＡｌｙＧａ１−ｙＮ単結晶（０≦ｙ＜０．１）で構成される。
このような構成を備えることで、第１単層３０ａにおいて、割れ（クラック）や結晶欠陥等の発生を抑制しつつ、反りの発生も抑制することができる。
なお第２単層３０ｂと交互に積層する場合において、前記第１単層３０ａの厚さが厚くなるほど反りの抑制に必要な圧縮応力の発生量は増加するが、前記厚さが２５０ｎｍ未満である場合には、必要な大きさの圧縮応力が発生しないため好ましくない。また、前記厚さが３５０ｎｍを超える場合には、前述の膜厚と圧縮応力発生量の関係が成り立たなくなり、膜厚が増加しても圧縮応力の増加は小さくなる。そのため反りの抑制が困難となるため好ましくない。
また、第１単層３０ａがＡｌｙＧａ１−ｙＮ単結晶（０．１≦ｙ）で構成されている場合には、第２単層３０ｂと組成が近似してくる。通常、多層膜による応力制御では格子定数の異なる材料の格子が揃おうとする際に発生する圧縮または引張応力を駆動力とするため、第１単層３０ａと第２単層３０ｂの組成が近似してくるとその駆動力が発生しづらくなり、その結果、クラック発生や反りの増加などが生じてしまう。
以上の理由により、第１単層３０ａは、ＧａＮ単結晶（ｙ＝０）であることが好ましい。
第２単層３０ｂは、前述したように、厚さが５ｎｍ以上２０ｎｍ以下であり、ＡｌｚＧａ１−ｚＮ単結晶（０．９＜ｚ≦１）で構成される。
このような構成を備えることで、第２単層３０ｂにおいて、割れ（クラック）や結晶欠陥等の発生を抑制しつつ、反りの発生も抑制することができる。
前記厚さが５ｎｍ未満である場合には、バッファ層としての機能を備えることが難しく、前記厚さが２０ｎｍを超える場合には、第２単層３０ｂの成膜中に極小の割れ（マイクロクラック）が発生し、反りの発生も抑制が難しくなる。
また、第２単層３０ｂがＡｌｚＧａ１−ｚＮ単結晶（ｚ≦０．９）で構成されている場合には、前述した第１単層３０ａと組成が近似してくるため、圧縮応力の発生が減少し、クラックの発生や反りの増加などが生じるため好ましくない。以上の理由により、第２単層３０ｂの構成は、ｚ＞０．９であることが不可欠であり、ＡｌＮ単結晶（ｚ＝１）であることがより好ましい。
また、上述したように、厚さが厚い単層をＡｌｙＧａ１−ｙＮ単結晶（０≦ｙ＜０．１）で構成された層（第１単層３０ａ）とし、厚さが薄い単層をＡｌｚＧａ１−ｚＮ単結晶（０．９＜ｚ≦１）で構成された層（第２単層３０ｂ）とすることで、生産性の向上を図ることができる。
すなわち、これら第１単層３０ａと第２単層３０ｂを交互に複数積層させて第２バッファ層３０を形成する際に、ＧａＮを主とした混晶を形成する場合と、ＡｌＮを主とした混晶を形成する場合とで、各々最適成長条件が異なる。例えば、ＧａＮ系の成長時の温度はおよそ１０５０℃、ＡｌＮ系の成長時の温度はおよそ１３００℃以上である。したがって、複数層積層させていく場合には、それぞれの層の形成において、毎回最適成長条件（温度）を変化させなければならず、生産性が著しく低下するという問題がある。
そこで、ＧａＮを主とした混晶及びＡｌＮを主とした混晶各々を形成していく場合に、低温であるＧａＮを主とした混晶の最適成長条件（例えば、１０５０℃）において温度を一定とし、高速の成膜速度で形成しても結晶品質が低下することがないＧａＮを主とした混晶のバッファ層３０に占める割合を多く設定し、結晶品質を低下させないために低速の成膜速度で形成しなければならないＡｌＮを主とした混晶のバッファ層３０に占める割合を少なく設定することが好適である。このような設定により、当該第２のバッファ層３０の形成における生産性を著しく向上することができる。
半導体素子形成領域４０は、前記第２バッファ層３０上に形成され、少なくとも１層以上の窒化物系半導体単結晶層を含んでいる。これら窒化物系半導体単結晶層は、適用されるＨＥＭＴ（High Electron Mobility Transistor）等の電子デバイスの仕様によって適時設計される。なお、本実施形態に係る半導体素子形成領域４０は、第２バッファ層３０上に形成され、ＧａＮ単結晶で構成されたＧａＮ層４０ａと、ＧａＮ層４０ａ上に形成され、Ａｌ０．２Ｇａ０．８Ｎ単結晶で構成されたＡｌＧａＮ層４０ｂと、を備える。
前述した第１バッファ層２０、第２バッファ層３０、半導体素子形成領域４０は、例えば、ＭＯＣＶＤ（metal organic chemical vapor deposition）やＰＥＣＶＤ（plasma enhanced chemical vapor deposition）を初めとしたＣＶＤ法、レーザービームを用いた蒸着法、雰囲気ガスを用いたスパッタリング法等により形成することができる。なお、本発明の実施例では、ＭＯＣＶＤ法を用いるものとする。
前記第１バッファ層２０の直上に形成される第２バッファ層３０は、第１単層３０ａであることが好ましい。すなわち、図１及び図３の構成を備えることが好ましい。
なお、前記第１バッファ層２０の直上に形成される第２バッファ層３０が第２単層３０ｂ（図２、図４）である場合には、第１単層３０ａである場合に比べ、ＡｌｘＧａ１−ｘＮ単結晶（０＜ｘ＜１）で構成された前記第１バッファ層２０の第２単層（ＡｌＧａＮ単層）２０ｂと組成が近くなるために、十分な圧縮応力が発生しなくなるため好ましくない。また、第１バッファ層２０の表面の荒れを十分に平坦化出来ないという不具合が発生する可能性があるため好ましくない。
なお、前記第２バッファ層３０の半導体素子形成領域４０と接する最上層は、第１単層３０ａであっても、第２単層３０ｂであっても問題なく、同様の効果を得ることができる。
以下、本発明を実施例に基づいてさらに具体的に説明するが、本発明は、下記実施例により限定解釈されるものではない。
（実施例１）
結晶面方位（１１１）面、キャリア濃度１×１０18／ｃｍ3、伝導型がｎ型で、ＣＺ法により製造された直径が４インチ、厚さ５００μｍの片面が鏡面研磨されたＳｉ単結晶基板１０を、水素雰囲気下、１０００℃で熱処理を行い、表面を清浄にした。
次に、基板温度を１１５０℃として、ＴＭＡ（トリメチルアルミニウム）及びＮＨ３（アンモニア）ガスを供給し、Ｓｉ単結晶基板１０の研磨面にＡｌＮ単結晶で構成された厚さ１００ｎｍのＡｌＮ単層（図１中：第１単層２０ａ）を形成した。次に、基板温度を１０５０℃として、ＴＭＧ（トリメチルガリウム）を更に供給し、ＴＭＡとＴＭＧの各々の供給量を調整して、ＡｌＮ単層上に厚さ２００ｎｍのＡｌ０．２Ｇａ０．８Ｎ単結晶で構成されたＡｌＧａＮ単層（図１中：第２単層２０ｂ）を形成した。
次に、基板温度を１０５０℃として、ＴＭＧ及びＮＨ３ガスを供給し、ＡｌＧａＮ単層上にＧａＮ単結晶で構成された第１単層３０ａを形成した。その後、基板温度を１０５０℃のままとし、ＴＭＧをＴＭＡに切り換えてから、第１単層３０ａ上にＡｌＮ単結晶で構成された第２単層３０ｂを形成した。
以上の第１単層３０ａと第２単層３０ｂの形成を複数回繰り返して、合計膜厚が約４０００ｎｍとなる第２バッファ層３０を形成した。この際、原料ガスの流量及び熱処理時間を調整して、第１単層３０ａの厚さを２５０ｎｍ以上３５０ｎｍ以下とし、第２単層３０ｂの厚さを５ｎｍ以上２０ｎｍ以下に制御した。
次に、作製した複数のサンプルに対して、基板温度を１０５０℃のままで、ＴＭＧ及びＮＨ３ガスを供給し、第２バッファ層３０上に、厚さ２０００ｎｍからなるＧａＮ単結晶で構成されたＧａＮ層４０ａを形成し、その後、ＴＭＡを更に供給し、ＴＭＡとＴＭＧの各々の供給量を調整して、ＧａＮ層４０ａ上にＡｌ０．２Ｇａ０．８Ｎ単結晶で構成された厚さ５０ｎｍのＡｌＧａＮ層４０ｂを形成した複数のサンプルを作製した。
以上の方法で作製された化合物半導体基板の、半導体素子形成領域４０におけるクラック及び結晶欠陥等の発生状況を、光学顕微鏡と透過電子顕微鏡を用いて評価した。また、反りをレーザー変位計にて評価した。
その結果、いずれのサンプルにおいても、クラック等は確認されず、結晶欠陥も１０９／ｃｍ2未満であり、反り量も４０μｍ以下であった。
（比較例１）
第２単層３０ｂの厚さを１ｎｍに制御し、その他は、実施例１と同様な方法で複数のサンプルを作製した。
以上の方法で作製された化合物半導体基板について、実施例１と同様な方法でクラックの発生状況を確認したところ、いずれのサンプルにおいても、ＡｌＧａＮ層４０ｂの表面に目視確認可能なクラックが確認された。
（比較例２）
第２単層３０ｂの厚さを３０ｎｍに制御し、その他は、実施例１と同様な方法で複数のサンプルを作製した。
以上の方法で作製された化合物半導体基板について、実施例１と同様な方法でクラックの発生状況を確認したところ、いずれのサンプルにおいても、ＡｌＧａＮ層４０ｂの表面に小さいクラックが確認された。また、反りも実施例１と同様な方法で測定したところ、４０μｍ程度であり反り自体は実施例１と大きく変化しないことが確認された。
（比較例３）
第１単層３０ａの厚さを２００ｎｍに制御し、その他は、実施例１と同様な方法で複数のサンプルを作製した。
以上の方法で作製された化合物半導体基板について、実施例１と同様な方法でクラックの発生状況を確認したところ、いずれのサンプルにおいても、ＡｌＧａＮ層４０ｂの表面に小さいクラックが確認された。また、反りも実施例１と同様な方法で測定したところ、７０μｍ程度であり実施例１より悪化している傾向が確認された。
（比較例４）
第１単層３０ａの厚さを４００ｎｍに制御し、その他は、実施例１と同様な方法で複数のサンプルを作製した。
以上の方法で作製された化合物半導体基板について、実施例１と同様な方法でクラックの発生状況を確認したところ、いずれのサンプルにおいても、ＡｌＧａＮ層４０ｂの表面に小さいクラックが確認された。また、反りも実施例１と同様な方法で測定したところ、８０μｍ程度であり、実施例１よりも大きく悪化している傾向が確認された。
（比較例５）
上述した第１単層２０ａ及び第２単層２０ｂを形成しないで、その他は、実施例１と同様な方法で複数のサンプルを作製した。
以上の方法で作製された化合物半導体基板について、実施例１と同様な方法でクラックの発生状況を確認したところ、Ｓｉ基板表面と第一単層３０ａ成膜時に供給したＴＭＧのメルトバックエッチング反応により、クラック以前に鏡面のサンプルを得ることが出来なかった。
（比較例６）
上述した第２単層２０ｂをＧａＮ単結晶とし、その他は、実施例１と同様な方法で複数のサンプルを作製した。
以上の方法で作製された化合物半導体基板について、実施例１と同様な方法でクラックの発生状況を確認したところ、第２バッファ層３０の初期の応力緩和が不十分となり、いずれのサンプルにおいても、ＡｌＧａＮ層４０ｂの表面に大きいクラックが確認された。
なお、本発明は上記の実施形態のそのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記の実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
１・・・化合物半導体基板
１０・・・Ｓｉ単結晶基板
２０・・・第１バッファ層
３０・・・第２バッファ層
４０・・・半導体素子形成領域

Claims (3)

  1. 結晶面方位が（１１１）面であるシリコン単結晶基板と、
    前記シリコン単結晶基板上に形成され、ＡｌｘＧａ１−ｘＮ単結晶（０＜ｘ≦１）で構成された第１バッファ層と、
    前記第１バッファ層上に形成され、厚さが２５０ｎｍ以上３５０ｎｍ以下のＡｌｙＧａ１−ｙＮ単結晶（０≦ｙ＜０．１）で構成された第１単層と、厚さが５ｎｍ以上２０ｎｍ以下のＡｌｚＧａ１−ｚＮ単結晶（０．９＜ｚ≦１）で構成された第２単層とが交互に複数積層された第２バッファ層と、
    前記第２バッファ層上に形成され、少なくとも１層以上の窒化物系半導体単結晶層を含む半導体素子形成領域と、を備えることを特徴とする化合物半導体基板。
  2. 前記第１バッファ層は、前記シリコン単結晶基板上に形成され、ＡｌＮ単結晶（ｘ＝１）で構成されたＡｌＮ単層と、前記ＡｌＮ単層上に形成され、ＡｌｘＧａ１−ｘＮ単結晶（０＜ｘ＜１）で構成されたＡｌＧａＮ単層と、で構成されていることを特徴とする請求項１に記載の化合物半導体基板。
  3. 前記第１単層は、ＧａＮ単結晶（ｙ＝０）であり、前記第２単層は、ＡｌＮ単結晶（ｚ＝１）であることを特徴とする請求項１または２に記載の化合物半導体基板。
JP2009076840A 2009-03-26 2009-03-26 化合物半導体基板 Active JP5133927B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009076840A JP5133927B2 (ja) 2009-03-26 2009-03-26 化合物半導体基板
US12/659,927 US8148753B2 (en) 2009-03-26 2010-03-25 Compound semiconductor substrate having multiple buffer layers
DE102010003286A DE102010003286A1 (de) 2009-03-26 2010-03-25 Verbindungshalbleitersubstrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009076840A JP5133927B2 (ja) 2009-03-26 2009-03-26 化合物半導体基板

Publications (2)

Publication Number Publication Date
JP2010232322A true JP2010232322A (ja) 2010-10-14
JP5133927B2 JP5133927B2 (ja) 2013-01-30

Family

ID=42751177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009076840A Active JP5133927B2 (ja) 2009-03-26 2009-03-26 化合物半導体基板

Country Status (3)

Country Link
US (1) US8148753B2 (ja)
JP (1) JP5133927B2 (ja)
DE (1) DE102010003286A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013008938A (ja) * 2011-02-22 2013-01-10 Covalent Materials Corp 窒化物半導体基板及びその製造方法
JP2015512148A (ja) * 2012-02-03 2015-04-23 トランスフォーム インコーポレーテッド 異種基板を有するｉｉｉ族窒化物デバイスに適するバッファ層構造
CN105264643A (zh) * 2012-12-18 2016-01-20 Lg矽得荣株式会社 半导体衬底及其制造方法
WO2016072521A1 (ja) * 2014-11-07 2016-05-12 住友化学株式会社 半導体基板および半導体基板の検査方法
WO2018101280A1 (ja) 2016-11-30 2018-06-07 住友化学株式会社 半導体基板
WO2018101367A1 (ja) 2016-11-30 2018-06-07 住友化学株式会社 半導体基板
US10256368B2 (en) 2012-12-18 2019-04-09 Sk Siltron Co., Ltd. Semiconductor substrate for controlling a strain

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5912383B2 (ja) * 2011-10-03 2016-04-27 クアーズテック株式会社 窒化物半導体基板
US8680507B1 (en) * 2013-01-16 2014-03-25 Translucent, Inc. A1N inter-layers in III-N material grown on DBR/silicon substrate
CN104733511A (zh) * 2013-12-21 2015-06-24 江西省昌大光电科技有限公司 一种在硅衬底上生长的氮化镓外延结构
US9443923B2 (en) * 2014-05-07 2016-09-13 Raytheon Company Substrate for molecular beam epitaxy (MBE) HgCdTe growth
US10516076B2 (en) 2018-02-01 2019-12-24 Silanna UV Technologies Pte Ltd Dislocation filter for semiconductor devices

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2003188414A (ja) * 2001-12-19 2003-07-04 Sanken Electric Co Ltd 半導体発光素子の製造方法
WO2004042832A1 (ja) * 2002-11-06 2004-05-21 Sanken Electric Co., Ltd. 半導体発光素子及びその製造方法
JP2005527988A (ja) * 2002-12-04 2005-09-15 エムコア・コーポレイション 窒化ガリウムベース素子及び製造方法
JP2007067077A (ja) * 2005-08-30 2007-03-15 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体素子およびその製造方法
WO2007097264A1 (ja) * 2006-02-20 2007-08-30 The Furukawa Electric Co., Ltd. 半導体素子
JP2008085123A (ja) * 2006-09-28 2008-04-10 Covalent Materials Corp 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
JP2009065025A (ja) * 2007-09-07 2009-03-26 Covalent Materials Corp 化合物半導体基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462361B1 (en) * 1995-12-27 2002-10-08 Showa Denko K.K. GaInP epitaxial stacking structure and fabrication method thereof, and a FET transistor using this structure
US5874747A (en) * 1996-02-05 1999-02-23 Advanced Technology Materials, Inc. High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same
US6677619B1 (en) * 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US20030012249A1 (en) * 2001-07-13 2003-01-16 Motorola, Inc. Monolithic piezoelectrically-tunable optoelectronic device structures and methods for fabricating same
JP4530171B2 (ja) * 2003-08-08 2010-08-25 サンケン電気株式会社 半導体装置
JP3960957B2 (ja) * 2003-09-05 2007-08-15 古河電気工業株式会社 半導体電子デバイス
JP4389723B2 (ja) * 2004-02-17 2009-12-24 住友電気工業株式会社 半導体素子を形成する方法
US7042018B2 (en) * 2004-09-22 2006-05-09 Formosa Epitaxy Incorporation Structure of GaN light-emitting diode
JP4826703B2 (ja) * 2004-09-29 2011-11-30 サンケン電気株式会社 半導体素子の形成に使用するための板状基体
JP4653671B2 (ja) * 2005-03-14 2011-03-16 株式会社東芝 発光装置
JP4997621B2 (ja) * 2005-09-05 2012-08-08 パナソニック株式会社 半導体発光素子およびそれを用いた照明装置
JP5309451B2 (ja) 2007-02-19 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
JP5309452B2 (ja) * 2007-02-28 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
WO2008153130A1 (ja) * 2007-06-15 2008-12-18 Rohm Co., Ltd. 窒化物半導体発光素子及び窒化物半導体の製造方法
JP2009076840A (ja) 2007-08-30 2009-04-09 Kyocera Corp 光電変換装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2003188414A (ja) * 2001-12-19 2003-07-04 Sanken Electric Co Ltd 半導体発光素子の製造方法
WO2004042832A1 (ja) * 2002-11-06 2004-05-21 Sanken Electric Co., Ltd. 半導体発光素子及びその製造方法
JP2005527988A (ja) * 2002-12-04 2005-09-15 エムコア・コーポレイション 窒化ガリウムベース素子及び製造方法
JP2007067077A (ja) * 2005-08-30 2007-03-15 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体素子およびその製造方法
WO2007097264A1 (ja) * 2006-02-20 2007-08-30 The Furukawa Electric Co., Ltd. 半導体素子
JP2008085123A (ja) * 2006-09-28 2008-04-10 Covalent Materials Corp 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
JP2009065025A (ja) * 2007-09-07 2009-03-26 Covalent Materials Corp 化合物半導体基板

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013008938A (ja) * 2011-02-22 2013-01-10 Covalent Materials Corp 窒化物半導体基板及びその製造方法
JP2015512148A (ja) * 2012-02-03 2015-04-23 トランスフォーム インコーポレーテッド 異種基板を有するｉｉｉ族窒化物デバイスに適するバッファ層構造
CN105264643A (zh) * 2012-12-18 2016-01-20 Lg矽得荣株式会社 半导体衬底及其制造方法
JP2016513356A (ja) * 2012-12-18 2016-05-12 エルジー シルトロン インコーポレイテッド 半導体基板及びその製造方法
US10256368B2 (en) 2012-12-18 2019-04-09 Sk Siltron Co., Ltd. Semiconductor substrate for controlling a strain
WO2016072521A1 (ja) * 2014-11-07 2016-05-12 住友化学株式会社 半導体基板および半導体基板の検査方法
KR20170077227A (ko) 2014-11-07 2017-07-05 스미또모 가가꾸 가부시키가이샤 반도체 기판 및 반도체 기판의 검사 방법
JPWO2016072521A1 (ja) * 2014-11-07 2017-09-21 住友化学株式会社 半導体基板および半導体基板の検査方法
US10763332B2 (en) 2014-11-07 2020-09-01 Sumitomo Chemical Company, Limited Semiconductor wafer and method of inspecting semiconductor wafer
WO2018101280A1 (ja) 2016-11-30 2018-06-07 住友化学株式会社 半導体基板
WO2018101367A1 (ja) 2016-11-30 2018-06-07 住友化学株式会社 半導体基板
US11011630B2 (en) 2016-11-30 2021-05-18 Sumitomo Chemical Company, Limited Semiconductor wafer

Also Published As

Publication number Publication date
DE102010003286A1 (de) 2010-10-21
US8148753B2 (en) 2012-04-03
JP5133927B2 (ja) 2013-01-30
US20100244100A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
JP5133927B2 (ja) 化合物半導体基板
JP5631034B2 (ja) 窒化物半導体エピタキシャル基板
JP5331868B2 (ja) 窒化物層上の光電子又は電子デバイス及びその製造方法
JP4335187B2 (ja) 窒化物系半導体装置の製造方法
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP4740903B2 (ja) シリコン基板上の窒化物単結晶成長方法、これを用いた窒化物半導体発光素子及びその製造方法
WO2011102044A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP6484328B2 (ja) バッファ層スタック上にｉｉｉ−ｖ族の活性半導体層を備える半導体構造および半導体構造を製造するための方法
JP2009158804A (ja) 半導体材料、半導体材料の製造方法及び半導体素子
JP2012191202A (ja) 歪吸収中間層遷移モジュールを有するｉｉｉ族窒化物半導体構造
US20120126239A1 (en) Layer structures for controlling stress of heteroepitaxially grown iii-nitride layers
JPWO2011136051A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP6242941B2 (ja) Ｉｉｉ族窒化物半導体及びその製造方法
CN105280770B (zh) 氮化物半导体结构
JP2008115023A (ja) ＡｌＮ系ＩＩＩ族窒化物単結晶厚膜の作製方法
JPH11145514A (ja) 窒化ガリウム系半導体素子およびその製造方法
JPWO2011122322A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP2013123052A (ja) シリコン基板上にＧａＮ層を形成する方法およびＧａＮ基板
JP2015018960A (ja) 半導体装置の製造方法
JP4749583B2 (ja) 半導体基板の製造方法
JP2002299253A5 (ja)
JP5139567B1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板
JP2005032823A (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP4535935B2 (ja) 窒化物半導体薄膜およびその製造方法
JP2008085123A (ja) 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5133927

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350