JP2002299253A5

JP2002299253A5 -

Info

Publication number: JP2002299253A5
Application number: JP2001099123A
Authority: JP
Filing date: 2001-03-30
Publication date: 2010-04-15
Anticipated expiration: 2021-03-30

Description

【書類名】明細書
【発明の名称】半導体基板の製造方法及び半導体素子
【特許請求の範囲】
【請求項１】
シリコン（Ｓｉ）より形成された下地基板上に III族窒化物系化合物半導体から成る半導体結晶Ａを成長させることにより、半導体基板を得る方法であって、
前記下地基板の上に前記半導体結晶Ａと同種の半導体より成る犠牲層を結晶成長させる犠牲層成長工程と、
前記犠牲層の上に前記半導体結晶Ａよりも融点又は耐熱性が高い晶質材料Ｂより成り、前記シリコン（Ｓｉ）の拡散を阻止する反応防止層を積層する反応防止層形成工程と、
更に、前記反応防止層の上に前記半導体結晶Ａより成る前記半導体基板を結晶成長させる結晶成長工程と
を有し、
前記反応防止層を形成する前記晶質材料Ｂは、アルミニウム組成比が少なくとも0.３０以上のＡｌＧａＮ、ＡｌＩｎＮ、或いはＡｌＧａＩｎＮより成る
ことを特徴とする半導体基板の製造方法。
【請求項２】
前記半導体結晶Ａは、組成式が「Ａｌ_xＧａ_yＩｎ_(1-x-y)Ｎ（０≦ｘ＜0.９，0.１＜ｙ≦１，ｘ＋ｙ≦１）」を満たす III族窒化物系化合物半導体から成る
ことを特徴とする請求項１に記載の半導体基板の製造方法。
【請求項３】
前記反応防止層の膜厚を0.１μｍ以上、２μｍ以下に形成することを特徴とする請求項１又は請求項２に記載の半導体基板の製造方法。
【請求項４】
前記反応防止層を２層以上積層することを特徴とする請求項１乃至請求項３の何れか１項に記載の半導体基板の製造方法。
【請求項５】
前記下地基板の上、又は、前記反応防止層の上に、直接「Ａｌ_xＧａ_1-xＮ（０＜ｘ≦１）」より成るバッファ層Ｃを成膜する工程を有する
ことを特徴とする請求項１乃至請求項４の何れか１項に記載の半導体基板の製造方法。
【請求項６】
前記バッファ層Ｃを２層以上積層することを特徴とする請求項５に記載の半導体基板の製造方法。
【請求項７】
前記バッファ層Ｃの膜厚を0.01μｍ以上、１μｍ以下に形成することを特徴とする請求項５又は請求項６に記載の半導体基板の製造方法。
【請求項８】
前記結晶成長工程において、前記半導体結晶Ａを５０μｍ以上積層することを特徴とする請求項１乃至請求項７の何れか１項に記載の半導体基板の製造方法。
【請求項９】
請求項１乃至請求項８の何れか１項に記載の半導体基板の製造方法を用いて製造された、前記半導体基板を結晶成長基板として有することを特徴とする III族窒化物系化合物半導体素子。
【請求項１０】
請求項１乃至請求項８の何れか１項に記載の半導体基板の製造方法を用いて製造された、前記半導体基板を結晶成長基板とした結晶成長により製造されたことを特徴とする III族窒化物系化合物半導体素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、シリコン（Ｓｉ）より形成された下地基板上に III族窒化物系化合物半導体から成る結晶を成長させることにより、半導体基板を得る方法に関する。また、本発明はこの様な半導体基板を結晶成長基板として製造される、例えば III族窒化物系化合物半導体発光素子等の各種の半導体デバイスに関する。
【０００２】
【従来の技術】
図２に、Ｓｉ基板（下地基板）上に結晶成長した従来の半導体結晶の模式的な断面図を例示する。この結晶成長工程には、ＭＯＣＶＤ法が採用された。本図２に例示する様に、従来の技術によりＳｉ基板（下地基板）上に高温成長した半導体結晶（ＧａＮ結晶等）には、「反応部」や転位、クラック等が生じている。
【０００３】
【発明が解決しようとする課題】
転位やクラックは、異種材料間における熱膨張係数差や格子定数差に基づいて発生した応力が作用した結果生じたものであり、この様な結晶成長基板で各種の半導体デバイスを製造した場合、デバイス特性の劣化を引き起こす。
また、例えばシリコン（Ｓｉ）等から成る下地基板を除去し、成長層のみを残して、独立した基板（結晶）を得ようとする場合、上記の転位やクラック等の作用により、大面積（１cm²以上）のものを得ることは殆ど不可能である。
【０００４】
また、目的の半導体基板（半導体結晶Ａ）の結晶成長温度である１０００℃〜１１５０℃付近では、シリコン（Ｓｉ）と窒化ガリウム（ＧａＮ）とが反応してしまうことがある（図中の「反応部」）。このため、高温の結晶成長過程を経て単結晶のＧａＮ基板を得ることが容易でない等の問題がある。
【０００５】
また、単結晶のＧａＮ基板を得るために、上記の応力が生じにくいシリコンの薄膜を単独で結晶成長基板とした方法も報告されてはいるが、これらの薄膜は破損し易いので、結晶成長開始前に薄膜を直接ハンドリングすることは容易でなく、従ってこれらの従来の方法では、大面積の半導体基板を歩留り良く量産することは困難である。
【０００６】
本発明は、上記の課題を解決するために成されたものであり、その目的は、比較的安価なシリコン（Ｓｉ）を下地基板として用いて、クラックや多結晶塊（高熱に伴う反応部）のない高品質の半導体結晶を効率よく生産することである。また、本発明の更なる目的は、高品質に製造された上記の半導体結晶を結晶成長基板として用いることにより、高品質の半導体デバイスを製造することである。
【０００７】
【課題を解決するための手段、並びに、作用及び発明の効果】
上記の課題を解決するためには、以下の手段が有効である。
即ち、第１の手段は、シリコン（Ｓｉ）より形成された下地基板上に III族窒化物系化合物半導体から成る半導体結晶Ａを成長させる、半導体基板の製造工程において、下地基板の上に上記の半導体結晶Ａと同種の半導体より成る犠牲層を結晶成長させる犠牲層成長工程と、この犠牲層の上に半導体結晶Ａよりも融点又は耐熱性が高い晶質材料Ｂより成りシリコン（Ｓｉ）の拡散を阻止する反応防止層を積層する反応防止層形成工程と、更に、この反応防止層の上に上記の半導体結晶Ａより成る半導体基板を結晶成長させる結晶成長工程とを有し、反応防止層を形成する晶質材料Ｂは、アルミニウム組成比が少なくとも0.３０以上のＡｌＧａＮ、ＡｌＩｎＮ、或いはＡｌＧａＩｎＮより成ることを特徴とする。【０００８】
ただし、上記の半導体結晶Ａから構成される上記の半導体基板は、単層構造であっても複層構造（多層構造）であっても良い。
また、ここで言う「 III族窒化物系化合物半導体」一般には、２元、３元、又は４元の「Ａｌ_xＧａ_yＩｎ_(1-x-y)Ｎ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）」成る一般式で表される任意の混晶比の半導体が含まれ、更に、ｐ型或いはｎ型の不純物が添加された半導体も、本明細書の「 III族窒化物系化合物半導体」の範疇とする。
また、上記の III族元素（Ａｌ，Ｇａ，Ｉｎ）の内の一部をボロン（Ｂ）やタリウム（Ｔｌ）等で置換したり、或いは、窒素（Ｎ）の一部をリン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）等で置換したりした半導体等もまた、本明細書の「 III族窒化物系化合物半導体」の範疇とする。
【０００９】
また、上記のｐ型の不純物としては、例えば、マグネシウム（Ｍｇ）や、或いはカルシウム（Ｃａ）等を添加することができる。
また、上記のｎ型の不純物としては、例えば、シリコン（Ｓｉ）や、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、或いはゲルマニウム（Ｇｅ）等を添加することができる。
また、これらの不純物は、同時に２元素以上を添加しても良いし、同時に両型（ｐ型とｎ型）を添加しても良い。
【００１０】
図１は、本発明の基本概念を例示的に説明する半導体結晶の製造工程における模式的な断面図である。この反応防止層は、この反応防止層よりも後から積層される窒化ガリウム系の半導体（半導体結晶Ａ）とＳｉとの反応を防止するためのものであり、この様に、上記の「犠牲層」の上に窒化ガリウム系の半導体よりも融点又は耐熱性が高い例えばＳｉＣやＡｌＮ等より成る反応防止層（晶質材料Ｂ）を成膜することにより、窒化ガリウム系の半導体（半導体結晶Ａ）を長時間高温で結晶成長させる場合においても、反応防止層上に積層される半導体基板（半導体結晶Ａ）中に前記の高熱に伴う「反応部」が形成されることが無くなる。
即ち、上記の反応防止層が有する「シリコン（Ｓｉ）の拡散を阻止する作用」により、高温下で長時間半導体結晶Ａを成長させても、前記の「反応部」の発生は上記の「犠牲層」の内部に留まり、反応防止層よりも上部に「反応部」が発現することがない。
【００１１】
また、上記の「反応部」を上記の「犠牲層」の内部に積極的に生成させることにより、シリコン（Ｓｉ基板）と反応防止層との間に多結晶のＧａＮ（多結晶塊から成る高熱反応部）を有する半導体層が形成されるので、反応部生成後は、反応防止層に作用する応力が緩和され、これらの応力は反応防止層にクラックを形成する様には働き難くなり、よって、反応防止層には縦方向に貫通したクラックが発生し難くなる。このため、縦方向に貫通したクラックの無い反応防止層で、下地基板（Ｓｉ基板）と窒化ガリウム系の半導体（半導体結晶Ａ）とをより確実に遮断することができるので、上記の様な「反応部」の半導体基板（半導体結晶Ａ）内での発生をより確実に防止することができる。
【００１２】
また、上記の多結晶塊により「下地基板と半導体基板の間に生じる応力」が緩和されるため、半導体基板（所望の半導体結晶Ａ）が結晶成長する際に、成長中の半導体基板に働く不要な応力が抑制されて転位やクラックの発生密度が低減される。
即ち、以上の応力緩和作用により、窒化ガリウム系の半導体（半導体結晶Ａ）には転位が発生し難くなり、また、クラックの発生密度も格段に削減できる。
【００１３】
また、更に、上記の「反応部」は、ＧａＮの多結晶塊より形成されているので、この部分は構造的に強度が弱く、外力や内部応力に対して耐久性が小さく、もろい。したがって、上記の反応部を有する「犠牲層」にて、目的の半導体基板を下地基板（Ｓｉ基板）から容易に分離することができる。
【００１４】
以上の作用と相乗効果により、上記の「反応部」やクラックの無い、転位密度の十分抑制された高品質の半導体基板（半導体結晶Ａ）を得ることが可能又は容易となる。
【００１５】
また、第２の手段は、上記の第１の手段において、上記の半導体結晶Ａを組成式が「Ａｌ_xＧａ_yＩｎ_(1-x-y)Ｎ（０≦ｘ＜0.９，0.１＜ｙ≦１，ｘ＋ｙ≦１）」を満たす III族窒化物系化合物半導体から形成することである。
【００１６】
また、反応防止層を形成する晶質材料Ｂを炭化シリコン（ＳｉＣ）、窒化アルミニウム（ＡｌＮ）、又はスピネル（ＭｇＡｌ₂Ｏ₄）を用いることもできる。
【００１７】
また、更には、晶質材料Ｂとしては、結合力の比較的強固な耐熱性（融点）の高い安定した材料を選択することが望ましい。
【００１８】
また、第３の手段は、上記の第１又は第２の手段において、反応防止層の膜厚を0.１μｍ以上、２μｍ以下に形成することである。より望ましくは、0.５μｍ以上1.５μｍ以下が良い。
【００１９】
この厚さが薄過ぎると、膜厚にはムラが伴うため、或いは、反応防止層を形成する上記の晶質材料Ｂも十分には安定な物質ではないため、ガリウム（Ｇａ）若しくは窒化ガリウム（ＧａＮ）とシリコン（Ｓｉ）とを完全には遮断することができなくなる。従って、これらの反応に基づく「反応部（多結晶のＧａＮ）」の形成を防止する効果が十分には得られなくなる。
【００２０】
また、反応防止層の膜厚が厚過ぎると、反応防止層にクラックが入り易くなり、上層の半導体結晶Ａ（半導体基板中のガリウム（Ｇａ）若しくは窒化ガリウム（ＧａＮ））とシリコン（Ｓｉ）とを完全には遮断することができなくなる。従って、これらの反応に基づく「反応部」の形成を防止する効果が十分には得られなくなり、その結果、半導体基板（上層の半導体結晶Ａ）中に反応部が形成されてしまう。
また、反応防止層の膜厚が厚過ぎると、その分だけ反応防止層の積層時間や積層材料が余計に必要となるので、生産コスト等の面でも望ましくない。
【００２１】
また、第４の手段は、上記の第１乃至第３の何れか１つの手段において、反応防止層を２層以上積層することである。この様に、反応防止層を複数積層することにより、より確実にシリコンの拡散を阻止することができるので、より確実に反応部の発生を防止することができる。
【００２２】
また、第５の手段は、上記の第１乃至第４の何れか１つの手段において、下地基板の上又は反応防止層の上に、直接「Ａｌ_xＧａ_1-xＮ（０＜ｘ≦１）」より成るバッファ層Ｃを成膜することである。
【００２３】
ただし、上記のバッファ層Ｃとは、凡そ１１００℃付近で成長するＡｌＮやＡｌＧａＮ等の半導体層のことであり、このバッファ層Ｃとは別に、更に、上記のバッファ層Ｃと略同組成（例：ＡｌＮや、ＡｌＧａＮ）の中間層（以下、単に「バッファ層」と言う場合がある。）を目的の半導体基板（半導体結晶Ａ）中に、周期的に、又は他の層と交互に、或いは、多層構造が構成される様に積層しても良い。
【００２４】
これらのバッファ層（或いは、中間層）の積層により、格子定数差に起因する半導体基板（成長層）に働く応力を緩和できる等の従来と同様の作用原理により、結晶性を向上させることが可能となる。
また、この様な作用・効果は、反応防止層を構成する晶質材料Ｂが炭化シリコン（ＳｉＣ）等の場合に、特に顕著である。即ち、この場合には、反応防止層の上にバッファ層Ｃを成膜することがより望ましい。
【００２５】
また、第６の手段は、上記の第５の手段において、バッファ層Ｃを２層以上積層することである。例えば、バッファ層Ｃを上記の下地基板（Ｓｉ基板）の上側表面と、上記の反応防止層の上側表面のそれぞれ両方に１層ずつ、合計２層設ける構成等が考えられる。この様なバッファ層の多層構成により、上記の第７の手段の作用・効果をより確実に得ることができる。
【００２６】
また、第７の手段は、上記の第５又は第６の手段において、バッファ層Ｃの膜厚を0.01μｍ以上、１μｍ以下に形成することである。より望ましくは、0.02μｍ以上、0.５μｍ以下が良い。
【００２７】
この膜厚が厚過ぎると、バッファ層Ｃにクラックが発生し易くなり、また、製造時間、材料などの面でもコストアップにつながり望ましくない。また、この膜厚を薄くし過ぎると、略均一にバッファ層を成膜することが困難となる。このため、バッファ層の成膜ムラ（十分に成膜されない部位）が生じる等して、結晶性にもムラが生じ易くなるので望ましくない。
【００２８】
また、第８の手段は、上記の第１乃至第７の何れか１つの手段の結晶成長工程において、半導体結晶Ａを５０μｍ以上積層することである。
この厚さが厚い程、半導体基板（半導体結晶Ａ）に対する引っ張り応力が緩和されて、半導体基板の転位やクラックの発生密度を減少でき、更に、半導体基板を強固にできるため、半導体基板としてハンドリングする際の取り扱いも容易となる。
【００２９】
また、第９の手段は、 III族窒化物系化合物半導体素子において、上記の第１乃至第８の何れか１つの手段で製造された半導体基板を結晶成長基板として備えることである。
この手段によれば、結晶性が良質で、内部応力の少ない半導体より、例えばＬＥＤ等の発光素子やＦＥＴ等のトランジスタ回路などの III族窒化物系化合物半導体素子を製造することが可能又は容易となる。
【００３０】
また、第１０の手段は、上記の第１乃至第８の何れか１つの手段で製造された半導体基板を結晶成長基板とした結晶成長により、 III族窒化物系化合物半導体素子を製造することである。
この手段によれば、結晶性が良質で、内部応力の少ない半導体より、 III族窒化物系化合物半導体素子を製造することが可能又は容易となる。
以上の本発明の手段により、前記の課題を効果的、或いは合理的に解決することができる。
【００３１】
【発明の実施の形態】
本発明を実施するに当り、次の中から個々の製造条件をそれぞれ任意に選択しても良い。また、これらの各製造条件は、任意に組み合わせても良い。
まず、最初に、III族窒化物系化合物半導体層を形成する方法としては、有機金属気相成長法（MOCVD又はMOVPE）が好ましい。しかしながら、分子線気相成長法（MBE）、ハライド気相成長法（Halide VPE）、液相成長法（LPE）等を用いても良く、また、各層を各々異なる成長方法で形成しても良い。
【００３２】
また、バッファ層については、格子不整合を是正する等の理由から、下地基板の表面、反応防止層の表面、或いは、半導体基板（半導体結晶Ａ）中等に形成することが好ましい。
【００３３】
特に、半導体基板（半導体結晶Ａ）中にバッファ層（前記の中間層）を積層する場合、これらのバッファ層としては、低温で形成させたIII族窒化物系化合物半導体Al_xGa_yIn_1-x-yN（0≦x≦1, 0≦y≦1, 0≦x+y≦1）、より好ましくはAl_xGa_1-xN（0≦x≦1）を用いることができる。このバッファ層は単層でも良く、組成等の異なる多重層としても良い。バッファ層の形成方法は、380〜420℃の低温で形成するものでも良く、逆に1000〜1180℃の範囲で、ＭＯＣＶＤ法で形成しても良い。また、ＤＣマグネトロンスパッタ装置を用いて、高純度金属アルミニウムと窒素ガスを原材料として、リアクティブスパッタ法によりAlNから成るバッファ層を形成することもできる。
【００３４】
同様に一般式Al_xGa_yIn_1-x-yN（0≦x≦1, 0≦y≦1, 0≦x+y≦1、組成比は任意）のバッファ層を形成することができる。更には蒸着法、イオンプレーティング法、レーザアブレーション法、ＥＣＲ法を用いることができる。物理蒸着法によるバッファ層は、200〜600℃で行うのが望ましい。さらに望ましくは300〜600℃であり、さらに望ましくは350〜450℃である。これらのスパッタリング法等の物理蒸着法を用いた場合には、バッファ層の厚さは、100〜3000Åが望ましい。さらに望ましくは、100〜400Åが望ましく、最も望ましくは、100〜300Åである。
【００３５】
多重層としては、例えばAl_xGa_1-xN（0≦x≦1）から成る層とGaN層とを交互に形成する、組成の同じ層を形成温度を例えば600℃以下と1000℃以上として交互に形成するなどの方法がある。勿論、これらを組み合わせても良く、多重層は３種以上のIII族窒化物系化合物半導体Al_xGa_yIn_1-x-yN（0≦x≦1, 0≦y≦1, 0≦x+y≦1）を積層しても良い。一般的には緩衝層は非晶質であり、中間層は単結晶である。緩衝層と中間層を１周期として複数周期形成しても良く、繰り返しは任意周期で良い。繰り返しは多いほど結晶性が良くなる。
【００３６】
バッファ層及び上層のIII族窒化物系化合物半導体は、III族元素の組成の一部は、ボロン(B)、タリウム(Tl)で置き換えても、また、窒素(N)の組成一部をリン(P)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)で置き換えても本発明を実質的に適用できる。また、これら元素を組成に表示できない程度のドープをしたものでも良い。例えば組成にインジウム(In)、ヒ素(As)を有しないIII族窒化物系化合物半導体であるAl_xGa_1-xN（0≦x≦1）に、アルミニウム(Al)、ガリウム(Ga)よりも原子半径の大きなインジウム(In)、又は窒素(N)よりも原子半径の大きなヒ素(As)をドープすることで、窒素原子の抜けによる結晶の拡張歪みを圧縮歪みで補償し結晶性を良くしても良い。
【００３７】
この場合はアクセプタ不純物がIII族原子の位置に容易に入るため、ｐ型結晶をアズグローンで得ることもできる。このようにして結晶性を良くすることで本願発明と合わせて更に貫通転位を１００乃至１０００分の１程度にまで下げることもできる。バッファ層とIII族窒化物系化合物半導体層とが２周期以上で形成されている基底層の場合、各III族窒化物系化合物半導体層に主たる構成元素よりも原子半径の大きな元素をドープすると更に良い。なお、発光素子として構成する場合は、本来III族窒化物系化合物半導体の２元系、若しくは３元系を用いることが望ましい。
【００３８】
ｎ型のIII族窒化物系化合物半導体層を形成する場合には、ｎ型不純物として、Si、Ge、Se、Te、C等IV族元素又はVI族元素を添加することができる。また、ｐ型不純物としては、Zn、Mg、Be、Ca、Sr、Ba等II族元素又はIV族元素を添加することができる。これらを複数或いはｎ型不純物とｐ型不純物を同一層にドープしても良い。
【００３９】
横方向エピタキシャル成長を用いてIII族窒化物系化合物半導体層の転位を減じることも任意である。この際、マスクを用いるもの、エッチングにより段差を埋めるもの任意の方法を取ることができる。
【００４０】
エッチングマスクは、多結晶シリコン、多結晶窒化物半導体等の多結晶半導体、酸化珪素(SiO_x)、窒化珪素(SiN_x)、酸化チタン(TiO_X)、酸化ジルコニウム(ZrO_X)等の酸化物、窒化物、チタン(Ti)、タングステン(W)のような高融点金属、これらの多層膜をもちいることができる。これらの成膜方法は蒸着、スパッタ、ＣＶＤ等の気相成長法の他、任意である。
【００４１】
エッチングをする際には、反応性イオンビームエッチング（ＲＩＢＥ）が望ましいが、任意のエッチング方法を用いることができる。基板面に垂直な側面を有する段差を形成するのでないものとして、異方性エッチングにより例えば段差の底部に底面の無い、断面がＶ字状のものを形成しても良い。
【００４２】
III族窒化物系化合物半導体にＦＥＴ、発光素子等の半導体素子を形成することができる。発光素子の場合は、発光層は多重量子井戸構造（ＭＱＷ）、単一量子井戸構造（ＳＱＷ）の他、ホモ構造、ヘテロ構造、ダブルヘテロ構造のものが考えられるが、ｐｉｎ接合或いはｐｎ接合等により形成しても良い。
【００４３】
以下、本発明を具体的な実施例に基づいて説明する。ただし、本発明は以下に示す実施例に限定されるものではない。
（第１実施例）
以下、本発明の実施例における半導体結晶（結晶成長基板）の製造手順の概要を例示する。
【００４４】
〔１〕バッファ層成膜工程
まず、Ｓｉ（１１１）基板面上に、有機金属化合物気相成長法（ＭＯＶＰＥ）により、約１１００℃で「Ａｌ_xＧａ_1-xＮ（ｘ≒0.２０）」より成るバッファ層Ｃを約0.２μｍ〜0.３μｍ程度成膜する。
【００４５】
〔２〕犠牲層成長工程
次に、前記の犠牲層として、ＧａＮを気相成長法（ＭＯＶＰＥ）により、約１１００℃で約１μｍ程度成膜する。
【００４６】
〔３〕反応防止層形成工程
本反応防止層形成工程は、上記の犠牲層の上に反応防止層を積層する製造工程である。
本反応防止層形成工程では、上記の犠牲層の上に気相成長法（ＭＯＶＰＥ）により、約１１００℃で窒化アルミニウム（ＡｌＮ）より成る反応防止層Ｂを約１μｍ成膜する。
【００４７】
〔４〕結晶成長工程
その後、本結晶成長工程では、上記の反応防止層Ｂの上に、半導体結晶Ａ（ＧａＮ）が２００μｍ程度の厚膜に成長するまでの成長工程をハライド気相成長法（ＨＶＰＥ法）に従って実施する。
【００４８】
即ち、上記の反応防止層Ｂの上に、ハライド気相成長法（ＨＶＰＥ法）に従って、ＧａＮ層（半導体結晶Ａ）を約２００μｍ程度結晶成長させた。このＨＶＰＥ法におけるＧａＮ層の結晶成長速度は、およそ４５μｍ／Ｈｒ程度である。
【００４９】
〔５〕分離工程
（ａ）上記の結晶成長工程の後、アンモニア（NH₃)ガスを結晶成長装置の反応室に流したまま、下地基板（Ｓｉ基板）を有するウエハを略常温まで冷却する。この時の冷却速度は、概ね「−５０℃／ｍｉｎ〜−５℃／ｍｉｎ」程度とすれば良い。
【００５０】
（ｂ）その後、これらを結晶成長装置の反応室から取り出すと、下地基板（Ｓｉ基板）から剥離したＧａＮ結晶（半導体結晶Ａ）が得られた。ただし、この結晶は、ＧａＮ層（半導体基板）の裏面に、反応部を有する犠牲層や反応防止層等の残骸が残留したままのものである。
【００５１】
〔６〕残骸除去工程
上記の分離工程の後、ラッピング処理により、ＧａＮ結晶の裏面に残った反応部を有する犠牲層や反応防止層等の残骸を除去する。
【００５２】
ただし、本残骸除去工程は、フッ酸に硝酸を加えた混合液等を用いたエッチング処理により実施しても良い。また、反応防止層Ｂに十分な導電性がある場合等には、反応防止層Ｂは除去しなくとも良い。また、或いは、本工程は、特段実施しなくとも良い。例えば、半導体発光素子の電極接続構成等に応じて、本残骸除去工程の実施の要否を選択することもできる。
【００５３】
以上の製造方法により、膜厚約２００μｍの結晶性の非常に優れた良質のＧａＮ結晶（ＧａＮ層）、即ち、下地基板から独立した所望の半導体基板（半導体結晶Ａ）を得ることができる。
即ち、以上の半導体結晶の製造方法により、ＧａＮ多結晶（反応部）やクラックのない、従来よりも結晶性に優れた窒化ガリウム（ＧａＮ）の単結晶を得ることができる。
【００５４】
従って、この様な良質の単結晶を、例えば結晶成長基板等の半導体発光素子の一部として用いれば、発光効率が高いか、或いは駆動電圧が従来よりも抑制された、高品質の半導体発光素子や半導体受光素子等の半導体製品を製造することが可能又は容易となる。
また、この様な良質の単結晶を用いれば、光素子のみならず、耐圧性の高い半導体パワー素子や高い周波数まで動作する半導体高周波素子等の所謂半導体電子素子の製造も、可能又は容易にすることができる。
【００５５】
尚、反応防止層形成工程と結晶成長工程との間に、格子定数不整合を是正する目的で、更に、１０００℃〜１１８０℃程度の高温で結晶成長を実施するバッファ層形成工程を設けても良い。
【００５６】
尚、上記の実施例において、反応防止層を形成する晶質材料Ｂとしては、Ａｌ_xＧａ_1-xＮ（０＜ｘ＜１）等を用いても良い。これらの晶質材料Ｂでも、上記の実施例と略同様の作用・効果が得られる。
更に、より一般には、反応防止層を形成する晶質材料Ｂとして、炭化シリコン（ＳｉＣ）、窒化アルミニウム（ＡｌＮ）、スピネル（ＭｇＡｌ₂Ｏ₄）、或いは、アルミニウム組成比が少なくとも0.３０以上のＡｌＧａＮ、ＡｌＩｎＮ又はＡｌＧａＩｎＮを用いることができる。
【００５７】
また、目的の半導体基板を形成する半導体結晶Ａは、窒化ガリウム（ＧａＮ）に限定されるものではなく、前記の一般の「 III族窒化物系化合物半導体」を任意に選択することができる。
また、目的の半導体基板（半導体結晶Ａ）は、多層構造を有するものとしても良い。
例えば、目的の半導体基板を構成する半導体結晶Ａの成長温度を途中の成長過程で上げ、より高温成長の半導体層を上位（上層）に形成することにより、多層構造を形成したり、バッファ層等の中間層を多層構造の途中に設けたりしても、本発明の作用・効果を十分に得ることができる。
【００５８】
更に、「犠牲層」の材質は、必ずしもこれらの目的の半導体基板（半導体結晶Ａ）と同じである必要は無く、「犠牲層」の材質もまた、前記の一般の「 III族窒化物系化合物半導体」の内から任意に選択することができる。
即ち、本発明は、犠牲層や目的の半導体結晶の種類（材質）に特段の制限が無く、前述の下地基板（Ｓｉ基板）に関する、公知或いは任意の種類のヘテロエピタキシャル成長に適用することができる。
【００５９】
また、上記の実施例においては、有機金属化合物気相成長法（ＭＯＶＰＥ法）を用いたが、本発明の結晶成長は、ハライド気相成長法（ＨＶＰＥ法）等によっても実施可能である。
【００６０】
更に、上記の実施例では、下地基板を分離し、残骸除去を行った上で半導体結晶Ａを半導体素子の結晶成長基板として用いる方法を例示したが、これらの分離や残骸除去を行う工程は、半導体素子自身の半導体層を積層した後に実施しても良いし、或いは、特に分離工程等を実施しないまま、半導体素子として利用しても良い。
【図面の簡単な説明】
【図１】
本発明の基本概念を例示的に説明する半導体結晶の製造工程における模式的な断面図。
【図２】
Ｓｉ基板（下地基板）上に結晶成長した従来の半導体結晶を例示する模式的な断面図。
【符号の説明】
Ａ … 半導体結晶（目的の半導体基板）
Ｂ … 反応防止層（晶質材料）
Ｃ … バッファ層
Ｄ … シリコン基板（下地基板）