KR102227213B1

KR102227213B1 - 고순도 AlxGa1-xN (0.5≤x≤1) 압전 박막 및 이 박막을 이용하는 소자를 제조하는 방법

Info

Publication number: KR102227213B1
Application number: KR1020190046009A
Authority: KR
Inventors: 안상정
Original assignee: 안상정
Priority date: 2019-04-19
Filing date: 2019-04-19
Publication date: 2021-03-12
Also published as: KR20200122802A

Abstract

본 개시는 실리콘 성막 기판에 화학적 기상 증착법(CVD; Chemical Vapor Deposition)으로 3족 질화물로 된 스트레스 제어층을 형성하는 단계; 그리고, 스트레스 제어층 위에 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 0.3Tm(Tm; 압전 박막 물질의 녹는점) 이상의 온도에서 물리적 기상 증착법으로 형성하는 단계;를 포함하는 것을 특징으로 하는 Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법 및 이 압전 박막을 포함하는 Al_xGa_1-xN (0.5≤x≤1) 압전 박막 소자를 제조하는 방법에 관한 것이다.

Description

고순도 AlxGa1-xN (0.5≤x≤1) 압전 박막 및 이 박막을 이용하는 소자를 제조하는 방법{Method of manufacturing AlxGa1-xN (0.5≤x≤1) piezoelectric thin films with high purity and their apparatus using the thin film}

본 개시(Disclosure)는 전체적으로 고순도 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막 및 이 박막을 이용하는 소자를 제조하는 방법 및 이 박막을 이용하는 장치에 관한 것으로, 특히 우수한 결정성(crystallinity)과 극성(polarity)을 가지는 고순도(high purity) Al_xGa₁ _- _xN (0.5≤x<1) 압전 박막, 더욱 바람직하게는 고순도 AlN 압전 박막 및 이 박막을 이용하는 소자를 제조하는 방법 및 이 박막을 이용하는 장치에 관한 것이다. 고순도 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막은 고품질의 고주파 필터(high-frequency filters), 에너지 회수장치(energy harvesters), 초음파 트랜스듀서(ultrasonic transducers), 바이오 및 사물인터넷 용도의 센서(sensors for bio & IoT) 등을 포함한 다양한 공진기(resonaters) 응용 제품 등에 이용된다. 최근에, 이들 박막은 스마트 폰과 같은 포터블 전자 장치(portable electronic devices)에 사용되는 필터에서 음향 공진기(acoustic resonators; 예: SAW 공진기(surface acoustic wave resonator), BAW 공진기(bulk acoustic wave resonator))로서 역할과 바이오 및 사물인터넷 용도의 고감도 센서에서 주목받고 있다. 이상에 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막의 용도를 예시하였지만, 이 박막의 용도가 여기에 제한되는 것은 아니다.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).

문헌 Nano Energy 51 (2018) 146-161, “AlN piezoelectric thin films for energy harvesting and acoustic devices”에 따르면, AlN 압전 박막은 높은 종적 음향파 속도(high longitudinal acoustic wave velocity; 대략 11,000m/s), 높은 열적 안정성(high thermal satbility, 녹는점; 2100℃, 압전 특성 유지 온도; 1150℃), 큰 에너지 밴드갭(wide energy bandgap, 6.2eV), 그리고 우수한 압전능과 유전율(excellent piezoelectric and dielectric properties) 등의 유일무이한 물성을 갖고 있어, 고품질의 고주파 필터(high-frequency filters), 에너지 회수장치(energy harvesters), 초음파 트랜스듀서(ultrasonic transducers), 바이오 및 사물인터넷 용도의 센서(sensors for bio & IoT) 등을 포함한 다양한 공진기(resonaters) 응용 제품으로 현재 폭발적으로 사용되고 있는 동시에, 향후 고품질의 기능성과 다양성(functionality and versatility) 강화를 통한 초소형화 고효율성 제품이 절대 필요한 분야에서는 가장 각광받고 있는 물질이다. 일반적으로 AlN 압전 박막 물질을 성막(thin film synthesis)하는 방법으로는 400℃ 전후의 온도에서 다결정 증착(poly-crystal deposition)하는 PVD(physical vapor deposition; 대표적으로 sputtering)와 1000℃ 전후의 온도에서 단결정 성장(epitaxial single crystal growth)하는 CVD(chemical vapor deposition; 대표적으로 MOCVD, HVPE)으로 알려져 있다. 현재는 AlN 압전 박막의 성막(증착,성장) 공정과 이러한 성막 공정을 감안한 소자 설계로 인해서 고저항성 Si 성막 기판 위에 순차적으로 절연층(대표적으로 SiO₂) 및/또는 전극 기능을 포함한 금속층의 단층 또는 다층 박막(대표적으로 Mo, Ti, Pt, W, Al)을 형성시킨 다음, 400℃ 전후의 온도에서 다결정 AlN 증착 성막을 통한 소자 설계 제작, 또는 필요시에 후속 열처리 공정을 추가하여 설계된 소자를 제작하고 있는 실정이다. 하지만 도 15에서 상세히 후술하겠지만 물리적인 공정 한계로 인해 400℃ 전후의 온도에서 절연층 및/또는 금속 박막 위에 최적화시킨 공정으로 증착된 AlN 압전 박막은 집합조직화된 다결정(textured poly-crystal) 미세조직(microstucture)으로 1000℃ 전후의 고온에서 증착 성막된 고순도 단결정(epitaxial single crystal) 미세조직의 AlN 압전 박막에 비해서 압전능 관련 물성을 포함한 물리적 특성이 우수하지 않고, 이로 인해서 설계 제작된 각종 AlN 압전 박막 소자들은 성능과 응용 확장 관점에서 한계를 갖고 있다. 다시 말해서, 종래 기술에서 AlN 압전 박막과 이를 이용한 장치에 있어서의 결정 품질(결정성과 극성)은 AlN 성막 전에 형성된 절연층 및/또는 금속층의 단층 또는 다층 박막 위에 성막 가능한 것으로 증착 성막 온도 및 표면 물질 상태 등의 물리적 인자들에 제한되기 때문에, AlN 압전 박막을 고순도 단결정의 재료로 구성하는 것은 곤란하였다. 이러한 한계을 극복하고 고순도 단결정의 AlN 압전 박막을 얻고 장치를 제작하기 위한 여러 방법들이 제시되고 있는데, 일 예로 MOCVD 장치로 1000℃ 전후의 고온에서 AlN 물질과 동일/유사한 결정 구조(crystal structure)를 갖는 단결정 성막 기판(epitaxial synthesis substrate, Sapphire, SiC)에 직접 성장(growth) 성막하거나 또는 실리콘(Si) 단결정 성막 기판 위에 스퍼터링(sputtering) 장치로 가능한 최대 고온에서 직접 증착(deposition) 성막시킨 후, 웨이퍼 본딩(wafer-bonding)과 성막 기판 분리(lift off)를 통해서 소자 기판(device substrate)으로의 AlN 압전 박막 전사(transfer) 기술을 통해 소자를 완성시키는 방법들이 제시되고 있다.

도 1은 미국 공개특허공보 US2015-0033520호에 제시된 압전 박막을 이용한 소자들을 나타내는 도면으로서, 도 1(a)에는 FBAR(20; Film Bulk Acoustic Resonator)의 일 예가 제시되어 있으며, 도 1(b)에는 SMR(20'; Solidly Mounted Resonator)가 제시되어 있다. FBAR과 SMR은 BAW 공진기에 속한다. FBAR(20)은 한 쌍의 전극(22,24), 한 쌍의 전극(22,24) 사이에 놓이는 압전 박막(26) 그리고 소자 기판(30)을 포함한다. 한 쌍의 전극(22,24)과 압전 박막(26)은 소자 기판(30)에 형성된 캐비티(28) 위에 놓인다(suspended). SMR(20')은 한 쌍의 전극(22',24'), 한 쌍의 전극(22',24') 사이에 놓이는 압전 박막(26') 그리고 소자 기판(30')을 포함한다. FBAR(20)과 달리 캐비티(28) 반사기(reflectror)를 대신하여 다층 구조의 브래그 리플렉터(27'; Bragg Reflector) 반사기가 구비된다.

도 2 내지 도 4는 미국 공개특허공보 US2015-0033520호에 제시된 AlN 압전 박막 및 이를 이용한 소자를 제조하는 방법을 나타내는 도면으로서, 먼저 사파이어(Al₂O₃) 성막 기판에 단결정 AlN 압전 박막을 성장한다(도 2(a)). 이때 종래 Si 성막 기판 위에 SiO₂ 막과 Mo로 된 전극을 형성한 다음, PVD(Phisical Vapor Deposition)인 스퍼터링을 통해 AlN 압전 박막을 형성하는 것과 달리, HVPE 또는 CVD(Chemical Vapor Depostion)인 MOVCD를 이용하여 양질의 고순도 단결정 AlN 압전 박막을 형성한다. 다음으로, 컨택 전극을 형성한다(도 2(b). SMR을 제조하는 경우에, 먼저 별도로 마련된 반도체 소자 기판에 브래그 리플렉터(SiO₂/W) 반사기를 형성한다(도 3(c)). 다음으로 AlN 압전 박막 구조물(40)과 브래그 리플렉터 반사기 구조물(42)을 웨이퍼 본딩한다(도 3(d). 다음으로 본딩된 구조물(44)로부터 레이저 리프트 오프(Laser Lift Off; LLO)를 통해 사파이어 성막 기판을 분리한다(도 3(e)). 마지막으로 사파이어 성막 기판이 분리된 구조물(46)에 상부 전극을 형성한다(도 3(f)). FBAR을 제조하는 경우에, 먼저 별도로 마련된 반도체 소자 기판에 에어 캐비티를 형성한다(도 4(c)). 다음으로 AlN 압전 박막 구조물(40)과 캐비티 구조물(52)을 결합한다(도 4(d). 다음으로 본딩된 구조물(54)로부터 레이저 리프트 오프(LLO)를 통해 사파이어 성막 기판을 분리한다(도 4(e)). 마지막으로 사파이어 성막 기판이 분리된 구조물(56)에 상부 전극을 형성한다(도 4(f)).

종래에 Si 성막 기판 상부에 실리콘 산화물(SiO₂) 및/ 또는 금속(전극) 물질 위에 스퍼터링(sputtering) 장치를 통해 증착 성막된 다결정(polycrystalline) AlN 압전 박막과 비교할 때 사파이어 성막 기판 위에 MOCVD 성장 성막된 단결정(single crytalline) AlN 압전 박막은 공진기(resonator)의 성능과 품질을 대폭 향상시킨다 하겠다. 그러나 사파이어 성막 기판 위에 6.2eV 에너지 밴드갭(energy bandgap), 즉 파장으로 변환시에 200nm 단파장의 광학 물성을 갖는 AlN 압전 박막을 직접 성장시킨 다음, 이를 현재 상용되는 ArF(193nm) & KrF(248nm) 등의 엑시머 레이저 광 에너지원를 이용하여 분리하는 것은 결코 쉽지 않은 일이다. 이러한 이유는 레이저 광 에너지원을 이용하여 두 물질층을 분리하기 위해서는 경계면(interface)에서 레이저 광 에너지원의 강한 흡수와 열에너지로의 변환을 거친 열화학분해 반응(thermo-chemical decomposition reaction) 과정을 통해 이루어지는데, 이러한 메카니즘(mechanism)을 통해 성막 기판으로부터 기능을 갖는 특정 성막된 박막을 분리하는 공정을 “레이저 리프트 오프(laser lift off; LLO)”라 일컫고 있다. 레이저 리프트 오프(LLO) 메카니즘의 시발점은 레이저 광 에너지원을 흡수하여 열에너지원으로 변환시킬 수 있는 적정한 물질로 구성된 희생층(sacrificial ayer)이 광학적으로 투명한 성막 기판과 특정 성막된 박막 사이에 존재되어야 한다. 이 희생층(sacrificial ayer) 물질의 적정 조건은 광학적으로 투명한 사파이어 성막 기판 후면을 통해 조사 입사된 레이저의 파장(wavalength)보다 충분히 큰 파장의 에너지 밴드갭을 갖는 광학적으로 투명한 반도체인 동시에, 광 에너지원을 최대한 많이 흡수할 수 있는 비정질, 다결정(amorphous or polycrystalline), 또는 다층(multi layer)의 미세구조(microstructure)를 갖는 물질 영역이 절대적으로 필요로 한데, 상기 미국 공개특허공보 US2015-0033520호에 제시된 방법에서는 이러한 점을 간과하고 기술한 것이다.

도 5는 미국 공개특허공보 US2006-0145785호에 제시된 AlN 압전 박막을 제조하는 방법의 일 예를 나타내는 도면으로서, 사파이어 성막 기판(200), 사파이어 성막 기판(200)에 성장된 버퍼층(210; 예: GaN), 버퍼층(210) 위에 형성된 AlN 압전 박막(220) 그리고 AlN 압전 박막(220) 위에 형성된 접합용 금속(230; 예: Au)이 제시되어 있다.

버퍼층(210)을 구성하고 있는 갈륨 나이트라이드(GaN)은 3.4eV(파장 변환 시, 364nm) 에너지 밴드갭을 갖는 물질이고 동시에 저온 성장 성막된 비정질 미세구조(amorphous microstucture)를 갖고 있어, AlN에 비해 상기 GaN 버퍼층(210)은 희생층(sacrificial layer)으로 역할을 충분히 할 수 있어 광학적으로 투명한 사파이어 성막 기판(200)과 AlN 압전 박막(220)의 분리를 용이하게 하는 이점을 가지지만, GaN 버퍼층(210)과 AlN 압전 박막(220) 간에는 상당한 격자상수 및 열팽창계수의 물성 차이가 존재하므로, 공진기 등의 기능성 압전 박막으로 사용할 수 있는 일정한 임계 두께(critical thickness, 대략 100nm) 이상으로 MOCVD 성장된 고순도 단결정 AlN 압전 박막(220)을 확보하는데 현재까지 공지된 공정 및 기술로는 결코 쉽지 않다.

도 15는 Solid-State Electronics 54 (2010) 1041-1046에 제시된 AlN 압전 박막을 제조하는 방법의 일 예를 나타내는 도면으로서, 제조 방법은 도 15(a)에 도시된 바와 같이, (001) 실리콘 성막 기판(61)에 직접적으로 스퍼터링 증착된 AlN 압전 박막(62)을 성막하는 단계, 도 15(b)에 도시된 바와 같이, AlN 압전 박막(62) 위에 하부 전극(63)을 형성하는 단계, 또 15(c)에 도시된 바와 같이, 하부 전극(63) 위에 형성된 음향파 미러(64; acoustic mirror)를 형성하는 단계, 도 15(d)에 도시된 바와 같이, 음향파 미러(64) 위에 웨이퍼 본딩 결합된 캐리어 웨이퍼(65; carrier wafer)를 형성하는 단계, 도 15(e)에 도시된 바와 같이, (100) 실리콘 성막 기판(61)을 습식에칭으로 제거하는 단계, 그리고 도 15(f)에 도시된 바와 같이, 최종적으로 (100) 실리콘 성막 기판(61)이 제거된 AlN 압전 박막(62)에 상부 전극(66)을 형성하는 단계를 포함하며, 이를 통해 SMR BAW 구조 공진기가 제조된다. 이러한 방법에 의하면, 실리콘 성막 기판에 SiO₂ 및/또는 금속(전극)을 형성한 다음 AlN 압전 박막을 형성한 구조(예: 문헌(“Optimization of sputter deposition Process for piezoelectric AlN ultra-thin Films”, Semester Project, Advanced NEMS group, Autumn Semester 2017, Roman Welz, January 23, 2018, SECTION MICROTECHNIQUE)와 비교할 때, 품질 개선을 위한 별도의 추가 공정(CMP; chemical-mechanical polishing)이 불필요한 장점과 균일한 두께를 갖는 압전 박막 획득이 가능하고 동시에 압전 박막 품질에 지대한 영향을 미치는 전극(금속) 표면에 형성된 자연 산화물(native oxide)을 배제할 수 있는 이점이 있어 종래 제조 공정에 비해 품질과 비용관점에서 우위를 확보할 수 있다고 지적되어 있다.

이외에도 SiC 성막 기판 위에 고순도 AlN 압전 박막을 성장하는 방법이 있으나, SiC 성막 기판이 고비용인데다가, SiC 성막 기판 위에 고순도 AlN 박막 성장 후에 이미 공지된 AlN 압전 박막 공진기 제조공정에서 화학적 습식에칭을 통해 SiC 성막 기판이 제거되기 때문에 재사용이 가능하지 않으므로 원천적으로 AlN 압전 박막 공진기 고비용 원가문제를 해결할 수 없어 고려하지 않는다.

통상적으로 2200℃의 녹는점(melting point, Tm)을 갖는 고순도 AlN 압전 박막을 성막(증착, 성장)하기 위해서는 “쏜턴에 의해 정립된 흡착원자 표면 이동도 이론(Thornton’s Theory for the Adatom Surface Mobility)에 따라 성막 시에 성막 기판의 표면 온도를 적어도 0.3Tm(AlN 경우 660℃) 이상에서 공정을 진행해야 성막 기판의 표면에서 흡착원자의 물질 확산이 시작되어 성막 물질층의 충진율(close packing ratio)이 단결정 벌크(single crystal bulk) 수준에 도달해서 성막 기판 표면에 수직방향으로 배열된 집합조직의 다결정(c-oriented textured polycrystal)을 형성할 수 있고, 성막 기판 표면 온도를 한층 더 증가시켜 0.5Tm(AlN 경우 1100℃) 이상이 되면 부정형의 모짜익 구조 단결정(psuedomorphic mosaic structured single crystal)을 형성하여 고순도 박막(high purity thin film)을 얻을 수 있다. 더 바람직하게는 성막 기판 표면 온도를 상승시킬 때, 성막 기판 후면(back plane)에서 히터(heater)로 가열하는 방식보다 플라즈마 입자들(plasma particles; 양성자, 전자, 중성자)의 가속을 통해 성막되는 표면에 직접 충격(bombardment)을 가하여 표면 온도를 증가시키는 것이 고순도 박막을 얻는데 유리하다. 또한 육방정계(HCP) 결정구조를 갖는 고순도 AlN 압전 박막을 성막(증착, 성장)하기 위해서는 동일한 결정구조를 갖는 3족 질화물(Group III Nitrides; AlN, GaN, AlGaN, AlInN, InGaN)과 2족 산화물(Group II Oxidex; ZnO, MgO, MgZnO), 또는 유사한 결정구조를 갖는 사파이어(Sapphire)와 실리콘카바이드(SiC) 물질 표면을 최우선으로 선택하는 것이 바람직하며, 동시에 표면 거칠기(surface roughness)가 큰 금속(전극; Mo, W, Ti, Al) 물질보다는 상대적으로 작은 표면 거칠기를 갖는 세라믹(SiO₂, SiN_x) 또는 반도체(Si) 물질이 흡착원자 표면 이동도 관점에서 휠씬 더 고순도 AlN 압전 박막 확보에 유리하다. 상기 조건들 이외, 고순도 AlN 압전 박막을 성막(증착, 성장)하는데 유리한 상황들은 성막 기판을 포함한 주변으로부터 산소(O₂) 유입량의 최소화, 그리고 성막 기판 표면에 수소와 수소 화합물, 기타 오염원을 완벽하게 제거하는 것이 최상의 조건이다.

문헌(Physics Letter A 375 (2011) 1000-1004, “Single-crystalline AlN growth on sapphire using physical vapor deposition”, Andres M. Cardenas-Valencia, Shinzo Onishi, Benjamin Rossie)에는 사파이어 성막 기판 위에 마그네트론 스퍼터링 건(a magnetron sputtering gun)을 도입하여, 사파이어 성막 기판의 온도를 860℃로 설정하여 직접 증착 성막하여 4㎛ 두께의 단결정 AlN 압전 박막을 확보하였다. 통상적으로 AlN 압전 박막의 품질을 평가할 때 결정성(crytallinity)과 극성(polarity)을 동시에 평가하는데, 결정성 품질(crystalline quality) 측정 평가 지표는 비파괴 방식인 X-ray rocking curve에서 반치폭(FWHM)를 통해 살펴 보는데, 현재 상용 구조(Si 성막 기판/SiO₂/금속 전극/AlN)의 반치폭 값인 1.2-2.5°와 비교할 때, 상기 인용 문헌의 경우는 반치폭이 0.32° 값으로 상당히 결정성 품질이 개선되었음을 보여준다. 다시 말해서 상기 쏜턴에 의해 정립된 흡착원자 표면 이동도 이론에 따라, 성막(증착, 성장) 방법(CVD 또는 PVD)의 중요성에 앞서 특정 박막 성막(증착, 성장) 시에 성막 기판 온도 및 물질 결정 구조, 그리고 표면 상태 등이 중대한 영향 인자임을 알 수 있었다. 다만 극성 품질(polar quality)에 대해선 X-ray rocking curve의 반치폭 값으론 단정지을 수 없는 상태이다. 참고로 상기 인용 문헌에서는 극성 품질을 평가하지 않았지만, 통상 극성 품질(polar quality) 평가는 표면 습식 에칭(surface wet etching)을 통해서 확인할 수 있는데 극성 품질(polar quality)에 영향을 미치는 주요 인자는 성막(증착, 성장) 방법과 성막 기판 물질, 그리고 표면 상태로 공지되어 있다.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).

본 개시에 따른 일 측면에 의하면(According to one aspect of the present disclosure), 고순도 Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법에 있어서, 사파이어 성막 기판에 희생층을 형성하는 단계; 그리고, 희생층 위에 단결정 Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 성장하는 단계;를 포함하며, Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 성장하는 단계에 앞서 Al_yGa_1-yN (0.5≤y≤1)로 된 제1 반도체층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 고순도 Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법이 제공된다.

본 개시에 따른 또 다른 측면에 의하면(According to another aspect of the present disclosure), Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 구비하는 구조물에 있어서, Al_xGa_1-xN (0.5≤x≤1) 압전 박막; Al_xGa_1-xN (0.5≤x≤1) 압전 박막의 일측에 구비되는 제1 전극; Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 기준으로 제1 전극의 반대측에 구비되는 제2 전극과 반사기;를 포함하며, 제1 전극이 구비되는 Al_xGa_1-xN (0.5≤x≤1) 압전 박막의 면은 메탈릭 극성(Al-polarity 또는 Al-polarity & Ga-polarity mixed) 표면(face)인 것을 특징으로 하는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 구비하는 구조물이 제공된다.

본 개시에 따른 또 다른 측면에 의하면(According to another aspect of the present disclosure), Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법에 있어서, 사파이어 성막 기판에 희생층을 형성하는 단계;로서, 희생층은 화학적 기상 증착법(CVD; Chemical Vapor Deposition)으로 형성된 3족 질화물 및 물리적 기상 증착법(PVD; Physical Vapor Deposition)으로 형성된 2족 또는 3족 산화물을 포함하는 산화물 중의 하나로 이루어지는, 희생층을 형성하는 단계; 그리고, 희생층 위에 Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 증착하는 단계;로서 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막은 0.3Tm(Tm; 압전 박막 물질의 녹는점) 이상의 온도에서 물리적 기상 증착법으로 증착되는, 압전 박막을 증착하는 단계;를 포함하는 것을 특징으로 하는 Al_xGa₁ _-xN (0.5≤x≤1) 압전 박막을 제조하는 방법이 제공된다.

본 개시에 따른 또 다른 측면에 의하면(According to another aspect of the present disclosure), Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 제조하는 방법에 있어서, 실리콘 성막 기판에 화학적 기상 증착법(CVD; Chemical Vapor Deposition)으로 3족 질화물로 된 스트레스 제어층을 형성하는 단계; 그리고, 스트레스 제어층 위에 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 0.3Tm(Tm; 압전 박막 물질의 녹는점) 이상의 온도에서 물리적 기상 증착법으로 형성하는 단계;를 포함하는 것을 특징으로 하는 Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법이 제공된다.

본 개시에 따른 또 다른 측면에 의하면(According to another aspect of the present disclosure), Al_xGa_1-xN (0.5≤x≤1) 압전 박막 소자를 제조하는 방법에 있어서, Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막에 소자 기판을 본딩하는 단계; 성막 기판을 제거하는 단계; 그리고 성막 기판이 제거된 측에서 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막에 전극을 형성하는 단계;를 포함하며, 전극이 형성된 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막의 표면이 메탈릭 극성을 가지는 것을 특징으로 하는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막 소자를 제조하는 방법이 제공된다.

도 1은 미국 공개특허공보 US2015-0033520호에 제시된 압전 박막을 이용한 소자들을 나타내는 도면,
도 2 내지 도 4는 미국 공개특허공보 US2015-0033520호에 제시된 AlN 압전 박막 및 이를 이용한 소자를 제조하는 방법을 나타내는 도면,
도 5는 미국 공개특허공보 US2006-0145785호에 제시된 AlN 압전 박막을 제조하는 방법의 일 예를 나타내는 도면,
도 6은 본 개시에 따른 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막 구조물(structure)의 일 예를 나타내는 도면,
도 7은 본 개시에 따른 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면,
도 8은 본 개시에 따른 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면,
도 9는 본 개시에 따른 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면,
도 10 내지 도 12는 본 개시에 제시된 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 이용하여 공진기(resonator)를 제조하는 방법의 일 예를 나타내는 도면,
도 13 및 도 14는 본 개시에 제시된 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 이용하여 공진기(resonator)를 제조하는 방법의 또 다른 예를 나타내는 도면,
도 15는 Solid-State Electronics 54 (2010) 1041-1046에 제시된 AlN 압전 박막을 제조하는 방법의 일 예를 나타내는 도면,
도 16은 본 개시에 따른 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면,
도 17은 본 개시에 따른 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면,
도 18은 본 개시에 따른 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면,
도 19는 본 개시에 따른 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면,
도 20은 본 개시에 따른 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면,
도 21은 본 개시에 따른 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면,
도 22 및 도 23은 본 개시에 제시된 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 이용하여 공진기(resonator)를 제조하는 방법의 또 다른 예를 나타내는 도면.

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).

도 6은 본 개시에 따른 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막 구조물(structure)의 일 예를 나타내는 도면으로서, 구조물은 사파이어 성막 기판(1), 제1 반도체층(2), 희생층(3) 그리고 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)을 포함한다.

도 7은 본 개시에 따른 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면으로서, 구조물은 사파이어 성막 기판(1), 제1 반도체층(2), 희생층(3) 그리고 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)을 포함하며, 추가적으로 희생층(3)과 Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4) 사이에 제2 반도체층(5)을 포함한다.

도 8은 본 개시에 따른 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면으로서, 구조물은 사파이어 성막 기판(1), 제1 반도체층(2), 희생층(3) 그리고 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)을 포함하지만, 제1 반도체층(2)과 희생층(3)의 형성 순서가 도 6에 제시된 구조물과 바뀌어 있다.

도 9는 본 개시에 따른 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면으로서, 구조물은 사파이어 성막 기판(1), 제1 반도체층(2), 희생층(3), Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4) 그리고 제2 반도체층(5)을 포함하지만, 제1 반도체층(2)과 희생층(3)의 형성 순서가 도 7에 제시된 구조물과 바뀌어 있다.

예를 들어 C면(0002) 사파이어 성막 기판을 사용할 수 있으며, 그 위에 형성되는 3족 질화물이 성장 전처리 조건에 따라 극성(polarity; 메탈릭 또는 개스) 표면(face) 또는 반극성(semi-polarity; 메탈릭 극성과 질소 개스 극성이 혼합된) 표면을 가질 수 있다면, C면을 벗어나거나 C면이 아닌 사파이어 성막 기판의 사용을 고려할 수 있다. 평탄한 성막 기판 이외에도 나노 사이즈의 PSS(Patterned Sapphire Substrate)의 사용을 고려할 수 있다.

도 6 및 도 7에 제시된 예에서, 제1 반도체층(2)은 저온이 아닌 고온(1000℃ 이상) 성장 성막된 Al_yGa₁ _- _yN (0.5≤y≤1)로 이루어지며, 후속하여 성장되는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)의 결정 품질(결정성과 극성)을 보장하는 역할을 한다. 따라서 적정 성장온도보다 낮은 온도에서 성장 성막되는 종래의 버퍼층이라 일컫어지는 층과 구분된다. 제1 반도체층(2)은 CVD(예: MOCVD, HVPE, ALD)로 성장 성막될 수 있다. Al_yGa₁ _- _yN (0.5≤y≤1)로 된 제1 반도체층(2) 두께의 상한과 하한은 특별히 한정되지 않지만, 바람직하게는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)의 두께 균일도(thickness uniformity)를 유지하기 위한 스트레스 조절(stress control) 기능을 하는데 유리하도록 100nm-20㎛로 한다. 예를 들어, 1000-1400℃의 온도와, 100-200torr의 압력에서 성장 성막될 수 있으며, 다량의 수소(H₂)를 포함한 암모니아(NH₃)와 질소(N₂)로 구성된 분위기(상대적으로 N₂보다는 NH₃ 함량이 더 크다) 또는 암모니아(NH₃)와 질소(N₂)로 구성된 분위기에서, AlN의 경우, 100% Al 구성, Al-rich AlGaN의 경우, Al/(Al+Ga) 값이 50% 이상으로 하여 성장 성막할 수 있다. 바람직하게는 전처리로서, 상기 적정 성장온도에서 Al_yGa₁ _- _yN (0.5≤y≤1)로 된 제1 반도체층(2) 성장 전에, 900-1000℃에서 10sec 동안 Al MOCVD 소스 개스(예: TMAl)로 챔버(chamber) 내부 전처리와 20nm 이하 두께로 AlN 버퍼층을 형성한 다음, 이어서 적정 성장조건 1000-1400℃ 및 100-200torr에서 성장 성막하는데, 고품질 결정성 확보, 전위밀도 저감(reduction in dislocation density), 크랙 생성 및 전파 억제(suppression of generation & propagation)를 위해서 의도적으로 사파이어 성막 기판(1)의 인접 영역과 Al_yGa₁ _- _yN (0.5≤y≤1)로 된 제1 반도체층(2) 내부에 다수의 에어 공극(air-voids)을 형성하는 것이 유리하다.

도 8 및 도 9에 제시된 예에서, 제1 반도체층(2)은 100nm 이하의 Al_yGa₁ _- _yN (0.5≤y≤1)로 이루어지는 것이 바람직하며, 후속하여 성장 성막되는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)의 결정성과 극성을 보장하는 역할을 한다. 제1 반도체층(2)은 PVD(예: 스퍼터링, PLD)로 증착 성막될 수 있고, 이때 일정량(예: O₂/(N₂+O₂) 값이 3% 이하)의 산소 공급이 중요하며, 나노 스케일의 AlN 또는 Al-rich AlGaN 씨앗(seed)으로 역할한다. 소량의 O₂를 포함한 분위기에서 Al_yGa₁ _- _yN (0.5≤y≤1)의 스퍼터링 증착 성막은 상대적으로 작은 아일랜드(smaller islands) 형상의 Al_yGa₁ _- _yN (0.5≤y≤1) 결정체를 형성하여 상기 적정 성장온도에서 CVD(예: MOCVD, HVPE, ALD) 성장 성막된 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)의 표면 평탄도 개선과 박막 내부의 전위밀도 저감를 통해 고품질의 결정성과 극성을 확보하는데 중대한 씨드(seed) 역할을 담당한다. 제1 반도체층(2) 두께는 100nm 이하인 것이 바람직하며, 더욱 바람직하게는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)의 크랙 생성 및 전파 억제를 하는데 한층 유리한 1nm-30nm로 한다. 예를 들어, 300-500℃의 온도와 압력은 5*10^-3mbar의 압력에서 증착 성막될 수 있으며, 다량의 아르곤(Ar)을 포함한 질소(N₂)와 산소(O₂)로 구성된 분위기(상대적으로 O₂보다는 N₂ 함량이 휠씬 더 크다; Ar 40sccm, N2 110sccm, O2 4sccm)가 사용될 수 있다. 성장 성막된 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)의 품질을, 품질을 나타내는 측정 지표 중의 하나인 X-ray (0002) rocking curve를 통해 살펴 보았으며, 0.04-0.06°의 값을 보였다. 이는 현재 상용 구조(Si 성막 기판/SiO₂/금속 전극/AlN)의 값인 1.2-2.5°와 비교할 때, 엄청나게 박막의 질이 향상되었음을 보여준다.

도 6 및 도 7에 제시된 제1 반도체층(2)과 도 8 및 도 9에 제시된 제1 반도체층(2)은 Al_yGa₁ _- _yN (0.5≤y≤1)로 이루어져서, 후속하여 성장 성막되는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)의 결정성과 극성을 보장하는 역할을 한다는 점에서 공통된다.

희생층(3)은 레이저 리프트 오프(LLO) 시에 사파이어 성막 기판(1)의 분리가 용이하도록 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)을 형성하기에 앞서 사파이어 성막 기판(1) 후면을 통해 조사 입사된 레이저의 파장(wavalength)보다 충분히 큰 파장의 에너지 밴드갭을 갖는 광학적으로 투명한 반도체인 동시에, 광 에너지원을 최대한 많이 흡수할 수 있는 비정질, 다결정(amorphous or polycrystalline), 또는 다층(multi layer)의 미세구조(microstructure)를 갖는 물질 영역이 바람직하며, 예를 들어, 다층의 Al_x1Ga₁ _- _x1N/Al_x2Ga₁ _-x2N (x₂<x₁≤1, 0≤x₂<0.5), 단층의 Ga-rich AlGaN (Ga/(Ga+Al) 값이 50% 이상) 및 GaN으로 이루어질 수 있다. 희생층(3)은 CVD(예: MOCVD, HVPE, ALD)로 성장 성막될 수 있으며, 레이저 리프트 오프 시에 레이저의 에너지를 흡수하여 사파이어 성막 기판(1) 측과 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4) 측을 분리하는 역할을 한다. 일반적으로 이론과 실험으로부터 도출 확인된 Al_zGa₁ _- _zN 에너지 밴드갭, E(z)=3.43+1.44z+1.33z² (eV), 만일 50% Al 조성을 갖는 Al₀ _. ₅Ga₀ _.5N 경우는 4.48eV의 에너지 밴드갭을 갖는다. 반도체(절연체 포함)의 에너지 밴드갭(eV) 값을 광학적 특성인 파장으로 변환하는 식, λ(nm) = 1240/E(z)로서, 이 식을 통해 파장 변환하면 277nm 값을 얻을 수 있다. 따라서 상대적으로 범용화되어 있는 고출력 단파장 레이저 광원(248nm 이상)을 통해서 50% 미만의 Al 조성을 갖는 Al_zGa₁ _- _zN 및 GaN 물질 단층, 또는 이들로 구성된 다층 미세구조로 된 희생층(3)을 제거하는데 용이하다. 희생층(3) 두께는 예를 들어 100nm 이하일 수 있으며, 바람직하게는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)의 크랙 생성 및 전파 억제를 하는데 한층 유리한 1nm-30nm로 한다. 50% 미만의 Al 조성을 갖는 Al_zGa₁ _- _zN 경우 900-1200℃ 및 100-200torr 조건에서 성장하는 것이 가능하고, GaN 경우 600-1100℃ 및 100-200torr 조건에서 성장하는 것이 가능하다. 사파이어 성막 기판(1)에 희생층(3) 성장 성막 후에 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)을 성장 성막하기에 앞서 씨앗(seed) 역할을 하는 스퍼터링 AlN 박막을 증착 성막해야 하는데, 스퍼터링 전처리로서 챔버내에서 소량의 Ar(표면 에칭을 통한 평탄화 및 클리닝), 미량의 산소(O₂) 포함한 질소(N₂) 개스 다량을 통해서 희생층(3) 표면을 안정화시키는 단계를 포함한다. Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)은 CVD(예: MOCVD, HVPE, ALD)로 성장 성막될 수 있으며, 단결정 박막으로 성장 성막된다. 그 두께는 최종 소자에 따라 달라질 수 있으며, 예를 들어, 도 1(b)에 제시된 FBAR에 이용되는 경우에, 양 측에 형성되는 전극(22'24')의 두께와 함께 공진 주파수에 의해 그 두께가 결정된다. Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4)이 Ga을 포함하는 경우를 고려할 수 있으며, 이에 맞추어 제1 반도체층(2), 희생층(3) 및 제2 반도체층(5)의 Ga 조성이 달라질 수 있다.

도 7에 제시된 제2 반도체층(5)은 예를 들어, CVD(예: MOCVD, HVPE, ALD)로 Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4)을 형성하기 전 단계 공정으로 성장 성막될 수 있으며, Al_aGa₁ _- _aN(0.5<a≤1)로 된 단층 또는 Al_b1Ga₁ _- _b1N/Al_b2Ga₁ _- _b2N (b₁≠b₂)로 다층 구조(다층 구조 전체로서 Al이 함량이 50% 이상이 바람직함)로 이루어지되, 전체적으로 희생층(3)보다 Al의 함량이 높아서 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)과 Ga의 함량이 높은 희생층(3) 사이의 응력(stress) 차를 해소하는 역할을 한다. 제2 반도체층(5)은 희생층(3)으로부터 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)을 향해 Al 함량이 증가하는 상향 그라데이션(gradation)되는 구조를 가질 수 있음은 물론이다. 도 9에 제시된 예의 경우에 제2 반도체층(5)과 희생층(3) 사이에 제1 반도체층(2)이 위치하지만, 제1 반도체층(2)의 두께가 두껍지 않으므로, 도 7에 제시된 예에서와 마찬가지로 제2 반도체층(5)을 구비함으로써, Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)과 Ga의 함량이 높은 희생층(3) 사이의 응력(stress) 차를 해소하는 역할을 한다. 또한 제2 반도체층(5)은 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)을 성장 성막할 때 웨이퍼 전체 두께 균일도(thickness uniformity)를 결정짓는 중요한 역할을 수행하기 때문에 Si 또는/및 Mg 도판트를 첨가시키는 공정을 추가하여 웨이퍼 변형(Strain)을 조절하는데 사용할 수 있다. 제2 반도체층(5) 두께는 예를 들어, 100nm 이하일 수 있으며, 바람직하게는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)의 크랙 생성 및 전파 억제를 하는데 한층 유리한 1nm-30nm로 한다.

도 10 내지 도 12는 본 개시에 제시된 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 이용하여 공진기(resonator)를 제조하는 방법의 일예를 나타내는 도면이다. 여기서 본 개시에 제시된 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막이 공진기(resonator)에 적용되었지만, Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막으로부터 사파이어 성막 기판을 제거한 후 이 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 이용할 수 있는 소자 또는 장치라면 제한없이 확장, 적용될 수 있음은 물론이다. 도 3 및 도 4에 제시된 방법이 사용될 수 있음은 물론이며, BAW 공진기 이외에 SAW 공진기에도 적용될 수 있음도 물론이다. 이하에서, 도 6에 제시된 구조물을 가지고 설명한다. 도 10에 도시된 바와 같이, 먼저, 메탈릭 극성(Al-polarity 또는 Al-polarity & Ga-polarity mixed) 표면(face)을 갖는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4) 위에 제1 전극(6; 예: Mo, W, Ta, Pt, Ir, Ru, Rh, Re, Au, Cu, Al, Invar, 또는 이들의 합금)을 형성한다. 다음으로, 제1 전극(6) 위에 제1 보호막(7; 예: Mo, W, Ta, Pt, Ti, TiW, TaN, TiN, SiO₂, Al₂O₃, SiC, SiCN, SiN_x, AlN, Polyimide, BCB, SU-8, SOG 등)을 형성한다. 다음으로, 제1 보호막(7) 위에 제1 본딩 레이어(8; 예: SnIn, AuSn, AgIn, PdIn, NiSn, CuSn, Cu to Cu, Au to Au, Epoxy, SU-8, BCB)를 형성한다. 제1 본딩 레이어(8)에 임시 기판(9; 예: 사파이어, AlN, Glass)을 웨이퍼 본딩한다. 다음으로, 레이저 리프트 오프(LLO)를 통해 사파이어 성막 기판(1)을 분리한다. 이 과정에서 메탈 드랍릿(metallic droplet) 제거 공정, 정확한 두께 조정을 위한 트리밍(trimming) 공정 등이 수반될 수 있다. 사파이어 성막 기판(1) 분리, 메탈 드랍릿 제거, 트리밍 공정 등을 마친 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4) 표면은 질소 개스 극성(N-polarity)을 갖는 표면(face)이다. 이어서, 도 11에 도시된 바와 같이, Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)에 제2 전극(14; 예: Mo, W, Ta, Pt, Ir, Ru, Rh, Re, Au, Cu, Al, Invar, 이들 합금)과 다층 구조의 브래그 리플렉터(10; 예: SiO₂/W) 반사기를 형성한다. 바람직하게는 제2 전극(14)과 브래그 리플렉터(10) 반사기 증착 공정 후, 이어서 브래그 리플렉터(10) 반사기 위에 제2 보호막(11; 예: Mo, W, Ta, Pt, Ti, TiW, TaN, TiN, SiO₂, Al₂O₃, SiC, SiCN, SiN_x, AlN, Polyimide, BCB, SU-8, SOG 등)을 형성한다. 다음으로 제2 보호막(11) 위에 제2 본딩 레이어(12; 예: SnIn, AuSn, AgIn, PdIn, NiSn, CuSn, Cu to Cu, Au to Au, Epoxy, SU-8, BCB 등)를 형성한다. 이어서, 도 12에 도시된 바와 같이, 소자 기판(13; 예: Si, GaAs, AlN, Mo, Cu, W, MoCu, CuW, Invar, Laminate)을 제2 본딩 레이어(12)와 유테틱 본딩, 브레이징 등의 방법으로 웨이퍼 본딩한다. 도시 생략되었지만, 웨이퍼 본딩에 앞서 소자 기판(13)에 순차적으로 전기 절연체 물질층(보호층)과 웨이퍼 본딩층을 형성한다. 마지막으로, 열 가공, 레이저 조사, 화학적 및 물리적 에너지원 공급을 통해 임시 기판(9)을 분리 제거하고, 이어서 제1 본딩 레이어(8)와 제1 보호막(7)을 제거한다. 도 7 내지 도 9에 제시된 예에도 마찬가지로 적용될 수 있다. 이때, 제2 반도체층(5) 또한 제거된다. 두 번의 웨이퍼 본딩 공정을 이용함으로써, Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)의 메탈릭 극성(Al-polarity 또는 Al-polarity & Ga-polarity mixed) 표면(face)을 소자의 상면으로 이용할 수 있으며, 이를 통해 내부식성 등의 표면 화학적 및 구조적 안정한 표면을 가짐으로써 후공정 및 최종 소자의 품질관점에서 이점을 가진다.

도 13 및 도 14는 본 개시에 제시된 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 이용하여 공진기(resonator)를 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 도 10 내지 도 12에 제시된 방법과 달리, 임시 기판(9)을 이용하지 않는다. 먼저, 도 13에 도시된 바와 같이, 제2 전극(14; 예: Mo, W, Ta, Pt, Ir, Ru, Rh, Re, Au, Cu, Al, Invar, 또는 이들의 합금)과 다층 구조의 브래그 리플렉터(10) 반사기, 제2 보호막(11), 제2 본딩 레이어(12)를 형성한 다음, 소자 기판(13)을 웨이퍼 본딩하고, 이어서 사파이어 성막 기판(1)을 제거한다. 마지막으로, 도 14에 도시된 바와 같이, 제1 전극(6)을 형성한다.

도 10 내지 도 12에 제시된 방법과 도 13 및 도 14에 제시된 방법으로 제작된 공진기 소자의 차이는 브래그 리플렉터(10) 반사기를 포함한 제2 전극(14)이 형성되어 놓이는 위치와 웨이퍼 본딩 횟수에 따라 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)의 표면 극성이 결정된다는 것이다. 도 10 내지 도 12에 제시된 방법은 두 번의 웨이퍼 본딩 공정을 통해 제작되는 것으로서, 브래그 리플렉터(10) 반사기를 포함한 제2 전극(14)이 Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4)의 질소 개스 극성 표면(N-polarity face)에 놓인 반면, 한 번의 웨이퍼 본딩 공정을 거치는 도 13 내지 도 14에 제시된 방법 경우는 브래그 리플렉터(10) 반사기를 포함한 제2 전극(14)이 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)의 메탈릭 극성 표면(Al-polarity 또는 Al-polarity & Ga-polarity mixed face)에 위치한다. 참고로 종래의 Si 성막 기판 위에 스퍼터링을 통해 형성된 다결정(polycrystalline) AlN 압전 박막으로 제작된 공진기 소자의 경우는 표면 극성과 극성 비율(ratio)을 조절하는데 한계가 있기에 브래그 리플렉터(10) 반사기를 포함한 제2 전극(14)의 극성 위치를 정의할 수 없다.

도 16은 본 개시에 따른 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면으로서, 구조물은 사파이어 성막 기판(1), 희생층(23a), 그리고 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)을 포함한다. 희생층(23a)은 CVD(MOCVD, ALD, MBE 등)로 성장 성막시킨 단층의 Al_cGa₁ _- _cN (0≤c≤0.5) 또는 다층의 Al_c1Ga₁ _- _c1N/Al_c2Ga₁ _- _c2N (c₂<c₁≤1, 0≤c₂<0.5)로 된 3족 질화물로 이루어질 수 있다. Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)은 희생층(23a) 위에 PVD(예: sputtering, PLD)로 0.3Tm(압전 박막 물질의 녹는점) 이상의 온도에서 증착 성막되어 고품질이 확보된다.

도 17은 본 개시에 따른 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면으로서, 구조물은 사파이어 성막 기판(1) 위에 순차적으로 희생층(23a), 제2 반도체층(5), 그리고 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)을 포함한다. 제2 반도체층(5)이 추가된다는 점에서 도 16에 제시된 구조물과 구분되며, 제2 반도체층(5)은 도 7에 제시된 제2 반도체층(5)과 마찬가지로 기능을 하며, 희생층(23a)과 마찬가지로 CVD로 성장 성막되나 다른 조성(Al_aGa₁ _- _aN (0.5<a≤1))을 갖는 3족 질화물로 이루어져서, 스트레스를 조절하여 균일한 두께를 갖는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)을 확보할 수 있도록 촉진하는 역할을 한다.

도 18은 본 개시에 따른 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면으로서, 구조물은 사파이어 성막 기판(1), 희생층(23b), 그리고 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)을 포함한다. 희생층(23b)이 PVD(예: L sputtering, PLD)로 증착 성막시킨 단층의 ZnO, ITO, 또는 이들 중 적어도 하나를 포함한 다층의 산화물 구조(ZnO/ITO, ZnO/SiO₂, ITO/SiO₂)로 된 산화물로 이루진다는 점에서 도 16에 제시된 구조물과 구분된다. Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)은 희생층(23b) 위에 PVD(예: sputtering, PLD등)로 0.3Tm(압전 박막 물질의 녹는점) 이상의 온도에서 증착 성막되어 고품질이 확보된다.

도 19는 본 개시에 따른 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면으로서, 구조물은 사파이어 성막 기판(1) 위에 순차적으로 희생층(23b), 산소(O₂) 유입 방지층(O), 그리고 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)을 포함한다. 산소(O₂) 유입 방지층(O)이 추가된다는 점에서 도 18에 제시된 구조물과 구분되며, 산소(O₂) 유입 방지층(O)은 AlN 또는 미소 산소량을 포함한 AlNO 물질로 희생층(23b) 위에 증착 성막되어, 후속하여 증착 성막하는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)과 동일한 PVD(예L sputtering, PLD)로 형성하여 희생층(23b)으로부터 산소 유입을 방지하여 고순도 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)을 확보할 수 있도록 촉진하는 역할을 한다.

도 16 및 도 17에 제시된 예에서, 희생층(23a)은 저온이 아닌 고온(900℃ 이상)에서 CVD(MOCVD, HVPE, ALD, MBE)로 단결정 성장 성막시킨 단층의 Al_cGa₁ _- _cN (0≤c≤0.5) 또는 다층의 Al_c1Ga₁ _- _c1N/Al_c2Ga₁ _- _c2N (c₂<c₁≤1, 0≤c₂<0.5)로 된 3족 질화물로 이루어질 수 있으며, 후속하여 0.3Tm(660℃) 온도 이상에서 PVD(예: sputtering, PLD)로 증착 성막되는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)의 결정 품질(결정성과 극성)을 보장하는 역할을 한다. 따라서 희생층(23a)은 적정 성장온도보다 낮은 온도에서 성장되는 종래의 버퍼층이라 일컫어지는 층과 구분되며, 도 6 내지 도 9에 제시된 제1 반도체층(2)과 희생층(3)의 역할을 동시에 수행한다는 점에서 차이를 가진다. 희생층(23a) 두께의 상한과 하한은 특별히 한정되지 않지만, 바람직하게는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)의 두께 균일도(thickness uniformity)를 유지하기 위한 스트레스 조절(stress control) 기능을 하는데 유리하도록 50nm-3㎛로 한다. 예를 들어, 900-1100℃의 온도와, 100-600torr의 압력에서 성장될 수 있다. 더 바람직하게는 도 17에 제시된 예에서처럼, 희생층(23a)과 Al_xGa₁ _-xN (0.5≤x≤1) 압전 박막(4) 사이에 위치하며, 후속하여 증착 성막되는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)의 결정성과 두께 균일도를 개선하기 위해 제2 반도체층(5)을 구비한다. 제2 반도체층(5)은 희생층(23a)과 동일한 CVD(MOCVD, HVPE, ALD, MBE 등)로 단결정 성장 성막되며, 이때 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)과 동일 또는 유사한 조성을 갖는 3족 질화물로 구성하는 것이 바람직하다. 또한 희생층(23a)과 제2 반도체층(5)은 Al_yGa₁ _- _yN (0.5≤y≤1) 압전 박막(4)을 증착 성막 시에 고품질(결정성과 극성)과 균일한 두께를 갖도록 성막 기판 휨(curvature)을 가능한 제로(zero, 평평함) 상태를 유지토록 제어하는 것이 바람직하다.

도 18 및 도 19에 제시된 예에서, 희생층(23b)은 저온이 아닌 고온(400℃ 이상)에서 PVD(예:sputtering, PLD)로 결정성(다결정 또는 단결정)을 갖는 증착 성막시킨 단층의 ZnO와 ITO, 또는 이들 중 적어도 하나를 포함한 다층의 산화물 구조(ZnO/ITO, ZnO/SiO₂, ITO/SiO₂)로 이루어질 수 있다. 단층의 희생층(23b) 두께의 상한과 하한은 특별히 한정되지 않지만, 바람직하게는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)의 두께 균일도(thickness uniformity)를 유지하기 위한 스트레스 조절(stress control) 기능을 하는데 유리하도록 50nm-3㎛로 한다. 희생층(23b)은 PVD(예: 스퍼터링, PLD)로 증착될 수 있고, 성막 시에 성막 기판 온도는 750℃, 아르곤(Ar)과 산소(O₂) 개스로 구성된 공정 압력은 10-20mTorr 이고, 아르곤 대비 산소량이 상대적으로 적고 최소 50% 이내로 구성하는 것이 바람직하다. 더 바람직하게는 도 19에 제시된 예에서처럼, 희생층(23b)과 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4) 사이에 위치하며, 후속하여 증착 성막되는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)의 결정성과 두께 균일도를 개선하기 위해 산소(O₂) 유입 방지층(O)을 구비한다. 산소(O₂) 유입 방지층(O)은 AlN 또는 미소 산소량을 포함한 AlNO 물질로 희생층(23b) 위에 증착 성막되어, 후속하여 증착 성막하는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)과 동일한 PVD(예: sputtering, PLD)로 증착 성막하여 희생층(23b)으로부터 산소 유입을 방지하여 고순도 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)을 확보할 수 있도록 촉진하는 역할을 한다. 특히 산소(O₂) 유입 방지층(O)으로 AlNO(소량의 O₂를 포함한 분위기에서 Al_yGa₁ _- _yN (0.5≤y≤1) 스퍼터링 증착) 적용할 경우, 일정량(예: O₂/(N₂+O₂) 값이 3% 이하)의 산소 공급이 중요하며, 고순도 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)을 확보하는데 씨앗(seed)으로 역할한다. 소량의 O₂를 포함한 분위기에서 Al_yGa₁ _- _yN (0.5≤y≤1)의 스퍼터링 증착은 상대적으로 작은 아일랜드(smaller islands) 형상의 Al_yGa₁ _- _yN (0.5≤y≤1) 결정체를 형성하여 상기 적정 증착 성막 온도에서 PVD(예: sputtering, PLD)로 증착 성막된 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)의 표면 평탄도 개선과 박막 내부의 전위밀도 저감를 통해 고품질의 결정성과 극성을 확보하는데 중대한 씨드(seed) 역할을 담당한다. AlN 또는 AlNO 구성된 산소 유입 방지층(O)의 두께는 100nm 이하인 것이 바람직하며, 더욱 바람직하게는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)의 크랙 생성 및 전파 억제를 하는데 한층 유리한 1nm-30nm로 한다. 예를 들어, 300-500℃의 온도와 압력은 5*10^- ³mbar의 압력에서 증착될 수 있다.

도 16 내지 도 19에서 제시된 방법에 따라 제조된 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4) 구조물의 결정성 품질(crystalline quality)은 공통적으로 X-ray rocking curve의 반치폭이 작은 값을 갖는 것을 목표로 하며(목표값: 0.1° 이하), 극성 품질(polar quality)과 관련해서는 도 16과 도 17의 경우에서는 희생층(23a)과 제 2 반도체층(5), 도 18과 도 19 경우에서는 희생층(23b)과 산소 유입 방지층(O)의 표면 상태에 따라서 자유롭게 조절할 수 있는 이점이 있다.

도 10 내지 도 14에 공진기를 제조하는 방법이 도 16 내지 도 19에 제시된 구조물에 그대로 적용될 수 있음은 물론이다.

도 16 내지 도 19에 있어서, 희생층(23a,23b)은 ① Laser Lift-Off(LLO) 공정을 통해 광학적으로 투명한 성막 기판(1) 위에 형성된 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)을 분리할 수 있도록 성막 기판(1)과 고순도 압전 박막(4) 사이에 위치하며, ② 레이저에 대해 희생층으로 기능하도록 에너지 밴드갭(일반적으로 200nm 이상)을 가지고, ③ CVD로 형성된 3족 질화물, PVD로 형성된 2족 또는 3족 산화물(예: ZnO, In₂O₃, Ga₂O₃, ITO)로 구성될 수 있으며, ④ Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막의 고온 성막이 가능할 수 있게끔, 0.3Tm(660℃) 이상에서 열적 안정성을 보유한 물질이어야 하고, ⑤ 육방정계(HCP) 결정구조를 갖는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)과 동일 또는 유사한 결정구조를 갖는 물질이며, ⑥ Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)의 성막이 가능토록 표면 거칠기(surface roughness)가 10nm 이하가 가능한 세라믹(질화물, 산화물) 물질이고, ⑦ Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)의 성막이 가능토록 다양한 오염원(contaminants)이 제거된 표면 상태의 물질인 것이 바람직하다.

희생층(23a)은 종래의 저온에서 성장 성막된 버퍼층을 포함한 구조의 고온 단결정 층(단층 또는 다층 구조)로 성장될 수 있다.

필요시, Al_xGa₁ _- _xN (0.5≤x≤1) 압접 박막(4) 성막 전에 경사진 c축(tilted c-axis) 결정면을 갖는 단결정 압전 박막 확보하기 위해 희생층(23a,23b)의 표면에 광 리쏘그래픽 & 식각 패터닝(photo-lithographic etch patterning) 가공을 하는 것도 가능하다.

Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)의 증착 성막 후에, 추가적인 온 후속 열처리 공정인 포스트 어닐링(Post-annealing)을 통해 결정성 및 극성을 개선할 수도 있다.

전술한 바와 같이, 균일한 두께를 갖는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)이 특히 요구되는 경우에, Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4) 아래에 놓이는 도 16에 제시된 구조물(사파이어 성막 기판(1)-희생층(23a)), 도 17에 제시된 구조물(사파이어 성막 기판(1)-희생층(23a)-제2 반도체층(5)), 도 18에 제시된 구조물(사파이어 성막 기판(1)-희생층(23b)) 및 도 19에 제시된 구조물(사파이어 성막 기판(1)-희생층(23b)-산소(O₂) 유입 방지층(O))이 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)의 증착 성막 온도에서 가능한 평탄함(flatness)을 유지하도록 하는 것이 중요하며, 본 개시는 이러한 평탄함을 유지할 수 있는 기반을 제공하는 것이다. 예를 들어, CVD로 성장 성막된 희생층(23a)을 구비하는 사파이어 성막 기판(1)은 상온에서 위로 볼록한(Convex) 형태를 가지나, 이를 다시 PVD 증착 성막을 위해 승온시키면, 온도 상승과 함께 평탄한 상태를 거쳐 아래로 볼록한(concave) 형태를 가지게 된다. 이러한 거동은 사파이어 성막 기판(1)과 희생층(23a)의 열팽창계수의 차이에 영향을 받게 되며, 따라서 적절한 희생층(23a)의 설계를 통해 균일한 두께를 갖는 Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4)의 증착 성막이 가능해진다. 이러한 원리는 제2 반도체층(5)의 설계, 희생층(23b)의 설계 및 산소(O₂) 유입 방지층(O))의 설계에도 그대로 적용될 수 있다.

도 20은 본 개시에 따른 Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa_1-xN (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면으로서, 구조물은 실리콘 성막 기판(1), 스트레스 제어층(23c), 그리고 Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4)을 포함한다.

도 16에 제시된 구조물과 비교할 때, 스트레스 제어층(23c)이 희생층(23a)과 마찬가지로 CVD로 성장 성막되고, Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)이 PVD로 증착 성막된다는 점에서 동일하지만, 성막 기판(1)으로 사파이어가 아니라 실리콘이 사용된다는 점, 스트레스 제어층(23c)이 레이저 리프트 오프(Laser Lift Off; LLO)에 의해서가 아니라 실리콘 성막 기판(1)이 에칭을 통해 제거되는 공정에서 함께 제거된다는 점에서 차이를 가진다. 실리콘 성막 기판(1)은 사파이어 성막 기판(1)과 다른 격자 상수 및 열팽창계수를 가지므로, 그 위에 형성되는 스트레스 제어층(23c)과 Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4)의 성막 조건을, Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4)에 크랙이 발생하지 않도록 그리고 Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4)이 균일한 두께로 형성되도록 조절하는 것이 중요하다 하겠다. 실리콘 성막 기판(1)으로 예를 들어 8 inch Si(111) 기판이 사용될 수 있다. 따라서 스트레스 제어층(23c)은 희생층(23a)이 레이저 리프트 오프(Laser Lift Off; LLO)되기 위해서 가져야 하는 제약을 가지지 않고, 양질의 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)의 형성에만 집중할 수 있다.

스트레스 제어층(23c)은 CVD(예: MOCVD, HVPE, ALD, MBE)로 성장 성막시킨 단층의 Al_gGa_1-gN (0≤g≤1) 또는 다층의 Al_h1Ga_1-h1N/Al_h2Ga_1-h2N (h₂<h₁≤1, 0≤h₂≤1)로 된 3족 질화물로 이루어질 수 있다. 스트레스 제어층(23c)은 실리콘 성막 기판(1)과의 성장 온도에서의 물리적 물성(격자상수 및 열팽창계수) 차이로 인해서 발생되는 웨이퍼 휨(curvature)과 크랙(crack) 등을 방지 및 완화하는 등의 스트레스 조절(stress control) 기능이 주된 역할이다. 무엇보다도 스트레스 제어층(23c)을 성막하는 초기 단계에서 실리콘 성막 기판(1)의 실리콘(Si) 물질 표면에서 실리콘(Si)과 3족(Al, Ga), 5족(N) 원소들과 화학적 반응을 통한 금속간 화합물(intermetallic compound; Si-Al-(Ga)) 및/또는 실리콘 질화물(Si(Al,Ga)Nx) 형성을 최소로 억제하는 것이 중요하다. Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4)은 희생층(23c) 위에 PVD(예: 스퍼터링, PLD)로 0.3Tm(압전 박막 물질의 녹는점) 이상의 온도에서 증착 성막되어 고품질을 확보할 수 있다.

스트레스 제어층(23c)은 500℃ 이상의 온도에서 형성될 수 있으며, 두께의 상한과 하한은 특별히 한정되지 않지만, 바람직하게는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)의 두께 균일도(thickness uniformity)를 유지하기 위한 스트레스 조절(stress control) 기능을 하는데 유리하도록 50nm-3㎛로 한다. 예를 들어, 500-1100℃의 온도와, 100-600torr의 압력에서 성장 성막될 수 있다.

도 21은 본 개시에 따른 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 제조하는 방법 및, Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막 구조물(structure)의 또 다른 예를 나타내는 도면으로서, 구조물은 실리콘 성막 기판(1) 위에 순차적으로 스트레스 제어층(23c), 표면극성 제어층(C), 그리고 Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4)을 포함한다. 표면극성 제어층(C)이 추가된다는 점에서 도 20에 제시된 구조물과 구분되며, 표면극성 제어층(C)은 스트레스 제어층(23c)과 마찬가지로 CVD(예: MOCVD, HVPE, ALD, MBE)로 성장 성막되나 동일 또는 다른 조성(Al_kGa₁ _- _kN (0≤k≤1))을 갖는 단층 또는 다층의 Al_m1Ga₁ _- _m1N/Al_m2Ga₁ _- _m2N (m₂<m₁≤1, 0≤m₂≤1)로 된 3족 질화물로 이루어질 수 있으며, Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4)의 표면이 단일 극성(메탈릭 극성 또는 질소 개스 극성)을 갖도록 하는 주된 기능 이외에 결정 결함 최소화 및 스트레스를 조절하여 균일한 두께를 갖는 Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4)을 확보할 수 있도록 촉진하는 역할을 한다. Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4)은 스트레스 제어층(23c) 위에 PVD(예: 스퍼터링, PLD)로 0.3Tm(압전 박막 물질의 녹는점) 이상의 온도에서 증착 성막되어 고품질을 확보할 수 있다. 표면극성 제어층(C)을 통해 메탈릭 극성 표면을 갖는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막 제작 방법은 PVD(예: 스퍼터링, PLD)로 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)을 증착 성막하기에 앞서 표면극성 제어층(C)을 CVD(예: MOCVD, HVPE, ALD, MBE)로 성장 성막한 다음에 소정의 산소량(비율)으로 표면극성 제어층(C) 표면을 플라즈마 처리(plasma treatment)하여 얻을 수 있다. 반면에 표면극성 제어층(C)을 통해 질소 개스 극성 표면을 갖는 Al_xGa_1-xN (0.5≤x≤1) 압전 박막 제작 방법으로는 PVD(예: 스퍼터링, PLD)로 압전 박막(4)을 증착 성막하기에 앞서 표면극성 제어층(C)을 CVD(MOCVD, HVPE, ALD, MBE)로 성장 성막시에 마크네슘(Mg)을 과다하게 첨가(도핑)해서 질소 개스 극성 표면을 갖는 Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 얻을 수 있다(SCIENTIFIC REPORT, Intentional polarity conversion of AlN epitaxial layers by oxygen, published online: 20 September 2018). 스트레스 제어층(23c) 표면을 플라즈마 처리(plasma treatment)하거나 성장 성막의 과정에서 마크네슘(Mg)을 과다하게 첨가(도핑)해서 Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4)의 극성을 조절하는 것도 가능하다.

표면극성 제어층(C)은 스트레스 제어층(23c)과 동일한 일정 온도(500℃ 이상)에서 성장 성막될 수 있으며, 0.5㎛ 이하의 두께로, 100-600torr의 압력에서 Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4)과 동일 또는 유사한 조성을 갖는 3족 질화물로 구성하는 것이 바람직하다. 또한 스트레스 제어층(23c)과 표면극성 제어층(C)은 Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4)을 증착 성막시에 고품질(결정성과 극성)과 균일한 두께를 갖도록 성막 기판 휨(curvature)을 가능한 제로(zero, 평평함) 상태를 유지토록 제어하는 것이 바람직하다.

성막 기판(1) 휨 상태는 그 위에 성막(증착, 성장)되는 박막(23c,C,4)의 성막 조건(온도, 압력) 및 실리콘 성막 기막(1)과 성막되는 막(23c,C,4)의 열팽창계수(열창팽계수는 온도의 함수)와 격자상수에 영향을 받으며, 바람직하게는 제로상태를 유지하되 적어도 위로 볼록한(convex) 상태가 되도록 하는 것이 좋으며, 성막의 완료 후에 아래로 볼록한(concave) 상태가 되지 않도록 하는 것이 중요하고, 실리콘 성막 기판(1)의 휨 정도는 성막되는 동안에 측정이 가능하므로, 성막 동안에 성막 조건(온도, 압력)과 성막되는 AlGaN의 조성을 실리콘 성막 기판(1)의 휨이 제로(zero) 또는 볼록한(convex) 상태 그리고 최종 성막 후에도 이러한 상태가 되도록 조절하는 것이 중요하다 하겠다. 실리콘 성막 기판(1)의 열팽창계수와 AlGaN의 열팽창계수를 고려할 때 CVD만으로 이러한 조절을 행하기가 쉽지 않으며, PVD만으로는 양질의 스트레스 제어층(23c)을 형성하고, 그 위에 고온(0.3Tm(660℃))에서 Al_xGa_1-xN (0.5≤y≤1) 압전 박막(4)을 형성하는 것이 쉽지 않다. 본 개시는 CVD로 스트레스 제어층(23c)과 표면극성 제어층(C)을 성장 성막하고, PVD로 Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4)을 증착 성막함으로써, 결정성과 극성이 모두 우수한 Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4)을 격자상수와 열팽창계수가 큰 차이를 가지는 실리콘으로 된 성막 기판(1)을 이용함에도 불구하고 제공할 수 있게 된다.

예를 들어, 1) Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)이 PVD(예: 스퍼터링, PLD)로 800℃의 온도에서 AlN로 증착 성막될 때, 스트레스 제어층(23c)은 CVD(예: MOCVD)로 500-900℃의 온도, 100-600Torr의 압력에서, 500nm 두께의 Al_0.9Ga_0.1N으로 형성될 수 있다. 2) 또한 표면극성 제어층(C)이 CVD(예: MOCVD)로 500-1100℃의 온도, 100-600Torr의 압력에서, 100nm 두께의 Al_0.9Ga_0.1N으로 형성될 때, Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4)이 PVD(예: 스퍼터링, PLD)로 800℃의 온도에서, AlN로 형성되고, 스트레스 제어층(23c)은 CVD(예: MOCVD)로 500-900℃의 온도, 100-600Torr의 압력에서, 500nm 두께의 Al₀ _. ₈Ga₀ _.2N으로 형성될 수 있다. 이때, 실리콘 성막 기판(1) 위에 CVD(예: MOCVD)로 스트레스 제어층(23c) 및/또는 표면극성 제어층(C)을 성장 성막하는 공정 조건(온도,압력)에서 최소(제로)의 성막 기판(1) 휨을 유지하는 것이 무엇보다도 중요한 동시에, CVD(예: MOCVD)로 스트레스 제어층(23c) 및/또는 표면극성 제어층(C) 성장 성막 완료 후에 상온(25℃)에서의 실리콘 성막 기판(1) 휨이 제로 또는 볼록한(Convex) 상태를 유지토록 조절하는 것이 중요하다. 스트레스 제어층(23c) 및/또는 표면극성 제어층(C) 위에 후속하여 PVD(예: 스퍼터링)로 증착 성막되는 AlN 압전 박막(4)의 결정 품질과 균일한 두께를 갖도록 하기 위해서는 앞서 서술한 성막 조건들과 이에 따른 실리콘 성막 기판(1) 휨에 대한 거동(Behavior)을 인식한 상태에서 조절함으로써 가능할 수 있다.

도 20 내지 도 21에서 제시된 방법에 따라 제조된 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4) 구조물의 결정성 품질(crystalline quality)은 공통적으로 X-ray Rocking Curve(XRC)의 반치폭 값이 0.1° 이하를 갖고, 극성 품질(polar quality)은 스트레스 제어층(23c) 및/또는 표면극성 제어층(C) 표면 상태에 따라서 자유롭게 조절할 수 있는 이점을 갖는다.

스트레스 제어층(23c)과 표면극성 제어층(C)은 ① CVD(MOCVD, HVPE, ALD, MBE)로 형성된 3족 질화물로 구성되며, ② Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4)의 고온 증착 성막이 가능할 수 있게끔, 0.3Tm(660℃) 이상에서 열적 안정성을 보유한 물질이어야 하고, ③ 육방정계(HCP) 결정구조를 갖는 Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4)과 동일 또는 유사한 결정구조를 갖는 물질이며, ④ Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4)의 증착 성막이 가능토록 표면 거칠기(surface roughness)가 10nm 이하가 가능한 세라믹(질화물) 물질이고, ⑤ Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4)의 증착 성막이 가능토록 다양한 오염원(contaminants)이 제거된 표면 상태의 물질인 것이 바람직하다.

필요시, Al_xGa_1-xN (0.5≤x≤1) 압접 박막(4) 증착 성막 전에 경사진 c축(tilted c-axis) 결정면을 갖는 단결정 압전 박막 확보하기 위해 스트레스 제어층(23c) 및/또는 표면극성 제어층(C)의 표면에 광 리쏘그래픽 & 식각 패터닝(photo-lithographic etch patterning) 가공을 하는 것도 가능하다.

실리콘 성막 기판(1) 위에 스트레스 제어층(23c) 및/또는 표면극성 제어층(C) 상부에 후속하여 증착 성막된 Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4)의 경우는 종래의 저온(400℃ 전후))에서 PVD(예: 스퍼터링, PLD)로 증착 성막된 압전 박막과는 달리, 0.3Tm(660℃) 이상에서 증착 성막된 고온 단결정 결정구조로 한층 더 고품질을 갖는다.

Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)의 증착 성막 후에, 추가적인 고온 후속 열처리 공정인 포스트 어닐링(Post-annealing)을 통해 결정성 및 극성을 추가적으로 개선하는 것도 가능하다.

스트레스 제어층(23c)을 500℃ 이상의 온도에서 저온/중온/고온으로 온도 조절과 함께 갈륨(Ga) 성분을 최소화시킨 AlGaN 박막을 우선적으로 성장 성막하는 것이 바람직하며, 이는 성막 기판(1) 물질인 실리콘(Si)과 비교적 용이하게 금속간 화합물을 형성하는 갈륨(Ga)과의 반응을 억제하여 멜트 백(melt-back) 현상을 방지하기 위함이다.

스트레스 제어층(23c)과 Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4) 사이에 초격자구조의 중간층을 도입할 수 있으며, 이는 결정 결함을 억제하기 위함이다.

Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4)의 증착 성막 시에 Al의 함량을 높이면서, PVD의 증착 성막 온도도 높일 수 있으며, 이는 인장 스트레스(tensile stress)를 억제하여 압전 박막(4)의 미세 크랙을 방지하기 위함이다.

실리콘 성막 기판(1)을 이용하는 Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4) 구조물의 제조방법은 도 10 내지 도 14에 제시된 방법이 그대로 사용할 수 있다. 다만, 실리콘(Si) 성막 기판(1), 스트레스 제어층(23c), 그리고 표면극성 제어층(C)이 레이저 리프트 오프(Laser Lift Off; LLO)가 아니라, 공지된 습식 에칭(wet etch)과 건식 에칭(dry etch)의 병행을 통하여 제거된다는 점에서 차이를 가진다. 이 과정에서 정확한 두께 조정을 위한 트리밍(trimming) 공정 등이 수반될 수 있다.

도 22 및 도 23은 본 개시에 제시된 Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 이용하여 공진기(resonator)를 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 실리콘 성막 기판(1), 스트레스 제어층(23c) 및 표면극성 제어층(3)을 구비하되, 표면극성 제어층(3)에 마크네슘(Mg)을 첨가(도핑)하여, Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4)이 질소 개스 극성 표면을 갖도록 성막한 후, 제2 전극(14), 브래그 리플렉터(10) 반사기, 제2 보호막(11), 제2 본딩 레이어(12) 및 소자 기판(13)을 형성하고, 실리콘 성막 기판(1), 스트레스 제어층(23c) 및 표면극성 제어층(3)을 Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4)으로부터 제거한 후, 제1 전극(6)을 형성한 Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4) 구조물이 제시되어 있다. 이를 통해, 도 10 내지 도 12에서와 같이 두 번의 웨이퍼 본딩 공정을 이용하지 않고도 즉, 한 번의 웨이퍼 본딩 공정을 통해 메탈릭 극성(Al-polarity 또는 Al-polarity & Ga-polarity mixed) 표면(face)을 소자의 상면으로 이용하는 Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4) 구조물을 제공할 수 있게 된다.

본 개시에 따라 제작된 공진기 기반 소자(resonator-based device)는 브래그 리플렉터(10) 반사기를 포함한 제2 전극(14)이 형성되어 놓이는 위치를 실리콘(Si) 성막 기판(1) 위에 성막된 Al_xGa_1-xN (0.5≤x≤1) 압전 박막의 극성 제어(polarity control)와 후속한 소자 공정을 진행하는 과정에서 웨이퍼 본딩 횟수에 따라 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4) 위에서 표면 극성을 자유롭게 선택할 수 있다. 도 10 내지 도 12에 제시된 방법은 두 번의 웨이퍼 본딩 공정을 통해 제작되는 것으로서, 브래그 리플렉터(10) 반사기를 포함한 제2 전극(14)이 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)의 질소 개스 극성 표면(N-polarity face)에 놓이게 되며, 또한 한 번의 웨이퍼 본딩 공정을 거치는 도 22 및 도 23에 제시된 방법 경우에도 브래그 리플렉터(10) 반사기를 포함한 제2 전극(14)이 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4)의 질소 개스 극성 표면(N-polarity face)에 동일하게 위치한다. 참고로 종래의 Si 성막 기판 위에 저온에서 직접적으로 PVD(예: 스퍼터링, PLD)를 통해 형성된 다결정(polycrystalline) AlN 압전 박막으로 제작된 공진기 소자의 경우는 표면 극성과 극성 비율(ratio)을 조절하는데 한계가 있기에 브래그 리플렉터(10) 반사기를 포함한 제2 전극(14)의 극성 위치를 정의할 수 없다. 이로 인해서 결정성 양/부와 무관하게 극성 혼재(mixed polarity) 및 극성 조절된 소자 제작에 어려움으로 인해서 Al_xGa_1-xN (0.5≤x≤1) 압전 박막(4) 공진기의 성능 개선에 한계점을 갖고 있다.

이하 본 개시의 다양한 실시 형태에 대하여 설명한다.

(1) Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 제조하는 방법에 있어서, 사파이어 성막 기판에 희생층을 형성하는 단계; 그리고, 희생층 위에 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 성장하는 단계;를 포함하며, Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 성장하는 단계에 앞서 Al_yGa₁ _- _yN (0.5≤y≤1)로 된 제1 반도체층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 제조하는 방법.

(2) 제1 반도체층은 희생층의 형성에 앞서 1000℃ 이상의 온도에서 형성되는 것을 특징으로 하는 Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법.

(3) 제1 반도체층은 희생층의 형성 후에 산소가 공급되는 상태에서 PVD로 형성되는 것을 특징으로 하는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 제조하는 방법.

(4) 희생층과 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막 사이에 희생층보다 Al 함량이 많고, Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막보다 Al 함량이 적은 제2 반도체층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법.

(5) Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 구비하는 구조물에 있어서, Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막; Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막의 일측에 구비되는 제1 전극; Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 기준으로 제1 전극의 반대측에 구비되는 제2 전극과 반사기;를 포함하며, 제1 전극이 구비되는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막의 면은 메탈릭 극성(Al-polarity 또는 Al-polarity & Ga-polarity mixed) 표면(face)인 것을 특징으로 하는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 구비하는 구조물.

(6) 반사기는 에어 캐비티 및 브래그 리플렉터 중의 하나인 것을 특징으로 하는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 구비하는 구조물.

(7) 제1 반도체층(2)은 MOCVD로 고온 성장 시, 스트레스 완화를 위해 다수의 에어 공극(air-voids) 삽입하는 것이 바람직하며, PVD로 성막 시, 소량의 산소 성분 이외에 Sc, Mg, Zr 도핑 또는 합금 성분으로 첨가하는 것이 가능하다. Sc, Mg, Zr 도핑 또는 합금 성분으로 삽입하는 이유는 압전 박막을 활용한 소자 구조물의 전기-기계 에너지 변환효율(electro-mechanical coupling efficiency)을 극대화하기 위함이다.

(8) 제2 반도체층(5) Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막 성장 전에 웨이퍼 스트레스를 완화시켜 수평을 유지하게 하여 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막의 두께를 균일하게 하는 역할을 하기에 제2 반도체층(5) 내에 Si 또는/및 Mg 첨가하는 것이 가능하다.

(9) Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 제조하는 방법에 있어서, 사파이어 성막 기판에 희생층을 형성하는 단계;로서, 희생층은 화학적 기상 증착법(CVD; Chemical Vapor Deposition)으로 형성된 3족 질화물 및 물리적 기상 증착법(PVD; Physical Vapor Deposition)으로 형성된 2족 또는 3족 산화물을 포함하는 산화물 중의 하나로 이루어지는, 희생층을 형성하는 단계; 그리고, 희생층 위에 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 증착하는 단계;로서, Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막은 0.3Tm(Tm; 압전 박막 물질의 녹는점) 이상의 온도에서 물리적 기상 증착법으로 증착되는, 압전 박막을 증착하는 단계;를 포함하는 것을 특징으로 하는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막.

(10) 희생층은 CVD로 형성되는 단층의 Al_cGa₁ _- _cN (0≤c≤0.5) 또는 다층의 Al_c1Ga₁ _- _c1N/Al_c2Ga₁ _- _c2N (c₂<c₁≤1, 0≤c₂<0.5)로 된 3족 질화물인 것을 특징으로 하는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 제조하는 방법.

(11) 희생층과 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막 사이에서 CVD로 형성되며, 희생층과 다른 조성(Al_aGa_1-aN (0.5<a≤1))을 갖는 3족 질화물로 된 제2 반도체층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 제조하는 방법.

(12) 희생층은 PVD로 형성되는 단층의 2족 산화물, 단층의 3족 산화물 또는 이들 중 적어도 하나를 포함한 다층의 산화물 구조로 된 산화물로 이루어지는 것을 특징으로 하는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 제조하는 방법.

(13) 희생층과 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막 사이에서 PVD로 형성되며, 산화물로 된 희생층의 산소가 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막으로 유입되는 것을 방지하도록 산소(O₂) 유입 방지층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 제조하는 방법.

(14) Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 제조하는 방법에 있어서, 실리콘 성막 기판에 화학적 기상 증착법(CVD; Chemical Vapor Deposition)으로 3족 질화물로 된 스트레스 제어층을 형성하는 단계; 그리고, 스트레스 제어층 위에 Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 0.3Tm(Tm; 압전 박막 물질의 녹는점) 이상의 온도에서 물리적 기상 증착법으로 형성하는 단계;를 포함하는 것을 특징으로 하는 Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법.

(15) 증착하는 단계에 앞서, Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막의 표면 극성을 조절하기 위한 전처리를 행하는 단계;를 더 포함하는 것을 특징으로 하는 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 제조하는 방법. 여기서, 전처리라 함은 Al_xGa_1-xN (0.5≤x≤1) 압전 박막의 표면 극성을 의도적으로 바꾸는 행위(intentional conversion)로서 전술한 플라즈마 처리(plasma treatment) 내지는 마그네슘(Mg) 과다 첨가(도핑) 등의 행위를 의미한다.

(16) 증착하는 단계에 앞서, 표면극성 제어층을 형성하는 단계;를 더 포함하며, 전처리는 표면극성 제어층에 행해지고, 전처리된 표면극성 제어층에 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막이 형성되는 것을 특징으로 하는 Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법.

(17) Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막 소자를 제조하는 방법에 있어서, Al_xGa_1-xN (0.5≤x≤1) 압전 박막에 소자 기판을 본딩하는 단계; 성막 기판을 제거하는 단계; 그리고 성막 기판이 제거된 측에서 Al_xGa_1-xN (0.5≤x≤1) 압전 박막에 전극을 형성하는 단계;를 포함하며, 전극이 형성된 Al_xGa_1-xN (0.5≤x≤1) 압전 박막의 표면이 메탈릭 극성을 가지는 것을 특징으로 하는 Al_xGa_1-xN (0.5≤x≤1) 압전 박막 소자를 제조하는 방법. 도 20 내지 도 23에 제시된 방법은 실리콘 성막 기판에 Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 형성할 때만이 아니라, Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 구비하는 소자를 제조하는 방법 일반으로 확장될 수 있다. Al_xGa_1-xN (0.5≤x≤1) 압전 박막을 구비하는 소자는 대표적인 예를 RF 공진기이다.

(18) 본딩하는 단계에 앞서, 소자 기판이 본딩되는 측의 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막의 표면 극성이 질소 개스 극성을 갖도록 전처리하는 단계;를 포함하는 것을 특징으로 하는 Al_xGa_1-xN (0.5≤x≤1) 압전 박막 소자를 제조하는 방법.

본 개시에 의하면, 고순도 Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막을 제조하고, 이를 공진기를 제조하고, 이 공진기를 다양한 장치에 적용할 수 있게 된다.

성막 기판(1), 제1 반도체층(2), 희생층(3), Al_xGa₁ _- _xN (0.5≤x≤1) 압전 박막(4), 제2 반도체층(5), 제1 전극(6), 제2 전극(14)

Claims

삭제
삭제
삭제
Al_xGa_1-xN (0.5≤x≤1) 압전 박막 소자를 제조하는 방법에 있어서,
Al_xGa_1-xN (0.5≤x≤1) 압전 박막에 소자 기판을 본딩하는 단계;
성막 기판을 제거하는 단계; 그리고
성막 기판이 제거된 측에서 Al_xGa_1-xN (0.5≤x≤1) 압전 박막에 전극을 형성하는 단계;를 포함하며,
전극이 형성된 Al_xGa_1-xN (0.5≤x≤1) 압전 박막의 표면이 메탈릭 극성을 가지는 것을 특징으로 하는 Al_xGa_1-xN (0.5≤x≤1) 압전 박막 소자를 제조하는 방법.
청구항 4에 있어서,
본딩하는 단계에 앞서, 소자 기판이 본딩되는 측의 Al_xGa_1-xN (0.5≤x≤1) 압전 박막의 표면 극성이 질소 개스 극성을 갖도록 전처리하는 단계;를 포함하는 것을 특징으로 하는 Al_xGa_1-xN (0.5≤x≤1) 압전 박막 소자를 제조하는 방법.