CN105280770B - 氮化物半导体结构 - Google Patents

氮化物半导体结构 Download PDF

Info

Publication number
CN105280770B
CN105280770B CN201410552714.3A CN201410552714A CN105280770B CN 105280770 B CN105280770 B CN 105280770B CN 201410552714 A CN201410552714 A CN 201410552714A CN 105280770 B CN105280770 B CN 105280770B
Authority
CN
China
Prior art keywords
buffer layer
nitride semiconductor
layer
semiconductor structure
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410552714.3A
Other languages
English (en)
Other versions
CN105280770A (zh
Inventor
宣融
胡智威
詹益仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ka Ka Electronic Ltd By Share Ltd
Original Assignee
PRECISION SILICON CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PRECISION SILICON CORP filed Critical PRECISION SILICON CORP
Publication of CN105280770A publication Critical patent/CN105280770A/zh
Application granted granted Critical
Publication of CN105280770B publication Critical patent/CN105280770B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0312—Inorganic materials including, apart from doping materials or other impurities, only AIVBIV compounds, e.g. SiC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body

Abstract

本发明提供一种氮化物半导体结构。氮化物半导体结构包括衬底、碳化硅成核层、复合缓冲层以及氮化物半导体层。碳化硅成核层位于衬底上。复合缓冲层位于碳化硅成核层上。氮化物半导体层位于复合缓冲层上。此外，所述氮化物半导体结构为无氮化铝的半导体结构。

Description

氮化物半导体结构
技术领域
本发明是有关于一种半导体结构，且特别是有关于一种氮化物半导体结构。
背景技术
近年来，氮化物发光二极管已广泛地应用于各领域。在氮化物半导体结构中，由于硅衬底具备高导热以及低成本等优点，因此，以硅衬底为基础的大尺寸的氮化物半导体已成为氮化物发光二极管中的重要元件。
然而，以氮化镓(GaN)半导体层为例，氮化镓半导体层与硅衬底之间的晶格差异为17％，且两者之间的热膨胀系数差异为54％。上述差异除了在冷却期间会因热应力过大而造成薄膜破裂外，也会使氮化镓半导体层在外延过程中产生内应力，进而造成薄膜龟裂并形成缺陷。因此，如何解决氮化物半导体层与硅衬底之间晶格与热膨胀系数不匹配的问题，以减少晶片的破裂、避免缺陷的产生，为当前所需研究的课题。
发明内容
本发明提供一种氮化物半导体结构，改善氮化镓与硅之间晶格与热膨胀系数不匹配的问题，以减少晶片的破裂，并避免缺陷的产生。
本发明提供一种氮化物半导体结构。氮化物半导体结构包括衬底、碳化硅成核层、复合缓冲层以及氮化物半导体层。碳化硅成核层位于衬底上。复合缓冲层位于碳化硅成核层上。氮化物半导体层位于复合缓冲层上。此外，氮化物半导体结构为无氮化铝(AlN free)的半导体结构。
在本发明的一实施例中，上述复合缓冲层包括第一缓冲层以及第二缓冲层，第一缓冲层接触碳化硅成核层。
在本发明的一实施例中，上述第一缓冲层包括AlxGaN层，其中0<x<1。
在本发明的一实施例中，上述第二缓冲层包括相互交叠的多个AlyGa1-yN层以及多个AlzGa1-zN层，其中0<y<1，0<z<1且y不等于z。
在本发明的一实施例中，其中x>(y+z)/2。
在本发明的一实施例中，上述第二缓冲层包括氮化铝镓块体层。
在本发明的一实施例中，上述第二缓冲层包括铝含量阶梯渐变的氮化铝镓渐变层。
在本发明的一实施例中，上述第二缓冲层包括铝含量连续渐变的氮化铝镓渐变层。
在本发明的一实施例中，上述复合缓冲层还包括第三缓冲层，位于氮化物半导体层与第二缓冲层之间。
在本发明的一实施例中，上述第三缓冲层包括碳化硅层。
在本发明的一实施例中，上述第三缓冲层包括相互交叠的多个碳化硅层与多个氮化镓层。
在本发明的一实施例中，上述第三缓冲层的厚度介于约5纳米至100纳米之间。
在本发明的一实施例中，上述碳化硅成核层为立方晶系。
在本发明的一实施例中，上述碳化硅成核层的厚度介于50纳米至3000纳米之间。
在本发明的一实施例中，上述第一缓冲层的厚度介于约0.1微米至3微米之间。
在本发明的一实施例中，上述第二缓冲层的厚度介于约0.1微米至3微米之间。
在本发明的一实施例中，上述第一缓冲层以及第二缓冲层的厚度总合介于0.2微米至4微米之间。
在本发明的一实施例中，上述衬底的材料包括硅、氧化铝或玻璃。
在本发明的一实施例中，上述衬底为图案化衬底。
在本发明的一实施例中，上述氮化物半导体层的厚度介于1微米至8微米之间。
基于上述，在本发明的氮化物半导体结构中，通过碳化硅成核层以及复合缓冲层的配置，改善氮化镓与硅之间晶格与热膨胀系数不匹配的问题，以克服两者之间缺陷过多的缺点。此外，现有的氮化物半导体结构通常具有氮化铝，但氮化铝的外延时间长，导致机台产能降低。有鉴于此，本发明提供一种无氮化铝的氮化物半导体结构，可节省外延时间以及减少机台预防维护(preventive maintenance；简称PM)的次数。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是依照本发明的一实施例所示出的氮化物半导体结构的剖面示意图；
图2是依照本发明的另一实施例所示出的氮化物半导体结构的剖面示意图；
图3是依照本发明的又一实施例所示出的氮化物半导体结构的剖面示意图；
图4是依照本发明的再一实施例所示出的氮化物半导体结构的剖面示意图；
图5是依照本发明的再一实施例所示出的氮化物半导体结构的剖面示意图；
图6是依照本发明的一实例的氮化物半导体结构的XRD绕射图谱。
附图标记说明：
100a、100b、200、300、400：氮化物半导体结构；
102：衬底；
104：碳化硅成核层；
106、206：第一缓冲层；
108、208、308：第二缓冲层；
110、114：第三缓冲层；
114a：碳化硅层；
114b：氮化镓层；
112：氮化物半导体层；
120a、120b、220、320、420：复合缓冲层；
206a、206c：AlxGaN层；
206b：AlN层；
208a、208b、208c：子缓冲层；
308a：AlyGa1-yN层；
308b：AlzGa1-zN层。
具体实施方式
图1是依照本发明的一实施例所示出的氮化物半导体结构的剖面示意图。图2是依照本发明的另一实施例所示出的氮化物半导体结构的剖面示意图。
请参照图1，本发明的氮化物半导体结构100a包括衬底102、碳化硅成核层104、复合缓冲层120a以及氮化物半导体层112。衬底102的材料包括硅、氧化铝(Al2O3)或玻璃。在一实施例中，衬底102例如是硅衬底，其结晶方向(crystal orientation)例如是(111)。衬底102可为图案化衬底，例如是图案化的硅衬底。硅衬底的图案可为规则或不规则的微米图案或纳米图案。在一实施例中，衬底102经图案化后可包括多数个凹陷(未示出)，以使后续形成于衬底102上的外延层(例如碳化硅成核层104)能够侧向成长，并减少差排(dislocation)的产生。
碳化硅成核层104位于衬底102上。在此实施例中，碳化硅成核层104可与衬底102接触，但本发明并不以此为限。在另一实施例中(未示出)，碳化硅成核层104与衬底102之间可存在中介层。形成碳化硅成核层104的方法包括进行化学汽相淀积法(chemical vapordeposition；简称CVD)，其中反应温度为约1200℃至1300℃。此外，碳化硅成核层104可成长于平坦的硅衬底或者图案化的硅衬底上。碳化硅成核层104的厚度例如是介于约50纳米至3000纳米之间。碳化硅成核层104例如是立方晶系(cubic)，其结晶方向例如是(111)。
复合缓冲层120a位于碳化硅成核层104上。在此实施例中，复合缓冲层120a可与碳化硅成核层104接触，但本发明并不以此为限。在另一实施例中(未示出)，复合缓冲层120a与碳化硅成核层104之间可存在中介层。在一实施例中，复合缓冲层120a至少包括第一缓冲层106以及第二缓冲层108。第一缓冲层106例如是接触碳化硅成核层104。第一缓冲层106包括AlxGaN层，其中0<x<1。形成第一缓冲层106的方法包括进行有机金属化学汽相淀积法(metal organic chemical vapor deposition；简称MOCVD)，其反应温度例如是约1000℃至1100℃。第一缓冲层106的厚度例如是介于约0.1微米至3微米之间。
第二缓冲层108位于第一缓冲层106上。在此实施例中，第二缓冲层108可为块体层(bulk layer)，例如是氮化铝镓(AlyGaN)块体层，其中0<y<1。在一实施例中，AlyGaN块体层中的铝含量为特定值。此外，第一缓冲层106中的AlxGaN层的铝含量例如是大于第二缓冲层108中的AlyGaN块体层的铝含量。形成第二缓冲层108的方法包括进行有机金属化学汽相淀积法，其反应温度例如是1000℃至1100℃。第二缓冲层108的厚度例如是介于约0.1微米至3微米之间。在一实施例中，第二缓冲层108的厚度例如是大于第一缓冲层106的厚度。第一缓冲层106以及第二缓冲层108的厚度总合例如是介于0.2微米至4微米之间。在另一实施例中，第一缓冲层106以及第二缓冲层108的厚度总合例如是介于2微米至4微米之间。
在一实施例中，复合缓冲层120a可选择性地还包括第三缓冲层110，如图1所示。第三缓冲层110例如是位于第二缓冲层108上。第三缓冲层110是作为应力舒缓层，用以舒缓第二缓冲层108与后续形成的氮化物半导体层112之间的应力。在一实施例中，第三缓冲层110可为单层的低温缓冲层，例如碳化硅层，如图1所示。形成第三缓冲层110的方法包括进行有机金属化学汽相淀积法，其反应温度例如是800℃至900℃。第三缓冲层110厚度例如是介于约5纳米至100纳米之间。
请继续参照图1，氮化物半导体层112位于复合缓冲层120a上。在一实施例中，氮化物半导体层112例如是位于第三缓冲层110上。换句话说，第三缓冲层110例如是位于氮化物半导体层112与第二缓冲层108之间。氮化物半导体层112的材料包括氮化镓(GaN)。形成氮化物半导体层112的方法包括进行有机金属化学汽相淀积法，其反应温度例如是1000℃至1100℃。在一实施例中，氮化物半导体层112的厚度例如是介于1微米至8微米之间。在另一实施例中，氮化物半导体层112的厚度例如是介于2微米至8微米之间。在又一实施例中，氮化物半导体层112的厚度例如是介于4微米至8微米之间。
在图1的实施例中，是以单层的第三缓冲层110为例来说明，但并不用以限定本发明。在另一实施例中，第三缓冲层也可为多层结构，如图2的第三缓冲层114所示。第三缓冲层114可包括超晶格(superlattice)结构，例如是相互交叠的多个碳化硅层114a与多个氮化镓层114b。形成第三缓冲层114的方法包括进行有机金属化学汽相淀积法，其反应温度例如是800℃至900℃。第三缓冲层114的厚度例如是介于约5纳米至50纳米之间。值得注意的是，图2为显示部分超晶格结构，碳化硅层114a以及氮化镓层114b的层数不限于此。
值得注意的是，在本发明的氮化物半导体结构100a、100b中，利用碳化硅成核层104取代现有的氮化铝层，可避免由于氮化铝的长时间外延而造成产能降低的问题。此外，在本发明的复合缓冲层120a、120b中，下层的第一缓冲层106(即AlxGaN层)具有较高的铝含量，可补偿碳化硅成核层104的表面缺陷，提升外延层的品质。另外，本发明的复合缓冲层120a中，上层的第二缓冲层108(即AlyGaN层)具有较低的铝含量，可以提供压缩应力(compress strain)，以减少氮化镓与硅之间因热膨胀系数差异而产生的拉伸应力(tensile stress)，进而避免晶片破裂。换句话说，本发明的氮化物半导体结构100a、100b为无氮化铝(AlN free)的半导体结构，可节省外延时间以及减少机台预防维护(preventive maintenance；简称PM)的次数。
此外，在图1及图2的氮化物半导体结构100a、100b中，第二缓冲层108均为块体层，但本发明并不以此为限。在其他实施例中，第二缓冲层也可为渐变层(grading layer)或超晶格结构，如图3及图4所示。
图3是依照本发明的又一实施例所示出的氮化物半导体结构的剖面示意图。值得注意的是，图3的氮化物半导体结构200与图1的氮化物半导体结构100a的差别在于第二缓冲层的组成不同。
请参照图3，本发明的氮化物半导体结构200包括衬底102、碳化硅成核层104、复合缓冲层220以及氮化物半导体层112。复合缓冲层220包括第一缓冲层106、第二缓冲层208以及选择性第三缓冲层110。衬底102、碳化硅成核层104、第一缓冲层106、第三缓冲层110以及氮化物半导体层112的材料及制造方法如上述，在此不再加以赘述。此外，在图3的结构中，是以第三缓冲层110为单层结构为例来说明，但并不用以限定本发明。在另一实施例中，第三缓冲层110可为多层或超晶格结构。
第二缓冲层208位于第一缓冲层106上。第二缓冲层208包括多数个渐变层，例如是铝含量渐变的氮化铝镓(AlyGaN)渐变层，其中0<y<1。在一实施例中，第二缓冲层208包括铝含量阶梯渐变(step graded)的氮化铝镓渐变层。如图3所示，第二缓冲层208可包括(但不限于)子缓冲层(sub-buffer layer)208a、子缓冲层208b以及子缓冲层208c。子缓冲层208a、子缓冲层208b以及子缓冲层208c中的铝含量为阶梯式递减。举例而言，子缓冲层208a中的铝含量大于子缓冲层208b，且子缓冲层208b中的铝含量大于子缓冲层208c，但本发明并不以此为限。在另一实施例中，子缓冲层208a、子缓冲层208b以及子缓冲层208c中的铝含量也可为阶梯式递增。在又一实施例中，第二缓冲层208包括铝含量连续渐变(continuously graded)的氮化铝镓渐变层，例如是铝含量随着氮化铝镓渐变层的厚度而减少，但本发明并不以此为限。在另一实施例中，铝含量随着氮化铝镓渐变层的厚度而增加。在一实施例中，第一缓冲层106(即AlxGaN层)的铝含量例如是大于第二缓冲层208(即AlyGaN渐变层)中铝含量的最大值。在另一实施例中，第一缓冲层106(即AlxGaN层)的铝含量例如是大于第二缓冲层208(即AlyGaN渐变层)的平均铝含量。
在图3的复合缓冲层220中，下层的第一缓冲层106(即AlxGaN层)具有较高的铝含量，可补偿碳化硅成核层104的表面缺陷，提升外延层的品质。另外，在复合缓冲层220中，上层的第二缓冲层108为铝含量渐变的氮化铝镓层渐变层，可减缓氮化镓与硅之间因热膨胀系数差异所造成的应力。此外，本发明的氮化物半导体结构200也为无氮化铝的半导体结构，可节省外延时间以及减少机台预防维护的次数。
图4是依照本发明的再一实施例所示出的氮化物半导体结构的剖面示意图。值得注意的是，图4的氮化物半导体结构300与图1的氮化物半导体结构100a的差别在于第二缓冲层的组成不同。
请参照图4，本发明的氮化物半导体结构300包括衬底102、碳化硅成核层104、复合缓冲层320以及氮化物半导体层112。复合缓冲层320包括第一缓冲层106、第二缓冲层308以及选择性第三缓冲层110。衬底102、碳化硅成核层104、第一缓冲层106、第三缓冲层110以及氮化物半导体层112的材料及制造方法如上述，在此不再加以赘述。此外，在图4的结构中，是以第三缓冲层110为单层结构为例来说明，但并不用以限定本发明。在另一实施例中，第三缓冲层110可为多层或超晶格结构。
第二缓冲层308位于第一缓冲层106上。第二缓冲层308包括由多个AlyGa1-yN层308a以及多个AlzGa1-zN层308b相互交叠的超晶格结构，其中0<y<1，0<z<1且y不等于z。值得注意的是，图4为显示部分超晶格结构，AlyGa1-yN层308a以及AlzGa1-zN层308b的层数不限于此。此外，第二缓冲层308的平均铝含量小于第一缓冲层106的铝含量。换句话说，AlxGaN层、AlyGa1-yN层308a以及AlzGa1-zN层308b中铝含量的关系为x>(y+z)/2。在一实施例中，第一缓冲层106(即AlxGaN层)的铝含量例如是大于AlyGa1-yN层308a或AlzGa1-zN层308b中铝含量的最大值。
在图4的复合缓冲层320中，下层的第一缓冲层106(即AlxGaN层)具有较高的铝含量，可补偿碳化硅成核层104的表面缺陷，提升外延层的品质。另外，在复合缓冲层320中，上层的第二缓冲层308为超晶格结构(即AlyGa1-yN层/AlzGa1-zN层)，且第二缓冲层308的平均铝含量小于第一缓冲层106的铝含量，可减缓氮化镓与硅之间因热膨胀系数差异所造成的应力。此外，本发明的氮化物半导体结构300也为无氮化铝的半导体结构，可节省外延时间以及减少机台预防维护的次数。
此外，在图1至图4的氮化物半导体结构100a、100b、200、300中，第一缓冲层106均为单层且为无氮化铝结构，但本发明并不以此为限。在其他实施例中，第一缓冲层也可为多层且选择性地包含氮化铝，如图5所示。
图5是依照本发明的再一实施例所示出的氮化物半导体结构的剖面示意图。值得注意的是，图5的氮化物半导体结构400与图1的氮化物半导体结构100a的差别在于第一缓冲层的结构不同。
请参照图5，本发明的氮化物半导体结构400包括衬底102、碳化硅成核层104、复合缓冲层420以及氮化物半导体层112。复合缓冲层420包括第一缓冲层206、第二缓冲层108以及选择性第三缓冲层110。衬底102、碳化硅成核层104以及氮化物半导体层112的材料及制造方法如上述，在此不再加以赘述。在图5的结构中，第二缓冲层108以及选择性第三缓冲层110是以单层结构为例，但并不用以限定本发明。意即，第二缓冲层108也可以是如氮化物半导体结构200、300所示的多数个渐变层或超晶格结构；选择性第三缓冲层110也可以是如氮化物半导体结构100b所示的超晶格结构。
请继续参照图5，第一缓冲层206可包括AlxGaN层与AlN层，其中0<x<1。在一实施例中，第一缓冲层206可包括(但不限于)AlxGaN层206a、AlN层206b以及AlxGaN层206c。AlN层206b例如是位于AlxGaN层206a、206c之间，但本发明并不以此为限。AlxGaN层206a、206c的组成可以是相同或不相同。在一实施例中，第一缓冲层206中的铝含量大于第二缓冲层108。形成AlxGaN层206a、AlN层206b以及AlxGaN层206c的方法包括进行有机金属化学汽相淀积法，其反应温度例如是约1000℃至1100℃。AlxGaN层206a、206c的厚度例如是介于约0.5微米至2微米之间。AlN层206b的厚度例如是介于约0.01微米至0.05微米之间。
在图5的实施例中，除了第一缓冲层206具有较高的铝含量，可补偿碳化硅成核层104的表面缺陷之外，在AlxGaN层206a、206c中配置AlN层206b还可提高氮化物半导体结构400整体的均匀度，增加结构的应力补偿特性，进而改善氮化镓与硅之间晶格与热膨胀系数不匹配的问题。
图6是依照本发明的一实例的氮化物半导体结构的XRD绕射图谱。
本发明的一实例的氮化物半导体结构包括硅衬底、碳化硅成核层、复合缓冲层以及氮化物半导体层。碳化硅成核层的厚度为300纳米。复合缓冲层为连续渐变的氮化铝镓渐变层，且其厚度为2微米。氮化物半导体层的厚度约为2微米。
请参照图6，纵轴为绕射强度(counts persecond；简称cps)、横轴为绕射角(2θ)。在绕射角(2θ)为14.24度以及29.44度的位置分别可看出Si(111)以及Si(222)结晶面。在绕射角为17.32度的位置可看出GaN(0002)结晶面。在绕射角为17.83度的位置可看出SiC(111)结晶面。并且，在绕射角约为16.5度的位置出现SiaC1-a的峰值，此结果显示成核层与硅衬底间存在过渡层。由上述结果可得知，通过本发明的碳化硅成核层以及复合缓冲层，氮化镓半导体层可顺利成长于硅衬底上。
综上所述，本发明的氮化物半导体结构中，通过碳化硅成核层以及复合缓冲层的配置，改善氮化镓与硅之间晶格与热膨胀系数不匹配的问题，以克服两者之间缺陷过多的缺点。此外，本发明的复合缓冲层可为多层、渐变层、超晶格结构或任意组合，且其上层的平均铝含量小于其下层的平均铝含量，以有效减缓氮化镓与硅之间因热膨胀系数差异所造成的应力。另外，现有的氮化物半导体结构通常具有氮化铝，但通过MOCVD所形成的氮化铝需要较长的外延时间，导致机台产能降低。有鉴于此，本发明提供一种无氮化铝的氮化物半导体结构，可节省外延时间以及减少机台预防维护的次数。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (18)

1.一种氮化物半导体结构，其特征在于，包括：
衬底；
碳化硅成核层，位于所述衬底上；
复合缓冲层，位于所述碳化硅成核层上；以及
氮化物半导体层，位于所述复合缓冲层上，
其中所述氮化物半导体结构为无氮化铝的半导体结构，其中所述复合缓冲层包括第一缓冲层以及第二缓冲层，所述第一缓冲层接触所述碳化硅成核层，其中所述第一缓冲层包括AlxGaN层，其中0<x<1。
2.根据权利要求1所述的氮化物半导体结构，其特征在于，所述第二缓冲层包括相互交叠的多个AlyGa1-yN层以及多个AlzGa1-zN层，其中0<y<1，0<z<1且y不等于z。
3.根据权利要求2所述的氮化物半导体结构，其特征在于，x>(y+z)/2。
4.根据权利要求1所述的氮化物半导体结构，其特征在于，所述第二缓冲层包括氮化铝镓块体层。
5.根据权利要求1所述的氮化物半导体结构，其特征在于，所述第二缓冲层包括铝含量阶梯渐变的氮化铝镓渐变层。
6.根据权利要求1所述的氮化物半导体结构，其特征在于，所述第二缓冲层包括铝含量连续渐变的氮化铝镓渐变层。
7.根据权利要求1所述的氮化物半导体结构，其特征在于，所述复合缓冲层还包括第三缓冲层，所述第三缓冲层位于所述氮化物半导体层与所述第二缓冲层之间。
8.根据权利要求7所述的氮化物半导体结构，其特征在于，所述第三缓冲层包括碳化硅层。
9.根据权利要求7所述的氮化物半导体结构，其特征在于，所述第三缓冲层包括相互交叠的多个碳化硅层与多个氮化镓层。
10.根据权利要求7所述的氮化物半导体结构，其特征在于，所述第三缓冲层的厚度介于5纳米至100纳米之间。
11.根据权利要求1所述的氮化物半导体结构，其特征在于，所述碳化硅成核层为立方晶系。
12.根据权利要求1所述的氮化物半导体结构，其特征在于，所述碳化硅成核层的厚度介于50纳米至3000纳米之间。
13.根据权利要求1所述的氮化物半导体结构，其特征在于，所述第一缓冲层的厚度介于0.1微米至3微米之间。
14.根据权利要求1所述的氮化物半导体结构，其特征在于，所述第二缓冲层的厚度介于0.1微米至3微米之间。
15.根据权利要求1所述的氮化物半导体结构，其特征在于，所述第一缓冲层以及所述第二缓冲层的厚度总合介于0.2微米至4微米之间。
16.根据权利要求1所述的氮化物半导体结构，其特征在于，所述衬底的材料包括硅、氧化铝或玻璃。
17.根据权利要求1所述的氮化物半导体结构，其特征在于，所述衬底为图案化衬底。
18.根据权利要求1所述的氮化物半导体结构，其特征在于，所述氮化物半导体层的厚度介于1微米至8微米之间。
CN201410552714.3A 2014-07-17 2014-10-17 氮化物半导体结构 Active CN105280770B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103124565 2014-07-17
TW103124565A TWI550921B (zh) 2014-07-17 2014-07-17 氮化物半導體結構

Publications (2)

Publication Number Publication Date
CN105280770A CN105280770A (zh) 2016-01-27
CN105280770B true CN105280770B (zh) 2018-06-05

Family

ID=55075282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410552714.3A Active CN105280770B (zh) 2014-07-17 2014-10-17 氮化物半导体结构

Country Status (3)

Country Link
US (1) US9419160B2 (zh)
CN (1) CN105280770B (zh)
TW (1) TWI550921B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110767784A (zh) * 2019-11-06 2020-02-07 錼创显示科技股份有限公司 半导体结构

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016061769A1 (zh) * 2014-10-22 2016-04-28 华为技术有限公司 一种验证信息的传输方法及终端
TWI602248B (zh) * 2016-08-31 2017-10-11 聯鈞光電股份有限公司 氮化物半導體結構
TWI703726B (zh) * 2016-09-19 2020-09-01 新世紀光電股份有限公司 含氮半導體元件
TWI762467B (zh) * 2017-02-22 2022-05-01 晶元光電股份有限公司 氮化物半導體磊晶疊層結構及其功率元件
TWI631668B (zh) * 2017-11-22 2018-08-01 聯鈞光電股份有限公司 氮化物半導體結構
TWI730494B (zh) 2019-11-06 2021-06-11 錼創顯示科技股份有限公司 半導體結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1770484A (zh) * 2005-09-30 2006-05-10 南昌大学 在硅衬底上制备铟镓铝氮薄膜的方法
CN103137446A (zh) * 2011-12-01 2013-06-05 台湾积体电路制造股份有限公司 硅衬底上氮化镓生长方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
TW574762B (en) 2002-10-16 2004-02-01 Univ Nat Cheng Kung Method for growing monocrystal GaN on silicon substrate
US7368757B2 (en) * 2004-12-24 2008-05-06 Covalent Materials Corporation Compound semiconductor and compound semiconductor device using the same
US7436039B2 (en) 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
US9331192B2 (en) 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
US8362503B2 (en) 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
US7956370B2 (en) 2007-06-12 2011-06-07 Siphoton, Inc. Silicon based solid state lighting
GB2487531A (en) * 2011-01-20 2012-08-01 Sharp Kk Substrate system consisting of a metamorphic transition region comprising a laminate of AlxGa1-x N and the same material as the substrate.
KR101235239B1 (ko) 2011-05-20 2013-02-21 서울대학교산학협력단 반도체 박막 구조 및 그 형성 방법
KR20140006295A (ko) * 2012-07-02 2014-01-16 삼성전자주식회사 반도체 디바이스
TWI482276B (zh) * 2012-10-12 2015-04-21 Ind Tech Res Inst 氮化物半導體結構

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1770484A (zh) * 2005-09-30 2006-05-10 南昌大学 在硅衬底上制备铟镓铝氮薄膜的方法
CN103137446A (zh) * 2011-12-01 2013-06-05 台湾积体电路制造股份有限公司 硅衬底上氮化镓生长方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110767784A (zh) * 2019-11-06 2020-02-07 錼创显示科技股份有限公司 半导体结构

Also Published As

Publication number Publication date
US9419160B2 (en) 2016-08-16
CN105280770A (zh) 2016-01-27
TWI550921B (zh) 2016-09-21
TW201605077A (zh) 2016-02-01
US20160020346A1 (en) 2016-01-21

Similar Documents

Publication Publication Date Title
CN105280770B (zh) 氮化物半导体结构
JP5665676B2 (ja) Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
US7737429B2 (en) Nitride based semiconductor device using nanorods and process for preparing the same
JP5133927B2 (ja) 化合物半導体基板
JP4592742B2 (ja) 半導体材料、半導体材料の製造方法及び半導体素子
JP4740903B2 (ja) シリコン基板上の窒化物単結晶成長方法、これを用いた窒化物半導体発光素子及びその製造方法
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP4809887B2 (ja) 窒化ガリウム基板の製造方法
JP4335187B2 (ja) 窒化物系半導体装置の製造方法
JP5631034B2 (ja) 窒化物半導体エピタキシャル基板
JP5462377B1 (ja) Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
WO2013137476A1 (ja) 半導体積層基板、半導体素子、およびその製造方法
JP2008034834A6 (ja) シリコン基板上の窒化物単結晶成長方法、これを用いた窒化物半導体発光素子及びその製造方法
US20080224268A1 (en) Nitride semiconductor single crystal substrate
JP2016512485A (ja) 希土類酸化物／シリコン基板上で成長した、ａｉｎ中間層を含むｉｉｉ−ｎ材料
JP5073624B2 (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
JP4907476B2 (ja) 窒化物半導体単結晶
JP6465785B2 (ja) 化合物半導体基板
US9159788B2 (en) Nitride semiconductor structure
US9401420B2 (en) Semiconductor device
JP6117821B2 (ja) 複合基板および機能素子
JPH10303510A (ja) Ｉｉｉ 族窒化物半導体素子およびその製造方法
KR20050088664A (ko) 질화물 반도체 소자 및 그 제조방법
TW201601343A (zh) 半導體結構
KR100839224B1 (ko) ＧａＮ 후막의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160923

Address after: China Taiwan Hsinchu Science Park Hsinchu city Dusing Road No. 10

Applicant after: Ka Ka electronic Limited by Share Ltd

Address before: Science and Industry Park, Taiwan, Hsinchu, China, No. 3

Applicant before: EPISIL SEMICONDUCTOR WAFER INC

GR01 Patent grant
GR01 Patent grant