JP6465785B2 - 化合物半導体基板 - Google Patents

化合物半導体基板 Download PDF

Info

Publication number
JP6465785B2
JP6465785B2 JP2015202862A JP2015202862A JP6465785B2 JP 6465785 B2 JP6465785 B2 JP 6465785B2 JP 2015202862 A JP2015202862 A JP 2015202862A JP 2015202862 A JP2015202862 A JP 2015202862A JP 6465785 B2 JP6465785 B2 JP 6465785B2
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
substrate
single crystal
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015202862A
Other languages
English (en)
Other versions
JP2017076687A (ja
Inventor
阿部　芳久
芳久 阿部
健一 江里口
健一 江里口
典子 大森
典子 大森
大石　浩司
浩司 大石
小宮山　純
純 小宮山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Coorstek KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Coorstek KK filed Critical Coorstek KK
Priority to JP2015202862A priority Critical patent/JP6465785B2/ja
Priority to US15/284,781 priority patent/US10068858B2/en
Priority to BE20165760A priority patent/BE1023890B1/de
Publication of JP2017076687A publication Critical patent/JP2017076687A/ja
Application granted granted Critical
Publication of JP6465785B2 publication Critical patent/JP6465785B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Description

本発明は、化合物半導体基板に関する。
下地基板上に化合物半導体層を積層して化合物半導体基板を製造する際に、形成される化合物半導体層の結晶方位に応じた結晶面を一主面に有する下地基板が用いられ、下地基板の一例として、シリコン（Ｓｉ）単結晶基板またはサファイア単結晶基板が挙げられる。
近年、化合物半導体基板には、大口径化や化合物半導体層の厚膜化の要求が高まりつつある。しかしながら、単結晶基板の大口径化は、単結晶基板上に化合物半導体を積層していく上での反りが問題となる。また、単結晶基板はその材質により、面方位や靱性を考慮して加工しなければならず、設計上の制限が課せられる。さらには、特にサファイア基板やＳｉＣ基板では、単結晶基板自体のコストが高いという問題があった。そのため、単結晶基板を下地基板に適用する限りは、これらの要求を十分に満足させることは困難といえる。
そこで、大口径化が容易で価格も比較的安い焼結体材料を下地基板として用いることが、改めて検討されつつある。
特許文献１には、セラミック材料を主成分とする焼結体に窒化ガリウム、窒化インジウム、及び窒化アルミニウムから選ばれた少なくとも１種を主成分とする薄膜が形成される薄膜基板であって、前記薄膜は、無定形薄膜、多結晶薄膜、及び配向性多結晶薄膜から選ばれた少なくともいずれかの上に単結晶薄膜が形成されるものであるか、単結晶薄膜の上に単結晶薄膜が形成され上に形成される単結晶薄膜の結晶性がその下の単結晶薄膜の結晶性と同等あるいはそれ以上に優れている、という技術の開示がある。
特許文献２には、ＧａＮベース半導体を粒成長させるための基板材料として、焼結助剤成分を１〜１０質量％含有し、熱伝導率１５０Ｗ／ｍ・Ｋ以上、かつ、基板表面に最大径２００μｍを超える凹部がないＧａＮベース半導体結晶成長用多結晶窒化アルミニウム基材の開示がある。
特許文献３には、多結晶ＡｌＮ基板を用いつつ結晶性にすぐれた窒化物半導体ウェーハ及び窒化物半導体素子の提供を目的として、配向性を有する多結晶窒化アルミニウムからなり、主面上に複数のステップが形成された基板と、前記基板の前記主面上に設けられた単結晶の窒化物半導体層とを備えた窒化物半導体ウェーハ及び前記窒化物半導体層の上に設けられた電極を備えた窒化物半導体素子が記載されている。
特許文献４には、平均粒径が０．１μｍ以上３０μｍ以下の焼結基板を準備する工程と、前記焼結基板と半導体結晶基板とを接合層を介在させて貼り合わせる工程と、前記半導体結晶基板を半導体結晶層と残りの半導体結晶基板とに分離することにより前記焼結基板上に前記接合層を介在させて前記半導体結晶層が接合された複合基板を形成する工程と、を含む複合基板の製造方法が開示されている。
特許文献５または６には、多結晶材料であるハンドル基板上に単結晶シリコンのドナー基板を貼り付けた複合基板が、化合物半導体を用いたパワーデバイスに適用できるという技術の開示がある。
特開２００６−３１５９５１号公報 ＷＯ２０１２／０４３４７４号公報 特開２００７−１１２６３３号公報 特開２０１３−２５８３７３号公報 特許第５７５５３９０号公報 特許第５７５６８８８号公報
多結晶面上に直接単結晶層を形成する事ができれば、コスト的にも有利であるが、特許文献１および２に記載の技術で多結晶面上に結晶性の高い半導体層を形成することは、実際には非常に困難なものであった。
また、多結晶面上に直接単結晶層が形成できるように、例えば特許文献３では、多結晶ＡｌＮ基板の表面に、高さが例えば数ナノメータ程度の複数のステップが互いに略平行となるように形成されており、この上に窒化物半導体を成長させると、そのｃ軸は成長方向に対してほぼ平行となり、さらに、ａ軸あるいはｍ軸はステップの延在方向に対してほぼ平行または垂直となり、多結晶ＡｌＮ基板上に単結晶の窒化物半導体層を成長させることを可能としている。
しかし、大口径基板の一主面全体に亘って、ナノサイズのステップを均一、均等に形成することは、多大なコストがかかり、かつ、多結晶基板表面の粒界、空隙の存在により、ステップが均一にならないおそれがある。
特許文献４に記載されているような、半導体結晶層をあらかじめ用意し、接合層を介して多結晶基板と接合した後、半導体結晶層の一部を分離する、という方法は、貼り合わせ工程や分離工程において相当な厚さが必要であるが、あらかじめ用意する半導体結晶層の材料が高価な場合は製造コスト高となる。さらにこの場合、組成の異なる半導体結晶層の積層構造を作り込むことが困難であり、半導体装置としての設計自由度が制限される。
特許文献５、６に記載されている発明は、多結晶体の一主面上に単結晶体を貼り合わせることにより得られる複合基板に関するものである。従来の単結晶基板上に化合物半導体層を積層する方法と同様に、複合基板上に化合物半導体層を積層して、各種の化合物半導体基板を作製する試みもなされている。
ところで、上記複合基板上に従来の化合物半導体層の構造を適用した場合、単結晶基板上に化合物半導体層を積層した場合と同等以上の優れた効果が期待されている。しかしながら、複合基板と化合物半導体のどのような構造が好ましい形態であるかは、十分解明されているとは言えないものであった。
本発明は、このような状況を鑑みて、より優れた特性を有する化合物半導体素子の製造に好適な、下地基板に焼結体を有する化合物半導体基板を提供することを目的とする。
本発明に係る化合物半導体基板は、下地基板の一主面上にシード層を介して形成された化合物半導体層を備え、前記下地基板は焼結体からなり、前記シード層はＳｉ単結晶からなり、前記化合物半導体層は前記シード層上で結晶成長されたバッファー層および活性層が順次積層された構造を含み、前記焼結体の熱膨張係数は前記化合物半導体層全体の平均熱膨張係数の０．７倍以上１．４倍以下であり、前記バッファー層のＸ線回折ピークの半値幅が８００ａｒｃｓｅｃ以下であることを特徴とする。
かかる構成を有することで、従来にない優れた特性を有する化合物半導体基板とすることができる。具体的には、化合物半導体基板が、低い抵抗値を保ちつつ、優れた反り・クラック制御性や耐圧特性を有することができる。
また、本発明に係る化合物半導体基板は、化合物半導体層の層厚が７μｍ以上１５μｍ以下であると、好ましい。
かかる構成を有することで、化合物半導体基板の縦方向の耐圧特性を十分に確保でき、活性層の電気特性を向上させることができる。
ここで、本発明に係る化合物半導体基板の一形態としては、前記活性層が電子走行層上に電子供給層が形成されたものが挙げられる。その場合、前記電子走行層と前記電子供給層との間にスペーサー層をさらに備えると、より好ましい。
そして、上記一形態の具体的な例としては、前記下地基板が窒化アルミニウム（ＡｌＮ）焼結体であり、前記シード層がチョクラルスキー（ＣＺ）法もしくはフローティングゾーン（ＦＺ）法で製造されたシリコン（Ｓｉ）単結晶であり、前記化合物半導体が気相成長法で製造されたガリウム系窒化物であり、前記バッファー層のＧａＮ（００２）およびＧａＮ（１００）Ｘ線回折ピークの半値幅がともに５００ａｒｃｓｅｃ以下である形態である。
本発明によれば、化合物半導体基板の抵抗値を低く保ちつつ、優れた反り・クラック制御性を有し、かつ、十分な耐圧特性を確保した化合物半導体基板を安価に提供することが可能となる。
本発明に係る化合物半導体基板の一態様を示す断面概略図である。 本発明に係る化合物半導体基板の、他の一態様を示す断面概略図である。 本発明に係る化合物半導体基板の他の一態様の、より好適な一形態を示す断面概略図である。
以下、本発明を、図面も参照しながら詳細に説明する。
本発明に係る化合物半導体基板Ｚは、下地基板１の一主面上にシード層２を介して形成された化合物半導体層３を備え、前記下地基板１は焼結体からなり、前記シード層２は単結晶からなり、前記化合物半導体層３は前記シード層２上で結晶成長されたバッファー層４および活性層５が順次積層された構造を含み、前記焼結体の熱膨張係数は前記化合物半導体層３全体の平均熱膨張係数の０．７倍以上１．４倍以下であり、前記バッファー層４のＸ線回折ピークの半値幅が８００ａｒｃｓｅｃ以下である。
図１は、本発明に係る化合物半導体基板Ｚの一態様を示す断面概略図である。すなわち、化合物半導体基板Ｚは、下地基板１の一主面上に、シード層２と化合物半導体層３が順次形成され、化合物半導体層３は、バッファー層４、活性層５がこの順で積層されている構造を含む。なお、図１はあくまで概念図であり、各層の実際の寸法比とは異なる。
本発明において、下地基板１は焼結体である。従来、下地基板には単結晶が好適に使用されていたが、その理由は、その上に形成される化合物半導体層が、単結晶の結晶性を引き継ぎ、半導体素子として必要な水準の結晶性を得るためである。
その観点で見れば、下地基板１は、化合物半導体層が形成される一主面のごく近傍のみ単結晶であれば、その他の箇所は必ずしも単結晶である必要はない、といえる。
そこで、本発明では、下地基板１には焼結体を用い、その一主面のごく近傍に、単結晶からなるシード層を設けることで、化合物半導体層３がその結晶性を引き継ぐことを可能とした。すなわち、本発明では、化合物半導体層３の結晶性を確保する単結晶の領域をシード層２に担保させ、下地基板１は焼結体とした。同じ材料同士での比較で、焼結体基板は単結晶基板と比べて、より低価格かつ大口径の製造が容易であり、まずこの点で優位といえる。
また、焼結体は、単結晶より材料選択の自由度が大きく、化合物半導体層との熱膨張係数の差が小さい材料を、適切に適用できる。さらに、基板全体の反り低減効果は、単一の単結晶材料を下地基板として用いる場合に比べて、より優れている。
加えて、焼結体からなる下地基板１は、単結晶のシード層２と貼り合わせる際に、単結晶基板同士を貼り合わせる場合よりも接合強度を確保しやすい、という点でも有利と言える。
下地基板１として用いる焼結体の材料は、半導体用として用いられる公知の材料を広く適用できる。また、その製造方法も格別限定されない。例えば、窒化ケイ素（Ｓｉ３Ｎ４）、窒化アルミニウム（ＡｌＮ）、炭化ケイ素（ＳｉＣ）、炭化ホウ素（ＢＮ）等が例示される。また、必ずしも均質な単一組成である必要もなく、基板の一部で組成や不純物濃度が異なっていてもよい。
なお、下地基板１にＡｌＮの焼結体を用いる場合、ＡｌＮ中にイットリウムアルミニウムガーネット（ＹＡＧ）が０．５〜５ｗｔ％含まれていると、下地基板１の熱伝導性を向上するので、さらに好ましい。
下地基板１は、全体が焼結体であることを要するものではなく、下地基板１の中間または裏面に単結晶層あるいは各種の焼結体の層を有する複合基板であってもよいが、化合物半導体基板Ｚとして均質な特性を得ることを優先するならば、単一組成の焼結体のみからなる形態が好ましい。
次に、下地基板１の一主面上には、シード層２が形成されている。このシード層２は単結晶からなり、その上に形成される化合物半導体層３の成長核となる役割を持つ。焼結体面上に結晶性の高い単結晶層を形成することが実際には困難であることを考慮し、本発明では、予め単体で結晶性の高い結晶相から成る単結晶を用いることで、高品質の化合物半導体層を得るものである。
このシード層２は、化合物半導体層３と接する領域の少なくとも一部が単結晶であれば、その他の領域が全て単結晶であることを要するものではなく、シード層２の一部が多結晶または非晶質を含む各種の多層構造であってもよい。しかしながら、化合物半導体基板Ｚとして均質な特性を得ることを優先するならば、単一組成の単結晶のみからなる形態がより好ましい。
シード層２の具体例としては、ＣＺ法またはＦＺ法から成るバルクのＳｉ単結晶、あるいは、バルク単結晶上にＣＶＤ法で形成されたＳｉ層が好適である。ＳｉＣやガリウムナイトライド（ＧａＮ）、サファイア等の単結晶でも差し支えないが、Ｓｉは、前記の各種材料と比べて、コストや加工性の容易さの点で優位と言える。
シード層２の厚さは、下地基板１，シード層２，化合物半導体層３の、それぞれの材料の選択、化合物半導体基板Ｚに要求される特性に応じて、適時設定される。
化合物半導体層３の結晶成長に不可欠な厚さを確保する観点では、シード層２の厚さは、最低でも０．０５μｍ以上が好ましいが、厚すぎるとシード層２自身が化合物半導体基板Ｚの反り悪化要因になるので、２μｍ以下が好ましい。より好ましくは、０．１〜１μｍである。
化合物半導体層３は、シード層２上で結晶成長されたバッファー層４、活性層５が順次積層された構造を含んでいる。前述の通り、結晶性の確保のため、化合物半導体層３は単結晶面を有するシード層２上で結晶成長されたものである。
化合物半導体基板Ｚは、バッファー層４，活性層５が順次積層された構造を備えていれば、その他の構成要素である絶縁膜，電極，保護膜等の付与、あるいは、リセス構造や貫通構造等を有していてもよい。
活性層５は、その層構造、層厚、ドーパント濃度、バンドギャップ（エネルギー差）等を、要求される仕様に応じて、適時設定できる。
また、活性層５は、電子が移動することで所望の特性が得られる層を含むものであればよい。例えば、発光素子であれば発光層、高電子移動度トランジスタ（ＨＥＭＴ）等の電界効果トランジスタであれば電子走行層、等が挙げられ、その他、高周波デバイス用にも適用可能である。
本発明では、下地基板１に用いられる焼結体の熱膨張係数は、化合物半導体層３の平均熱膨張係数の０．７倍以上１．４倍以下である。このようにすることで、化合物半導体基板Ｚ全体の反りを低減できる。
ここで、化合物半導体層３の平均熱膨張係数とは、バッファー層４、活性層５、その他追加で付与された層が有するそれぞれの熱膨張係数を、化合物半導体層３全体の厚さに占める各層の厚さで除した後、合計した値を用いるものとする。
下地基板１と化合物半導体層３の熱膨張係数の差を、化合物半導体層３の平均熱膨張係数の０．７倍以上１．４倍以下とすることで、化合物半導体基板Ｚの反りを、例えば下地基板１にＳｉを適用した場合と比較して、十分に小さくすることができる。
なお、化合物半導体基板Ｚ全体の反りは、下地基板１の厚さと化合物半導体層３の厚さとの比にも影響を受けるが、本発明では、下地基板１の厚さを化合物半導体層３と比較して十分大きくとることで、格別それぞれの厚さを厳密に限定することを要しない。
例えば、下地基板１をＡｌＮ焼結体、化合物半導体層３をＧａＮとしたとき、化合物半導体層３の厚さが、７μｍ以上１５μｍ以下、特に７μｍ以上１２μｍ以下である場合は、下地基板１の厚さは３００μｍ以上あればよい。しかし、下地基板１が厚すぎると、反り低減効果は飽和する一方で、ハンドリング性の悪化、気相成長装置で使用する治具が制限される、等の不具合があるので、上限は１２００μｍ以下が好ましい。
そして、本発明に係るバッファー層４は、Ｘ線回折ピークの半値幅が８００ａｒｃｓｅｃ以下である。すなわち、バッファー層４の結晶性が一定以上の良好な水準であれば、その上に形成される化合物半導体層の電気特性を、効果的に向上させることができる。
本発明では、結晶性の良し悪しの指標として、Ｘ線回折ピークの半値幅を用いる。この半値幅の測定方法は、半導体結晶の評価に適用される公知の方法による。
なお、当該半値幅は、対象とする結晶方位によって得られる値が異なり、どの結晶方位の値を用いるかも、必要に応じて適時選択されるものであるが、これらの要素を全て包括しても、絶対値として８００ａｒｃｓｅｃ以下の結晶性があれば、本発明においては、その上に形成される化合物半導体層の電気特性を有意に向上させることを可能とする。
バッファー層４の構造は、格別限定されず、公知の化合物半導体積層構造を広く適用できる。従来、バッファー層を多層積層体にすることで、転位や反りを制御していたのに対して、本発明では、下地基板１とシード層２により、バッファー層４で、前記の作用効果を担う必要がないので、結晶性の確保に重点を置いた設計が可能である。
そのため、より簡易かつ高い結晶性が得られやすい層構造、例えば単一材料の単層、あるいは、１０層未満の積層数で構成される多層積層体の方が、より好ましいと言える。
シード層２は、バッファー層４の結晶方位および結晶性を確保する働きもあるが、本発明においては、下地基板１と化合物半導体層３との熱膨張係数差に起因する応力を、さらに効果的に緩和する作用も有している。なお、下地基板１、シード層２、化合物半導体層３の、それぞれの熱膨張係数や格子定数を考慮して各層厚を最適化することで、上記の効果はより適切に発揮される。
本発明の化合物半導体基板Ｚは、化合物半導体層３の層厚が７μｍ以上１５μｍ以下であると、好ましい。本発明では、下地基板１とバッファー層４を備えることで、良質の活性層５を得ることができる。さらに、化合物半導体層３の層厚を７μｍ以上とすることで、化合物の種類によらず、縦方向の耐圧特性を十分確保でき、活性層５の電気特性が相乗的に向上する。
一方、化合物半導体層３の厚さが大きいほど耐圧特性を向上できるが、層厚を１５μｍ以下と限定している理由は、実用耐圧を鑑みての設定値であることと、耐圧以外の特性劣化も考慮しているためである。
そして、本発明の化合物半導体基板Ｚは、活性層５が電子走行層５ａ上に電子供給層５ｂが形成されたものであることが好適であり、その場合、電子走行層５ａと電子供給層５ｂとの間にスペーサー層１１を備えると、より好ましい。
本発明の化合物半導体基板Ｚは、公知の方法を用いて製造することができる。好適には有機金属気相成長（ＭＯＣＶＤ）が挙げられるが、その他の気相成長法、一例としてハイドライド気相成長（ＨＶＰＥ）法、分子線気相成長（ＭＢＥ）法、等で行ってもよい。さらに、これらの各成長方法を適時組み合わせて用いてもよい。
以下、図２を用いて、本発明の好ましい一実施態様である、下地基板１がＡｌＮ、シード層２がＣＺ法もしくはＦＺ法で製造されたＳｉ単結晶であり、化合物半導体層３が気相成長法で製造されたガリウム系窒化物であり、活性層５が電子走行層５ａの上に電子供給層５ｂが形成されたものであり、バッファー層４のＧａＮ（００２）およびＧａＮ（１００）Ｘ線回折ピークの半値幅がともに５００ａｒｃｓｅｃ以下である化合物半導体基板Ｚについて、本発明をさらに詳しく説明する。
ここで、ガリウム系窒化物からなる化合物半導体層３としては、ＧａＮを必須とし、ＡｌＧａＮまたはＩｎＧａＮの少なくともいずれかから成る層、その他ＡｌＮ、ＩｎＮ等の層の組み合わせからなる多層構造が例示できる。
一般に電子走行層５ａは、その部分にドーパントや結晶欠陥などの電子を散乱させる因子があると、そのシート抵抗が上がる。したがって、電子走行層５ａは高純度かつ高い結晶品質であることが好ましいことから、そのシート抵抗も低いほうが好ましい。
一例として、Ｓｉ基板上に成膜したガリウム系窒化物半導体膜においては、ノンドープの電子走行層５ａは、おおむね４００〜４５０Ω／□であれば良好とされている。なお、電子走行層５ａの電気抵抗は、シート抵抗値で評価されることが多く、本発明でもこれに従う。
電子走行層５ａで低いシート抵抗値を得るために、バッファー層４の半値幅を低くする必要があるが、異種基板を採用した場合にこの半値幅を達成するためには、マイクロメーターオーダーの膜厚を要し、反りやクラックを抑制するためには成膜工程で応力制御層を適切に使用しなければならないものであった。
これに対して本発明は、バッファー層４で低い半値幅値を実現するために、下地基板１と化合物半導体層３との熱膨張差を限定して、具体的には、下地基板１を構成する焼結体の熱膨張係数を化合物半導体層３全体の平均熱膨張係数の０．７倍以上１．４倍以下とすることで、応力制御層を無くす、もしくは極力減らすことができ、簡易な構造で、活性層５の層厚を厚くできる。
さらに、バッファー層４、電子走行層５ａ、電子供給層５ｂがいずれもガリウム系窒化物半導体のとき、バッファー層４のＧａＮ（００２）およびＧａＮ（１００）Ｘ線回折ピークの半値幅をともに５００ａｒｃｓｅｃ以下とすることで、電子走行層５ａのシート抵抗値の有意な低減、好適には４００Ω／□以下のシート抵抗値を得ることを可能とする。
すなわち、本発明は、電子走行層５ａのシート抵抗値を下げる方法として、電子走行層５ａより下に存在するバッファー層４、さらには、その下のシード層２、下地基板１の特性までもが影響することを見出し、これらを適切に規定したものである。
また図３に示すように、電子走行層５ａと電子供給層５ｂとの間に、スペーサー層１１をさらに備えると、スペーサー層１１によるキャリア移動度向上効果が、電子走行層５ａのシート抵抗値の低減により促進され、さらに好ましいものといえる。
スペーサー層１１は、公知の材料、組成、厚さを適用できる。一例として、電子走行層５ａがＧａＮ、電子供給層５ｂがＡｌＧａＮの場合、厚さ０．５〜２ｎｍ程度のＡｌＮスペーサー層１１が好適である。
また、図３に示すように、下地基板１とシード層２との間に、接合層１０が介在していてもよい。接合層１０があることで、異種材料同士の下地基板１とシード層２が、より堅牢に接合される。
接合層１０は、公知の技術、材料を適用できるが、本発明では、シード層２を構成する材料の酸化物からなる層がより好ましい。前記酸化物は、シード層２を構成する材料よりも密着性に優れ、接合層１０として好適である。
ここで、シード層２の表面を直接酸化して酸化膜を形成すると、シード層２と接合層１０との間は、元々強力に結合しているので、研磨の過程で基板と層が剥離する懸念が低減され、より好ましいものと言える。
その他、下地基板１は、裏面が鏡面研磨されていてもよく、シード層２が形成されている領域以外の表面が、酸化膜等の保護膜で被覆されていてもよい。
なお、ここまでＨＥＭＴ構造を例として説明してきたが、本発明に係る化合物半導体基板Ｚは、ＨＥＭＴ構造以外でも、活性層の抵抗を下げることが、特性向上に寄与する半導体構造であれば、発光素子等にも応用する事が可能である。
以上の通り、本発明に係る化合物半導体基板Ｚは、従来は容易に達成する事が困難であった活性層の特性向上を比較的簡易な構成で可能とするものである。
特に、口径６インチ以上で化合物半導体層３の厚みが７μｍ以上のＨＥＭＴ用化合物半導体基板の作製において、従来技術の延長上では基板全体の反り制御性が著しく困難であったことを鑑みれば、本発明は、口径６インチ以上で有効である。さらに、口径８インチでは、下地基板１に単結晶、シード層２を採用しない従来の手法では到底達成できない反りレベルと低抵抗な電子走行層を備えた化合物半導体基板の提供を可能とする。
以下、本発明を実施例に基づいて具体的に説明するが、本発明は、下記実施例により制限されるものではない。
［実施例１］試料１の作製
（下地基板１の準備）
直径６インチ、厚さ１０００μｍのＡｌＮ焼結体から成る基板を準備し、これを下地基板１とした。この下地基板の両面を算術平均粗さＲａ＝５０ｎｍ以下で鏡面加工した。
（シード層２の製造準備）
直径６インチ、厚さ６７５μｍ、面方位（１１１）、比抵抗０．００２Ω・ｃｍのＳｉ単結晶基板を準備し、この片面を算術平均粗さＲａ＝５０ｎｍ以下に鏡面加工し、続いてこれを、半導体用熱処理炉を用いて、酸素１００％雰囲気下１０００℃で２時間の酸化処理を行ったものをシード層２の元とした。
（下地基板１とシード層２の元との接合および加工）
上記のように作製した下地基板１とシード層２の元の各鏡面同士を、公知の方法で熱圧着して接合した後、シード層２の元の表面を厚さが０．５μｍになるまで研削加工し、最後に算術平均粗さＲａ＝５０ｎｍ以下で鏡面加工してシード層２とし、下地基板１とシード層２の接合体を得た。
（化合物半導体層３の形成 その１〜初期層）
前記の接合体を公知の基板洗浄方法で清浄化した後、ＭＯＣＶＤ装置内にセットして、昇温とガス置換後に、１０００℃×１５分、水素１００％雰囲気で熱処理を行った。続いて、原料ガスとしてトリメチルアルミニウム（ＴＭＡ）、アンモニア（ＮＨ3）を用い、厚さ１００ｎｍのＡｌＮ単結晶からなる第１初期層を、１０００℃で気相成長させた。これ以降のガリウム系窒化物半導体層の形成は全て、成長温度の基準を１０００℃とし、これに１〜１５℃の範囲で微調整を加えた。前記初期層の上に、原料ガスとしてトリメチルガリウム（ＴＭＧ）、ＴＭＡ、ＮＨ3を用い、厚さ１００ｎｍのＡｌxＧａ1-xＮ単結晶層（ｘ＝０．１）からなる第２初期層を成長させた。
（化合物半導体層３の形成 その２〜バッファー層の形成）
次に、上記第２初期層上に、炭素濃度１×１０16ａｔｏｍｓ／ｃｍ3、厚さ４８００ｎｍのＧａＮ単結晶層、および炭素濃度５×１０19ａｔｏｍｓ／ｃｍ3、厚さ３６００ｎｍのＧａＮ単結晶層を順次積層し、これをバッファー層４とした。
（化合物半導体層３の形成 その３〜電子走行層、電子供給層の形成）
引き続き、電子走行層５ａとして、炭素濃度１×１０１６ａｔｏｍｓ／ｃｍ3、厚さ７００ｎｍのＧａＮ単結晶層を同様にして積層し、さらに、電子供給層５ｂとして、厚さ２０ｎｍのＡｌｙＧａ1-yＮ単結晶層（ｙ＝０．２５）を同様にして積層した。なお、気相成長により形成した各層の厚さや炭素濃度の制御は、原料ガスの流量と供給時間及び基板温度、その他公知の成長条件の調整により行った。このようにして作製したものを試料１とする。
なお、電子走行層５ａ、電子供給層５ｂを形成せず、バッファー層４まで成膜したサンプルを別途準備して、これを試料１Ｘとする。
［実施例２］試料２の作製
実施例１におけるバッファー層４の作製工程を、炭素濃度５×１０19ａｔｏｍｓ／ｃｍ3で厚さ５ｎｍのＡｌＮ単結晶層及び炭素濃度５×１０19ａｔｏｍｓ／ｃｍ3で厚さ３０ｎｍのＧａＮ単結晶層を交互に各８層気相成長させて、続いて、炭素濃度５×１０１９ａｔｏｍｓ／ｃｍ3にて、厚さ８１２０ｎｍのＧａＮ単結晶層を同様にして積層し、多層構造のバッファー層４を形成する、という工程に置き換え、電子走行層５ａ以降の成膜構造は、全て実施例１と同等とした。このようにして作製したものを試料２とする。
なお、バッファー層４まで成膜したサンプルを別途準備して試料２Ｘとする。
［比較例１］試料３の作製
下地基板１とシード層２の代わりに、シード層２の作製に用いたＳｉ単結晶基板をそのまま用いて、バッファー層４以降の作製工程は実施例２と同様とした。このようにして作製したものを試料３とする。なお、バッファー層４まで成膜したサンプルを別途準備して試料３Ｘとする。
［比較例２］試料４の作製
下地基板１とシード層２の代わりに、シード層２の作製に用いたＳｉ単結晶基板をそのまま用いた。バッファー層の作製工程は、炭素濃度５×１０19ａｔｏｍｓ／ｃｍ3で厚さ５ｎｍのＡｌＮ単結晶層及び炭素濃度５×１０19ａｔｏｍｓ／ｃｍ3で厚さ３０ｎｍのＧａＮ単結晶層を交互に各８層気相成長させて、続いて、工程Ａとして２２５ｎｍのＧａＮ単結晶層を成長させてから、再度厚さ５ｎｍのＡｌＮ単結晶層及び厚さ３０ｎｍのＧａＮ単結晶層（いずれも炭素濃度は５×１０19ａｔｏｍｓ／ｃｍ3）を交互に各８層気相成長させる。この工程Ａをさらに３回繰り返す。その後、炭素濃度５×１０19ａｔｏｍｓ／ｃｍ3にて、厚さ１３００ｎｍのＧａＮ単結晶層を同様にして積層し、多層構造のバッファー層４を形成するものとした。電子走行層５ａ以降は、全て実施例１と同等とした。このようにして作製したものを試料４とする。
なお、バッファー層４まで成膜したサンプルを別途準備して試料４Ｘとする。
［評価］
実施例１〜２及び比較例１〜２で作製した試料１〜４について、化合物半導体基板Ｚ全体の反り、バッファー層４の結晶性、及び電子走行層５ａのシート抵抗値を評価した。反りは、市販のレーザ変位計により、主面中心における基板表面が基板厚さ方向に変位した距離の最大値と最小値の差により求めた。結晶性は、試料１Ｘ〜４Ｘを用いて、それぞれＸ線回折により得られた（００２）および（１００）面ピークのロッキングカーブの半値幅で評価した。シート抵抗は、Ｈａｌｌ効果測定装置で試料１〜４表面の中央１点を測定した。
試料１の反り量は３０μｍ、試料２の反り量は１０μｍ、そして比較例４の反り量は５０μｍであった。ここで、試料１、２、４は、基板外周３ｍｍ以内の外観を不問としたうえで、膜にクラックは発生しておらず、基板形状および外観的に問題はなかったが、試料３は基板全面に亘り膜にクラックが発生しており評価はできなかった。そして、シート抵抗評価の結果、試料１は２２０Ω／□、試料２は３８０Ω／□、試料４は４５０Ω／□となった。
一方、試料１ＸのＧａＮ（００２）およびＧａＮ（１００）半値幅はそれぞれ２５０ａｒｃｓｅｃおよび３００ａｒｃｓｅｃ、試料２Ｘはそれぞれ４００ａｒｃｓｅｃおよび８００ａｒｃｓｅｃ、試料４Ｘはそれぞれ５５０ａｒｃｓｅｃおよび１０００ａｒｃｓｅｃとなった。なお、試料３Ｘは、前述の通り基板全面に亘り膜にクラックが発生しており、評価はできなかった。
上記の通り、本発明の実施範囲である試料１、２は、下地基板として焼結体を用いない試料４と比べて、シート抵抗は低くなっている。特に、試料１は電子供給層のシート抵抗が、従来のＳｉ単結晶基板上に窒化物半導体層を形成した試料４と比べて、４０〜４５％も低減されている。
また、試料１、２は共に、反りが実用上問題のないレベルである。すなわち、化合物半導体層の厚みが７〜１０μｍと厚い試料１、２の反りが、化合物半導体層の厚みが４〜５μｍの試料４と同等レベルという事を示しており、本発明の特徴の一つである反り低減効果が発揮されているものと言える。
Ｚ 化合物半導体基板
１ 下地基板
２ シード層
３ 化合物半導体層
４ バッファー層
５ 活性層
５ａ 電子走行層
５ｂ 電子供給層
１０ 接合層
１１ スペーサー層

Claims (5)

  1. 下地基板の一主面上にシード層を介して形成された化合物半導体層を備え、
    前記下地基板は焼結体からなり、
    前記シード層はＳｉ単結晶からなり、
    前記化合物半導体層は前記シード層上で結晶成長されたバッファー層および活性層が順次積層された構造を含み、
    前記焼結体の熱膨張係数は前記化合物半導体層全体の平均熱膨張係数の０．７倍以上１．４倍以下であり、
    前記バッファー層のＸ線回折ピークの半値幅が８００ａｒｃｓｅｃ以下であることを特徴とする化合物半導体基板。
  2. 前記化合物半導体層の層厚が７μｍ以上１５μｍ以下であることを特徴とする、請求項１に記載の化合物半導体基板。
  3. 前記活性層が電子走行層上に電子供給層が形成されたものであることを特徴とする、請求項１または２に記載の化合物半導体基板。
  4. 前記電子走行層と前記電子供給層との間にスペーサー層をさらに備えることを特徴とする、請求項３に記載の化合物半導体基板。
  5. 前記下地基板が窒化アルミニウム焼結体（ＡｌＮ）であり、
    前記シード層がチョクラルスキー（ＣＺ）法もしくはフローティングゾーン（ＦＺ）法で製造されたシリコン（Ｓｉ）であり、
    前記化合物半導体が気相成長法で製造されたガリウム系窒化物であり、
    前記バッファー層のＧａＮ（００２）およびＧａＮ（１００）Ｘ線回折ピークの半値幅がともに５００ａｒｃｓｅｃ以下であることを特徴とする、請求項１から４のいずれか１項に記載の化合物半導体基板。
JP2015202862A 2015-10-14 2015-10-14 化合物半導体基板 Active JP6465785B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015202862A JP6465785B2 (ja) 2015-10-14 2015-10-14 化合物半導体基板
US15/284,781 US10068858B2 (en) 2015-10-14 2016-10-04 Compound semiconductor substrate
BE20165760A BE1023890B1 (de) 2015-10-14 2016-10-10 Verbindungshalbleitersubstrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015202862A JP6465785B2 (ja) 2015-10-14 2015-10-14 化合物半導体基板

Publications (2)

Publication Number Publication Date
JP2017076687A JP2017076687A (ja) 2017-04-20
JP6465785B2 true JP6465785B2 (ja) 2019-02-06

Family

ID=57184270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015202862A Active JP6465785B2 (ja) 2015-10-14 2015-10-14 化合物半導体基板

Country Status (3)

Country Link
US (1) US10068858B2 (ja)
JP (1) JP6465785B2 (ja)
BE (1) BE1023890B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6473017B2 (ja) * 2015-03-09 2019-02-20 エア・ウォーター株式会社 化合物半導体基板
US11605716B2 (en) 2019-12-17 2023-03-14 Coorstek Kk Nitride semiconductor substrate and method of manufacturing the same
JP7220647B2 (ja) * 2019-12-17 2023-02-10 クアーズテック株式会社 窒化物半導体基板及びその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8507361B2 (en) * 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
US6497763B2 (en) 2001-01-19 2002-12-24 The United States Of America As Represented By The Secretary Of The Navy Electronic device with composite substrate
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2006315951A (ja) 2003-06-30 2006-11-24 Kenichiro Miyahara 電子素子及び薄膜基板
JP2007112633A (ja) 2005-10-17 2007-05-10 Toshiba Corp 窒化物半導体ウェーハ及び窒化物半導体素子
JP4458116B2 (ja) * 2007-05-30 2010-04-28 住友電気工業株式会社 エピタキシャル層成長用ｉｉｉ族窒化物半導体層貼り合わせ基板および半導体デバイス
JP2010040867A (ja) * 2008-08-06 2010-02-18 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
US8580593B2 (en) 2009-09-10 2013-11-12 Micron Technology, Inc. Epitaxial formation structures and associated methods of manufacturing solid state lighting devices
JP2012009501A (ja) * 2010-06-22 2012-01-12 Nagoya Institute Of Technology 半導体基板の製造方法および半導体装置の製造方法
US9356101B2 (en) 2010-09-27 2016-05-31 Kabushiki Kaisha Toshiba Polycrystalline aluminum nitride base material for crystal growth of GaN-base semiconductor and method for manufacturing GaN-base semiconductor using the same
JP5788296B2 (ja) 2011-02-22 2015-09-30 コバレントマテリアル株式会社 窒化物半導体基板及びその製造方法
JP2012175089A (ja) * 2011-02-24 2012-09-10 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
WO2013051163A1 (ja) 2011-10-07 2013-04-11 住友電気工業株式会社 ＧａＮ系膜の製造方法およびそれに用いられる複合基板
JP2013258373A (ja) 2012-06-14 2013-12-26 Sumitomo Electric Ind Ltd 複合基板およびその製造方法
US8981432B2 (en) * 2012-08-10 2015-03-17 Avogy, Inc. Method and system for gallium nitride electronic devices using engineered substrates
JP6094243B2 (ja) * 2013-02-07 2017-03-15 住友電気工業株式会社 複合基板およびそれを用いた半導体ウエハの製造方法
US9929310B2 (en) * 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
TWI538018B (zh) 2013-03-27 2016-06-11 Ngk Insulators Ltd Semiconductor substrate for composite substrate
JP6108609B2 (ja) * 2013-04-25 2017-04-05 クアーズテック株式会社 窒化物半導体基板
EP2804203A1 (en) * 2013-05-17 2014-11-19 Imec III-V device and method for manufacturing thereof
EP2953157B1 (en) 2014-01-06 2017-04-05 NGK Insulators, Ltd. Handle substrate and composite wafer for semiconductor device
JP2015019061A (ja) * 2014-06-25 2015-01-29 株式会社タムラ製作所 半導体積層構造体及び半導体素子

Also Published As

Publication number Publication date
US10068858B2 (en) 2018-09-04
JP2017076687A (ja) 2017-04-20
BE1023890A1 (de) 2017-09-05
US20170110414A1 (en) 2017-04-20
BE1023890B1 (de) 2017-09-06

Similar Documents

Publication Publication Date Title
JP5836158B2 (ja) 歪吸収中間層遷移モジュールを有するｉｉｉ族窒化物半導体構造
KR102062327B1 (ko) 질화 알루미늄 기판 및 iii족 질화물 적층체
JP5133927B2 (ja) 化合物半導体基板
JP6484328B2 (ja) バッファ層スタック上にｉｉｉ−ｖ族の活性半導体層を備える半導体構造および半導体構造を製造するための方法
TWI689611B (zh) Ｉｉｉ族氮化物積層體及具有該積層體之發光元件
EP2551892B1 (en) METHOD FOR PRODUCING GaN FILM
US8697564B2 (en) Method of manufacturing GaN-based film
TWI404122B (zh) 增進半-極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ藉由金屬有機化學氣相沈積生長之方法
CN105280770B (zh) 氮化物半导体结构
JP6242941B2 (ja) Ｉｉｉ族窒化物半導体及びその製造方法
JP6465785B2 (ja) 化合物半導体基板
US20120118222A1 (en) METHOD OF MANUFACTURING GaN-BASED FILM
US20230257905A1 (en) Large-diameter substrate for group-iii nitride epitaxial growth and method for producing the same
TW201810542A (zh) 用於機械性地層疊不同的半導體晶圓的稀土族中間層
JP7013070B2 (ja) シリコン基板上のＥｒＡＩＮバッファ上に成長したＩＩＩ－Ｎ材料
JP5417211B2 (ja) エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法
US9401420B2 (en) Semiconductor device
JP6117821B2 (ja) 複合基板および機能素子
JP2019052057A (ja) 複合基板、ｉｉｉ族窒化物結晶付複合基板、およびｉｉｉ族窒化物結晶の製造方法
JP2014039034A (ja) 半導体発光素子
JP7198195B2 (ja) 窒化物半導体基板
KR101517808B1 (ko) 크랙 감소를 위한 실리콘 기판 위 GaN 성장방법
WO2016031334A1 (ja) 窒化物半導体および窒化物半導体の製造方法
KR100839224B1 (ko) ＧａＮ 후막의 제조방법
TW202331794A (zh) 氮化物半導體基板及氮化物半導體基板的製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190108

R150 Certificate of patent or registration of utility model

Ref document number: 6465785

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350