JP6057292B2 - ＳｉＣ半導体素子の製造方法 - Google Patents

ＳｉＣ半導体素子の製造方法 Download PDF

Info

Publication number
JP6057292B2
JP6057292B2 JP2013125018A JP2013125018A JP6057292B2 JP 6057292 B2 JP6057292 B2 JP 6057292B2 JP 2013125018 A JP2013125018 A JP 2013125018A JP 2013125018 A JP2013125018 A JP 2013125018A JP 6057292 B2 JP6057292 B2 JP 6057292B2
Authority
JP
Japan
Prior art keywords
substrate
manufacturing
semiconductor device
heating
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013125018A
Other languages
English (en)
Other versions
JP2015002217A (ja
Inventor
忠昭 金子
忠昭 金子
大谷　昇
昇 大谷
健太 萩原
健太 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kwansei Gakuin Educational Foundation
Original Assignee
Kwansei Gakuin Educational Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kwansei Gakuin Educational Foundation filed Critical Kwansei Gakuin Educational Foundation
Priority to JP2013125018A priority Critical patent/JP6057292B2/ja
Priority to PCT/JP2014/003048 priority patent/WO2014199614A1/ja
Priority to US14/897,380 priority patent/US9941116B2/en
Publication of JP2015002217A publication Critical patent/JP2015002217A/ja
Application granted granted Critical
Publication of JP6057292B2 publication Critical patent/JP6057292B2/ja
Priority to US15/906,596 priority patent/US11081347B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H01L21/0415—Making n- or p-doped regions using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a batch of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は少なくとも表面がＳｉＣ層で構成される基板を用いた半導体素子の製造方法に関する。
半導体材料としては、シリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）等が従来から知られるところである。半導体素子の利用分野は近年急速に拡大しており、それに伴って、高温環境等の苛酷な領域で使用される機会も増加している。従って、高温環境に耐えられる半導体素子の実現は、幅広い用途における動作の信頼性と大量の情報処理・制御性の向上にとって重要な課題の１つである。
耐熱性に優れる半導体素子を製造する材料の１つとして、炭化ケイ素（ＳｉＣ）が注目されている。ＳｉＣは、機械的強度に優れるとともに、放射線にも強い。また、ＳｉＣは、不純物の添加によって電子や正孔の価電子制御も容易にできるとともに、広い禁制帯幅（６Ｈ型の単結晶ＳｉＣで約３．０ｅＶ、４Ｈ型の単結晶ＳｉＣで３．２ｅＶ）を有するという特徴を備えている。このような理由から、ＳｉＣは、上述した既存の半導体材料では実現できない高温、高周波、耐電圧、及び耐環境性を実現できる次世代のパワーデバイスの材料として期待されている。特許文献１から３は、ＳｉＣを用いた半導体材料を製造する方法を開示する。
特許文献１は、種結晶を成長させる成長炉内の温度を均一にすることで、ＳｉＣ多結晶の生成を抑制して良質なＳｉＣ半導体を製造する方法を開示する。特許文献２は、種結晶に複数の窪みを形成することで、欠陥の少ない良質なＳｉＣ半導体を製造する方法を開示する。
特開２０１２−１９３０５５号公報 特開２０１２−１７６８６７号公報
ところで、ＳｉＣを用いた半導体材料は、単結晶ＳｉＣで構成されるインゴットから所定の角度で切り出したバルク基板を用いて製造される。このバルク基板は、機械研磨等を行って表面を平坦にする必要がある。しかし、機械研磨では、サブミクロンオーダーの研磨傷が発生するので、従来では、化学機械研磨により当該研磨傷を除去して基板を更に平坦にする。
その後、基板の表面にエピタキシャル層を形成し、イオンを注入した後に高温で加熱してイオンを活性化させる。しかし、基板にこれらの処理を行うと、基板の表面に多数の潜傷が露出してしまい、半導体素子として使用できなくなってしまう。本願出願人は、この件について解析を行った結果、機械研磨時に基板の表面に圧力が掛かることで生じる機械的歪み（以下、変質層）が原因であることを突き止めた。
しかし、この変質層は、図２０に示すように、基板の表面から１０,０００ｎｍ程度まで生じており、化学機械研磨の研磨速度は約２ｎｍ／ｍｉｎであるため、化学機械研磨でこの変質層を除去するためには８０時間以上の膨大な時間が掛かってしまう。なお、化学機械研磨に代えて水素ガスによるエッチングを行った場合であってもそれ以上の時間が掛かってしまう。従って、従来の方法では、半導体素子の生産効率が非常に低くなってしまう。これに対し、特許文献１及び２等の先行技術文献では、この課題を解決する方法は開示されていない。
本発明は以上の事情に鑑みてされたものであり、その主要な目的は、バルク基板に機械研磨を行うことで発生する変質層を短時間で除去可能な半導体素子の製造方法を提供することにある。
課題を解決するための手段及び効果
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。
本発明の観点によれば、少なくとも表面がＳｉＣ層で構成されるとともにオフ角を有する基板を用いた半導体素子の製造方法において、以下の方法が提供される。即ち、この半導体素子の製造方法は、第１除去工程と、エピタキシャル層形成工程と、イオン注入工程と、イオン活性化工程と、第２除去工程と、電極形成工程と、を含む。前記第１除去工程は、前記基板には、機械研磨を行うことで、表面に研磨傷が生じるとともに当該研磨傷の更に内部側にも変質層が生じており、当該基板をＳｉ蒸気圧下で加熱して前記基板の表面から少なくとも１０μｍを除去することで、前記研磨傷及び前記変質層を除去する。前記エピタキシャル層形成工程は、前記研磨傷及び前記変質層を除去した前記基板にエピタキシャル層を形成する。前記イオン注入工程は、前記エピタキシャル層にイオンを注入する。前記イオン活性化工程は、前記基板を加熱してイオンを活性化する。前記第２除去工程は、前記イオン活性化工程が行われた前記基板表面のイオン注入不足部分、及び、前記イオン活性化工程で前記基板の表面に発生するマクロステップバンチングを、当該基板をＳｉ蒸気圧下で加熱することで除去する。前記電極形成工程は、前記第２除去工程により前記イオン注入不足部分及び前記マクロステップバンチングが除去された前記基板に電極を形成する。
これにより、第１除去工程で変質層を除去することで、潜傷の発生を防止できるので、半導体素子の歩留まりを向上させることができる。また、第１除去工程はエッチング速度（研磨速度）が高速なので、変質層を短時間で除去でき、半導体素子の生産効率を向上させることができる。
前記の半導体素子の製造方法においては、前記第１除去工程では、温度範囲が１８００℃以上２３００℃以下であって、Ｓｉの圧力が１０-2Ｐａ以上で加熱することが好ましい。
これにより、第１除去工程におけるエッチング速度を１００ｎｍ／ｍｉｎ程度以上に制御することができるので、変質層を短時間で除去できる。
前記の半導体素子の製造方法においては、前記エピタキシャル層形成工程では、化学蒸気蒸着法を用いてエピタキシャル層を形成することが好ましい。
これにより、オフ角が比較的大きい基板であってもエピタキシャル層を適切に形成することができる。
前記の半導体素子の製造方法においては、前記エピタキシャル層形成工程では、液相エピタキシャル法を用いてエピタキシャル層を形成することが好ましい。
これにより、オフ角が比較的小さい基板であってもエピタキシャル層を適切に形成することができる。
前記の半導体素子の製造方法においては、前記イオン活性化工程では、温度範囲が１８００℃以上２３００℃以下であって、Ｓｉの圧力が１０-3Ｐａ以下で加熱することが好ましい。
これにより、Ｓｉの圧力を下げることでエッチング速度を下げることができるので、イオン活性化工程中に基板が過剰に除去されることを防止できる。また、この温度範囲で加熱することにより、イオン活性化率を１００％にすることができる。
前記の半導体素子の製造方法においては、前記第２除去工程では、温度範囲が１６００℃以上２０００℃以下であって、Ｓｉの圧力が１０-3Ｐａ以下で加熱することが好ましい。
これにより、この範囲のＳｉの圧力で加熱処理を行うことで、マクロステップバンチングが形成された部分を素早く除去しつつ、イオン注入部分が過剰に削られることを防止できる。
前記の半導体素子の製造方法においては、前記ＳｉＣ層の表面は、＜１１−２０＞方向のオフ角が４度以下の面であることが好ましい。
前記の半導体素子の製造方法においては、前記ＳｉＣ層の表面は、＜１−１００＞方向のオフ角が４度以下の面であることが好ましい。
前記の半導体素子の製造方法においては、前記ＳｉＣ層の表面が、ＳｉＣ分子の積層方向の１周期分であるフルユニットの高さ又は半周期分であるハーフユニットの高さからなるステップで終端していることが好ましい。
以上により、基板の表面の平坦度が一層高いものになるので、より高品質な半導体素子を製造することができる。
前記の半導体素子の製造方法においては、前記電極形成工程と前記第２除去工程を同一の加熱装置を用いて連続的に行うことが好ましい。
これにより、効率的に半導体素子を製造することができる。
前記の半導体素子の製造方法においては、Ｓｉの圧力、加熱温度、及びエッチング速度を含んで構成される加熱条件と、マクロステップバンチングの発生の有無と、の関係性を考慮して、前記第１除去工程及び前記第２除去工程のうち少なくとも何れかにおける前記加熱条件が決定されることが好ましい。
これにより、所望の加熱条件を設定しつつ、マクロステップバンチングを確実に除去することができる。
半導体素子を製造するための加熱処理に用いられる高温真空炉を示す模式図。 高温真空炉の本加熱室内の坩堝の密閉度を制御する仕組みを詳細に示す断面図。 （ａ）坩堝が予備加熱室内にあるときの高温真空炉の正面断面図。（ｂ）密閉された坩堝が加熱室内にあるときの高温真空炉の正面断面図。（ｃ）開放された坩堝が加熱室内にあるときの高温真空炉の正面断面図。 炭素ゲッター効果を有する坩堝の外観写真及び断面写真。 炭素ゲッター効果を説明する模式図。 従来技術における半導体素子の製造工程の前半部を示す図。 従来技術における半導体素子の製造工程の後半部を示す図。 （ａ）Ｓｉ高圧雰囲気での加熱処理を行うときの状況と（ｂ）Ｓｉ低圧雰囲気での加熱処理を行うときの状況とを示す図。 本実施形態のオフ角が４°の基板を用いて半導体素子を製造する工程の前半部を示す図。 本実施形態のオフ角が４°の基板を用いて半導体素子を製造する工程の後半部を示す図。 ４Ｈ-ＳｉＣ（０００１）単結晶基板表面形状とオフ角度との関係を説明する原子配列概念図、及び、加熱処理によるエッチングを施した場合にマクロステップバンチングが基板表面に発生する仕組みを説明する図。 イオンドープ活性化率と加熱温度の関係を示すグラフ。 ４Ｈ−ＳｉＣ単結晶及び６Ｈ−ＳｉＣ単結晶の分子配列と周期を説明するための模式図。 基板に注入したイオンの濃度とイオン注入深さの関係を概念的に示した模式図 本実施形態のオフ角が１°の基板を用いて半導体素子を製造する工程の前半部を示す図。 本実施形態のオフ角が１°の基板を用いて半導体素子を製造する工程の後半部を示す図。 一定の温度において（例１８００℃）高真空下でＳｉ圧力を変化させたときに発現するＳｉＣ基板表面上のエッチング特性とＡｒ導入に伴い現れるエッチング特性の変化（Ｓｉ分圧に依存したエッチング速度の関係性）と、エッチング速度に依存したＳｉＣ単結晶基板表面の変質層を除去する第１除去工程とマクロステップバンチングを除去する第２除去工程の条件と、を示す図。 加熱温度を変化させたときにおけるＳｉ圧力に依存したエッチング速度と４Ｈ−ＳｉＣ（０００１）オフ基板表面（［１１−２０］方向に４°オフ）でのマクロステップバンチングの発生の有無を示すグラフ。 所定の加熱温度及び加熱時間の条件下における、エッチング速度とＳｉＣ基板表面の状態との関係を示すグラフ。 機械研磨による研磨傷及び変質層を示すＳｉＣ単結晶基板の模式的な断面形状と、研磨傷及び変質層を除去するための方法及びその所要時間と、を示す図。 機械研磨による潜傷がＳｉＣ基板の半導体ウエハの欠陥となりチップサイズの大きなデバイスの歩留まりの大幅な低下の原因となっていることを説明する図。
次に発明の実施の形態について説明する。
まず、半導体素子を製造するために用いる高温真空炉（加熱炉）１１と坩堝（収容容器）２について説明する。図１は、半導体素子を製造するための加熱処理に用いられる高温真空炉を示す模式図である。図２は、高温真空炉の本加熱室内の坩堝の密閉度を制御する仕組みを詳細に示す断面図である。図３は、加熱処理を行うときにおける高温真空炉１１の坩堝等の配置を示した正面断面図である。
図１及び図２に示すように、高温真空炉１１は、坩堝２に収容された被処理物を１０００℃以上２３００℃以下の温度に加熱することが可能な本加熱室２１と、被処理物を５００℃以上の温度に予備加熱可能な予備加熱室２２と、を備えている。予備加熱室２２は本加熱室２１の下方に配置され、本加熱室２１に対して上下方向に隣接している。
高温真空炉１１は真空チャンバ１９を備え、前記本加熱室２１と予備加熱室２２は、この真空チャンバ１９の内部に備えられている。真空チャンバ１９には真空形成装置としてのターボ分子ポンプ３４が接続されており、例えば１０-2Ｐａ以下、望ましくは１０-7Ｐａ以下の真空を真空チャンバ１９内に得ることができるようになっている。ターボ分子ポンプ３４と真空チャンバ１９との間には、ゲートバルブ２５が介設される。また、ターボ分子ポンプ３４には、補助のためのロータリポンプ２６が接続される。
高温真空炉１１には、真空度を測定するための真空計３１、及び、質量分析法を行うための質量分析装置３２が設けられている。前記真空チャンバ１９は、被処理物を保管しておくための図略のストック室と、搬送路１４を通じて接続されている。なお、この搬送路１４は、ゲートバルブ３６によって開閉可能になっている。
前記本加熱室２１は、平面断面視で正九角形に形成されるとともに、真空チャンバ１９の内部空間の上部に配置される。図２に示すように、本加熱室２１の内部には、加熱装置３３が備えられている。この加熱装置３３は、本加熱室２１を取り囲むように配置されるメッシュヒータ（加熱ヒータ）８０及びこのメッシュヒータ８０に電流を流すための電源等で構成される。加熱装置３３は、図略の温度検出部の検出結果に基づいてメッシュヒータ８０に流す電流を調整することにより、本加熱室２１内の温度分布を精度良く制御することができる。また、本加熱室２１の側壁や天井には第１多層熱反射金属板４１が固定され、この第１多層熱反射金属板４１によって、メッシュヒータ８０が発生させた熱を本加熱室２１の中央部に向けて反射させるように構成されている。
これにより、本加熱室２１内において、加熱処理対象としての被処理物を取り囲むようにメッシュヒータ８０が配置され、更にその外側に多層熱反射金属板４１が配置されるレイアウトが実現されている。従って、被処理物を強力且つ均等に加熱し、１０００℃以上２３００℃以下の温度まで昇温させることができる。
本加熱室２１の天井側は第１多層熱反射金属板４１によって閉鎖される一方、底面の第１多層熱反射金属板４１には開放部５５が形成されている。坩堝２は、この開放部５５を介して、本加熱室２１と前記予備加熱室２２との間を移動できるようになっている。
予備加熱室２２は、本加熱室２１の下側の空間を、多層熱反射金属板４６で囲うことにより構成されている。この予備加熱室２２は、平面断面視で円状となるように構成されている。なお、予備加熱室２２内には、加熱装置３３のような加熱手段は備えられていない。
また、予備加熱室２２の側壁をなす多層熱反射金属板４６において、前記搬送路１４と対面する部位に図略の開閉部材を備えている。そして、この開閉部材によって、搬送路１４と対面する部位に通路孔を形成して坩堝２を搬送可能に構成する状態と、当該通路孔を閉鎖して加熱処理を行うことが可能な状態と、を切り替えることができる。
また、図２に示すように、予備加熱室２２の底面部においては、前記多層熱反射金属板４６に開放部５６が形成されている。
高温真空炉１１は、坩堝２を上下方向に移動させるための構成として、移動機構１００を備えている。この移動機構１００は、第１支持体１１１と第２支持体１２１とを独立して上下方向に動作させることが可能に構成されている。
第１支持体１１１の上部には第１昇降シャフト１１２が接続されており、この第１昇降シャフト１１２の上部には、第４多層熱反射金属板４４が配置されている。そして、この第４多層熱反射金属板４４と、その上方に位置する第３多層熱反射金属板４３と、更に上方に位置する第２多層熱反射金属板４２と、は互いに間隔を空けて配置されるとともに、垂直方向に設けた柱部１１３によって互いに連結されている。また、第２多層熱反射金属板４２には、坩堝２の密閉度を調整するための蓋部（調整手段）１１４が取り付けられており、この蓋部１１４は後述の受け台１２３の上方に位置している。なお、第２多層熱反射金属板４２の積層枚数は、本加熱室２１の第１多層熱反射金属板４１の積層枚数よりも少なくなっている。
一方、第２支持体１２１の上部には、第２昇降シャフト１２２が接続されている。この第２昇降シャフト１２２は、第３多層熱反射金属板４３及び第４多層熱反射金属板４４の中心に形成された孔を挿通するように配置されており、この第３多層熱反射金属板４３及び第４多層熱反射金属板４４に対して相対移動可能に構成されている。そして、第２昇降シャフト１２２の上端部には、坩堝２を載置するためのタングステン製の受け台１２３が接続されている。また、本実施形態で用いる坩堝２は上部に孔が形成されており、この孔と前記蓋部１１４との位置関係を変えることにより、坩堝２の密閉度を調整することができる。
また、図２に示すように、第４多層熱反射金属板４４の下方には、内部に液体窒素が循環されているシュラウド６０が配置されている。これにより、本加熱室２１から排気された不要なガスは、シュラウド６０と接触した際に表面に吸着するので、本加熱室２１から不要なガスを良好に排気して真空度を保つことができる。
以上の構成の高温真空炉１１により行われる加熱処理の流れの一例について説明する。初めに、被処理物を収容した坩堝２を搬送路１４から真空チャンバ１９の内部へ導入し、予備加熱室２２内にある前記受け台１２３上に載置する（図３（ａ）参照）。この状態で前記加熱装置３３を駆動すると、本加熱室２１が１０００℃以上２３００℃以下の所定の温度（例えば約１８００℃）に加熱される。またこのとき、前記ターボ分子ポンプ３４の駆動によって、真空チャンバ１９内の圧力は１０-2Ｐａ以下、好ましくは１０-7Ｐａ以下となるように調整されている。
前述したとおり、第２多層熱反射金属板４２の積層枚数は、前記第１多層熱反射金属板４１の積層枚数よりも少なくなっている。従って、加熱装置３３のメッシュヒータ８０が発生する熱の一部が第２多層熱反射金属板４２を介して予備加熱室２２に適度に供給（分配）され、予備加熱室２２内の被処理物を５００℃以上の所定の温度（例えば８００℃）となるように予備加熱することができる。即ち、予備加熱室２２にヒータを設置しなくても予備加熱を実現でき、予備加熱室２２の簡素な構造が実現できている。
上記の予備加熱処理を所定時間行った後、第１支持体１１１及び第１昇降シャフト１１２を上昇させる。これにより、坩堝２が開放部５５を通過して本加熱室２１に移動するとともに、当該本加熱室２１を第３多層熱反射金属板４３によって閉鎖することができる。これにより、直ちに加熱処理が開始され、本加熱室２１内の被処理物を所定の温度（約１８００℃）に急速に昇温させることができる。このとき、第２支持体１２１を上下させて坩堝２の密閉度を変化させることにより、内部の圧力を調整することができる（詳細は後述）。
また、以上で示した多層熱反射金属板４１〜４４，４６は何れも、金属板（タングステン製）を所定の間隔をあけて積層した構造になっている。
多層熱反射金属板４１〜４４，４６の材質としては、メッシュヒータ８０の熱輻射に対して十分な加熱特性を有し、また、融点が雰囲気温度より高い物質であれば、任意のものを用いることができる。例えば、前記タングステンのほか、タンタル、ニオブ、モリブデン等の高融点金属材料を多層熱反射金属板４１〜４４，４６として用いることができる。また、タングステンカーバイド、ジリコニウムカーバイド、タンタルカーバイド、ハフニウムカーバイド、モリブデンカーバイド等の炭化物を、多層熱反射金属板４１〜４４，４６として用いることもできる。また、その反射面に、金やタングステンカーバイド等からなる赤外線反射膜を更に形成しても良い。
次に、坩堝２について図４及び図５を参照して説明する。図４は、炭素ゲッター効果を有する坩堝の外観写真及び断面写真である。図５は、炭素ゲッター効果を説明する模式図である。図４（ａ）に示すように、坩堝２は互いに嵌合可能な上容器２ａと下容器２ｂとを備える嵌合容器である。また、この坩堝２は、真空下で高温処理を行う場合に後述の炭素ゲッター効果を発揮するように構成されており、具体的には、タンタル金属からなるとともに、炭化タンタル層を内部空間に露出させるようにして備えている。
更に詳細に説明すると、坩堝２は図４（ｂ）に示すように、その最表層の部分にＴａＣ層を形成し、このＴａＣ層の内側にＴａ2Ｃ層を形成し、更にその内側に基材としてのタンタル金属を配置した構成となっている。なお、タンタルと炭素の結合状態は温度依存性を示すため、前記坩堝２は、炭素濃度が高いＴａＣを最も表層の部分に配置するとともに、炭素濃度が若干低いＴａ2Ｃが内側に配置される。そして、Ｔａ2Ｃの更に内側には、炭素濃度がゼロである基材のタンタル金属を配置した構成となっている。
また、前記坩堝２は上述したように、その表面が炭化タンタル層に覆われており、当該炭化タンタル層（ＴａＣ層）が坩堝２の内部空間に露出する構成になっている。従って、上述のように真空下で高温処理を続ける限りにおいて、坩堝２は図５に示すように、炭化タンタル層の表面から連続的に炭素原子を吸着して取り込む機能を奏する。この意味で、本実施形態の坩堝２は炭素原子吸着イオンポンプ機能（イオンゲッター機能）を有するということができる。これにより、加熱処理時に坩堝２内の雰囲気に含まれているシリコン蒸気及び炭化珪素蒸気のうち、炭素だけが坩堝２に選択的に吸蔵されるので、坩堝２内を高純度のシリコン雰囲気に保つことができる。
本実施形態においては、以上のように構成される高温真空炉１１と坩堝２を用いて基板から半導体素子を製造する。以下の説明において、単に加熱処理等といった場合は上述した高温真空炉１１を用いて行うものとする。
次に、半導体素子の製造方法について説明する。初めに、従来の製造方法及びその課題について説明する。図６及び図７は、従来技術における半導体素子の製造工程を示す図である。なお、図６等に示す基板７０の図は、基板の断面図を模式的に示した図である。
半導体素子を製造する元となるバルク基板は、４Ｈ−ＳｉＣ単結晶又は６Ｈ−ＳｉＣ単結晶から構成されるインゴット９０を所定の厚みに切り出すことで得られる。特に、インゴット９０を斜めに切り出すことにより、オフ角を有する基板７０を得ることができる。その後、基板７０の表面の凹凸を除去するために、基板７０に対して機械研磨を行う。機械研磨後の基板７０の表面は、図６（ａ）の顕微鏡写真に示すように、複数の研磨傷が形成されている。
そのため、従来では、化学機械研磨により基板７０をより平坦にする方法が採用されていた。化学機械研磨は、研磨液に含まれる化学作用又は研磨剤が有する表面化学作用によって、機械研磨の効果をより有効に発揮させ、機械研磨よりも平坦な面を形成する研磨方法である。化学機械研磨を行うことで、図６（ｂ）の顕微鏡写真に示すように、基板７０の表面は見かけ上良好となる。
次に、ＣＶＤ法を用いたエピタキシャル層形成工程を行う。この方法では、基板７０の表面のオフ角を利用して、ＣＶＤ法を用いてエピタキシャル層７１を形成する。このＣＶＤ法には、例えば図６（ｃ）に示すサセプタ９１等が用いられる。サセプタ９１は、基板７０の支持及び加熱を行うための装置である。サセプタ９１は、複数の基板７０を同時に支持可能であり、それぞれの基板７０を個別に回転させることが可能であるとともに、複数の基板７０をまとめて回転軸９２を中心に回転させることが可能である。この構成により、基板７０を均等に加熱することができる。なお、この加熱処理は、１２００℃以上１６００℃以下の温度範囲で行われることが好ましい。
そして、図６（ｃ）の矢印に示す方向に原料ガスを流しながら基板７０を加熱することにより、基板７０の表面に、ＳｉＣ単結晶（４Ｈ−ＳｉＣ単結晶又は６Ｈ−ＳｉＣ単結晶）で構成されるエピタキシャル層７１を形成することができる。
しかし、上述したように、基板７０の表面には、機械研磨時に圧力が掛かることにより機械的歪み（変質層）が生じている。この変質層の影響により、図６（ｃ）の顕微鏡写真に示すように、エピタキシャル層７１の表面には、潜傷による結晶欠陥が発生する。なお、図２０に示すように変質層は基板７０の表面から１０,０００ｎｍにまで生じているので研磨速度が低速（約２ｎｍ／ｍｉｎ）である化学機械研磨で変質層を全て除去するためには８０時間以上も掛かり現実的でない。
また、ＣＶＤ法で行った加熱処理により、基板７０のステップが基板の表面に沿う方向に成長する。その後、基板７０にはイオン注入及び注入したイオンを活性化する処理が行われるが、これらの工程を経ても潜傷は除去されない。また、基板７０は、オフ角を有しているため、イオンを活性化する際の高温の加熱処理により基板７０のステップが更に成長し、マクロステップバンチングが発生することがある。マクロステップバンチングとは、複数のＳｉＣ層によってステップの束が形成される現象（又は複数のＳｉＣ層によって形成されたステップそのもの）である。このマクロステップバンチングが発生すると、表面粗さが大きくなってしまう。
このマクロステップバンチングの発生により、半導体素子のデバイス構造が不安定になったり、電界の局所集中によって半導体素子としての性能が低下したりする。また、潜傷の影響により半導体素子としての機能を発揮することができないことがある。以下、図２１を用いて具体的に説明する。
図２１には、２枚の基板が示されており、１ｍｍ角毎に良部分（灰色）又は不良部分（白色）が表示されている。図２１の左側は、１枚の基板から１ｍｍ角の半導体ウエハを得る場合である。この場合、図に灰色で示された部分は良品となり、白色で示された部分は不良品となる。図に示す例では歩留まりは８０％である。
図２１の右側は、１枚の基板から１０ｍｍ角の半導体ウエハを得る場合である。この場合、１０ｍｍ×１０ｍｍの全てが灰色で示されていれば良品となるが、図から明らかなように、良品に該当する部分は存在しない。従って、歩留まりは０％となってしまう。このように、従来の半導体素子の製造方法では、特に半導体のチップサイズが大きくなるに従って不良品の割合が非常に多くなる（歩留まりが悪化する）。
以下、潜傷及びマクロステップバンチングを低コストかつ簡単な処理で除去可能な本実施形態の製造方法について説明する。初めに、上記で説明した高温真空炉１１を用いて加熱環境（詳細にはＳｉの圧力）を変化させる方法について説明する。図８は、Ｓｉ高圧雰囲気又はＳｉ低圧雰囲気での加熱処理を行うときの状況を示す図である。
加熱処理を行う際は、図８に示すように坩堝２の内部にシリコンペレット７７を供給しておく。なお、シリコンペレット７７に代えて、坩堝２の壁面にシリコンを塗布しても良い。この状態で蓋部１１４の位置を変えて坩堝２の密閉度を変化させることで、坩堝２内のＳｉの圧力を調整することができる。
例えば、図８（ｂ）に示すように坩堝２の密閉度を低くすることで、Ｓｉ低圧雰囲気で加熱処理を行うことができる。一方、図８（ａ）に示すように坩堝２の密閉度を高くすることで、Ｓｉ高圧雰囲気で加熱処理を行うことができる。なお、坩堝２の密閉度は細かく調整できるので、Ｓｉの圧力を所望の値にして加熱処理を行うことができる。
次に、本実施形態の具体的な工程について説明する。図９及び図１０は、オフ角が４°の基板を用いて半導体素子を製造する工程の前半部と後半部を示す図である。
図９（ａ）に示すオフ基板の切出し及び機械研磨は、従来技術と同様である。図９及び図１０は、オフ角が４°の基板７０を用いて半導体素子を製造する方法を説明する。詳細には、基板７０の表面は、（０００１）Ｓｉ面又は（０００−１）Ｃ面であり、＜１１−２０＞方向のオフ角が４度になっており、＜１−１００＞方向のオフ角が４度になっている（図１１を参照）。なお、以下に示すＣＶＤ法によって効率的にエピタキシャル層を形成するためには、＜１１−２０＞方向のオフ角及び＜１−１００＞方向のオフ角は、例えば４度程度であることが好ましい。
その後、従来では機械化学研磨を行うが、本実施形態では、Ｓｉ高圧雰囲気（図８（ａ）の状態）において１８００℃以上２３００℃以下での加熱処理を行うことで基板７０の表面をエッチングする（図９（ｂ）、第１除去工程を参照）。この加熱処理により、表面のＳｉＣがＳｉ2Ｃ又はＳｉＣ2になって昇華することで、基板７０の表面を除去していくことができる。
なお、詳細は後述するが、このエッチング処理では坩堝内のＳｉの圧力が上昇するに従ってエッチング速度が上昇する。例えば１０-1Ｐａの真空中におけるＳｉの圧力が５×１０-2Ｐａである場合、基板７０のエッチング速度（研磨速度）は約５００ｎｍ／ｍｉｎとなる。これにより、従来の方法では８０時間以上の膨大な時間が掛かる変質層の除去を約２０分で完了させることができる。また、このエッチング処理（第１除去処理）を行うことで、図９（ｂ）の顕微鏡写真に示すように、基板７０の表面を分子レベルに平坦にすることができる。
次に、従来と同様にＣＶＤ法によるエピタキシャル層成長工程を行う。本実施形態では第１除去工程により変質層が除去されているので、図９（ｃ）の顕微鏡写真に示すように、潜傷等は発生していない。しかし、基板７０の表面には図１１に示すオフ角度のマクロステップバンチングが発生することがある
図１１に示すように、＜１１−２０＞方向にオフした階段状のステップ端部ではＳｉＣ単結晶の積層形態に依存せず炭素原子は常に１本の不対電子（ダングリングボンド）をもつのに対して、＜１−１００＞方向にオフしたステップ端部では積層形態に依存して１本の場合と（α−ｓｔｅｐ）と２本の場合（β−ｓｔｅｐ）の２種類が２分子層ごと現れる。ＳｉＣ単結晶を高温に加熱した場合、ステップ端部に存在する炭素原子の脱離のし易さが表面全体のエッチング機構を律することから、α−ｓｔｅｐとβ−ｓｔｅｐを比較するとβ−ｓｔｅｐの炭素原子の方が結合手数の観点から脱離し易く、その結果、β−ｓｔｅｐのエッチングはより早く進行する。β−ｓｔｅｐはやがてα−ｓｔｅｐに追いつくことからステップどうしが束となるバンチングが誘発され、エネルギー的に安定なファセット面の形成へと至る。＜１１−２０＞方向に４度オフした基板では、ステップ端部の安定性は＜１１−２０＞方向からそれぞれ３０°ずれた＜１−１００＞方向へ発展する小さなファセットの集団として形成される。
次に、エピタキシャル層７１が形成された基板７０に対してイオン注入工程を行う。イオン注入工程では、エピタキシャル層７１が形成された基板７０にイオン注入を行う。このイオン注入は、対象物にイオン（例えばＡｌ）を照射する機能を有するイオンドーピング装置を用いて行う。イオンドーピング装置によって、エピタキシャル層７１の表面の全面又は一部に選択的にイオンが注入される。そして、イオンが注入されたイオン注入部分７２に基づいて半導体素子の所望の領域が形成されることになる。
次に、イオンが注入された基板７０に対してイオン活性化工程を行う。イオン活性化工程では、Ｓｉ低圧雰囲気（図８（ｂ）の状態）において、１８００℃以上２３００℃以下での加熱処理を行う。イオンを１８００℃以上の高温で加熱することで、図１２に示すように、イオンドープを１００％活性化させることができる。また、Ｓｉ雰囲気を低圧とすることで、エッチング速度を抑えることができるので、イオン活性化中に基板７０の表面が過剰にエッチングされることを防止できる。また、本実施形態でも、従来と同様にマクロステップバンチングが発生する。
次に、基板７０に対して第２除去工程を行う。第２除去工程では、Ｓｉの圧力を所定の値にして１６００℃以上２３００℃以下での加熱処理を行う。この加熱処理を行うことにより、第１除去工程と同じ原理で基板７０の表面がエッチングされる。これにより、図１０（ｆ）の模式図及び顕微鏡写真に示すように、マクロステップバンチングを除去することができる。
次に、基板７０に対して電極形成工程を行う。電極形成工程では、基板７０の表面のうち、イオン注入工程で形成したイオン注入部分に応じて、例えばＳｉＯ2やＳｉＯＮ等の酸化膜及びゲート金属等で構成される電極７３を形成する。これにより、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の半導体素子（トランジスタ等）が実現できる。なお、電極７３は、半導体素子としての機能を発揮可能であれば任意の構成を採用することができる。
電極７３を形成する方法は任意であるが、例えば酸化膜を形成する方法としては、基板７０を乾燥酸素中で加熱して酸化させる方法を用いることができる。また、ゲート金属は、例えば蒸着により形成することができる。また、電極形成工程は、高温真空炉１１を用いて少なくとも第２除去工程と連続して行うことも可能であるし、他の装置を用いて行うことも可能である。
なお、第２除去工程では、マクロステップバンチングが除去されることで、エピタキシャル層７１の表面が平坦化して、ＳｉＣ分子の積層方向の１周期分であるフルユニット高さ、又は半周期分であるハーフユニット高さからなるステップで終端する。「フルユニット高さ」とは、ＳｉとＣからなるＳｉＣ単分子層が積層方向に積み重ねられる１周期分の前記積層方向の高さをいう。従って、フルユニット高さのステップとは、図１３（ａ）に示すように、４Ｈ−ＳｉＣの場合は１．０１ｎｍのステップを意味する。「ハーフユニット高さ」とは、前記１周期の半分の時点での積層方向の高さをいう。従って、ハーフユニット高さのステップとは、図１３（ａ）に示すように、４Ｈ−ＳｉＣの場合０．５０ｎｍのステップを意味する。なお、６Ｈ−ＳｉＣの場合は、図１３（ｂ）に示すように、フルユニット高さのステップとは１．５１ｎｍのステップを意味し、ハーフユニット高さのステップとは０．７６ｎｍのステップを意味する。
次に、第２除去工程でのエッチングについて、図１４を参照して説明する。図１４は、基板７０に注入したイオンの濃度とイオン注入深さの関係を概念的に示した模式図である。図１４に示すように、エピタキシャル層７１の表面から５０ｎｍの範囲（不足領域）では、注入イオン濃度が不足していることが判り、５０ｎｍから５００ｎｍの範囲では、十分なイオン濃度があることが判る。また、エピタキシャル層７１の表面から数１０ｎｍ程度の範囲には、マクロステップバンチングが発生することが知られている。
従って、第２除去工程では、不足領域及びマクロステップバンチングを完全に除去する一方で、イオン濃度を十分に有する範囲の過剰なエッチングを防止するために、エピタキシャル層７１の表面から１００ｎｍ程度の範囲をエッチングすることが好ましい。従って、この範囲がエッチングされるように調整を行う必要がある。また、この範囲がエッチングされることにより、エピタキシャル層７１の平坦度を良好にできるとともに（マクロステップバンチングが残らない）、イオン濃度が十分な領域を表面にすることができる。
以上のように図９及び図１０に示した工程を行うことで、ＳｉＣを用いた半導体素子を製造することができる。
次に、低オフ角（例えば１°）の基板７０を用いて半導体を製造する方法について説明する。図１５及び図１６は、オフ角が１°の基板７０を用いて半導体素子を製造する工程を示す図である。オフ角が小さい場合、ＣＶＤ法では有効にエピタキシャル層７１を形成することができないため、代わりに準安定溶媒エピタキシー法（ＭＳＥ法）を用いる。
ＭＳＥ法は、単結晶ＳｉＣからなり、シード基板として動作する基板７０と、この基板７０より材料の化学エネルギーのポテンシャルの差による自由エネルギーの高い炭素供給フィード基板９４と、を対向配置し、基板７０と炭素供給フィード基板９４との間にＳｉ融液層９３を溶媒（炭素移動媒体）として介在させる。そして、Ｓｉ蒸気圧下で、基板７０及び炭素供給フィード基板９４を加熱処理することにより、基板７０の表面に単結晶ＳｉＣをエピタキシャル成長させる方法である。これにより、低オフ角の基板７０であってもエピタキシャル層７１を形成することができる。
その他の工程は、オフ角が４°の場合と同様に処理を行えば良いため説明を省略する。以上により、低オフ角の基板７０を用いて半導体素子を製造することができる。
次に、図１７を参照して、Ｓｉの圧力と基板７０のエッチング速度との関係性について説明する。図１７のグラフの左半分には、１０-1Ｐａの真空中におけるＳｉの圧力を変化させたときのエッチング速度の変化が示されている。このグラフから分かるように、Ｓｉの圧力を変化させることで、エッチング速度を例えば１ｎｍ／ｍｉｎから１０００ｎｍ／ｍｉｎ程度まで変化させることができる。
ここで、本実施形態の高温真空炉１１は、坩堝２の蓋部１１４を移動させることでＳｉの圧力を容易に変化させることができるので、状況に応じて簡単にエッチング速度を変化させることができる。
例えば、上述の第１除去工程では、基板７０の表面から１０,０００ｎｍ程を除去する必要があるので、エッチング速度を高速にすることが好ましい。従って、第１除去工程では、例えばＳｉの圧力を１０-2Ｐａ以上とすることが好ましい。また、上述のイオン活性化工程では、基板７０の過剰なエッチングを防ぐ必要があるので、エッチング速度を低速にすることが好ましい。従って、イオン活性化工程では、Ｓｉの圧力を１０-3Ｐａ以下（例えば１０-4Ｐａ以上１０-3Ｐａ以下）とすることが好ましい。また、第２除去工程では、基板７０の表面から１００ｎｍ程度を除去しつつ、過剰な除去を防止することが好ましい。従って、第２除去工程ではＳｉの圧力を１０-3Ｐａ以下とすることが好ましい。
次に、加熱条件と、マクロステップバンチングの発生の有無と、の関係性について図１８及び図１９を参照して説明する。
図１８は、Ｓｉの圧力を一定にし加熱温度等の条件を変化させたときにおける、マクロステップバンチングの発生の有無を示すグラフである。図１８のグラフでは、境界線（図１８の破線）より上の高速エッチング領域では等方性のエッチングが、境界線より下の低速エッチング領域では異方性のエッチングが発現する。ここで、マクロステップバンチングが分解されるのは等方性エッチング領域である。つまり、図１８のグラフからは、エッチング速度を対数表示した場合、境界線よりも上側の領域ではマクロステップバンチングを除去可能であり、この直線よりも下側の領域ではマクロステップバンチングを除去できないことが分かる。このように、マクロステップバンチングの発生の有無は、加熱条件（Ｓｉの圧力、加熱温度、エッチング速度等）と関係性を有していることが分かる。従って、この関係性を利用して加熱条件を設定することで、第１除去工程時にマクロステップバンチングの発生を防止したり、第２除去工程時にマクロステップバンチングを適切に除去したりすることができる。
また、図１９には、１８００℃で６０分間加熱処理を行ったときにおける、エッチング速度とＳｉＣ基板表面の状態（マクロステップバンチングの発生の有無）との関係が示されている。図１９のグラフからは、エッチング速度が低速である場合（低速エッチングモード）ではマクロステップバンチングは除去されず、エッチング速度が高速である場合（高速エッチングモード）ではマクロステップバンチングの分解および発生抑制が可能であることが分かる。
また、図２０には、機械研磨による研磨傷及び変質層を示すＳｉＣ単結晶基板の模式的な断面形状と、研磨傷及び変質層を除去するための方法及びその所要時間とが示されている。
以上に説明したように、本実施形態では、半導体素子の製造方法において、以下の方法が提供される。即ち、この半導体素子の製造方法は、第１除去工程と、エピタキシャル層形成工程と、イオン注入工程と、イオン活性化工程と、第２除去工程と、電極形成工程と、を含む。第１除去工程は、基板７０に機械的研磨を行うことで生じた変質層を、当該基板７０をＳｉ蒸気圧下で加熱することで除去する。エピタキシャル層形成工程は、変質層を除去した基板にエピタキシャル層７１を形成する。イオン注入工程は、エピタキシャル層７１にイオンを注入する。イオン活性化工程は、基板７０を加熱してイオンを活性化する。第２除去工程は、イオン活性化工程が行われた基板７０の表面のイオン注入不足部分、及びマクロステップバンチングを、当該基板７０をＳｉ蒸気圧下で加熱することで除去する電極形成工程は、第２除去工程によりイオン注入不足部分及びマクロステップバンチングが除去された基板７０に電極を形成する。
これにより、第１除去工程で変質層を除去することで、潜傷により発生する結晶欠陥の発生を防止できるので、半導体素子の歩留まりを向上させることができる。また、第１除去工程はエッチング速度（研磨速度）が高速なので、変質層を短時間で除去でき、半導体素子の生産効率を著しく向上させることができる。
以上に本発明の好適な実施の形態を説明したが、上記の構成は例えば以下のように変更することができる。
上記実施形態ではイオン注入工程においてＡｌを注入していたが、Ａｌに代えてＢを注入しても良い。また、Ａｌに代えて、ｎ型領域を形成する場合は窒素やＰ（リン）を注入してもよい。
処理を行った環境及び用いた単結晶ＳｉＣ基板等は一例であり、様々な環境及び単結晶ＳｉＣ基板に対して適用することができる。例えば、加熱温度及び圧力は上記で挙げた値に限られず、適宜変更することができる。
２ 坩堝
１１ 高温真空炉
７０ 基板
７１ エピタキシャル層
７２ イオン注入部分
７３ 電極
１１４ 蓋部

Claims (11)

  1. 少なくとも表面がＳｉＣ層で構成されるとともにオフ角を有する基板を用いた半導体素子の製造方法において、
    前記基板には、機械研磨を行うことで、表面に研磨傷が生じるとともに当該研磨傷の更に内部側にも変質層が生じており、当該基板をＳｉ蒸気圧下で加熱して前記基板の表面から少なくとも１０μｍを除去することで、前記研磨傷及び前記変質層を除去する第１除去工程と、
    前記研磨傷及び前記変質層を除去した前記基板にエピタキシャル層を形成するエピタキシャル層形成工程と、
    前記エピタキシャル層にイオンを注入するイオン注入工程と、
    前記基板を加熱してイオンを活性化するイオン活性化工程と、
    前記イオン活性化工程が行われた前記基板表面のイオン注入不足部分、及び、前記イオン活性化工程で前記基板の表面に発生するマクロステップバンチングを、当該基板をＳｉ蒸気圧下で加熱することで除去する第２除去工程と、
    前記第２除去工程により前記イオン注入不足部分及び前記マクロステップバンチングが除去された前記基板に電極を形成する電極形成工程と、
    を含むことを特徴とする半導体素子の製造方法。
  2. 請求項１に記載の半導体素子の製造方法であって、
    前記第１除去工程では、温度範囲が１８００℃以上２３００℃以下であって、Ｓｉの圧力が
    １０-2Ｐａ以上で加熱することを特徴とする半導体素子の製造方法。
  3. 請求項１又は２に記載の半導体素子の製造方法であって、
    前記エピタキシャル層形成工程では、化学蒸気蒸着法を用いてエピタキシャル層を形成することを特徴とする半導体素子の製造方法。
  4. 請求項１又は２に記載の半導体素子の製造方法であって、
    前記エピタキシャル層形成工程では、液相エピタキシャル法を用いてエピタキシャル層を形成することを特徴とする半導体素子の製造方法。
  5. 請求項１から４までの何れか一項に記載の半導体素子の製造方法であって、
    前記イオン活性化工程では、温度範囲が１８００℃以上２３００℃以下であって、Ｓｉの圧力が
    １０-3Ｐａ以下で加熱することを特徴とする半導体素子の製造方法。
  6. 請求項１から５までの何れか一項に記載の半導体素子の製造方法であって、
    前記第２除去工程では、温度範囲が１６００℃以上２０００℃以下であって、Ｓｉの圧力が
    １０-3Ｐａ以下で加熱することを特徴とする半導体素子の製造方法。
  7. 請求項１から６までの何れか一項に記載の半導体素子の製造方法であって、
    前記ＳｉＣ層の表面は、＜１１−２０＞方向のオフ角が４度以下の面であることを特徴とする半導体素子の製造方法。
  8. 請求項１から７までの何れか一項に記載の半導体素子の製造方法であって、
    前記ＳｉＣ層の表面は、＜１−１００＞方向のオフ角が４度以下の面であることを特徴とする半導体素子の製造方法。
  9. 請求項１から８までの何れか一項に記載の半導体素子の製造方法であって、
    前記ＳｉＣ層の表面が、ＳｉＣ分子の積層方向の１周期分であるフルユニットの高さ又は半周期分であるハーフユニットの高さからなるステップで終端していることを特徴とする半導体素子の製造方法。
  10. 請求項１から９までの何れか一項に記載の半導体素子の製造方法であって、
    前記電極形成工程と前記第２除去工程を同一の加熱装置を用いて連続的に行うことを特徴とする半導体素子の製造方法。
  11. 請求項１から１０までの何れか一項に記載の半導体素子の製造方法であって、
    Ｓｉの圧力、加熱温度、及びエッチング速度を含んで構成される加熱条件と、マクロステップバンチングの発生の有無と、の関係性を考慮して、前記第１除去工程及び前記第２除去工程のうち少なくとも何れかにおける前記加熱条件が決定されることを特徴とする半導体素子の製造方法。
JP2013125018A 2013-06-13 2013-06-13 ＳｉＣ半導体素子の製造方法 Active JP6057292B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013125018A JP6057292B2 (ja) 2013-06-13 2013-06-13 ＳｉＣ半導体素子の製造方法
PCT/JP2014/003048 WO2014199614A1 (ja) 2013-06-13 2014-06-06 ＳｉＣ半導体素子の製造方法
US14/897,380 US9941116B2 (en) 2013-06-13 2014-06-06 Method for manufacturing silicon-carbide semiconductor element
US15/906,596 US11081347B2 (en) 2013-06-13 2018-02-27 Method for manufacturing silicon-carbide semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013125018A JP6057292B2 (ja) 2013-06-13 2013-06-13 ＳｉＣ半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2015002217A JP2015002217A (ja) 2015-01-05
JP6057292B2 true JP6057292B2 (ja) 2017-01-11

Family

ID=52021929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013125018A Active JP6057292B2 (ja) 2013-06-13 2013-06-13 ＳｉＣ半導体素子の製造方法

Country Status (3)

Country Link
US (2) US9941116B2 (ja)
JP (1) JP6057292B2 (ja)
WO (1) WO2014199614A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6282512B2 (ja) * 2014-03-31 2018-02-21 東洋炭素株式会社 ＳｉＣ基板の潜傷深さ推定方法
WO2015151413A1 (ja) * 2014-03-31 2015-10-08 東洋炭素株式会社 ＳｉＣ基板の表面処理方法、ＳｉＣ基板、及び半導体の製造方法
KR20170086068A (ko) * 2014-11-18 2017-07-25 토요 탄소 가부시키가이샤 SiC 기판의 표면 처리 방법
WO2016166939A1 (ja) * 2015-04-17 2016-10-20 富士電機株式会社 半導体の製造方法およびＳｉＣ基板
US11150140B2 (en) * 2016-02-02 2021-10-19 Kla Corporation Instrumented substrate apparatus for acquiring measurement parameters in high temperature process applications
US11365491B2 (en) * 2016-04-27 2022-06-21 Kwansei Gakuin Educational Foundation Method for producing SiC substrate provided with graphene precursor and method for surface treating SiC substrate
JP7143638B2 (ja) * 2018-06-12 2022-09-29 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115472A (ja) * 2001-10-03 2003-04-18 Denso Corp 半導体装置の製造方法
JP3963154B2 (ja) * 2003-06-04 2007-08-22 富士電機ホールディングス株式会社 炭化珪素ショットキーバリアダイオードの製造方法
US7151277B2 (en) * 2003-07-03 2006-12-19 The Regents Of The University Of California Selective etching of silicon carbide films
US7888685B2 (en) * 2004-07-27 2011-02-15 Memc Electronic Materials, Inc. High purity silicon carbide structures
US7300519B2 (en) * 2004-11-17 2007-11-27 Cree, Inc. Reduction of subsurface damage in the production of bulk SiC crystals
US7291286B2 (en) * 2004-12-23 2007-11-06 Lam Research Corporation Methods for removing black silicon and black silicon carbide from surfaces of silicon and silicon carbide electrodes for plasma processing apparatuses
JP5152887B2 (ja) * 2006-07-07 2013-02-27 学校法人関西学院 単結晶炭化ケイ素基板の表面改質方法、単結晶炭化ケイ素薄膜の形成方法、イオン注入アニール方法及び単結晶炭化ケイ素基板、単結晶炭化ケイ素半導体基板
JP5464544B2 (ja) * 2009-05-12 2014-04-09 学校法人関西学院 エピタキシャル成長層付き単結晶ＳｉＣ基板、炭素供給フィード基板、及び炭素ナノ材料付きＳｉＣ基板
JP5564682B2 (ja) * 2010-04-28 2014-07-30 学校法人関西学院 半導体素子の製造方法
JP5678721B2 (ja) 2011-02-28 2015-03-04 新日鐵住金株式会社 炭化珪素単結晶育成用種結晶及び炭化珪素単結晶の製造方法
JP2012193055A (ja) 2011-03-15 2012-10-11 Toyota Motor Corp ＳｉＣ単結晶製造方法およびそれに用いる装置
EP2755230B1 (en) * 2011-09-05 2018-06-27 SPP Technologies Co., Ltd. Plasma etching method

Also Published As

Publication number Publication date
WO2014199614A1 (ja) 2014-12-18
US20180233358A1 (en) 2018-08-16
US20160111279A1 (en) 2016-04-21
US11081347B2 (en) 2021-08-03
JP2015002217A (ja) 2015-01-05
US9941116B2 (en) 2018-04-10

Similar Documents

Publication Publication Date Title
JP6080075B2 (ja) ＳｉＣ基板の表面処理方法
JP6057292B2 (ja) ＳｉＣ半導体素子の製造方法
JP5152887B2 (ja) 単結晶炭化ケイ素基板の表面改質方法、単結晶炭化ケイ素薄膜の形成方法、イオン注入アニール方法及び単結晶炭化ケイ素基板、単結晶炭化ケイ素半導体基板
JP4987792B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
JP5564682B2 (ja) 半導体素子の製造方法
JP4964672B2 (ja) 低抵抗率炭化珪素単結晶基板
JP5304713B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
JP4786223B2 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
JP4954593B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法、及び得られたエピタキシャル炭化珪素単結晶基板を用いてなるデバイス
JP2012028446A (ja) ＳｉＣ半導体ウエーハ熱処理装置
JP2011225421A (ja) 単結晶３Ｃ−ＳｉＣ基板の製造方法およびそれによって得られた単結晶３Ｃ−ＳｉＣ基板
WO2016079984A1 (ja) ＳｉＣ基板の表面処理方法
JP2005097040A (ja) 単結晶炭化ケイ素基板の表面改良方法及びその改良された単結晶炭化ケイ素基板、並びに、単結晶炭化ケイ素成長方法
JPWO2007004550A1 (ja) 半導体ウェーハの製造方法および製造装置
JP5799458B2 (ja) 半導体素子の製造方法
JP5875143B2 (ja) 半導体ウエハの製造方法
JP5664534B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP5024765B2 (ja) 酸化物基板の清浄化方法及び酸化物半導体薄膜の製造方法
WO2020059810A1 (ja) デバイス作製用ウエハの製造方法
JP4413558B2 (ja) ウルツ鉱型ｉｉｉ−ｖ族窒化物薄膜結晶の製造法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161129

R150 Certificate of patent or registration of utility model

Ref document number: 6057292

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250