DE102014019415B4 - Verfahren zum Ausbilden einer Halbleitervorrichtung - Google Patents

Verfahren zum Ausbilden einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102014019415B4
DE102014019415B4 DE102014019415.9A DE102014019415A DE102014019415B4 DE 102014019415 B4 DE102014019415 B4 DE 102014019415B4 DE 102014019415 A DE102014019415 A DE 102014019415A DE 102014019415 B4 DE102014019415 B4 DE 102014019415B4
Authority
DE
Germany
Prior art keywords
dielectric material
etch
dopant
hard mask
stop layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014019415.9A
Other languages
English (en)
Other versions
DE102014019415A1 (de
Inventor
Fang-I Chih
Yen-Chang Chao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102014019415A1 publication Critical patent/DE102014019415A1/de
Application granted granted Critical
Publication of DE102014019415B4 publication Critical patent/DE102014019415B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

Verfahren zum Ausbilden einer Halbleitervorrichtung, das Folgendes umfasst:Ausbilden einer Hartmaske (204) über einer Mehrzahl von Finnen (207); Abscheiden eines dielektrischen Materials (206) über der Hartmaske (204) und den Finnen (207);Implantieren eines Dotierungsmittels (208) in einen Abschnitt (212) der Hartmaske (204) und in einen ersten Abschnitt (206a) des dielektrischen Materials (206), um eine Ätzstoppschicht (210) aus dem Dotierungsmittel und dem ersten Abschnitt (206a) des dielektrischen Materials (206), einen zweiten Abschnitt (206b) des dielektrischen Materials über der Ätzstoppschicht (210) und einen dritten Abschnitt (206c) des dielektrischen Materials unter der Ätzstoppschicht (210) auszubilden, wobei der erste Abschnitt (206a) des dielektrischen Materials im Wesentlichen auf der gleichen Ebene wie eine obere Fläche der Hartmaske (204) gebildet wird.

Description

  • HINTERGRUND
  • Während der Herstellung einer Halbleitervorrichtung wird chemisch-mechanisches Planarisieren (CMP) ausgeführt, um Oberflächen der Halbleitervorrichtung mittels Chemikalien und/oder mechanischen Kräften zu glätten. Die Halbleitervorrichtung kann beispielsweise poliert werden, um die Halbleitervorrichtung für eine neue Materialschicht vorzubereiten. In einem Beispiel des Polierens kann die Halbleitervorrichtung auf einem Polierkopf befestigt werden, der so konfiguriert ist, dass er die Halbleitervorrichtung hält und dreht. Der Polierkopf kann die Halbleitervorrichtung gegen ein Polierkissen drehen, das sich auch drehen kann, um eine mechanische Kraft auf die Halbleitervorrichtung auszuüben, um Material zu entfernen und/oder eine unregelmäßige Topographie der Halbleitervorrichtung einzuebnen, als Beispiel. In einem Beispiel können Chemikalien wie Schlämme (z.B. Kolloid) während des Polierens auf das Polierkissen aufgebracht werden, um als Lösungsmittel zu dienen, das dazu beiträgt, Nicht-Gleichförmigkeiten auf der Oberfläche der Halbleitervorrichtung zu verringern.
  • Zusätzlich wird während der Herstellung einer Halbleitervorrichtung geätzt, etwa durch chemisches Ätzen, um Material von der Halbleitervorrichtung zu entfernen. Chemisches Ätzen ist selektiv, so dass unterschiedliche Ätzchemikalien unterschiedliche Materialien entfernen. Eine Ätzchemikalie entfernt beispielsweise Siliziumoxid aber nicht Siliziumnitrid.
    Die US 2012/0295444 A1 beschreibt ein Verfahren zur Ausbildung einer Ätzstoppschicht in einem dielektrischen Material, welches sich zwischen zwei Grat-Strukturen einer Halbleitervorrichtung befindet.
    In der KR 100713328 B1 wird ein Verfahren zur Herstellung einer Halbleiterstruktur offenbart, welches das Ausbilden einer Ätzstoppschicht in einer dielektrischen Schicht mittels Ionen-Implantierung umfasst.
    Die US 2008/0026487 A1 offenbart ein Verfahren für einen Ätzprozess, vor dem ein Marker-Stoff in eine zu ätzende Schicht in einer vordefinierten Tiefe eingebracht wird. Während des Ätzens wird freigesetzter Marker-Stoff detektiert, um die Ätztiefe zu kontrollieren.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Figuren gelesen wird. Man beachte, dass in Übereinstimmung mit dem üblichen Vorgehen in der Branche verschiedene Einrichtungen nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Einrichtungen zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert sein.
    • 1 ist ein Flussdiagramm, das ein Verfahren zum Ausbilden einer Halbleitervorrichtung zeigt, gemäß einigen Ausführungsformen.
    • 2 ist eine Darstellung einer Halbleitervorrichtung in Übereinstimmung mit einigen Ausführungsformen.
    • 3 ist eine Darstellung einer Halbleitervorrichtung in Übereinstimmung mit einigen Ausführungsformen.
    • 4 ist eine Darstellung einer Halbleitervorrichtung in Übereinstimmung mit einigen Ausführungsformen.
    • 5 ist eine Darstellung einer Halbleitervorrichtung in Übereinstimmung mit einigen Ausführungsformen.
    • 6 ist eine Darstellung einer Halbleitervorrichtung in Übereinstimmung mit einigen Ausführungsformen.
    • 7 ist eine Darstellung einer weiteren Halbleitervorrichtung.
    • 8 ist eine Darstellung einer weiteren Halbleitervorrichtung.
    • 9 ist eine Darstellung einer weiteren Halbleitervorrichtung.
    • 10 ist eine Darstellung einer weiteren Halbleitervorrichtung.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele vor, um verschiedene Einrichtungen der Erfindung zu implementieren. Das Ausbilden einer ersten Einrichtung über oder auf einer zweiten Einrichtung in der folgenden Beschreibung kann beispielsweise Ausführungsformen umfassen, in denen die erste und die zweite Einrichtung in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Einrichtungen zwischen der ersten und der zweiten Einrichtung ausgebildet sein können, so dass die erste und die zweite Einrichtung nicht in direktem Kontakt sein müssen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und erzwingt als solche keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Weiter können räumlich relative Begriffe, wie „unten“, „unter“, „unterer“, „über“, „oberer“ und ähnliche, hier zur Einfachheit der Beschreibung verwendet werden, um die Beziehung eines Elements oder einer Einrichtung mit einem oder mehreren anderen Elementen oder Einrichtungen zu beschreiben, wie sie in den Figuren gezeigt sind. Die räumlich relativen Begriffe sollen verschiedene Orientierungen der Vorrichtung, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Orientierung umfassen. Die Vorrichtung kann anders orientiert sein (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Begriffe, die hier verwendet werden, können ebenfalls demgemäß interpretiert werden.
  • Es sind hier eine oder mehr Techniken zum Ausbilden einer Halbleitervorrichtung und sich ergebender Strukturen, die durch sie ausgebildet werden, vorgesehen.
  • Ein Verfahren 100 zum Ausbilden einer Halbleitervorrichtung 200 gemäß einigen Ausführungsformen ist in 1 gezeigt und eine oder mehrere Strukturen, die dadurch in verschiedenen Stadien der Herstellung ausgebildet werden, sind in 2-10 gezeigt. Gemäß einigen Ausführungsformen umfasst eine Halbleitervorrichtung 200 eine STI, die ein erstes Material 206 umfasst, wie in 6 gezeigt ist. In einigen Ausführungsformen ist das erste Material 206 benachbart zu einem ersten Grat 207a. In einigen Ausführungsformen umfasst die Halbleitervorrichtung 200 einen FinFET. In einigen Ausführungsformen ist die STI im Wesentlichen gleichförmig, wobei im Wesentlichen gleichförmig eine obere Fläche umfasst, die wenige oder keine Fehler aufweist, wenig oder keine Vertiefungen, Wölbungen oder Erosion und bei der die obere Fläche 224 der STI wenig oder keine Konkavität aufweist. In einigen Ausführungsformen bezeichnet Konkavität eine Oberfläche, die einen externen Winkel aufweist, der nicht 180° ist, wobei der Winkel relativ zu zwei beliebigen Koordinaten der Oberfläche gemessen wird, etwa zwei beliebigen Koordinaten auf der oberen Fläche 224 der STI. In einigen Ausführungsformen umfasst die obere Fläche 224 der STI eine Dotierungsmittelkonzentration zwischen etwa 1×102 Ionen/cm2 und etwa 1×107 Ionen/cm2. In einigen Ausführungsformen umfasst das Dotierungsmittel Bor. In einigen Ausführungsformen umfasst die STI, die im Wesentlichen gleichförmig ist, eine bessere Strombarriere zwischen benachbarten Graten als eine Vorrichtung, die eine STI umfasst, die nicht im Wesentlichen gleichförmig ist.
  • Bei 102 wird chemisch-mechanisches Planarisieren (CMP) auf das erste Material 206 angewendet, um eine Höhe 211 des ersten Materials 206, wie in 3 gezeigt ist, auf eine angestrebte Höhe 213 des ersten Materials 206 zu verringern, wie in 4 gezeigt ist, gemäß einigen Ausführungsformen. Wendet man sich 2 zu, so liegt, vor 3, eine Hartmaske 204 über einem ersten Grat 207a, einem zweiten Grat 207b, einem dritten Grat 207c und einem vierten Grat 207d, die gemeinsam als Grate 207 bezeichnet werden. In einigen Ausführungsformen umfassen die Grate 207 ein Substrat 202, oder werden eigentlich aus einem Substrat ausgebildet, etwa durch Ätzen. In einigen Ausführungsformen umfasst das Substrat 202 Silizium, Germanium, ein Gruppe-3-Element und/oder ein Gruppe-5-Element. Gemäß einigen Ausführungsformen umfasst das Substrat 202 eine epitaktische Schicht, eine Silizium-auf-Isolator-(SOI)-Struktur, einen Wafer und/oder einen Die, der aus einem Wafer ausgebildet ist. In einigen Ausführungsformen umfasst das Substrat 202 einen ersten Leitfähigkeitstyp und/oder einen zweiten Leitfähigkeitstyp. In einigen Ausführungsformen ist der erste Leitfähigkeitstyp ein p-Typ und/oder ein n-Typ. In einigen Ausführungsformen ist der zweite Leitfähigkeitstyp der p-Typ, wenn der erste Leitfähigkeitstyp der n-Typ ist, und der zweite Leitfähigkeitstyp ist der n-Typ, wenn der erste Leitfähigkeitstyp der p-Typ ist. In einigen Ausführungsformen umfasst die Hartmaske 204 ein Nitrid. In einigen Ausführungsformen weist die Hartmaske 204 eine Dicke zwischen etwa 1 nm und etwa 10 nm auf. Ein erstes Material 206 wird über und zwischen den Graten 207 abgeschieden, etwa durch chemische Gasphasenabscheidung (CVD), wie in 4 gezeigt ist. In einigen Ausführungsformen umfasst das erste Material 206 ein Nitrid und/oder ein Oxid. In einigen Ausführungsformen planarisiert das CMP das erste Material 206. In einigen Ausführungsformen wird die Höhe 211 des ersten Materials 206, wie in 3 gezeigt, so verringert, dass eine zweite Dicke 215 eines zweiten Abschnitts 206b des ersten Materials 206 etwa 1 µm bis etwa 1 nm beträgt.
  • Bei 104 wird eine Implantierung 208 eines Dotierungsmittels in einen ersten Abschnitt 206a des ersten Materials 206 ausgeführt, um eine Ätzstoppschicht 210 auszubilden, so dass die Ätzstoppschicht 210 den zweiten Abschnitt 206b des ersten Materials 206 von einem dritten Abschnitt 206c des ersten Materials 206 trennt, wie in 4 gezeigt ist. In einigen Ausführungsformen umfasst die Implantierung 208 des Dotierungsmittels die Implantierung einer Dosis des Dotierungsmittels mit einer Konzentration von etwa 1×1012 Ionen/cm2 bis etwa 2×1012 Ionen/cm2 mit einer Implantierungsenergie von etwa 0,1 MeV bis etwa 20 MeV. Die Implantierungsenergie wird geändert, um das Dotierungsmittel in dem ersten Abschnitt 206a des ersten Materials 206 zu implantieren, wobei der erste Abschnitt 206a des ersten Materials 206 im Wesentlichen auf der gleichen Ebene wie eine obere Fläche der Hartmaske 204 liegt. Die Implantierungsenergie, und somit die Implantierungstiefe, kann geändert werden, um die Ätzstoppschicht 210 mit einer angestrebten Tiefe auszubilden. In einigen Ausführungsformen umfasst das Dotierungsmittel Bor. In einigen Ausführungsformen weist die Ätzstoppschicht 210 eine Dicke der Ätzstoppschicht zwischen etwa 0,1 µm und etwa 10 µm auf. In einigen Ausführungsformen wird das Dotierungsmittel in die Hartmaske 204 so implantiert, dass ein dotierter Abschnitt 212 der Hartmaske 204 über einem undotierten Abschnitt der Hartmaske 204 liegt. In einigen Ausführungsformen beträgt eine Oberflächenzustandsdichte des Dotierungsmittels in dem ersten Abschnitt 206a des ersten Materials 206 etwa 1×1011 Ionen/cm2 bis etwa 5×1011 Ionen/cm2. In einigen Ausführungsformen wird die Halbleitervorrichtung 200 bei einer ersten Temperatur zwischen etwa 800 °C und etwa 1.200 °C in einer Kammer für einen ersten Zeitraum zwischen etwa 40 Min. bis etwa 80 Min. erwärmt. In einigen Ausführungsformen enthält die Kammer Stickstoff. In einigen Ausführungsformen wird die Oberflächenzustandsdichte des Dotierungsmittels in dem ersten Abschnitt 206a des ersten Materials 206 auf etwa 0,5×1011 Ionen/cm2 bis etwa 2×1011 Ionen/cm2 nach dem Erwärmen auf die erste Temperatur während des ersten Zeitraums verringert.
  • Bei 106 wird eine erste Ätzung ausgeführt, um den zweiten Abschnitt 206b des ersten Materials 206 zu entfernen, wie in 5 gezeigt ist, gemäß einigen Ausführungsformen. In einigen Ausführungsformen umfasst die erste Ätzung das Ätzen mit KOH, EDP (Ethylendiamin/Benzcatechin/Wasser) und/oder Hydrazin. In einigen Ausführungsformen umfasst das erste Ätzen das Ätzen mit einem Ätzmittel, das eine Ätzselektivität zwischen dem ersten Material 206 und der Ätzstoppschicht 210 zeigt.
  • Bei 108 wird eine zweite Ätzung ausgeführt, um die Ätzstoppschicht 210 zu entfernen, wie in 5 gezeigt ist, gemäß einigen Ausführungsformen. In einigen Ausführungsformen umfasst das zweite Ätzen das Ätzen mit Stickstoff-Trifluorid, Bromwasserstoff, Schwefel-Hexafluorid oder Disauerstoff. In einigen Ausführungsformen umfasst das zweite Ätzen das Ätzen mit einem Ätzmittel, das eine Ätzselektivität zwischen der Ätzstoppschicht 210 und dem ersten Material 206 zeigt, so dass wenig oder kein erstes Material 206 durch die zweite Ätzung geätzt wird. In einigen Ausführungsformen entfernt das zweite Ätzen die Hartmaske 204, wie in 6 gezeigt ist. In einigen Ausführungsformen wird eine dritte Ätzung ausgeführt, um die Hartmaske 204 zu entfernen. In einigen Ausführungsformen umfasst die dritte Ätzung Stickstoff-Trifluorid, Bromwasserstoff, Schwefel-Hexafluorid oder Disauerstoff. In einigen Ausführungsformen umfasst der dritte Abschnitt 206c des ersten Materials 206 die STI. In einigen Ausführungsformen ist die STI im Wesentlichen gleichförmig, wobei im Wesentlichen gleichförmig eine obere Fläche umfasst, die wenige oder keine Fehler aufweist, wenig oder keine Vertiefungen, Wölbungen oder Erosion und bei der die obere Fläche 224 der STI wenig oder keine Konkavität aufweist. In einigen Ausführungsformen umfasst die obere Fläche 224 der STI eine Dotierungsmittelkonzentration zwischen etwa 1×102 Ionen/cm2 und etwa 1×107 Ionen/cm2. In einigen Ausführungsformen umfasst die STI, die im Wesentlichen gleichförmig ist, eine bessere Strombarriere zwischen benachbarten Graten als eine Vorrichtung, die eine STI umfasst, die nicht im Wesentlichen gleichförmig ist.
  • Die 7-10 können durch im Wesentlichen das gleiche Verfahren ausgebildet werden wie die 2-6. 7 zeigt eine umgedrehte Halbleitervorrichtung 200, so dass eine Rückseite 222 der Halbleitervorrichtung 200 über den Graten 207 liegt. 7 kann ein zweites Material 205 unter dem ersten Material 206 umfassen. Das zweite Material 205 kann ein Oxid und/oder ein Nitrid umfassen. Das erste Material 206 kann ein Nitrid, ein Oxid, Silizium und/oder Germanium umfassen.
  • Bei 102 wird CMP auf das erste Material 206 angewendet, um eine Höhe 211 des ersten Materials 206, wie in 7 gezeigt ist, auf eine angestrebte Höhe 213 des ersten Materials 206 zu verringern, wie in 8 gezeigt ist. Das CMP kann in im Wesentlichen der gleichen Weise ausgeführt werden, wie oben mit Bezug auf das CMP beschrieben ist, das in 3-4 ausgeführt wird.
  • Bei 104 wird eine Implantation 208 eines Dotierungsmittels in den ersten Abschnitt 206a des ersten Materials 206 ausgeführt, um eine Ätzstoppschicht 210 auszubilden, so dass die Ätzstoppschicht 210 den zweiten Abschnitt 206b des ersten Materials 206 von dem dritten Abschnitt 206c des ersten Materials 206 trennt, wie in 8 gezeigt ist. Die Implantation 208 kann in im Wesentlichen der gleichen Weise ausgeführt werden, wie oben mit Bezug auf die Implantation 208 beschrieben ist, die in 4 ausgeführt wird.
  • Bei 106 wird eine erste Ätzung ausgeführt, um den zweiten Abschnitt 206b des ersten Materials 206 zu entfernen, wie in 9 gezeigt ist. Die erste Ätzung kann in im Wesentlichen der gleichen Weise ausgeführt werden, wie oben mit Bezug auf die erste Ätzung beschrieben ist, die in 5 ausgeführt wird.
  • Bei 108 wird eine zweite Ätzung ausgeführt, um die Ätzstoppschicht 210 zu entfernen, wie in 10 gezeigt ist. Die zweite Ätzung kann in im Wesentlichen der gleichen Weise ausgeführt werden, wie oben mit Bezug auf die zweite Ätzung beschrieben ist, die in 5 ausgeführt wird. Eine dritte Ätzung kann, wenn erforderlich, in im Wesentlichen der gleichen Weise ausgeführt werden, wie oben mit Bezug auf die dritte Ätzung beschrieben ist, die in 6 ausgeführt wird.
  • Das erfindungsgemäße Verfahren zum Ausbilden einer Halbleitervorrichtung umfasst das Implantieren eines Dotierungsmittels in einen ersten Abschnitt eines ersten Materials, um eine Ätzstoppschicht aus dem Dotierungsmittel und dem ersten Abschnitt des ersten Materials auszubilden, einen zweiten Abschnitt des ersten Materials über der Ätzstoppschicht und einen dritten Abschnitt des ersten Materials unter der Ätzstoppschicht. In einigen Ausführungsformen umfasst das erste Material eine Oxid und/oder eine Nitrid.
  • Eine Halbleitervorrichtung kann einen FinFET, der einen ersten Grat und eine STI umfassen, die ein erstes Material umfasst. Die STI kann benachbart zu dem ersten Grat sein und eine obere Fläche der STI kann eine Konzentration von Bor zwischen etwa 1×102 Ionen/cm2 und etwa 1×107 Ionen/cm2 umfassen.
  • Das erfindungsgemäße Verfahren zum Ausbilden einer Halbleitervorrichtung umfasst das Implantieren eines Dotierungsmittels in einen ersten Abschnitt eines ersten Materials, um eine Ätzstoppschicht aus dem Dotierungsmittel und dem ersten Abschnitt des ersten Materials auszubilden, einen zweiten Abschnitt des ersten Materials über der Ätzstoppschicht und einen dritten Abschnitt des ersten Materials unter der Ätzstoppschicht. In einigen Ausführungsformen umfasst das erste Material ein Oxid und/oder ein Nitrid. In einigen Ausführungsformen umfasst das Verfahren zum Ausbilden einer Halbleitervorrichtung weiter das Anwenden einer ersten Ätzung, um den zweiten Abschnitt des ersten Materials zu entfernen.
  • Verschiedene Vorgänge von Ausführungsformen sind hier bereitgestellt. Die Reihenfolge, in der einige oder alle dieser Vorgänge beschrieben sind, soll nicht so verstanden werden, dass gefolgert werden kann, dass diese Vorgänge notwendigerweise von der Reihenfolge abhängen. Alternative Reihenfolgen werden deutlich, die die Priorität dieser Beschreibung haben. Des Weiteren versteht es sich, dass nicht alle Vorgänge notwendigerweise in jeder Ausführungsform, die hier bereitgestellt wird, hier vorhanden sind. Zudem versteht es sich, dass nicht alle Vorgänge in einigen Ausführungsformen notwendig sind.
  • Es versteht sich, dass Schichten, Einrichtungen, Elemente etc., die hier gezeigt sind, mit bestimmten Abmessungen relativ zu einander gezeigt sind, etwa strukturellen Abmessungen oder Orientierungen, beispielsweise zur Einfachheit und Bequemlichkeit des Verständnisses, und dass ihre tatsächlichen Abmessungen in einigen Ausführungsformen wesentlich von denen abweichen können, die hier gezeigt sind. Zusätzlich gibt es eine Vielzahl von Techniken um die Schichten, Einrichtungen, Elemente etc. auszubilden, etwa Ätztechniken, Implantierungstechniken, Dotierungstechniken, Rotationsbeschichtungstechniken, Sputter-Techniken wie Magnetron- oder Ionenstrahl-Sputtern, Wachstumstechniken wie thermisches Wachstum oder Abscheidungstechniken wie chemische Gasphasenabscheidung (CVD), physikalische Gasphasenabscheidung (PVD), CVD im Plasma (PECVD) oder Atomlagenabscheidung (ALD), als Beispiele.
  • Des Weiteren wird „beispielhaft“ hier so verwendet, dass es als ein Beispiel, Ausführungsform, Darstellung etc. dient und nicht notwendigerweise vorteilhaft ist. So wie es in dieser Anmeldung verwendet wird, soll „oder“ das inklusive „oder“ anstatt des exklusiven „oder“ bedeuten. Zusätzlich wird „ein“, wie es in dieser Anmeldung und den beigefügten Ansprüchen verwendet wird, im Allgemeinen so verstanden werden, dass es „ein oder mehrere“ bedeutet, außer es ist anderweitig angegeben oder es ist aus dem Kontext klar, dass es sich um die Singularform handelt. Zudem soll mindestens eines von A und B und/oder Ähnliches im Allgemeinen A oder B oder sowohl A als auch B bedeuten. Darüber hinaus sollen, insoweit dass „umfasst“, „weist auf“, „hat“, „mit“ oder Varianten davon verwendet werden, solche Begriffe einschließend verstanden werden, ähnliche wie der Begriff „umfasst“. Zudem sollen, außer es ist anderweitig angegeben, „erster“, „zweiter“ oder Ähnliches nicht einen zeitlichen Aspekt, einen räumlichen Aspekt, eine Reihenfolge etc. andeuten. Stattdessen werden solche Begriffe nur als Bezeichner, Namen etc. für Einrichtungen, Elemente, Merkmale etc. verwendet. Ein erstes Element und ein zweites Element entsprechen im Allgemeinen beispielsweise Element A und Element B oder zwei unterschiedlichen oder zwei identischen Elementen oder dem gleichen Element.
  • Zusätzlich kann, während eine bestimmte Einrichtung der Offenbarung nur mit Bezug auf eine von mehreren Implementierungen offenbart worden sein kann, eine solche Einrichtung mit einer oder mehreren anderen Einrichtungen von anderen Implementierungen kombiniert werden, wie es für jede vorgegebene oder bestimmte Anwendung wünschenswert und vorteilhaft ist.

Claims (16)

  1. Verfahren zum Ausbilden einer Halbleitervorrichtung, das Folgendes umfasst: Ausbilden einer Hartmaske (204) über einer Mehrzahl von Finnen (207); Abscheiden eines dielektrischen Materials (206) über der Hartmaske (204) und den Finnen (207); Implantieren eines Dotierungsmittels (208) in einen Abschnitt (212) der Hartmaske (204) und in einen ersten Abschnitt (206a) des dielektrischen Materials (206), um eine Ätzstoppschicht (210) aus dem Dotierungsmittel und dem ersten Abschnitt (206a) des dielektrischen Materials (206), einen zweiten Abschnitt (206b) des dielektrischen Materials über der Ätzstoppschicht (210) und einen dritten Abschnitt (206c) des dielektrischen Materials unter der Ätzstoppschicht (210) auszubilden, wobei der erste Abschnitt (206a) des dielektrischen Materials im Wesentlichen auf der gleichen Ebene wie eine obere Fläche der Hartmaske (204) gebildet wird.
  2. Verfahren nach Anspruch 1, wobei das Implantieren eines Dotierungsmittels (208) das Implantieren einer Dosis des Dotierungsmittels (208) mit einer Konzentration von etwa 1×1012 Ionen/cm2 bis etwa 2×1012 Ionen/cm2 umfasst.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Implantieren eines Dotierungsmittels (208) das Implantieren einer Dosis des Dotierungsmittels (208) mit einer Energie von etwa 0,1 MeV bis etwa 20 MeV umfasst.
  4. Verfahren nach einem der vorangehenden Ansprüche, wobei das Implantieren eines Dotierungsmittels (208) das Implantieren von Bor umfasst.
  5. Verfahren nach einem der vorangehenden Ansprüche, das das Ausführen einer ersten Ätzung umfasst, um den zweiten Abschnitt des dielektrischen Materials (206) zu entfernen.
  6. Verfahren nach Anspruch 5, wobei das Ausführen einer ersten Ätzung das Ätzen mit KOH, EDP und/oder Hydrazin umfasst.
  7. Verfahren nach Anspruch 5 oder 6, das das Ausführen einer zweiten Ätzung umfasst, um die Ätzstoppschicht (210) zu entfernen.
  8. Verfahren nach Anspruch 7, wobei das Ausführen der zweiten Ätzung das Ätzen mit Stickstoff-Trifluorid, Bromwasserstoff, Schwefel-Hexafluorid und/oder Disauerstoff umfasst.
  9. Verfahren nach Anspruch 7 oder 8, das das Ausführen einer dritten Ätzung umfasst, um die Hartmaske (204) zu entfernen.
  10. Verfahren nach Anspruch 9, wobei das Ausführen der dritten Ätzung das Ätzen mit Stickstoff-Trifluorid, Bromwasserstoff, Schwefel-Hexafluorid und/oder Disauerstoff umfasst.
  11. Verfahren nach einem der vorangehenden Ansprüche, das das Ausführen von chemisch-mechanischem Planarisieren vor dem Implantieren umfasst, um eine Höhe des dielektrischen Materials (206) auf eine angestrebte Höhe zu verringern.
  12. Verfahren nach einem der vorangehenden Ansprüche, wobei das Implantieren einen dotierten Abschnitt der Hartmaske (204) bildet, der über einem undotierten Abschnitt der Hartmaske (204) liegt.
  13. Verfahren nach einem der vorangehenden Ansprüche, wobei das dielektrische Material (206) auch zwischen den Finnen (207) abgeschieden wird.
  14. Verfahren nach einem der vorangehenden Ansprüche, wobei das dielektrische Material (206) ein Oxid und/oder ein Nitrid umfasst.
  15. Verfahren nach einem der vorangehenden Ansprüche, wobei der dritte Abschnitt (206c) des dielektrischen Materials zwischen den Finnen (207) liegt.
  16. Verfahren nach einem der vorangehenden Ansprüche, wobei die Ätzstoppschicht (210) mit einer Dicke von 0,1 bis 10 µm gebildet wird.
DE102014019415.9A 2014-01-24 2014-12-22 Verfahren zum Ausbilden einer Halbleitervorrichtung Active DE102014019415B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/162,796 2014-01-24
US14/162,796 US9564357B2 (en) 2014-01-24 2014-01-24 Method of forming semiconductor device using etch stop layer

Publications (2)

Publication Number Publication Date
DE102014019415A1 DE102014019415A1 (de) 2015-07-30
DE102014019415B4 true DE102014019415B4 (de) 2020-03-26

Family

ID=53522760

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014019415.9A Active DE102014019415B4 (de) 2014-01-24 2014-12-22 Verfahren zum Ausbilden einer Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US9564357B2 (de)
DE (1) DE102014019415B4 (de)
TW (1) TWI557777B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015006939T5 (de) * 2015-09-25 2018-06-14 Intel Corporation Steuerung einer Rückseitenfinnenaussparung mit Möglichkeit mehrerer HSI
US9704994B1 (en) 2016-10-10 2017-07-11 International Business Machines Corporation Different shallow trench isolation fill in fin and non-fin regions of finFET
CN108063091A (zh) * 2016-11-08 2018-05-22 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713328B1 (ko) * 2005-12-23 2007-05-04 동부일렉트로닉스 주식회사 듀얼다마신 공정을 이용한 반도체소자의 제조 방법
US20080026487A1 (en) * 2006-07-31 2008-01-31 Frank Feustel Method of forming an etch indicator layer for reducing etch non-uniformities
US20120295444A1 (en) * 2011-05-16 2012-11-22 Varian Semiconductor Equipment Associates, Inc. Techniques for forming 3d structures

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4571819A (en) * 1984-11-01 1986-02-25 Ncr Corporation Method for forming trench isolation structures
US5414276A (en) * 1993-10-18 1995-05-09 The Regents Of The University Of California Transistors using crystalline silicon devices on glass
US6506620B1 (en) * 2000-11-27 2003-01-14 Microscan Systems Incorporated Process for manufacturing micromechanical and microoptomechanical structures with backside metalization
US7384838B2 (en) * 2005-09-13 2008-06-10 International Business Machines Corporation Semiconductor FinFET structures with encapsulated gate electrodes and methods for forming such semiconductor FinFET structures
TWI347672B (en) 2006-06-16 2011-08-21 Macronix Int Co Ltd Self-aligned, embedded phase change ram and manufacturing method
US20080121042A1 (en) * 2006-11-27 2008-05-29 Bioscale, Inc. Fluid paths in etchable materials
US9318367B2 (en) 2013-02-27 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structure with different fin heights and method for forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713328B1 (ko) * 2005-12-23 2007-05-04 동부일렉트로닉스 주식회사 듀얼다마신 공정을 이용한 반도체소자의 제조 방법
US20080026487A1 (en) * 2006-07-31 2008-01-31 Frank Feustel Method of forming an etch indicator layer for reducing etch non-uniformities
US20120295444A1 (en) * 2011-05-16 2012-11-22 Varian Semiconductor Equipment Associates, Inc. Techniques for forming 3d structures

Also Published As

Publication number Publication date
US9564357B2 (en) 2017-02-07
US20150214071A1 (en) 2015-07-30
DE102014019415A1 (de) 2015-07-30
TW201539548A (zh) 2015-10-16
TWI557777B (zh) 2016-11-11

Similar Documents

Publication Publication Date Title
DE102005046711B4 (de) Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten
DE69931221T2 (de) SOI-Substrat und Herstellungsverfahren dafür
DE102014019415B4 (de) Verfahren zum Ausbilden einer Halbleitervorrichtung
DE60211190T2 (de) Verfahren zur herstellung einer halbleiter-schichtstruktur und entsprechende struktur
DE1544275C3 (de) Verfahren zur Ausbildung von Zonen unterschiedlicher Leitfähigkeit in Halbleiterkristallen durch Ionenimplantation
DE102014119641B4 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102014118986A1 (de) Halbleitervorrichtung und Ausbildung
DE102018200237A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE102006007431A1 (de) Durch Halbleitersilizium-Verfahrenstechnik gebildeter Probenträger
DE102007025326A1 (de) Verfahren zum Ausbilden einer Halbleiterstruktur, das eine Implantation von Ionen in eine zu ätzende Materialschicht umfasst
DE102018105741B3 (de) Verfahren zum erzeugen komplementär dotierter halbleitergebiete in einem halbleiterkörper und halbleiteranordnung
DE102015211777B4 (de) Mikromechanisches System und Verfahren zum Herstellen eines mikromechanischen Systems
DE112013001656T5 (de) Verbessertes Implantationsverfahren zur Bildung von Zerbrechlichkeit von Substraten
DE102014019205B4 (de) Verfahren zum bilden einer kontaktstruktur einer gate-struktur und kontaktstruktur einer gate-struktur
DE102017104918B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit epitaktischen Schichten und einer Ausrichtungsstruktur
DE102015106896A1 (de) Wafer, Verfahren zur Bearbeitung eines Wafers und Verfahren zur Bearbeitung eines Trägers
DE102015108151A1 (de) Verfahren zur Herstellung einer Öffnungsstruktur und Öffnungsstruktur
DE10163346A1 (de) Resistloses Lithographieverfahren zur Herstellung feiner Strukturen
DE102017106202B4 (de) Verfahren zum herstellen einer halbleitervorrichtung, umfassend eine ätzung eines halbleitermaterials
DE102004058412A1 (de) Mehrfachmaske und Verfahren zur Herstellung unterschiedlich dotierter Gebiete
DE112018003704T5 (de) Verfahren zum herstellen eines dreidimensionalen strukturkörpers, verfahren zum herstellen eines vertikalen transistors, wafer für einen vertikalen transistor und substrat für einen vertikalen transistor
DE602004008537T2 (de) Verfahren zur Herstellung eines SOI-Substrats
DE102018111761A1 (de) VERFAHREN ZUM PLANARISIEREN VON SiC-OBERFLÄCHEN
DE102014118961A1 (de) Verfahren zum Bilden eines Kanals einer Gatestruktur
DE102015106074B4 (de) Halbleiterbauelement und verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final