DE602004008537T2 - Verfahren zur Herstellung eines SOI-Substrats - Google Patents

Verfahren zur Herstellung eines SOI-Substrats Download PDF

Info

Publication number
DE602004008537T2
DE602004008537T2 DE602004008537T DE602004008537T DE602004008537T2 DE 602004008537 T2 DE602004008537 T2 DE 602004008537T2 DE 602004008537 T DE602004008537 T DE 602004008537T DE 602004008537 T DE602004008537 T DE 602004008537T DE 602004008537 T2 DE602004008537 T2 DE 602004008537T2
Authority
DE
Germany
Prior art keywords
substrate
oxygen ions
heat treatment
implantation
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE602004008537T
Other languages
English (en)
Other versions
DE602004008537D1 (de
Inventor
Tsutomu Hikari Yamaguchi Sasaki
Seiji Hikari Yamaguchi Takayama
Atsuki Hikari Yamaguchi Matsumura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of DE602004008537D1 publication Critical patent/DE602004008537D1/de
Application granted granted Critical
Publication of DE602004008537T2 publication Critical patent/DE602004008537T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)

Description

  • Diese Erfindung betrifft ein Verfahren zur Herstellung eines Teil-SOI-Substrats (SOI: silicon on insulator; Silicium auf einem Isolator) durch die SIMOX-Technik (SIMOX: Separation By Implanted Oxygen; Trennung durch implantierten Sauerstoff).
  • Bisher war es bei der Herstellung eines Teil-SOI durch SIMOX üblich, aufgrund der Konstruktion eine gewöhnlichen Implanters der SIMOX-Klasse Sauerstoffionen in einer festgelegten Richtung zum Öffnungsteil einer Maske zu injizieren.
  • Insbesondere war diese Praxis auf die Durchführung der Bildung eines vergrabenen Oxidfilms 5 durch Implantieren von Sauerstoffionen in die Oberfläche des Substrats durch einen in einem Schutzfilm 2 durch Lithographie gebildeten Öffnungsteil 3, Unterziehen des betroffenen Substrats einer vorgeschriebenen Waschbehandlung und Durchführen einer Wärmebehandlung bei einer erhöhten Temperatur darauf gerichtet (Verweis auf Patentschrift 1 und Patentschrift 2).
  • In diesen Patentschriften 1 und 2 wurde die Idee des Neigens der Implantation um einen Winkel von etwa 7 Grad in Bezug auf die Senkrechte der Oberfläche des Substrats eingeführt. Diese Neigung ist auf die Einstellung der Verteilung von implantierten Sauerstoffionen gerichtet, wodurch die Bildung eines perfekt vergrabenen Oxidfilms gewährt wird. Diese geneigte Ionenimplantation führt jedoch zur Freilegung der Kante des vergrabenen Oxidfilms durch die Oberfläche (Verweis auf Patentschrift 2 und Patentschrift 3). Der zum Erklären dieses Phänomens angeführte Grund ist, dass, da der den Öffnungsteil umspannende Teil durch die Schutzfolie, wie in 4 veranschaulicht, nicht gründlich vor Ionen abgeschirmt ist und Sauerstoffionen unvermeidbar in die Oberfläche des Substrats implantiert werden, der vergrabene Oxidfilm möglicherweise an der Oberfläche freigelegt wird, wenn der vergrabene Oxidfilm durch die Wärmebehandlung gebildet wird. Da dieser freigelegte Teil im anschließenden Schritt des Entfernens des Oxidfilms durch Waschen der Oberfläche mit Flusssäure unvermeidbar zur Bildung einer Kerbe oder eines Hohlraums führt, bildet er ein Hindernis für die Schaltungsgestaltung, indem beispielsweise die Einbringung einer Vorrichtungsisolierstruktur ohne Fehler erforderlich ist, und wirft ein Problem in Bezug auf den Verfahrensaspekt dahingehend auf, dass das Auftreten von übermäßiger Aufschlämmung im CMP-Schritt verursacht wird.
  • Patentschrift 2 und Patentschrift 3 schlagen Maßnahmen zur Lösung dieser Probleme vor. Diese Maßnahmen sind jedoch nicht leicht auf die gegenwärtige großtechnische Herstellung anwendbar.
  • Die in der Patentschrift 2 vorgeschlagene senkrechte Implantation beeinträchtigt die BOX-Bildung und mindert die BOX-Qualität, da die Kanalisierung zu einem Ausläufer bei der Verteilung des implantierten Sauerstoffs führt. Die wie in der Patentschrift 3 vorgeschlagene, bei einer Neigung von 7–10 Grad von der Senkrechten der Oberfläche des Substrats durchgeführte anisotrope Ätzung erlaubt keine leichte Steuerung, da selbst das ECR-Verfahren ein Prinzip annimmt, bei welchem bewirkt wird, dass die Potentialdifferenz zwischen dem Plasma und dem Substrat in eine zur Oberfläche des Substrats senkrechte Richtung auftritt, und der Gedanke der Verwendung des Resonanzpunkts beim Sicherstellen der Richtungseigenschaft versagt, da die Neigung zu einer Abweichung führt. Das Verfahren unter Verwendung eines Nitridfilms hat den Nachteil, dass sich die Anzahl an Arbeitsstufen erhöht, die Arbeitszeit verlängert und die Herstellungskosten erhöhen.
  • Der heutzutage vorgeschlagene Teil-SOI entbindet eine Stufe zwischen dem SOI-Bereich und dem Nicht-SOI-Bereich. Es wurde bisher noch keine Maßnahme zur Störungslösung vorgeschlagen und kein Versuch mit dem Ziel des Erforschens des eindeutigen Vorhandenseins des Problems unternommen. Die tolerierte Stufe hängt von der Ziel-Schaltungsmusterabmessung einer integrierten Schaltung ab. Wenngleich behauptet wird, dass sie nicht mehr als 200 nm oder in etwa dies beträgt, nimmt die Größe der erlaubten Stufe tendenziell ab.
    • [Patentschrift 1] Amtsblatt von JP-A-08-017694
    • [Patentschrift 2] Amtsblatt von JP-A-2001-308025
    • [Patentschrift 3] Amtsblatt von JP-A-2001-308172
  • Die Schriften WO 00/48245 und US-A-5346841 offenbaren Verfahren zum Bilden eines Teil-SOI-Substrats unter Verwendung der SIMOX-Technik, wobei Sauerstoffionen in einem nicht senkrechten Winkel in das Substrat implantiert werden und der Wafer im Verlauf der Implantation gedreht wird.
  • Bisher führte bei der Herstellung eines Teil-SOI-Substrats durch die SIMOX-Technik das gewöhnliche Verfahren unvermeidbar zur BOX-Freilegung, und verschiedene zur Lösung dieses Problems vorgeschlagene Messungen stoßen ausnahmslos auf Schwierigkeiten bei der Verwirklichung großtechnischer Verwendung. Diese Erfindung betrifft die Bereitstellung eines Verfahrens zur Herstellung eines perfekten Teil-SOI-Substrats ohne die Freilegung eines vergrabenen Oxidfilms durch die großtechnische und billige SIMOX-Technik und ein durch das Verfahren hergestelltes SOI-Subbstrat. Des Weiteren richtet sich diese Erfindung auf das Bereitstellen eines Herstellungsverfahrens, welches das Auftreten einer problematischen Stufe zwischen dem SOI-Bereich und dem Nicht-SOI-Bereich vermeiden kann, und ein durch das Verfahren hergestelltes SOI-Substrat.
  • Die vorstehend erwähnte Aufgabe wird durch ein SOI- Substrat erzielt, das in einem aus einem Siliciumeinkristall mit einem vergrabenen Oxidfilm hergestellten Halbleitersubstrat eingerichtet ist, dadurch gekennzeichnet, dass einer Oberfläche Höhenunterschiede von nicht mehr als 200 nm zwischen dem SOI-Bereich mit einem vergrabenen Oxidfilm und dem Nicht-SOI-Bereich ohne vergrabenen Oxidfilm verliehen wird.
  • Die vorstehend erwähnte Aufgabe wird durch ein SOI-Substrat durchgeführt, das durch ein Herstellungsverfahren hergestellt ist, umfassend einen Schritt des Bildens eines Schutzfilms auf der Oberfläche eines aus einem Siliciumeinkristall hergestellten Halbleitersubstrats, um als Maske für Ionenimplantation zu dienen, einen Schritt des Bildens eines Öffnungsteils mit einem festgelegten Muster im Schutzfilm, einen Schritt des Implantierens von Sauerstoffionen in die Oberfläche des Halbleitersubstrats in einer nicht senkrechten Richtung dazu und einen Schritt des Zuführens einer Wärmebehandlung dem Halbleitersubstrat, wodurch im Halbleitersubstrat ein vergrabener Oxidfilm gebildet wird, dadurch gekennzeichnet, dass ein Oberflächenhöhenunterschied von nicht mehr als 200 nm zwischen einem SOI-Bereich mit dem vergrabenen Oxidfilm und dem Nicht-SOI-Bereich ohne vergrabenen Oxidfilm vorliegt.
  • Die vorstehend erwähnte Aufgabe wird durch ein Verfahren nach Anspruch 1 erzielt.
  • Durch diese Erfindung werden ein Verfahren zur Herstellung einer perfekten Teil-SOI-Struktur, welche die Freilegung eines vergrabenen Oxidfilms durch die Oberfläche durch die großtechnische und billige SIMOX-Technik vermeidet, und ein durch das wie vorstehend beschriebene Verfahren hergestelltes SOI-Substrat erhalten.
  • Nun wird der Modus der Verkörperung dieser Erfindung mit Bezug auf die beiliegende Zeichnung detailliert beschrieben. Diese Erfindung muss nicht darauf beschränkt sein.
  • 1 ist ein Fließdiagramm, das ein Beispiel des Verfahrens für die Herstellung eines erfindungsgemäßen SOI-Substrats darstellt.
  • 2 ist ein Typenabschnitt, der ein Beispiel eines Schritts der Implantation von Ionen im Verfahren zur Herstellung eines erfindungsgemäßen SOI-Substrats darstellt.
  • 3 ist ein Phasendiagramm, das die Bedingungen der Wärmebehandlung und die erfolgreiche oder nicht erfolgreiche Eliminierung eines Schritts zwischen den SOI-/Hauptmenge-Bereichen im Verfahren zur Herstellung eines erfindungsgemäßen SOI-Substrats veranschaulicht.
  • 4 ist ein Typenabschnitt, der die Eigenschaften des Verfahrens zur Herstellung eines erfindungsgemäßen SOI-Substrats gemäß der herkömmlichen Technik veranschaulicht.
  • Hier sind 1(A), (B), (C) und (D) Fließdiagramme, die ein Beispiel des Verfahrens zur Herstellung eines erfindungsgemäßen SOI-Substrats veranschaulichen. Die folgende Beschreibung setzt den Fall der Verwendung eines thermischen Oxidfilms als Schutzfilm voraus.
  • Mit Bezug auf 1(A) ist ein Oxidfilm, bei dem es sich um einen Schutzfilm 2 handelt, der dazu bestimmt ist, als Maske gegen Ionenimplantation zu dienen, durch thermische Oxidation auf der Oberfläche eines aus einem Siliciumeinkristall hergestellten Halbleitersubstrats 1 gebildet. Dann wird, wie in 1(B) dargestellt, ein Öffnungsteil 3 mit einem festgelegten Muster durch Lithographietechnik im Schutzfilm 2 gebildet. Des Weiteren werden, wie in 2(C) veranschaulicht, Sauerstoffionen 4 in die Oberfläche des Halbleitersubstrats 1 in eine zur Oberfläche nicht senkrechte Richtung implantiert, wodurch das Halbleitersubstrat 1 wärmebehandelt wird und wie in 1(D) dargestellt einen vergrabenen Oxidfilm 5 im Halbleitersubstrat 1 bildet.
  • Zu diesem Zeitpunkt ist es bevorzugt, dass der Öffnungsteil 3 durch anisotropische Ätzung in eine Maske übertragen wird, die entfernte Teile davon aufweist, die unter einem Winkel gebildet sind, der sich an eine Senkrechte zum Substrat nahe annähert.
  • Das SOI-Substrat durch die SIMOX-Technik wird durch ein Verfahren hergestellt, umfassend die Implantation von Sauerstoffionen in einer Dosis von 4 × 1017 Atomen/cm2 mit einer Beschleunigungsenergie von 180 keV, bis eine Schicht mit einer hohen Konzentration an implantierten Sauerstoffionen in einer vorgeschriebenen Tiefe gebildet ist, Ausheilen der Schicht für eine Dauer von vier Stunden in einem atmosphärischen Ar-Gas, das Sauerstoff in einer Konzentration von 0,5 % einbringt, bei einer Ausheilungstemperatur von 1350 °C, und deren weiteres Ausheilen für eine Dauer von vier Stunden mit einer auf 70 % erhöhten Sauerstoffkonzentration. Die Bedingungen für die Herstellung des SIMOX-Substrats müssen jedoch nicht besonders darauf beschränkt sein.
  • Hier ist das Halbleitersubstrat entweder aus Si oder SiGe gebildet.
  • Zum Beispiel wird durch Variieren des Winkels ϕ, der zwischen dem Azimut [110] des Substrats und der Projektion 41 des Flusses 42 der Implantation von Sauerstoffionen zur Ebene des Substrats auf diejenigen der Bedingungen α und β, wie in 2(A) und (B) veranschaulicht, gebildet wird, ermöglicht, das Abschirmen von Ionen an den entfernten Teilen des Öffnungsteils in der Maske durch die Wirkung des Schutzfilms gleichmäßig zu machen.
  • Diese Erfindung betrifft auch ein Verfahren zur Herstellung des vorstehend erwähnten SOI-Substrats derart, dass die Implantation beim Schritt der Implantation von Sauerstoffionen in die Oberfläche des Halbleitersubstrats mit dem Schutzfilm als Maske als Aufteilung in eine Mehrzahl an Zyklen durchgeführt wird, und die zwischen der Projektion des Flusses der Implantationen von Sauerstoffionen zu der Ebene des Substrats und dem spezifischen Azimut des Hauptkörpers des Substrats gebildeten Winkel durch die Aufteilungen unterschieden werden.
  • Kann der vorstehend erwähnte Winkel ϕ während des Verlaufs der Implantation nicht frei eingestellt werden, wird es dadurch, dass die Implantation als Aufteilung in eine Mehrzahl an Zyklen und Variieren des Winkels ϕ in jedem Aufteilungszyklus durchgeführt wird, ermöglicht, das Abschirmen von Ionen an den entfernten Teilen des Öffnungsteils in der Maske durch die Wirkung des Schutzfilms gleichmäßig zu machen.
  • Diese Erfindung ist auch auf das Bereitstellen eines Verfahrens zur Herstellung des vorstehend erwähnten SOI-Substrats gerichtet, sodass der Winkel, der beim Schritt des Implantierens von Sauerstoffionen 4 zur Oberfläche des vorstehend erwähnten Halbleitersubstrats 1 mit dem vorstehend erwähnten Schutzfilm 2 als Maske zwischen dem Fluss 42 der Implantationen von Sauerstoffionen und der Senkrechten 7 der Oberfläche des Hauptkörpers des vorstehend erwähnten Substrats gebildet wird, nicht kleiner als 10 Grad ist, wobei er vorzugsweise in den Bereich von 11–16 Grad fällt.
  • Ist der Winkel θ, der zwischen dem Fluss 42 der Implantationen von Sauerstoffionen 4 und der Senkrechten 7 der Oberfläche des Hauptkörpers 1 des vorstehend erwähnten Substrats (Bezug auf 2) gebildet wird, nicht kleiner als 10 Grad, kann die Unterdrückung der Freilegung des vergrabenen Oxidfilms wirksamer erzielt werden, als wenn der Winkel kleiner als 10 Grad ist.
  • Die vorstehende Beschreibung dieser Erfindung kann durch die Ionenimplantation und die Wärmebehandlung, die die Freilegung der vergrabenen Schicht oder sowohl des Hohlraums verhindern kann, auf den Fall des Bildens eines vergrabenen Isolationsfilms, eines vergrabenen Hohlraums oder eines vergrabenen Siliciumcompoundfilms wie SiC oder Si3N4 angewandt werden.
  • Diese Erfindung richtet sich auf ein Verfahren zur Herstellung des vorstehend erwähnten SOI-Substrats derart, dass der vorstehend erwähnte Schritt der Wärmebehandlung einen derartigen Schritt der Wärmebehandlung wie die Verwendung einer Temperatur von nicht weniger als 1250 °C, vorzugsweise nicht weniger als 1300 °C und stärker bevorzugt nicht weniger als 1325 °C, eine Sauerstofffließgeschwindigkeit von nicht weniger als 5 %, vorzugsweise nicht weniger als 20 %, und eine Dauer von nicht weniger als 10 Minuten, vorzugsweise nicht weniger als 30 Minuten, umfasst. Indem dieser Schritt der Wärmebehandlung im Verfahren eingebracht wird, wird es ermöglicht, die Stufe zwischen den SOI-/Hauptmenge-Bereichen zu eliminieren.
  • Diese Erfindung richtet sich des Weiteren auf ein Verfahren zur Herstellung des vorstehend erwähnten SOI-Substrats, das den Siliciumoxidfilm als den Schutzfilm 2 aufweist.
  • Wenngleich es nur erforderlich ist, dass der Schutzfilm in der Lage ist, Sauerstoffionen abzufangen, ermöglicht die Verwendung des Siliciumoxidfilms, dass die Herstellung des SOI-Substrats unter breiteren Bedingungen erfolgt (Verweis auf Tabelle 1).
  • Folglich stellt diese Erfindung ein durch das vorstehend beschriebene Verfahren hergestelltes SOI-Substrat bereit, das durch die Tatsache gekennzeichnet ist, dass der vergrabene Oxidfilm nicht durch die Oberfläche des Substrats freigelegt wird und der Schritt zwischen den SOI-/Hauptmenge-Bereichen nicht größer als 200 nm ist.
  • Beispiele
  • Nun wird diese Erfindung insbesondere in Bezug auf Arbeitsbeispiele beschrieben.
  • Beispiele 1–17 und Kontrollen 1–5
  • Ein Wafer mit einer (001) Ebene als die Hauptoberfläche des Substrats und einem Maß von 200 mm im Durchmesser wurde durch Wachsenlassen eines mit Bor dotierten Siliciumeinkristalls gemäß dem Czochralski-Verfahren hergestellt. Die Implantation von Sauerstoffionen wurde unter den Bedingungen einer Substrattemperatur von 550 °C, einer Beschleunigungsspannung von 180 keV und einer Gesamtimplantationsdosis von 4 × 1017 cm2 durchgeführt. In den Arbeitsbeispielen dieser Erfindung wurde die Implantation in vier Zyklen aufgeteilt, wobei jeder eine Dosis von 1 × 1017 cm2 verwendete. Jeder Wafer enthielt in seinem Außenumfang in die <110>-Richtung derartige Kerben wie sie beispielsweise zum Anzeigen von Halterungen dienen. Der in jedem Aufteilungszyklus zwischen der Projektion des Implantationsflusses und der <110>-Richtung gebildete Winkel ϕ wurde pro Zyklus um 90 Grad gedreht. Der Winkel ϕ wurde während jedem Aufteilungszyklus der Implantation festgelegt. Der zwischen der Senkrechten der Oberfläche des Substrats und dem Implantationsfluss in jedem Aufteilungszyklus gebildete Winkel θ wurde bei 15 Grad festgelegt. Ein Teil-SOI wurde durch Abändern des Winkels θ jeweils um ein Grad zwischen 10–16 Grad durch das folgende gleiche Verfahren wie vorstehend beschrieben hergestellt. Gesondert wurde ein Teil-SOI durch Aufteilen der Implantation in zwei Zyklen und Abändern des Winkels θ in einem Intervall von 180 Grad in jedem Aufteilungszyklus und Aufteilen der Implantation in drei Zyklen und Abändern des Winkels θ in einem Intervall von 120 Grad in jedem Zyklus hergestellt. Für Vergleichsbeispiele wurde die Implantation unter derartigen Bedingungen wie in Tabelle 1 dargestellt durchgeführt, welche den Ausschluss des Aufteilens der Implantation einschlossen. Diese Halbleiterwafer wurden in einem Wärmebehandlungsofen angeordnet und hierin einer Wärmebehandlung unter den folgenden Bedingungen unterzogen.
  • Bedingung A: Temperatur 1350 °C, atmosphärisches Argon + 0,5 % Sauerstoff, Erwärmungszeit vier Stunden. Bedingung B: Temperatur 1350 °C, atmosphärisches Argon + 0,5 % Sauerstoff, Erwärmungszeit vier Stunden, gefolgt von einer Wärmebehandlung unter Verwendung der Bedingungen einer Temperatur von 1350 °C, Argon + 70 % Sauerstoff in der Atmosphäre und drei Stunden Erwärmungszeit. Die so hergestellten Teil-SOI-Wafer wurden von einer Oberflächenoxidschicht mit Flusssäure abgezogen und durch die Verwendung einer spektroskopischen Ellipsometrie auf die Dicke einer Oberflächensiliciumschicht und eine vergrabene Oxidschicht im SOI-Teil getestet. Als Ergebnis wurde kein großer Unterschied unter den Proben gefunden. Je nach Bedingungen der Wärmebehandlung wurde gefunden, dass die Proben der Bedingung A die Maße einer Dicke von 340 nm des Oberflächensiliciums und einer Dicke von 85 nm der vergrabenen Oxidschicht aufwiesen, und es wurde gefunden, dass die Proben der Bedingung B die Maße einer Dicke von 175 nm der Oberflächensiliciumschicht und einer Dicke von 105 nm der vergrabenen Oxidschicht aufwiesen.
  • Dann wurde die Oberfläche der SOI-/Hauptmenge-Grenze durch die Verwendung eines Rasterkraftmikroskops (Atomic Force Microscope; AFM) beobachtet. Die Ergebnisse der Beobachtung sind gemeinsam in Tabelle 1 dargestellt. Die Proben wurden auf die BOX-Freilegung in der SOI-/Hauptmenge-Grenze bewertet. Die Ergebnisse wurden auf einer Skala mit drei Punkten bewertet, wobei S die vollständige Abwesenheit einer Bebachtung bezeichnet, P einen Fall einer teilweisen Beobachtung bezeichnet und F einen Fall von Freilegung durch die gesamte Grenze hindurch bezeichnet. Tabelle 1
    Figure 00120001
  • Umfasste der Schritt der Wärmebehandlung einen Schritt der Wärmebehandlung, der unter den Bedingungen einer Temperatur von nicht weniger als 1250 °C, einer Sauerstofffließgeschwindigkeit während der Wärmebehandlung von nicht weniger als 5 % und einer Zeitdauer der Wärmebehandlung von nicht weniger als 10 Minuten durchgeführt wurde, war die Stufe zwischen den SOI-/Hauptmenge-Bereichen, die auftrat, als der vorstehend erwähnte Schritt nicht eingeschlossen war, eliminiert. (Im Übrigen veranschaulicht 3 ein Phasendiagramm von Flussgeschwindigkeit – Behandlungstemperatur). An jedem der durch den leeren Kreis o angezeigten Punkte wurde eine Stufe, die 200 nm übersteigt, beobachtet, und an jedem der durch den gefüllten Kreis • angezeigten Punkte wurde keine Stufe, die 200 nm übersteigt, beobachtet.

Claims (4)

  1. Verfahren zur Herstellung eines SOI-Substrats, umfassend einen Schritt des Bildens eines Schutzfilms (2) auf der Oberfläche eines aus einem Siliciumeinkristall hergestellten Halbleitersubstrats (1), der dazu bestimmt ist, als Maske zur Ionenimplantation zu dienen, einen Schritt des Bildens eines Öffnungsteils (3) mit einem festgelegten Muster im Schutzfilm (2), einen Schritt des Implantierens von Sauerstoffionen (4) in die Oberfläche (8) des Halbleitersubstrats (1) in einer nicht senkrechten Richtung dazu, wobei mindestens zwei Winkel (ϕ) zwischen der Projektion (41) des Flusses (42) der Implantation von Sauerstoffionen (4) und einem spezifischen Azimut (110) des Hauptkörpers des Substrats (1) gebildet werden, und einen Schritt des Zuführens einer Wärmebehandlung dem Halbleitersubstrat (1), wodurch ein vergrabener Oxidfilm (5) im Halbleitersubstrat (1) gebildet wird, wobei der Schritt der Wärmebehandlung dadurch gekennzeichnet ist, dass er einen Schritt der Wärmebehandlung unter Verwendung einer Temperatur von nicht weniger als 1250 °C für die Wärmebehandlung, einer Sauerstofffließgeschwindigkeit von nicht weniger als 5 % während der Wärmebehandlung und einer Dauer von nicht weniger als 10 Minuten für die Behandlung umfasst.
  2. Verfahren nach Anspruch 1, wobei die Implantation beim Schritt der Implantation von Sauerstoffionen (4) in die Oberfläche (8) des Halbleitersubstrats (1) mit dem Schutzfilm (2) als Maske als Aufteilung in eine Mehrzahl an Zyklen durchgeführt wird und die Winkel (ϕ), die zwischen der Projektion (41) des Flusses (42) von Implantationen von Sauerstoffionen (4) in die Ebene des Substrats (1) und dem spezifischen Azimut (110) des Hauptkörpers des Substrats (1) gebildet sind, zwischen den Aufteilungen unterschieden werden.
  3. Verfahren nach Anspruch 1 oder 2, wobei der Winkel (θ), der beim Schritt des Implantierens von Sauerstoffionen (4) in der Oberfläche (8) des Halbleitersubstrats (1) mit dem Schutzfilm (2) als Maske zwischen dem Fluss (42) von Implantationen von Sauerstoffionen (4) und der Senkrechten (7) der Oberfläche (8) des Hauptkörpers des Substrats (1) gebildet wird, nicht weniger als 10 Grad beträgt.
  4. Verfahren nach einem der Ansprüche 1–3, wobei ein Siliciumoxidfilm als der Schutzfilm (2) gebildet wird.
DE602004008537T 2003-06-13 2004-06-03 Verfahren zur Herstellung eines SOI-Substrats Expired - Lifetime DE602004008537T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003170093 2003-06-13
JP2003170093 2003-06-13
JP2003333908 2003-09-25
JP2003333908A JP4790211B2 (ja) 2003-06-13 2003-09-25 Ｓｏｉ基板と半導体基板及びその製造方法

Publications (2)

Publication Number Publication Date
DE602004008537D1 DE602004008537D1 (de) 2007-10-11
DE602004008537T2 true DE602004008537T2 (de) 2007-12-27

Family

ID=33302300

Family Applications (1)

Application Number Title Priority Date Filing Date
DE602004008537T Expired - Lifetime DE602004008537T2 (de) 2003-06-13 2004-06-03 Verfahren zur Herstellung eines SOI-Substrats

Country Status (7)

Country Link
US (1) US7320925B2 (de)
EP (1) EP1487010B1 (de)
JP (1) JP4790211B2 (de)
KR (1) KR100593373B1 (de)
CN (1) CN1315175C (de)
DE (1) DE602004008537T2 (de)
TW (1) TWI272691B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014202845A1 (de) 2014-02-17 2015-08-20 Robert Bosch Gmbh Verfahren zum Strukturieren eines Schichtaufbaus aus zwei Halbleiterschichten und mikromechanisches Bauteil

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5038618B2 (ja) * 2005-11-18 2012-10-03 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
KR100865548B1 (ko) 2006-12-28 2008-10-28 주식회사 하이닉스반도체 반도체 메모리장치의 제조방법
US7767539B2 (en) * 2007-12-04 2010-08-03 International Business Machines Corporation Method of fabricating patterned SOI devices and the resulting device structures
KR20130017914A (ko) 2011-08-12 2013-02-20 삼성전자주식회사 광전 집적회로 기판 및 그 제조방법
US10192779B1 (en) 2018-03-26 2019-01-29 Globalfoundries Inc. Bulk substrates with a self-aligned buried polycrystalline layer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61185950A (ja) * 1985-02-13 1986-08-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH02218159A (ja) * 1989-02-17 1990-08-30 Nissan Motor Co Ltd 半導体基板の製造方法
JP3012673B2 (ja) * 1990-08-21 2000-02-28 三菱電機株式会社 半導体装置の製造方法
US5399507A (en) * 1994-06-27 1995-03-21 Motorola, Inc. Fabrication of mixed thin-film and bulk semiconductor substrate for integrated circuit applications
US5488004A (en) * 1994-09-23 1996-01-30 United Microelectronics Corporation SOI by large angle oxygen implant
JPH08176694A (ja) 1994-12-21 1996-07-09 Mitsubishi Materials Corp 半導体装置のヒートシンク用薄肉焼結板材の製造法
JP3288554B2 (ja) * 1995-05-29 2002-06-04 株式会社日立製作所 イオン注入装置及びイオン注入方法
JPH1197377A (ja) * 1997-09-24 1999-04-09 Nec Corp Ｓｏｉ基板の製造方法
WO2000048245A1 (en) 1999-02-12 2000-08-17 Ibis Technology Corporation Patterned silicon-on-insulator devices
US6767801B2 (en) * 2000-03-10 2004-07-27 Nippon Steel Corporation Simox substrate and method for production thereof
JP2001308025A (ja) * 2000-04-21 2001-11-02 Mitsubishi Materials Silicon Corp Ｓｏｉ基板の製造方法
US6548369B1 (en) * 2001-03-20 2003-04-15 Advanced Micro Devices, Inc. Multi-thickness silicon films on a single semiconductor-on-insulator (SOI) chip using simox
JP2002289552A (ja) * 2001-03-28 2002-10-04 Nippon Steel Corp Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板
US7112509B2 (en) * 2003-05-09 2006-09-26 Ibis Technology Corporation Method of producing a high resistivity SIMOX silicon substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014202845A1 (de) 2014-02-17 2015-08-20 Robert Bosch Gmbh Verfahren zum Strukturieren eines Schichtaufbaus aus zwei Halbleiterschichten und mikromechanisches Bauteil
US9490137B2 (en) 2014-02-17 2016-11-08 Robert Bosch Gmbh Method for structuring a layered structure from two semiconductor layers, and micromechanical component

Also Published As

Publication number Publication date
JP2005026644A (ja) 2005-01-27
JP4790211B2 (ja) 2011-10-12
CN1315175C (zh) 2007-05-09
TW200504925A (en) 2005-02-01
KR20040107377A (ko) 2004-12-20
US7320925B2 (en) 2008-01-22
EP1487010A2 (de) 2004-12-15
CN1585106A (zh) 2005-02-23
TWI272691B (en) 2007-02-01
US20040253793A1 (en) 2004-12-16
DE602004008537D1 (de) 2007-10-11
EP1487010B1 (de) 2007-08-29
KR100593373B1 (ko) 2006-06-28
EP1487010A3 (de) 2005-03-16

Similar Documents

Publication Publication Date Title
DE69931221T2 (de) SOI-Substrat und Herstellungsverfahren dafür
DE102015103810B4 (de) Herstellen von Halbleitervorrichtungen mit Erzeugen und Ausheilen von strahlungsinduzierten Kristalldefekten
DE60222675T2 (de) Xe-präamorphisierungsimplantation
DE19611043B4 (de) Verfahren zum Herstellen eines Siliciumwafers, Verfahren zum Bilden eines Siliciumwafers und Verfahren zur Herstellung eines Halbleiterbauelements
DE2917455A1 (de) Verfahren zur vollstaendigen ausheilung von gitterdefekten in durch ionenimplantation von phosphor erzeugten n-leitenden zonen einer siliciumhalbleitervorrichtung und zugehoerige siliciumhalbleitervorrichtung
DE102004041378B4 (de) Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung
DE112014006413B4 (de) Herstellungsverfahren für epitaktischen Siliciumwafer
DE112014006124B4 (de) Epitaxialwaferherstellungsverfahren und Epitaxialwafer
DE102006046363A1 (de) Verfahren zum Verringern von Kristalldefekten in Transistoren mit wieder aufgewachsenen flachen Übergängen durch geeignetes Auswählen von Kristallorientierungen
DE19722112B4 (de) Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement
DE602004008537T2 (de) Verfahren zur Herstellung eines SOI-Substrats
DE112018001919B4 (de) Verfahren zum herstellen eines siliziumepitaxialwafers und siliziumepitaxialwafer
DE102022114411A1 (de) Verfahren zur herstellung von ohmschen kontakten auf einem siliciumcarbid(sic)-substrat, verfahren zur herstellung einer halbleitervorrichtung, und halbleitervorrichtung
DE112013001656T5 (de) Verbessertes Implantationsverfahren zur Bildung von Zerbrechlichkeit von Substraten
DE4391302B4 (de) Verfahren zur Herstellung eines Halbleiters mit einer guten Intrinsic-Getterung
DE10260613B4 (de) Verfahren zum Herstellen eines Feldeffekttransistors
EP0005744B1 (de) Verfahren zum Aufwachsen von Epitaxieschichten auf selektiv hochdotierten Siliciumsubstraten
DE102014019413A1 (de) Epitaxialkanal mit Gegen-Halo-Implantat, um Analog-Verstärkung zu verbessern
DE102014019415A1 (de) Halbleitervorrichtung und ihre Ausbildung
DE112015000650T5 (de) Halbleitersubstrat für eine Blitzlampentemperung, Tempersubstrat, Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
DE112016003412T5 (de) Siliziumepitaxialwafer
DE112020000890T5 (de) Halbleiterepitaxiewafer und Verfahren zum Produzieren desselben
DE102018111761A1 (de) VERFAHREN ZUM PLANARISIEREN VON SiC-OBERFLÄCHEN
DE10234488B4 (de) Verfahren zur Herstellung einer lokalisierten Implantationsbarriere in einer Polysiliziumleitung
DE102022108234A1 (de) Verfahren zur herstellung eines aufwachssubstrats, aufwachssubstrat und strahlungsemittierender halbleiterchip

Legal Events

Date Code Title Description
8364 No opposition during term of opposition