KR100593373B1 - Ｓｏｉ 기판, 반도체 기판 및 그 제조 방법 - Google Patents

Ｓｏｉ 기판, 반도체 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100593373B1
KR100593373B1 KR1020040042265A KR20040042265A KR100593373B1 KR 100593373 B1 KR100593373 B1 KR 100593373B1 KR 1020040042265 A KR1020040042265 A KR 1020040042265A KR 20040042265 A KR20040042265 A KR 20040042265A KR 100593373 B1 KR100593373 B1 KR 100593373B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor substrate
soi
oxygen ions
protective film
Prior art date
Application number
KR1020040042265A
Other languages
English (en)
Other versions
KR20040107377A (ko
Inventor
사사키쓰토무
다카야마세이지
마쓰무라아쓰키
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20040107377A publication Critical patent/KR20040107377A/ko
Application granted granted Critical
Publication of KR100593373B1 publication Critical patent/KR100593373B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 매립 산화막의 표면에서의 노출이 없고, 또한, SOI 영역과 비-SOI 영역 사이에 단차가 없는, 완벽한 부분 SOI 구조를 SIMOX법으로 제조하는 방법을 제공한다.
본 발명은 실리콘 단결정으로 형성된 반도체 기판의 표면에 이온 주입용 마스크로 역할을 하게 되는 보호막을 형성하는 단계, 상기 보호막에 소정의 패턴을 가진 개구부를 형성하는 단계, 상기 반도체 기판의 표면에 대하여 수직이 아닌 방향으로 산소 이온을 주입하는 단계, 및 상기 반도체 기판을 열처리하여 상기 반도체 기판의 내부에 매립 산화막을 형성하는 단계를 포함하는 SOI 기판의 제조 방법으로서, 상기 반도체 기판의 표면에 산소 이온을 주입하는 단계에 있어서, 주입되는 산소 이온의 주입선속(注入線束)의 상기 기판 평면으로의 투영(projection)과 상기 기판 본체의 특정한 방위(azimuth) 사이에 적어도 2개의 각이 형성되도록 유도하는 것을 특징으로 한다.
반도체 기판, SOI 기판, 실리콘 단결정, 이온 주입선속, 매립 산화막, 표면 높이

Description

ＳＯＩ 기판, 반도체 기판 및 그 제조 방법{SOI SUBSTRATE, SEMICONDUCTOR SUBSTRATE, AND METHOD FOR PRODUCTION THEREOF}
도 1은 본 발명에 따른 SOI 기판의 제조 방법의 일례를 나타내는 흐름도.
도 2는 본 발명에 따른 SOI 기판의 제조 방법에서 이온 주입 단계의 일례를 나타내는 모식도.
도 3은 본 발명에 따른 SOI 기판의 제조 방법에서 열처리 조건과 SOI/벌크 영역간의 단차 해소의 유무를 나타내는 상태도.
도 4는 종래기술에 따른 SOI 기판의 제조 방법의 특징을 나타내는 모식도.
본 발명은 SIMOX(separation by implanted oxygen) 기술에 의해 제조된 SOI (Silicon On Insulator) 구조 소자와 벌크(bulk) 구조 소자가 혼재된 부분 SOI 기판(partial SOI substrate) 및 그 부분 SOI 기판의 제조 방법에 관한 것이다.
종래, SIMOX에 의해 부분 SOI를 제조하는 경우에, 통상의 SIMOX용 이온 주입기(ion implanter)의 구조상, 마스크의 개구부에 대하여 일정한 방향으로부터 산소 이온을 비스듬히 입사시켰다.
즉, 보호막(2)에 리소그래피(lithography)에 의해 형성한 개구부(3)를 통해 산소 이온(4)을 기판 표면에서 주입하고, 소정의 세정 처리를 실시하며, 고온으로 열처리를 실시함으로써 매립 산화막(5)을 형성하는 것을 목표로 하였다(예컨대, 특허문헌 1; 일본국 특개평 08-017694호 공보, 특허문헌 2; 일본국 특개 2001-308025호 공보 참조).
이들 특허문헌 1, 2에는 주입이 기판 표면 법선(normal)에 대하여 약 7°기울이는 것이 소개되어 있다. 이러한 기울기는 채널링(channeling)을 방지하고 주입된 산소 이온의 분포를 적정하게 하며 완벽한 매립 산화막을 형성시키기 위해서이다.
한편, 이와 같이 경사진 이온 주입은, 매립 산화막의 단부가 표면에 노출되는 결과를 초래한다. (예컨대, 특허문헌 3; 일본국 특개 2001-308172호 공보 참조). 그 이유는 도 4와 같이, 개구부의 어느 부분에서는, 보호막에 의한 이온의 차폐가 불충분하기 때문에 기판 표면에도 불가피하게 산소 이온이 주입되고, 열처리에 의해 매립 산화막이 형성될 때, 궁극적으로는 매립 산화막이 표면에 노출되기 때문이다.
이와 같은 노출부는 그 후 플루오르화수소산에서의 표면 산화막제거 및 세정의 공정에서 움푹 패인 곳이나 공동이 형성되기 때문에, 소자 분리(device-isolation) 구조를 반드시 배치하지 않으면 안되는 등, 회로설계상의 장애가 되거나 CMP 연마 공정에서의 슬러리(slurry) 잔류 등, 프로세스상의 문제도 있었다.
특허문헌 2나 특허문헌 3에서는 상기의 과제를 해결하는 방법이 제안되어 있 으나, 어느 것도 실제의 공업생산에 적용하기 곤란한 것이다.
특허문헌 2에서 제안되어 있는 수직 입사에서는, 채널링에 의해 주입된 산소의 분포에 테일(tail)을 발생시키기 때문에 박스(BOX) 형성이 저해되므로 박스 품질이 열화된다.
특허문헌 3에서 제안되어 있는 바와 같은 기판 표면 법선으로부터 7∼10°경사진 이방성 에칭은, ECR 방식에서도 플라즈마와 기판간의 전위차가 기판 표면에 수직 방향으로 발생시키는 형식이거나, 공명점(resonance point)을 이용하는 경우에도, 경사짐에 따라 어긋남이 생겨서, 방향성이 확보될 수 없는 등 제어가 곤란하다.
또, 질화막을 사용하는 프로세스는 공정수가 증가하고 또한, 공정시간이 길어지기 때문에 제조 코스트가 상승하므로 불리하다.
또, 종래부터 제안되어 있는 부분 SOI에서는, SOI 영역과 비-SOI 영역 사이에 단차가 생기나, 그 해결 방법이 제안되어 있지 않고, 따라서, 과제의 현재화(顯在化)도 되어있지 않았다. 허용되는 단차는 목적으로 하는 집적회로의 회로 패턴 치수에 의존하나, 현시점에서는 대략 200㎚ 이하로 언급되어 있고, 허용되는 단차의 크기는 더욱 감소되고 있다.
지금까지는, 부분 SOI 기판을 SIMOX법으로 제조하는 경우, 통상의 방법에서는, 박스의 노출을 피할 수 없고, 또, 몇 가지 그 해결의 제안도 되어 왔으나, 공업적인 이용은 어려울 수밖에 없었다.
본 발명은 매립 산화막의 노출이 없고, 완벽한 부분 SOI구조를 SIMOX법에 의해 공업적으로 또한 염가로 제조하는 방법 및 이 방법으로 제조되는 SOI 기판을 제공하는 데 있다. 또, 본 발명은 SOI 영역과 비-SOI 영역 사이에 문제가 되는 단차가 생기지 않는 제조 방법 및 이 방법으로 제조되는 SOI 기판을 제공하는 데 있다.
상기 본 발명의 목적은, 실리콘 단결정으로 형성된 반도체 기판의 내부에 매립 산화막(buried oxide film)을 갖는 SOI 기판으로서, 매립 산화막이 존재하는 SOI 영역과 매립 산화막이 존재하지 않는 비-SOI 영역(non-SOI region) 사이의 표면 높이의 차가 200㎚ 이하인 것을 특징으로 하는 SOI 기판에 의해 달성된다.
상기 본 발명의 목적은, 실리콘 단결정으로 형성된 반도체 기판의 표면에 이온 주입용 마스크로 역할을 하게 되는 보호막을 형성하는 단계, 상기 보호막에 소정의 패턴을 가진 개구부를 형성하는 단계, 상기 반도체 기판의 표면에 대하여 수직이 아닌 방향으로 산소 이온을 주입하는 단계, 및 상기 반도체 기판을 열처리하여 상기 반도체 기판의 내부에 매립 산화막을 형성하는 단계를 포함하는 제조 방법에 의해 제조된 SOI 기판으로서, 상기 매립 산화막이 존재하는 SOI 영역과 상기 매립 산화막이 존재하지 않는 비-SOI 영역 사이의 표면 높이의 차가 200㎚ 이하인 것을 특징으로 하는 SOI 기판에 의해서도 달성된다.
상기 본 발명의 목적은, 실리콘 단결정으로 형성된 반도체 기판의 표면에 이온 주입용 마스크로 역할을 하게 되는 보호막을 형성하는 단계, 상기 보호막에 소정의 패턴을 가진 개구부를 형성하는 단계, 상기 반도체 기판의 표면에 대하여 수 직이 아닌 방향으로 산소 이온을 주입하는 단계, 및 상기 반도체 기판을 열처리하여 상기 반도체 기판의 내부에 매립 산화막을 형성하는 단계를 포함하는 SOI 기판의 제조 방법으로서, 상기 반도체 기판의 표면에 산소 이온을 주입하는 단계에 있어서, 주입되는 산소 이온의 주입선속(注入線束)의 상기 기판 평면으로의 투영(projection)과 상기 기판 본체의 특정한 방위(azimuth) 사이에 적어도 2개의 각이 형성되도록 유도하는 것을 특징으로 하는 SOI 기판의 제조 방법에 의해서도 달성된다.
이하에, 본 발명의 실시의 형태를 도면을 참조하면서 상세하게 설명하나, 본 발명은 이들에 한정되는 것은 아니다.
여기서, 도 1의 (A),(B),(C) 및 (D)는 본 발명에 의한 SOI 기판의 제조공정의 한 예를 표시하는 흐름도이다. 이하, 보호막을 열산화막으로 이용한 경우에 대하여 설명한다.
도 1(A)에 있어서, 실리콘 단결정으로 형성되는 반도체 기판(1)의 표면에 이온 주입에 대한 마스크 역할을 하는 보호막(2)인 산화막을 열산화에 의해 형성한다. 계속해서, 도 1(B)에 표시하는 바와 같이, 상기 보호막(2)에 리소그래피 기술에 의해 소정의 패턴을 가진 개구부(3)를 형성한다.
또, 도 1(C)에 표시하는 바와 같이 상기 반도체 기판(1)의 표면에 대하여 수직이 아닌 방향으로부터 산소 이온(4)을 주입하고 상기 반도체 기판(1)을 열처리하여 도 1(D)에 표시하는 바와 같이 상기 반도체 기판(1)의 내부에 매립 산화막(5)을 형성한다.
이때, 개구부(3)는 이방성 에칭에 의해 단부가 기판에 대하여 수직에 가까운 각도로 형성된 마스크로 변환되는 것이 바람직하다.
SIMOX법에 의한 SOI 기판의 경우, 예컨대 가속 에너지 180kev이고 주입량(dose)이 4×1017atoms/㎠인 산소 이온을 주입하여 소정의 깊이로 고농도 산소 이온 주입층을 형성하고, 어닐링 온도를 1350℃로 하며, Ar에 농도 0.5%의 산소를 첨가한 분위기 가스 중에서 4시간 어닐링한 후, 산소 농도를 70%로 증가시켜 다시 4시간 어닐링하는 공정으로 제조된다. 그러나, SIMOX 기판의 제조 조건이 특별히 이것에 한정되는 것은 아니다.
여기서, 반도체 기판은 Si 또는 SiGe로 형성된다.
예컨대 도 2(A) 및 (B)에 표시하는 바와 같이 가판의 방위(110)와 주입하는 산소 이온(4)의 주입선속(42)의 기판 평면으로의 투영(41) 사이의 각도 φ를 주입조건 α 및 β와 같이 달리함으로써 보호막에 의한 마스크의 개구부의 단부에서의 이온 차폐를 균일하게 할 수 있다.
또, 본 발명은 상기 보호막(2)을 마스크로 하여 상기 반도체 기판(1)의 표면에 산소 이온(4)을 주입하는 공정에 있어서, 주입을 복수회로 분할하여 실시하고, 산소 이온의 주입선속(42)의 기판 표면으로의 투영(41)과 기판 본체(1)의 특정의 방위 사이의 각도가 분할마다 다른, 전술한 SOI 기판의 제조 방법이다.
주입중에 상기 각도 φ를 자유로이 설정할 수 없는 경우는, 주입을 복수회로 분할하여 행하고, 분할마다 각도 φ를 변동시킴으로써, 전술한 바와 같이 보호막에 의한 마스크의 개구부의 단부에서의 이온의 차단을 균일하게 할 수 있다.
또, 본 발명은, 상기 보호막(2)을 마스크로 하여 상기 반도체 기판(1)의 표면에 산소 이온(4)을 주입하는 공정에 있어서, 산소 이온의 주입선속(42)과 상기 기판 본체(1)의 표면의 법선(7)간의 각도가 10°이상, 바람직하게는 11∼16°인 전술한 SOI 기판의 제조 방법이다.
산소 이온(4)의 주입선속(42)과 상기 기판 본체(1)의 표면의 법선(7) 사이의 각도 θ(도 2 참조)가 10°이상일 때 매립 산화막의 노출을 억제할 수 있다.
이상은, 이온 주입과 열처리에 의해 매립 절연막, 매립 공동 또는 SiC나 Si3N4 등의 매립 실리콘 화합물을 형성할 경우에도 적용할 수 있고, 매립층 또는 공동의 노출을 방지하는 것도 가능하다.
또, 본 발명은 상기 열처리의 공정에 있어서, 열처리 온도가 1250℃ 이상, 바람직하게는 1300℃ 이상, 더욱 바람직하게는 1325℃ 이상이고, 열처리 시의 산소 유량비가 5% 이상, 바람직하게는 20% 이상이고, 열처리 시간이 10분 이상, 바람직하게는 30분 이상인 열처리 공정을 포함하는, 전술한 SOI 기판의 제조 방법이다.
이와 같은 열처리 스텝을 포함시킴으로써, SOI/벌크 영역간의 단차가 해소된다. 또, 본 발명은, 상기 보호막(2)으로서 실리콘의 산화막을 형성하는, 전술한 SOI 기판의 제조 방법이다.
보호막으로서는 산소 이온을 차폐할 수 있는 것이면 되지만, 실리콘의 산화막을 사용한 편이 보다 폭넓은 조건에서의 제조를 가능하게 한다(표 1 참조).
이와 같이, 본 발명은 상기의 방법으로 제조된 SOI 기판으로서, 매립 산화막이 기판 표면에 노출되어 있지 않고, SOI/벌크 영역간의 단차가 200㎚ 이하인 것을 특징으로 하는 SOI 기판을 제공한다.
[실시예]
이하, 실시예에서 본 발명을 구체적으로 설명한다.
실시예 1∼17 및 비교예 1∼5
초크랄스키법(Czochraleski method)에 의해 붕소 도핑된 단결정 실리콘을 성장시키고, (001)면이 기판의 주표면이 되는 구경 200㎜의 웨이퍼를 준비하였다. 산소 이온 주입은 기판 온도 550℃, 가속 전압 180kev, 총 주입량 4×1017㎝-2인 조건 하에 실시하였다.
본 발명의 실시예에서는 주입을 4회로 분할하고, 각 분할을 1×1017㎝-2의 주입량으로 하였다
웨이퍼에는 (110)방향 외주에 방위를 표시하는 노치(notch)가 형성되어 있고, 각 분할에 형성되는 주입선속의 투영과 (110)방향 사이의 각도 Φ를 90°씩 회전시켰다.
각 분할의 주입중, 당해 각도 Φ는 일정하게 하였다. 기판 표면의 법선과 각 분할의 주입선속 사이의 각도 θ는 15°로 고정하였다. 전술한 바와 같은 순서로, 각도 θ를 10∼16°범위에서 1°씩 변경시켜 부분 SOI를 제작하였다.
또, 이온 주입을 2회로 분할하고 분할마다 각도 Φ를 180°간격으로 변경하 여 3회로 분할하고, 분할마다 각도 Φ를 120°간격으로 변경하여 부분 SOI를 제작하였다.
비교예로서, 분할이 없는 이온 주입 등, 표 1에 표시한 조건하에 이온 주입을 실시하였다. 이들 웨이퍼를 열처리로에 투입하고 이하의 두 가지 조건에서 열처리를 하였다.
조건 A: 온도 1350℃, 분위기 아르곤 + 0.5% 산소, 처리 시간 4시간
조건 B: 온도 1350℃, 분위기 아르곤 + 0.5% 산소, 처리 시간 4시간에 이어서, 온도 1350℃, 분위기 아르곤 + 70% 산소, 처리 시간 3시간
제조된 부분 SOI 웨이퍼는 표면 산화층을 플루오르화수소산으로 제거한 후, 분광 엘립소메트리(spectral Ellipsometry)를 이용하여 SOI 부분의 표면 실리콘층, 매립 산화층의 두께를 측정하였다. 그 결과, 각 샘플간에 큰 차이는 없었고, 열처리 조건에 따라,
조건 A: 표면 실리콘층의 두께 = 340㎚, 매립 산화층 두께 = 85㎚
조건 B: 표면 실리콘층의 두께 = 175㎚, 매립 산화층 두께 = 105㎚
다음에, AFM(원자간력 현미경)을 사용하여 SOI/벌크 경계의 표면을 관찰하였다.
관찰 결과를 표 1에 종합하여 나타낸다. SOI/벌크 경계에서의 박스에 대한 노출을 평가하였다.
전혀 관찰되지 않은 경우를 S, 일부 관찰된 경우를 P, 모든 경계에서 노출되어 있는 경우를 F로 하였다.
[표 1]
Figure 112004024935012-pat00001
열처리 공정에 있어서, 열처리 온도가 1250℃ 이상, 열처리 시의 산소 유량비가 5% 이상, 처리 시간이 10분 이상인 조건 하의 열처리 공정을 포함하면, 그렇지 않는 경우에 생기는 SOI/벌크 영역간의 단차가 해소된다. (또한, 도 3에 유량비-처리 온도의 상태도를 나타낸다.)
도면에서, ○에서는 200㎚ 이상의 단차가 관찰되고, ●에서는 200㎚ 이상의 단차가 관찰되지 않았다.
이상 설명한 바와 같이, 본 발명 방법에 의하면, 매립 산화막의 표면에서의 노출이 없고, 완벽한 부분 SOI 구조를 SIMOX법에 의해 공업적으로 또한 염가로 제조하는 방법 및 이 방법으로 제조되는 SOI 기판이 얻어진다.

Claims (12)

  1. 삭제
  2. 삭제
  3. SOI 기판의 제조방법으로서, 상기 방법은,
    실리콘 단결정으로 형성된 반도체 기판(1)의 표면에 이온 주입용 마스크로 역할을 하게 되는 보호막(2)을 형성하는 단계;
    상기 보호막(2)에 소정의 패턴을 가진 개구부(3)를 형성하는 단계;
    수직이 아닌 방향으로 상기 반도체 기판(1)의 표면(8)에 산소 이온(4)을 주입하는 단계; 및,
    상기 반도체 기판(1)을 열처리하여 상기 반도체 기판(1) 내부에 매립 산화막(5)을 형성하는 단계를 포함하고,
    상기 반도체 기판의 표면에 산소 이온을 주입하는 단계에 있어서, 주입되는 산소 이온의 주입선속(注入線束: 42)의 투영(projection:41)과 상기 기판(1) 본체의 특정 방위(azimuth) 사이에 2개 이상의 각(φ)이 형성되며,
    상기 열처리 단계는, 열처리 온도 1250℃ 이상, 열처리 시의 산소 유량비 5% 이상, 처리 시간 10분 이상의 조건으로 열처리하는 단계를 포함하는 것을 특징으로 하는 SOI 기판의 제조 방법.
  4. 제3항에 있어서,
    상기 보호막(2)을 마스크로 하여 상기 반도체 기판(1)의 표면(8)에 산소 이온(4)을 주입하는 공정에서, 이온 주입을 복수회로 분할하여 수행하고,
    산소 이온(4)의 주입 선속(42)의 상기 기판(1) 평면으로의 투영(41)과 상기 기판(1) 본체의 상기 특정 방위 (110) 사이에 형성되는 각도(φ)는 상기 분할마다 다른 것을 특징으로 하는 SOI 기판의 제조 방법.
  5. 제3항에 있어서,
    상기 보호막(2)을 마스크로 하여 상기 반도체 기판(1) 표면(8)에 산소 이온을 주입하는 공정에서, 산소 이온(4)의 주입 선속(42)과 상기 기판(1) 본체 표면(8)의 법선(7) 사이에 형성되는 각도(θ)가 10°이상인 것을 특징으로 하는 SOI 기판의 제조 방법.
  6. 삭제
  7. 제3항, 제4항 또는 제5항 중 어느 한 항에 있어서,
    상기 보호막으로서 실리콘의 산화막이 형성되는 것을 특징으로 하는 SOI 기판의 제조 방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020040042265A 2003-06-13 2004-06-09 Ｓｏｉ 기판, 반도체 기판 및 그 제조 방법 KR100593373B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00170093 2003-06-13
JP2003170093 2003-06-13
JP2003333908A JP4790211B2 (ja) 2003-06-13 2003-09-25 Ｓｏｉ基板と半導体基板及びその製造方法
JPJP-P-2003-00333908 2003-09-25

Publications (2)

Publication Number Publication Date
KR20040107377A KR20040107377A (ko) 2004-12-20
KR100593373B1 true KR100593373B1 (ko) 2006-06-28

Family

ID=33302300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040042265A KR100593373B1 (ko) 2003-06-13 2004-06-09 Ｓｏｉ 기판, 반도체 기판 및 그 제조 방법

Country Status (7)

Country Link
US (1) US7320925B2 (ko)
EP (1) EP1487010B1 (ko)
JP (1) JP4790211B2 (ko)
KR (1) KR100593373B1 (ko)
CN (1) CN1315175C (ko)
DE (1) DE602004008537T2 (ko)
TW (1) TWI272691B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5038618B2 (ja) * 2005-11-18 2012-10-03 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
KR100865548B1 (ko) 2006-12-28 2008-10-28 주식회사 하이닉스반도체 반도체 메모리장치의 제조방법
US7767539B2 (en) * 2007-12-04 2010-08-03 International Business Machines Corporation Method of fabricating patterned SOI devices and the resulting device structures
KR20130017914A (ko) 2011-08-12 2013-02-20 삼성전자주식회사 광전 집적회로 기판 및 그 제조방법
DE102014202845A1 (de) 2014-02-17 2015-08-20 Robert Bosch Gmbh Verfahren zum Strukturieren eines Schichtaufbaus aus zwei Halbleiterschichten und mikromechanisches Bauteil
US10192779B1 (en) * 2018-03-26 2019-01-29 Globalfoundries Inc. Bulk substrates with a self-aligned buried polycrystalline layer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61185950A (ja) * 1985-02-13 1986-08-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH02218159A (ja) * 1989-02-17 1990-08-30 Nissan Motor Co Ltd 半導体基板の製造方法
JP3012673B2 (ja) * 1990-08-21 2000-02-28 三菱電機株式会社 半導体装置の製造方法
US5399507A (en) * 1994-06-27 1995-03-21 Motorola, Inc. Fabrication of mixed thin-film and bulk semiconductor substrate for integrated circuit applications
US5488004A (en) * 1994-09-23 1996-01-30 United Microelectronics Corporation SOI by large angle oxygen implant
JPH08176694A (ja) 1994-12-21 1996-07-09 Mitsubishi Materials Corp 半導体装置のヒートシンク用薄肉焼結板材の製造法
JP3288554B2 (ja) * 1995-05-29 2002-06-04 株式会社日立製作所 イオン注入装置及びイオン注入方法
JPH1197377A (ja) * 1997-09-24 1999-04-09 Nec Corp Ｓｏｉ基板の製造方法
WO2000048245A1 (en) 1999-02-12 2000-08-17 Ibis Technology Corporation Patterned silicon-on-insulator devices
US6767801B2 (en) 2000-03-10 2004-07-27 Nippon Steel Corporation Simox substrate and method for production thereof
JP2001308025A (ja) * 2000-04-21 2001-11-02 Mitsubishi Materials Silicon Corp Ｓｏｉ基板の製造方法
US6548369B1 (en) * 2001-03-20 2003-04-15 Advanced Micro Devices, Inc. Multi-thickness silicon films on a single semiconductor-on-insulator (SOI) chip using simox
JP2002289552A (ja) * 2001-03-28 2002-10-04 Nippon Steel Corp Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板
US7112509B2 (en) * 2003-05-09 2006-09-26 Ibis Technology Corporation Method of producing a high resistivity SIMOX silicon substrate

Also Published As

Publication number Publication date
EP1487010A3 (en) 2005-03-16
EP1487010A2 (en) 2004-12-15
JP4790211B2 (ja) 2011-10-12
EP1487010B1 (en) 2007-08-29
US7320925B2 (en) 2008-01-22
TW200504925A (en) 2005-02-01
JP2005026644A (ja) 2005-01-27
DE602004008537D1 (de) 2007-10-11
CN1585106A (zh) 2005-02-23
DE602004008537T2 (de) 2007-12-27
US20040253793A1 (en) 2004-12-16
CN1315175C (zh) 2007-05-09
KR20040107377A (ko) 2004-12-20
TWI272691B (en) 2007-02-01

Similar Documents

Publication Publication Date Title
US5244819A (en) Method to getter contamination in semiconductor devices
KR100806439B1 (ko) 상이한 에너지에서 화학량론 이하 도즈량의 산소를사용하는 이온주입 방법
US6900092B2 (en) Surface engineering to prevent epi growth on gate poly during selective epi processing
JP2004134753A (ja) 多重の誘電率と多重の厚さを有するゲート絶縁体層を形成する方法
KR101623968B1 (ko) 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
JP2682529B2 (ja) 半導体素子の素子分離絶縁膜形成方法
US10600640B2 (en) Reduction of surface roughness in epitaxially grown germanium by controlled thermal oxidation
KR100593373B1 (ko) Ｓｏｉ 기판, 반도체 기판 및 그 제조 방법
US20100193900A1 (en) Soi substrate and semiconductor device using an soi substrate
US5869385A (en) Selectively oxidized field oxide region
US7655315B2 (en) SOI substrate, silicon substrate therefor and it's manufacturing method
JPH04264724A (ja) 半導体基板の製造方法
US5763316A (en) Substrate isolation process to minimize junction leakage
US4372990A (en) Retaining wall technique to maintain physical shape of material during transient radiation annealing
JP2000100926A (ja) 半導体装置の製造方法及び半導体装置
JP4166426B2 (ja) 半導体装置の製造方法
KR20030076627A (ko) Ｓｏｉ 재료의 제조 방법
US7632735B2 (en) Process for manufacturing silicon-on-insulator substrate
US7935627B1 (en) Forming low dielectric constant dielectric materials
US10510870B2 (en) Techniques for forming device having etch-resistant isolation oxide
JPH08264780A (ja) 半導体素子
JP2001308025A (ja) Ｓｏｉ基板の製造方法
KR100699819B1 (ko) 모스 트랜지스터의 형성방법
EP0621629A2 (en) Method for reducing dislocations in integrated circuit devices
JP2005093797A (ja) 半導体基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120611

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130607

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee