JPWO2016166939A1 - 半導体の製造方法およびＳｉＣ基板 - Google Patents

半導体の製造方法およびＳｉＣ基板 Download PDF

Info

Publication number
JPWO2016166939A1
JPWO2016166939A1 JP2017512191A JP2017512191A JPWO2016166939A1 JP WO2016166939 A1 JPWO2016166939 A1 JP WO2016166939A1 JP 2017512191 A JP2017512191 A JP 2017512191A JP 2017512191 A JP2017512191 A JP 2017512191A JP WO2016166939 A1 JPWO2016166939 A1 JP WO2016166939A1
Authority
JP
Japan
Prior art keywords
sic substrate
angle
sic
bpd
texture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017512191A
Other languages
English (en)
Other versions
JP6380663B2 (ja
Inventor
鈴木　克紀
克紀 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2016166939A1 publication Critical patent/JPWO2016166939A1/ja
Application granted granted Critical
Publication of JP6380663B2 publication Critical patent/JP6380663B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

エピタキシャル成長前にＳｉＣ基板の表面を処理することにより、積層欠陥等の結晶欠陥を低減させた半導体デバイスを提供する。一実施態様は、ＳｉＣ基板の＜−１１００＞方向に垂直な方向に周期的なテクスチャーを形成し、前記ＳｉＣ基板の基底面と形成したテクスチャーの面とのなす角がオフ角より小さい前記ＳｉＣ基板上に、エピタキシャル成膜する。

Description

本発明は、半導体デバイスの製造技術に関し、より詳細には、エピタキシャル成長前にＳｉＣ基板の表面を処理する、半導体デバイスの製造技術に関する。
近年、電力の制御や供給を行うためのパワー半導体が、電気・電子機器、家電製品および電気自動車等の多数の分野で使用されている。従来、パワー半導体の多くは、Ｓｉ（シリコン）半導体を使用していた。近年、Ｓｉ半導体に比べて高耐圧であり、電力損失の低減および電力変換器の小型化等が可能なＳｉＣ（炭化珪素）半導体を使用することが検討されている。ＳｉＣは、立方晶系の３Ｃ−ＳｉＣ、六方晶系の４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ等の多くのポリタイプ（多形）が存在する。これらポリタイプのうち４Ｈ−ＳｉＣは、実用的なＳｉＣ半導体素子を作製するために一般的に使用されている。
図１は、従来のＳｉＣ＿ＰＮダイオードの一例を示している。図１のＳｉＣ＿ＰＮダイオード１００は、Ｎｉからなるカソード電極１０１と、４Ｈ−ＳｉＣ結晶からなるｎ＋型のＳｉＣ基板１０２と、ＳｉＣ基板１０２上に耐圧に応じた膜厚の層をエピタキシャル成長させたｎ−型のエピタキシャル層（ドリフト層）１０３と、を備えている。さらに、ＳｉＣ＿ＰＮダイオード１００は、エピタキシャル層１０３の表面に間隔を隔てて形成されたＪＴＥ領域１０４および１０５と、エピタキシャル層１０３上の中央部に形成されたｐ＋層１０６と、ｐ＋層１０６上に形成されたＴｉ／Ａｌからなるアノード電極１０７と、ＪＴＥ領域１０４および１０５のそれぞれの上部に絶縁膜として形成されたＳｉＯ２膜１０８および１０９と、を備えている。ＳｉＣ基板１０２は、絶縁破壊耐圧がＳｉ基板の１０倍であり、エピタキシャル層１０３の膜厚をＳｉと比べて１／１０にできるので、Ｓｉ基板と比較して高耐圧・低抵抗のＰＮダイオードを実現できる。
単結晶基板のＳｉＣ基板１０２には、点欠陥および拡張欠陥のような結晶欠陥が含まれている。また、拡張欠陥には、貫通らせん転位（Threading Screw Dislocation：ＴＳＤ）、貫通刃状転位（Threading Edge Dislocation：ＴＥＤ）、基底面転位（Basal Plane Dislocation：ＢＰＤ）および積層欠陥（Stacking Fault:ＳＦ）などがある。そして、これらの結晶欠陥は、ＳｉＣ基板１０２からエピタキシャル層１０３に伝播することが知られている。
図２は、図１のＳｉＣ基板１０２内からエピタキシャル層１０３に基底面転位（ＢＰＤ）が伝播して形成された状態を示す概念図である。ＢＰＤは基底面に沿って生じている。ＳｉＣのエピタキシャル層１０３は、ＳｉＣ基板１０２の表面上に結晶成長(ステップフロー成長)させる。このとき、エピタキシャル層１０３は、ＳｉＣ基板１０２を基底面２００から１０°以内の角度で傾斜させて、ステップ密度を故意に高くした面を成長面としている。なお、基底面２００に対して傾けたＳｉＣ基板１０２の表面の角度をオフ角θとする。ＳｉＣ基板１０２内に生じた多数のＢＰＤは、ＳｉＣ基板１０２の表面上に成長したエピタキシャル層１０３に伝播して形成される。「基底面」は、炭化珪素のＣ軸と垂直な面の総称であり、（０００１）面（「Ｓｉ面」とも呼ばれる）と（０００−１）面（「Ｃ面」とも呼ばれる）とを含む。また、炭化珪素のａ軸（Ｃ軸と垂直な軸）と垂直（Ｃ軸と平行）な面の総称を「ａ面」と呼び、「ａ面」は、（１１−２０）面の他、（２−１−１０）面、（−１２−１０）面、（−２１１０）面、（−１−１２０）面、（１−２１０）面などを含む。
エピタキシャル層１０３の膜に伝搬したＢＰＤは、エネルギー的に安定な積層欠陥を生成する。ここで、積層欠陥とは、結晶の原子面の積み重ねの順序が乱れることによって形成される面状の格子欠陥をいう。この積層欠陥で代表的なものは、シングルショックレー積層欠陥(Single Shockley Stacking Fault：ＳＳＦ)である。ＳＳＦとは、パワー半導体で通常使用される４Ｈ−ＳｉＣ結晶(４層からなる六方晶構造)の中に１層の積層欠陥が挿入された構造である。ＳＳＦは、４Ｈ−ＳｉＣ結晶の＜０００１＞方向に対して、量子井戸的に振る舞うため、電子を捕獲してトラップする。言い換えれば、積層欠陥はライフタイムキラーとして働くために、オン抵抗を増加させてしまう。ＳＳＦが増大し、パワー半導体のデバイスが高抵抗になると、電圧が一定の場合に順方向の電流が経時的に減少するという現象が発生してしまう。ＳＳＦは、ＢＰＤを核として生成され、成長するので、ＳＳＦの増大を抑えるためには、ＢＰＤの低減が不可欠である。
エピタキシャル層１０３のＢＰＤを低減させるために、「エピタキシャル成膜時の低オフ角成長」および「エピタキシャル成長の前処理としてのＫＯＨ（水酸化カリウム）エッチング」という２つの方法が提案されている（例えば、非特許文献１参照）。
前者の方法において、基底面２００からの角度（オフ角θ）を小さくしてエピタキシャル層を成長させた場合、下記式（１）に基づいて転位が直線成長する弾性エネルギーを計算すると、その値が非常に大きくなることが知られている。
Figure 2016166939
ここで、Ｗは、転位が直線成長する弾性エネルギーであり、Ｅは、欠陥の弾性エネルギーであり、αは、膜成長方向と転位線との間の角度である。なお、膜成長方向は、基板の表面の法線方向と一致する。
図３ＡおよびＢは、オフ角によって基底面転位（ＢＰＤ）を低減する方法を説明するための図である。図３Ａはオフ角が大きい場合を示し、図３Ｂはオフ角が小さい場合を示す。図３Ａに示すように、オフ角θが大きく、エピタキシャル膜の成長方向とＢＰＤの転位線との間の角度αが小さい場合は、式（１）よりＷが小さくなる。これにより、基底面転位が伸長するためのエネルギーが小さくなるので、エピタキシャル層１０３中に基底面転位が成長しやすくなる。
これに対し、図３Ｂに示すように、オフ角θが小さく、角度αが大きい場合は、式（１）よりＷが大きくなる。これにより、基底面転位が伸長するためのエネルギーが大きくなるので、エピタキシャル層１０３中に基底面転位が成長しづらくなる。オフ角θが小さい場合に、ＳｉＣ基板１０２に存在するＢＰＤがＴＥＤ(貫通刃状転位)欠陥に変換される確率が増加するので、エピタキシャル層１０３中のＢＰＤによる欠陥が低減できる。なお、ＢＰＤに比べて、ＴＥＤは、ＳｉＣ半導体デバイスに与える影響は小さいため、ＢＰＤを減らすことが重要である。
非特許文献１の後者の方法の場合、ＢＰＤを選択的にエッチングできるため、局部的に低オフ角の状態を作ることができ、その後にエピタキシャル成長してもＢＰＤは成長しないことが知られている。
しかしながら、前者の方法で、単にオフ角θを小さくしようとすると、エピタキシャル成長時にステップ成長が抑制され、二次元的なランダム核生成による結晶成長が支配的になる。このため、良質な４Ｈ−ＳｉＣ結晶が得られないという問題がある。また、エピタキシャル層１０３の表面にステップバンチングが形成されるという問題もある。ここで、ステップバンチングとは、エピタキシャル成長する過程で、各原子層がその成長方向に対して横方向に成長していくため、各原子層の端にある成長ステップが、ある条件下において統合されて、エピタキシャル層１０３の表面の凹凸が激しくなる現象をいう。
また、後者の方法では、ＢＰＤを成長させないＫＯＨエッチングの深さは７μｍと大きい。これは、１．２ｋＶ耐圧が可能な１０μｍのエピタキシャル層１０３の膜厚の７０％に相当する。このような局部的な膜厚のばらつきは、半導体デバイスの製造上、半導体デバイスの耐圧低下個所を生じさせるため、半導体デバイスの製造プロセスとしては成立しない。さらに、ＫＯＨの使用は、デバイスのアルカリ汚染を招く。これらの理由のため、ＫＯＨエッチング処理をエピタキシャル成長前のＳｉＣ基板１０２に施すことは、工業的なプロセスとして採用するのは非常に難しいという問題がある。
Z. Zhang and T.S. Sudarshan. 「Basal plane dislocation-free epitaxy of silicon carbide」 Appl. Phys. Let. 87. 151913 (2005)
本発明の目的は、エピタキシャル成長前にＳｉＣ基板の表面を処理することにより、積層欠陥等の結晶欠陥を低減させた半導体デバイスを提供することにある。
本発明は、このような目的を達成するために、ＳｉＣ基板の＜−１１００＞方向に垂直な方向に周期的なテクスチャーを形成し、ＳｉＣ基板の基底面と形成したテクスチャーの面とのなす角がオフ角より小さいＳｉＣ基板上に、エピタキシャル膜を成膜することを特徴とする。
この構成により、エピタキシャル膜内のＢＰＤ密度を低減でき、通電して生成する積層欠陥の数を抑止できるようになり、電圧が一定の場合に順方向の電流が経時的に減少する現象を抑止できる。
図１は、従来のＳｉＣ＿ＰＮダイオードの一例を示す構成図、 図２は、エピタキシャル層に基底面転位（ＢＰＤ）が伝播する状態を示す概念図、 図３Ａは、オフ角によって基底面転位（ＢＰＤ）を低減する方法を説明するための図であり、オフ角が大きい場合を示す図、 図３Ｂは、オフ角が小さい場合を示す図、 図４は、本発明の一実施形態に係るＳｉＣ基板の研磨加工材の作製方法を示す図、 図５Ａは、本発明の一実施形態に係る研磨加工材を示す図、 図５Ｂは、本発明の一実施形態に係るＳｉＣ基板を示す図、 図６Ａは、本発明の一実施形態に係るＳｉＣ基板の加工方法を示す図であり、加工後のＳｉＣ基板の平面図を表す図、 図６Ｂは、図６ＡのＡ−Ａ´断面線におけるＳｉＣ基板の断面図を表す図、 図７Ａは、本発明の一実施形態に係るＳｉＣ基板の加工方法により加工する前後のＳｉＣ基板の表面形状の詳細を示す模式図であり、加工前のＳｉＣ基板の表面形状を示す図、 図７Ｂは、加工後のＳｉＣ基板の表面形状を示す図、 図８は、本発明の一実施形態に係るＳｉＣ基板の表面に形成したテクスチャーの詳細を示す模式図、 図９は、本発明の他の実施形態に係るＳｉＣ基板の表面に形成したテクスチャーの詳細を示す模式図、 図１０は、本発明の他の実施形態に係るＳｉＣ基板の表面に形成したテクスチャーの詳細を示す模式図、 図１１は、本発明の一実施例および比較例の結果を示す表、 図１２は、本発明の一実施例に係る「ＢＰＤの弾性エネルギー」と「ＳｉＣ基板の基底面とテクスチャー面とのなす角」との関係を示す図である。
以下、図面を参照しながら本発明の実施形態について詳細に説明する。
図４は、本発明の一実施形態に係るＳｉＣ基板の研磨加工材の作製方法を示す図である。研磨加工材４００は、触媒作用を有し、ＳｉＣ基板の表面形状加工に用いられる加工工具である。
ステップ１として、ガラス基板４０１上にＣｒ膜４０２を成膜し、Ｃｒ膜４０２上にレジスト４０３を塗布する。Ｃｒ膜４０２の成膜方法には、蒸着、イオンビーム蒸着、スパッタリングなどがあるが、蒸着のみでは密着強度が弱いため、イオンビーム蒸着またはスパッタリングを用いることが好ましい。Ｃｒ膜４０２の上へ塗布するレジスト４０３は、東京応化工業社製のOEBR-1OOOなどの電子ビームに対応したレジストが使用可能であり、膜厚は０．１μｍ以上、３μｍ以下が好ましい。例として挙げたOEBR-1OOOは、ポジ型であるが、ネガ型も使用可能である。
ステップ２として、レジスト４０３に電子線ドーズ量可変方式の露光を行ったレジスト・パターニングを実施する。その際の加速電圧は２０−７０ｋｅＶの範囲で、ドーズ量は２μＣ/cm2から２００μＣ/cm2を用いるのが好ましい。パターニングは、図４に示した断面において、のこぎり刃型の断面形状となり、山の頂点および谷が紙面の垂直方向に互いに平行なラインとなるように行う。すなわち、研磨加工材４００をレジスト４０３側から見たとき、複数の平行なラインからなるラインパターンが形成される。ラインと垂直方向にはドーズ量を連続的に変化させ、ラインに沿う方向はドーズ量を一定量とする。その後、１５０℃で３０分程度アニールし、レジスト４０３に適合する剥離剤を用いて、レジスト剥離を行うことで傾斜角φが制御されたレジスト形状４０４の作製が可能になる。このようにして、所望のラインパターンと断面形状に対応したレジスト形状４０４が形成される。
ステップ３として、スパッタリングによりＮｉ乃至ＮｉＰのシード層４０５を成膜する。シード層４０５の膜厚は、１００ｎｍ程度が好ましい。その後、シード層４０５上に、電気めっきによりＮｉ板４０６を形成する。Ｎｉ板４０６の板厚は、自重で変形しない強度を持たせるために１００μｍ以上が必要であり、製造コスト・工数の観点からは薄い方が良いため７００μｍ以下が好ましい。
ステップ４として、レジスト形状４０４のレジスト付きのガラス基板４０１からＮｉ板４０６を剥離させる。
ステップ５として、表面コート層を形成する。Ｎｉ板４０６のレジスト形状４０４側に、表面コート層となるＰｔ４０７を５ｎｍから３０ｎｍの範囲でスパッタリングおよびイオンコート蒸着を行う。均一にカバレッジよく成膜するためには５ｎｍ以上が必要であり、パターン形状がなまらないようにするためには３０ｎｍ以下が必要だからである。これらの工程により触媒作用を持つ研磨加工材４００が完成する。
これにより、後述の図７ＡおよびＢに示すように、ＳｉＣ基板の表面が、所望のラインパターンと断面形状(傾斜角φ、深さｄ、ピッチＬ)になるような、研磨加工具が形成される。
研磨加工具の断面形状は、オフ角θと傾斜角φとの差が好ましくは３°以内である。深さｄは好ましくは１５ｎｍ以下、より好ましくは１０ｎｍ以下である。なお、深さｄは安定した品質およびコストの点から３ｎｍ以上が必要である。ピッチＬは、安定した品質およびコストの点から２０ｎｍ以上で、好ましくは２００ｎｍ以下、より好ましくは１００ｎｍ以下である。ピッチＬが２００ｎｍより長いと、良好なステップ−テラス成長が阻害され、異なるポリタイプが成長してしまう。また、ピッチＬが長くなると、結晶表面にステップが階段状に存在しているので、結晶成長中にこれらステップ列が合体して束になり巨大なステップを形成するステップバンチングを起こしやすくなる。
図５Ａは、本発明の一実施形態に係る研磨加工材を示し、図５Ｂは、本発明の一実施形態に係るＳｉＣ基板を示す図である。図５ＡおよびＢを用いて、図４の研磨加工材４００を用いたエピタキシャル成長前のＳｉＣ基板の加工方法を説明する。
まず、オフ角θ＝４°の六方晶系の４Ｈ−ＳｉＣ基板５００を用意する。平坦性の高い基板の方がテクスチャーの付与が容易であるため、４Ｈ−ＳｉＣ基板５００の表面粗さはＲａ０．７ｎｍ以下が好ましい。より好ましくは０．５ｎｍ以下である。ただし、使用する４Ｈ−ＳｉＣ基板５００のオフ角θは、４°に限定されるものではなく、０°以上１０°未満が望ましい。仮に、４Ｈ−ＳｉＣ基板５００のオフ角が０°である場合は、４Ｈ−ＳｉＣ基板５００の表面が基底面と平行になるため、ＢＰＤの方向も４Ｈ−ＳｉＣ基板５００の表面と平行に内部に存在する。従って、元々ＢＰＤがエピタキシャル層に伝搬する頻度は低い。一方、上述の通り、オフ角θ＝０°の場合は、二次元的なランダム核生成による結晶成長が支配的になるため、良質な４Ｈ−ＳｉＣ結晶が得られないという問題がある。しかし、以降に述べるような周期的なテクスチャーを形成することにより、良好なステップ−テラス成長を実現できるので、オフ角θ＝０°の基板を用いてもかまわない。
次に、４Ｈ−ＳｉＣ基板５００の表面全体に拡がるように、液量（３ｃｃ以上) のフッ酸を滴下させる。その次に、フッ酸が拡がった４Ｈ−ＳｉＣ基板５００の表面に均等に接触できるように研磨加工材４００を加圧する。加圧時には、金型の中心および外周から１ｃｍ内側の同心円状で９０°刻みの４点の合計５点、もしくはそれ以上で加圧することで、研磨加工材４００と４Ｈ−ＳｉＣ基板５００の表面全体とを均等に接触させることが好ましい。
圧力は０．５ｇ/cm2以上、２００ｇ/cm2以下が好ましい。その状態で、研磨加工材４００のラインパターンと４Ｈ−ＳｉＣ基板５００内の４Ｈ−ＳｉＣ結晶の＜１１−２０＞方向を垂直方向に設置する。すなわち、ラインパターンと４Ｈ−ＳｉＣ結晶の＜−１１００＞方向とを平行に設置する。研磨加工材４００のラインパターンと平行な方向を、加工方向にして、研磨加工材４００を往復運動させる。往復運動の速度は、１ｍｍ/ｓｅｃから１００ｍｍ/ｓｅｃの範囲が好ましい。このような研磨加工により、表面コート層となっているＰｔ４０７が触媒となり、研磨材なしで４Ｈ−ＳｉＣ基板５００の表面が研磨される。物理的な加工ではなく、触媒作用を使用する化学的な加工であるため、１度この研磨加工材４００を作製すれば１００枚以上の処理が可能である。表面コート層は、Ｐｔ４０７に限らず、Ｉｒ、Ｒｅ、Ｐｄ、Ｒｈ、Ｏｓ、Ａｕ、Ａｇなどの貴金属材料が使用可能である。なお、ダイヤモンド砥粒などを加えて機械的作用を加味して加工してもよい。
本実施形態の加工方法およびその加工方法により加工した４Ｈ−ＳｉＣ基板５００を用いることにより、エピタキシャル成長前の４Ｈ−ＳｉＣ基板５００の表面の大半の領域を低オフ角領域にすることができるため、積層欠陥の成長の核となるＢＰＤを低減できる。その際、所定の段差とピッチを有するラインパターンと断面形状が連続的に４Ｈ−ＳｉＣ基板（ウェハ）５００の表面全体に形成されていなくてもよく、断続的に形成されていてもよい。本実施形態の４Ｈ−ＳｉＣ基板５００の表面に形成された微小な段差であれば、デバイスの特性悪化に繋がるような電界集中点とはならない。さらに、４Ｈ−ＳｉＣ基板５００には、多数のステップが存在し、エピタキシャル成長点が多数存在することから、エピタキシャル膜の成長速度も従来の構造から大きく低減することはない。
図６ＡおよびＢは、本発明の一実施形態に係るＳｉＣ基板の加工方法により加工したＳｉＣ基板を示す図である。図６Ａは、加工後のＳｉＣ基板６００の平面図を表している。図６Ｂは、図６ＡのＡ−Ａ´断面線におけるＳｉＣ基板６００の断面図を表している。図６Ａに示されているように、ＳｉＣ基板６００の表面には、ＳｉＣ基板６００内の４Ｈ−ＳｉＣ結晶の＜−１１００＞方向にラインパターン状のテクスチャーが形成されている。また、図６Ｂに示されているように、ＳｉＣ基板６００の表面には、断面形状に沿ってＳｉＣ基板６００の表面に対する傾斜角が形成されている。図６ＢのＳｉＣ基板６００の斜線方向は、４Ｈ−ＳｉＣ結晶の＜−１１００＞方向と垂直な＜１１-２０＞方向を表している。
図７ＡおよびＢは、本発明の一実施形態に係るＳｉＣ基板の加工方法により加工する前後のＳｉＣ基板の表面形状の詳細を示す模式図である。
図７Ａは、加工前のＳｉＣ基板６００の表面形状を示す図である。加工前のＳｉＣ基板６００の表面には、基底面７００からオフ角θで傾斜させたステップ−テラス構造が形成されている。なお、点線で示した「表面」とは、ウェハをマクロ的に見た時の表面である。オフ角θは、ＳｉＣ基板６００の基底面７００からＳｉＣ基板６００の表面までの角度である。上記の式（１）より、オフ角θを小さくすると、ＢＰＤのエピタキシャル層への伝搬が少なくなる。しかし、オフ角θが小さいとステップバンチングが起こりやすい。すなわち、２次元的成長のステップ−テラス成長が妨げられて、３次元的に成長してしまう。そこで、本実施形態の加工方法により、ＳｉＣ基板６００の表面からの傾斜角φと、ＳｉＣ基板６００のオフ角θとの差の角度がより小さな角度で（３°以内）、周期性のある溝を形成する。
図７Ｂは、本実施形態の加工方法により加工したＳｉＣ基板６００の表面形状を示す図である。加工後のＳｉＣ基板６００の表面には、その表面から傾斜角φで傾斜させたＴ面とＴ面から谷角Ψで傾斜させたＳ面とを有するテクスチャーが形成されている。傾斜角φは、ＳｉＣ基板６００の基底面７００からのオフ角θよりも小さい角度である場合を示しているが、これに限らず、オフ角θよりも大きい角度であってもよい。また、ＳｉＣ基板６００のテクスチャーは、Ｔ面とＳ面から形成される溝のＳｉＣ基板６００の＜−１１００＞方向に垂直な方向の距離（ピッチＬ）を有し、ＳｉＣ基板６００の表面から谷角Ψを形成するＴ面とＳ面との接線までの垂直距離（深さｄ）を有する。さらに、谷角Ψは、９０°＋｜θ−φ｜であることが好ましい。この場合は、図７Ｂに示すように、Ｓ面が＜０００１＞Ｃ軸方向に平行になるので、ステップ−テラス成長が良好に行われるからである。ここで、上記Ｔ面をテクスチャー面と呼ぶこととする。なお、図７Ｂは模式的な図であり、スケールは異なっている。二点鎖線で示したステップ−テラス構造は、テクスチャーにより形成された実線に比べて、実際は小さい。Ｔ面を微視的にみると、二点鎖線のようなステップ−テラス構造を示すことを模式的に示している。
図８乃至図１０は、本発明の一実施形態に係るＳｉＣ基板の表面に形成したテクスチャーの詳細を示す模式図である。図８は、ＳｉＣ基板６００の表面からオフ角θよりも小さい傾斜角φで傾斜させたＴ面と、Ｔ面から谷角Ψで傾斜させたＳ面とを有するテクスチャーを形成する場合を示す図である。この場合、Ｓ面よりも広いＴ面の法線方向とＢＰＤの転位線との間の角度αが大きくなるので、ＢＰＤの転位はエピタキシャル層に伝搬しづらくなる。これにより、Ｔ面にＢＰＤが当たってもＢＰＤは成長せず、ＢＰＤの成長を低減することができる。なお、Ｓ面はＴ面よりも狭いため、Ｓ面にＢＰＤが当たる確率は小さい。
図９は、ＳｉＣ基板６００の表面にＴ面とＳ面が同様の広さを有するテクスチャーを形成する場合を示す図である。この場合、Ｔ面およびＳ面の法線方向とＢＰＤの転位線との間の角度αおよびβが共に大きくなるので、ＢＰＤの転位はエピタキシャル層に伝搬しづらくなり、ＢＰＤの成長を低減することができる。
図１０は、ＳｉＣ基板６００の表面からオフ角θよりも大きい傾斜角φで傾斜させたＴ面と、Ｔ面から谷角Ψで傾斜させたＳ面とを有するテクスチャーを形成する場合を示す図である。この場合も、図８と同様に、Ｔ面の法線方向とＢＰＤの転位線との間の角度αが大きくなるので、ＢＰＤの転位はエピタキシャル層に伝搬しづらくなる。これにより、Ｔ面にＢＰＤが当たってもＢＰＤは成長せず、ＢＰＤの成長を低減することができる。
つまり、ＳｉＣ基板６００の表面に、ＢＰＤの転位線に対して新たなテクスチャーの面を形成することにより、積層転位をリセットすることができるため、エピタキシャル膜へのＢＰＤの伝搬を防止することができる。その際、ＢＰＤの転位線とテクスチャーの面とのなす角（｜θ−φ｜）が小さいとＢＰＤの転位はエピタキシャル膜へ伝搬しにくいという特性を利用している。
次に、加工後のＳｉＣ基板６００を用いたＳｉＣ＿ＰＮダイオードの製造方法の一例を説明する。
加工後のＳｉＣ基板６００上に、耐圧に見合うＳｉＣエピタキシャル膜を成膜する。６００Ｖ耐圧では５μｍ程度、１２００Ｖ耐圧では１０μｍ程度の膜厚があれば良い。エピタキシャル成膜後のＳｉＣ基板６００の表面には凹凸が発生するため、それを平坦化するためにＣＭＰ処理を実施してもよい。この際の平坦性は、Ｒａで０．７ｎｍ以下が好ましい。凹凸が大きいと、そこがリークポイントになるからである。
以上の条件で作製したＳｉＣ基板６００を用いて周知の方法でＳｉＣ＿ＰＮダイオードを作製することで、量産性を損なうことなく、電圧が一定の場合に順方向電流が経時的に減少する現象の抑止が可能になる。また、本実施形態の製造方法を用いることにより、高品質・低コストのＳｉＣ＿ＰＮダイオードおよびＭＯＳＦＥＴの量産が可能となる。なお、本実施形態では、研磨加工材の作製とそれを用いた加工方式でＳｉＣ基板の表面形状の加工を実現させたが、表面形状の加工方法はそれのみに限定されるものではない。
（実施例）
本実施形態のＳｉＣ基板の表面形状の加工方法において、表面加工パターンを変更させた実験を行い、そのＳｉＣ基板を使用して耐圧１２００ＶクラスのＳｉＣ＿ＰＮダイオードを作製した。
図１１は、ＳｉＣ基板の各寸法（基底面とテクスチャー面とのなす角、傾斜角、ピッチ）とその寸法で作製されたＳｉＣ＿ＰＮダイオードの初期逆漏れ良品率、順方向電圧（Ｖｆ）劣化の良品率、および総合良品率をまとめた結果を示している。初期逆漏れ良品率は、１３００Ｖ印可時の逆漏れ電流が１μＡ以下の場合を合格とした時の良品率である。また、順方向電圧（Ｖｆ）劣化の良品率は、１２５℃の環境において、Ｉｆ（平均順電流）を−８Ａの状態で、２０００時間試験して、Ｖｆ（順方向電圧）の変動率が５％以下の場合を合格とした時の良品率である。また、谷角Ψは、９０°＋｜θ−φ｜となるように作成した。両者の総合良品率が８０％以上を二重丸印、７０％以上８０％未満を丸印、７０％未満をバツ印とした。
図１１の実施例１から４および比較例１の結果から、ＳｉＣ基板の基底面とテクスチャー面とのなす角を３°以下にすることが好ましいことが分かった。この結果から、積層欠陥の核となるＢＰＤがＴＰＤへ変換される確率が増加し、エピタキシャル膜中のＢＰＤが低減したためであることが予想される。また、傾斜角φがオフ角θより大きくても効果があることがわかった。なお、テクスチャー面が基底面と平行になる比較例２の結果は、基底面でのエピタキシャル成長では２次元的なエピタキシャル膜の成長が妨げられたために良品率が下がったものと考えられる。
実施例３、５、７および比較例５、６の結果からは、ピッチを２００ｎｍ以下にすることが好ましく、１００ｎｍ以下がより好ましいことが分かった。ピッチが大きいと２次元的なエピタキシャル膜の成長が妨げられ、エピタキシャル膜としての均一性を保ちにくくなるためである。ピッチは、１００ｎｍ以下であれば、より膜質が向上すると共に成膜速度も上がっていく。しかし、ピッチが小さすぎると、ＢＰＤをリセットする効果が薄れてしまう。また、深さが小さくなり過ぎるため金型のパターンがＳｉＣ表面に精密に反映されず、総合良品率が下がってしまう。従って、ピッチは３０ｎｍ以上が好ましく、５０ｎｍ以上がより好ましい。
以上の実験結果は、本実施形態に示す４Ｈ−ＳｉＣ結晶からなるＳｉＣ基板を用いることにより、逆漏れおよびＶｆ劣化の少ないＳｉＣ＿ＰＮダイオードの作製が可能になることを示した。本技術は、ＭＯＳＦＥＴ内のボディダイオードに対しても同様に利用可能である。
図１２は、本発明の一実施例に係る「ＢＰＤの弾性エネルギー」と「ＳｉＣ基板の基底面とテクスチャー面とのなす角」との関係を示すグラフである。縦軸は、上記式（１）における拡張欠陥の弾性エネルギーＥの値が１の場合のＢＰＤが直線成長する弾性エネルギーＷを示している。横軸は、ＳｉＣ基板の基底面とテクスチャー面とのなす角｜θ−φ｜（°）を示している。
基底面とテクスチャー面とのなす角｜θ−φ｜が３°以下になると、急激に弾性エネルギーＷが大きくなるため、エピタキシャル層中にＢＰＤが成長しづらくなることがわかる。したがって、基底面とテクスチャー面とのなす角｜θ−φ｜を３°以下にすると、エピタキシャル層中のＢＰＤによる欠陥を低減することができる。
図１は、従来のＳｉＣ＿ＰＮダイオードの一例を示す構成図、 図２は、エピタキシャル層に基底面転位（ＢＰＤ）が伝播する状態を示す概念図、 図３Ａは、オフ角によって基底面転位（ＢＰＤ）を低減する方法を説明するための図であり、オフ角が大きい場合を示す図、 図３Ｂは、オフ角が小さい場合を示す図、 図４は、本発明の一実施形態に係るＳｉＣ基板の研磨加工材の作製方法を示す図、 図５Ａは、本発明の一実施形態に係る研磨加工材を示す図、 図５Ｂは、本発明の一実施形態に係るＳｉＣ基板を示す図、 図６Ａは、本発明の一実施形態に係るＳｉＣ基板の加工方法を示す図であり、加工後のＳｉＣ基板の平面図を表す図、 図６Ｂは、図６ＡのＶＩＢ−ＶＩＢ断面線におけるＳｉＣ基板の断面図を表す図、 図７Ａは、本発明の一実施形態に係るＳｉＣ基板の加工方法により加工する前後のＳｉＣ基板の表面形状の詳細を示す模式図であり、加工前のＳｉＣ基板の表面形状を示す図、 図７Ｂは、加工後のＳｉＣ基板の表面形状を示す図、 図８は、本発明の一実施形態に係るＳｉＣ基板の表面に形成したテクスチャーの詳細を示す模式図、 図９は、本発明の他の実施形態に係るＳｉＣ基板の表面に形成したテクスチャーの詳細を示す模式図、 図１０は、本発明の他の実施形態に係るＳｉＣ基板の表面に形成したテクスチャーの詳細を示す模式図、 図１１は、本発明の一実施例および比較例の結果を示す表、 図１２は、本発明の一実施例に係る「ＢＰＤの弾性エネルギー」と「ＳｉＣ基板の基底面とテクスチャー面とのなす角」との関係を示す図である。
図６ＡおよびＢは、本発明の一実施形態に係るＳｉＣ基板の加工方法により加工したＳｉＣ基板を示す図である。図６Ａは、加工後のＳｉＣ基板６００の平面図を表している。図６Ｂは、図６ＡのＶＩＢ−ＶＩＢ断面線におけるＳｉＣ基板６００の断面図を表している。図６Ａに示されているように、ＳｉＣ基板６００の表面には、ＳｉＣ基板６００内の４Ｈ−ＳｉＣ結晶の＜−１１００＞方向にラインパターン状のテクスチャーが形成されている。また、図６Ｂに示されているように、ＳｉＣ基板６００の表面には、断面形状に沿ってＳｉＣ基板６００の表面に対する傾斜角が形成されている。図６ＢのＳｉＣ基板６００の斜線方向は、４Ｈ−ＳｉＣ結晶の＜−１１００＞方向と垂直な＜１１-２０＞方向を表している。

Claims (9)

  1. ＳｉＣ基板の＜−１１００＞方向に垂直な方向に周期的なテクスチャーを形成し、前記ＳｉＣ基板の基底面と形成したテクスチャーの面とのなす角がオフ角より小さい前記ＳｉＣ基板上に、エピタキシャル成膜することを特徴とする半導体の製造方法。
  2. 前記テクスチャーは、表面に表面コート層を有する加工工具と前記ＳｉＣ基板とを接触させ、前記加工工具を前記ＳｉＣ基板の＜−１１００＞方向に往復運動させて形成されていることを特徴とする請求項１に記載の半導体の製造方法。
  3. 前記表面コート層は、Ｐｔ、Ｉｒ、Ｒｅ、Ｐｄ、Ｒｈ、Ｏｓ、ＡｕおよびＡｇのいずれかであることを特徴とする請求項２に記載の半導体の製造方法。
  4. 前記ＳｉＣ基板の基底面と前記形成したテクスチャーの面とのなす角が３°以内であることを特徴とする請求項１に記載の半導体の製造方法。
  5. 前記テクスチャーの前記ＳｉＣ基板の＜−１１００＞方向に垂直な方向のピッチが２００ｎｍ以下であることを特徴とする請求項１に記載の半導体の製造方法。
  6. ＳｉＣ基板の＜−１１００＞方向に垂直な方向に周期的なテクスチャーが形成され、前記ＳｉＣ基板の基底面と形成したテクスチャーの面とのなす角がオフ角より小さいことを特徴とするＳｉＣ基板。
  7. 前記ＳｉＣ基板の基底面と前記形成したテクスチャーの面とのなす角が３°以内であることを特徴とする請求項６に記載のＳｉＣ基板。
  8. 前記テクスチャーの前記ＳｉＣ基板の＜−１１００＞方向に垂直な方向のピッチが２００ｎｍ以下であることを特徴とする請求項６に記載のＳｉＣ基板。
  9. 前記テクスチャーの２つの面が作る谷角をΨ、前記ＳｉＣ基板の表面から基底面までの角度をオフ角θ、および前記ＳｉＣ基板の表面からの傾斜角をφとすると、前記谷角Ψが、
    Ψ＝９０°＋｜θ−φ｜
    を満たすことを特徴とする請求項６に記載のＳｉＣ基板。
JP2017512191A 2015-04-17 2016-03-25 半導体の製造方法およびＳｉＣ基板 Active JP6380663B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015085449 2015-04-17
JP2015085449 2015-04-17
PCT/JP2016/001742 WO2016166939A1 (ja) 2015-04-17 2016-03-25 半導体の製造方法およびＳｉＣ基板

Publications (2)

Publication Number Publication Date
JPWO2016166939A1 true JPWO2016166939A1 (ja) 2017-08-31
JP6380663B2 JP6380663B2 (ja) 2018-08-29

Family

ID=57127238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017512191A Active JP6380663B2 (ja) 2015-04-17 2016-03-25 半導体の製造方法およびＳｉＣ基板

Country Status (5)

Country Link
US (1) US10246793B2 (ja)
JP (1) JP6380663B2 (ja)
CN (1) CN106795649B (ja)
DE (1) DE112016000120T5 (ja)
WO (1) WO2016166939A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3118284B1 (fr) * 2020-12-17 2022-11-04 Commissariat Energie Atomique Dispositif électronique en siliciure de carbone et son procédé de fabrication

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007182330A (ja) * 2004-08-24 2007-07-19 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
JP2008311541A (ja) * 2007-06-18 2008-12-25 Fuji Electric Device Technology Co Ltd 炭化珪素半導体基板の製造方法
JP2010184829A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶の製造方法
JP2011049496A (ja) * 2009-08-28 2011-03-10 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法
JP2012153543A (ja) * 2011-01-21 2012-08-16 Central Research Institute Of Electric Power Industry 炭化珪素単結晶の製造方法、炭化珪素単結晶ウエハ、炭化珪素半導体素子の製造方法、炭化珪素半導体素子
JP2013049609A (ja) * 2011-08-31 2013-03-14 Rohm Co Ltd ＳｉＣエピタキシャルウエハおよびそれを用いたＳｉＣ半導体素子
JP2013058709A (ja) * 2011-09-09 2013-03-28 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法
WO2014199614A1 (ja) * 2013-06-13 2014-12-18 学校法人関西学院 ＳｉＣ半導体素子の製造方法
US20150170901A1 (en) * 2013-12-13 2015-06-18 University Of Maryland, College Park Methods of Fabricating Micro- and Nanostructure Arrays and Structures Formed Therefrom

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2768988B2 (ja) * 1989-08-17 1998-06-25 三菱電機株式会社 端面部分コーティング方法
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
US7109521B2 (en) 2004-03-18 2006-09-19 Cree, Inc. Silicon carbide semiconductor structures including multiple epitaxial layers having sidewalls
US7173285B2 (en) 2004-03-18 2007-02-06 Cree, Inc. Lithographic methods to reduce stacking fault nucleation sites
JP4628189B2 (ja) * 2005-06-07 2011-02-09 Ｈｏｙａ株式会社 炭化珪素単結晶の製造方法
JP4769541B2 (ja) * 2005-10-27 2011-09-07 トヨタ自動車株式会社 半導体材料の製造方法
US9988738B2 (en) 2013-02-13 2018-06-05 Mitsubishi Electric Corporation Method for manufacturing SiC epitaxial wafer

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007182330A (ja) * 2004-08-24 2007-07-19 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
JP2008311541A (ja) * 2007-06-18 2008-12-25 Fuji Electric Device Technology Co Ltd 炭化珪素半導体基板の製造方法
JP2010184829A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶の製造方法
JP2011049496A (ja) * 2009-08-28 2011-03-10 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法
JP2012153543A (ja) * 2011-01-21 2012-08-16 Central Research Institute Of Electric Power Industry 炭化珪素単結晶の製造方法、炭化珪素単結晶ウエハ、炭化珪素半導体素子の製造方法、炭化珪素半導体素子
JP2013049609A (ja) * 2011-08-31 2013-03-14 Rohm Co Ltd ＳｉＣエピタキシャルウエハおよびそれを用いたＳｉＣ半導体素子
JP2013058709A (ja) * 2011-09-09 2013-03-28 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法
WO2014199614A1 (ja) * 2013-06-13 2014-12-18 学校法人関西学院 ＳｉＣ半導体素子の製造方法
US20150170901A1 (en) * 2013-12-13 2015-06-18 University Of Maryland, College Park Methods of Fabricating Micro- and Nanostructure Arrays and Structures Formed Therefrom

Also Published As

Publication number Publication date
CN106795649B (zh) 2019-12-17
DE112016000120T5 (de) 2017-07-06
CN106795649A (zh) 2017-05-31
US20170204531A1 (en) 2017-07-20
US10246793B2 (en) 2019-04-02
WO2016166939A1 (ja) 2016-10-20
JP6380663B2 (ja) 2018-08-29

Similar Documents

Publication Publication Date Title
JP6904774B2 (ja) 炭化珪素エピタキシャルウェハ、炭化珪素絶縁ゲート型バイポーラトランジスタ及びこれらの製造方法
WO2014119747A1 (ja) 六方晶単結晶の製造方法、六方晶単結晶ウエハの製造方法、六方晶単結晶ウエハ、六方晶単結晶素子
US20090302328A1 (en) Silicon carbide semiconductor substrate and method of manufacturing the same
US20140361337A1 (en) Semiconductor Device and Method for Manufacturing Semiconductor Device
US20110006310A1 (en) Semiconductor device and semiconductor device manufacturing method
US20080318359A1 (en) Method of manufacturing silicon carbide semiconductor substrate
US20170179236A1 (en) Method of producing silicon carbide epitaxial substrate, silicon carbide epitaxial substrate, and silicon carbide semiconductor device
US9988738B2 (en) Method for manufacturing SiC epitaxial wafer
JP6123408B2 (ja) 単結晶４Ｈ−ＳｉＣ基板及びその製造方法
JP2018142655A (ja) ショットキーバリアダイオード
JP6239097B2 (ja) ＳｉＣエピタキシャルウエハ
JP6269368B2 (ja) 窒化ガリウム基板
JP6380663B2 (ja) 半導体の製造方法およびＳｉＣ基板
JP2013258251A (ja) ショットキーバリアダイオードおよびその製造方法
EP4044212B1 (en) Semiconductor substrate, manufacturing method therefor, and semiconductor device
JP2012054427A (ja) 化合物半導体の製造方法
JP4786587B2 (ja) Ｉｉｉ族窒化物半導体およびその製造方法、ｉｉｉ族窒化物半導体製造用基板
JP6338490B2 (ja) 炭化珪素エピタキシャルウエハ、炭化珪素半導体装置および炭化珪素エピタキシャルウエハの製造方法
WO2016002801A1 (ja) 半導体積層構造体及び半導体素子
US20120017826A1 (en) Method for manufacturing silicon carbide substrate
US9583571B2 (en) Dislocation in SiC semiconductor substrate
JP6493511B2 (ja) 窒化ガリウム基板
JP6176064B2 (ja) Ｉｉｉ族窒化物半導体デバイス
WO2017115479A1 (ja) 半導体装置及び半導体装置の製造方法
JP2017019710A (ja) 窒化物半導体基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170403

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180716

R150 Certificate of patent or registration of utility model

Ref document number: 6380663

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250