JP6112712B2 - 炭化珪素エピタキシャルウエハの製造方法 - Google Patents

炭化珪素エピタキシャルウエハの製造方法 Download PDF

Info

Publication number
JP6112712B2
JP6112712B2 JP2013066041A JP2013066041A JP6112712B2 JP 6112712 B2 JP6112712 B2 JP 6112712B2 JP 2013066041 A JP2013066041 A JP 2013066041A JP 2013066041 A JP2013066041 A JP 2013066041A JP 6112712 B2 JP6112712 B2 JP 6112712B2
Authority
JP
Japan
Prior art keywords
silicon carbide
etching
gas
hydrogen
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013066041A
Other languages
English (en)
Other versions
JP2014189436A (ja
Inventor
恵子 升本
恵子 升本
児島　一聡
一聡 児島
謙太郎 田村
謙太郎 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2013066041A priority Critical patent/JP6112712B2/ja
Priority to PCT/JP2014/054073 priority patent/WO2014156394A1/ja
Priority to US14/778,271 priority patent/US9587326B2/en
Publication of JP2014189436A publication Critical patent/JP2014189436A/ja
Application granted granted Critical
Publication of JP6112712B2 publication Critical patent/JP6112712B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Description

本発明は、表面欠陥の少ない炭化珪素エピタキシャルウエハ、同ウエハの製造方法、及び同ウエハの製造装置、並びに同ウエハを有する炭化珪素半導体素子に関する。
パワー半導体素子は、電力変換時のエネルギー損失を低減し、省エネルギー化を期待できる。これまで、パワー半導体素子は、シリコン（Ｓｉ）半導体を用いて性能を向上させてきたが、シリコン半導体素子は、Ｓｉの物性限界のため、これ以上の性能向上が見込めない状況となってきている。
一方、炭化珪素（ＳｉＣ）は、Ｓｉに比べて絶縁破壊電界強度が約１０倍、禁制帯幅と熱伝導率が約３倍という優れた物性を持っており、パワー半導体素子の更なる性能向上が期待でき、これを用いたＳｉＣ半導体の早急な普及が求められている。
ＳｉＣには、多くの結晶型が存在するが、電力変換用次世代半導体素子として期待されるＳｉＣ半導体素子用のＳｉＣ基板には、４Ｈ型の結晶構造を有するものが一般的に使用されている。また、ステップ制御エピタキシー技術を使用する観点から、オフ角を有する４Ｈ−ＳｉＣ基板が主流とされている。オフ角が５°未満、特に２°未満の低オフ角のＳｉＣ基板上に、有効にエピタキシャル成長層を形成させることができれば、ＳｉＣ半導体素子の製造コストを低減でき、これに伴い広く社会に有効利用されることが期待されている。
ＳｉＣ基板には、通常、ＳｉＣインゴットから切り出す際に、（０００１）Ｓｉ面から所定のオフ角が付けられる。切り出されたＳｉＣ基板は、研磨等で表面加工された後、基板表面上にエピタキシャル成長層が形成されたエピタキシャルウエハの状態で使用される。
ここで、エピタキシャルウエハの表面に荒れている箇所が存在すると、その上に作製される半導体構造の性能が低下し、信頼性が低下する。特に、酸化膜の信頼性の低下は、顕著であり、ＭＯＳＦＥＴなどの信頼性向上には、エピタキシャルウエハの表面平坦性の向上が不可欠である。
ところで、ＳｉＣインゴットから切り出されたＳｉＣ基板に対して、研磨傷等の表面ダメージを取り除いて表面を平坦化する等の目的で、エピタキシャル成長層の形成前に水素エッチングが行われており、その平坦性向上のための手法も提案されている（例えば、特許文献１参照）。
特許第４５８１０８１号公報
田村謙太郎、佐々木雅之、工藤千秋、迫秀樹、北畠真、児島一聡、「４Ｈ−ＳｉＣ（０００１）Ｓｉ面のステップバンチング発生原因とオフ角依存性」、２０１２年、公益社団法人 応用物理学会
しかしながら、オフ角が５°よりも小さくなると、水素エッチング時に、ＳｉＣ基板の基板表面に基底面転位（ＢＰＤ）に起因するジャイアントステップバンチング（ＧＳＢ）が発生しやすくなり、基板の平坦性が局所的に劣化することが分かってきた（非特許文献１参照）。水素エッチング時に発生するＢＰＤ起因のＧＳＢは、高さが５ｎｍ以上であり、長さが１ｍｍ以下であることが分かっている。このＢＰＤ起因のＧＳＢの存在は、その後に形成されるエピタキシャル成長層の表面に、ＧＳＢと略同形状の欠陥を発生させ、半導体素子、特に酸化膜の信頼性低下を引き起こす。また、ＢＰＤ起因のＧＳＢは、オフ角が小さくなるほど長く伸びる傾向にあり、低オフ角のＳｉＣ基板を用いる場合の障害が大きくなる。
こうした、低オフ角のＳｉＣ基板の平坦性を局所的に劣化させるＢＰＤ起因のＧＳＢの発生を抑制することができれば、より平坦性の良好なＳｉＣエピタキシャルウエハを提供することができ、延いては、信頼性の高いＳｉＣ半導体素子を提供することができる。
本発明は、従来における前記諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、低オフ角の炭化珪素基板に対し、水素エッチング時に発生する基底面転位（ＢＰＤ）に起因するジャイアントステップバンチング（ＧＳＢ）の発生を抑制して、エピタキシャル成長層の表面欠陥密度を低下させ、信頼性の高い炭化珪素半導体素子を形成可能な炭化珪素エピタキシャルウエハ、同ウエハの製造方法、及び同ウエハの製造装置、並びに同ウエハを有する炭化珪素半導体素子を提供することを目的とする。
前記課題を解決するため、本発明者らが鋭意検討を行った結果、ＳｉＣ基板に対する水素エッチングのエッチング深さを一定値以下にすることで、水素エッチング時に発生するＢＰＤに起因するＧＳＢの発生を抑制することができることの知見を得た。
本発明は、前記知見に基づくものであり、前記課題を解決するための手段としては、以下の通りである。
＜１＞ 少なくとも、α型の結晶構造を有し、（０００１）Ｓｉ面を０°よりも大きく５°未満傾斜させた炭化珪素基板の基板表面に対し、水素ガスを含むエッチングガスを導入して水素エッチングする水素エッチング工程と、原料ガスを導入して前記水素エッチング後の前記基板表面上にエピタキシャル成長層を形成するエピタキシャル成長層形成工程と、を含む炭化珪素エピタキシャルウエハの製造方法であって、前記水素エッチング工程が、前記基板表面に対するエッチング深さを１ｎｍ以下とするエッチング条件で実施されることを特徴とする炭化珪素エピタキシャルウエハの製造方法。
＜２＞ 水素エッチング工程におけるエッチング深さが、水素流量を制御して調整される前記＜１＞に記載の炭化珪素エピタキシャルウエハの製造方法。
＜３＞ 水素エッチング工程におけるエッチングガスの導入停止と略同時に、エピタキシャル成長層形成工程における原料ガスの導入を開始するか、又は、前記エッチングガスの導入を継続した状態で、前記エッチングガスで不足するエピタキシャル成長層の形成に必要なガスを前記原料ガスとして追加導入して、前記水素エッチング工程及び前記エピタキシャル成長層形成工程を連続的に実施する前記＜１＞から＜２＞のいずれかに記載の炭化珪素エピタキシャルウエハの製造方法。
＜４＞ エッチングガス及び原料ガスにシランガスを含む前記＜１＞から＜３＞のいずれかに記載の炭化珪素エピタキシャルウエハの製造方法。
＜５＞ （０００１）Ｓｉ面を＜１１−２０＞方向へ０°よりも大きく５°未満傾斜させた炭化珪素基板を用いる前記＜１＞から＜４＞のいずれかに記載の炭化珪素エピタキシャルウエハの製造方法。
本発明によれば、従来技術における前記諸問題を解決することができ、低オフ角の炭化珪素基板に対し、水素エッチング時に発生する基底面転位（ＢＰＤ）に起因するジャイアントステップバンチング（ＧＳＢ）の発生を抑制して、エピタキシャル成長層の表面欠陥密度を低下させ、信頼性の高い炭化珪素半導体素子を形成可能な炭化珪素エピタキシャルウエハ、同ウエハの製造方法、及び同ウエハの製造装置、並びに同ウエハを有する炭化珪素半導体素子を提供することができる。
ＢＰＤ起因のＧＳＢを説明する説明図である。 炭化珪素エピタキシャルウエハ製造装置１の概略構成を示す説明図である。 実施例１の水素エッチング工程の条件に基づいて作製した観察用基板の基板表面を撮影した共焦点顕微鏡像を示す図である。 実施例１の水素エッチング工程の条件に基づいて作製した観察用基板の基板表面を撮影した共焦点顕微鏡像から観察されるＧＳＢの長さ分布を示す図である。 比較例１の水素エッチング工程の条件に基づいて作製した比較用観察用基板の基板表面を撮影した共焦点顕微鏡像を示す図である。 比較例１の水素エッチング工程の条件に基づいて作製した比較用観察用基板の基板表面を撮影した共焦点顕微鏡像から観察されるＧＳＢの長さ分布を示す図である。 実施例１の水素エッチング工程の条件に基づいて作製した観察用基板の基板表面におけるＧＳＢを撮影したＡＦＭ像及びその断面プロファイルを示す図である。 実施例１、２及び比較例１〜３に係る各炭化珪素エピタキシャルウエハにおける、エッチング深さに対応するＢＰＤ起因のＧＳＢ密度をプロットしたグラフを示す図である。 水素エッチング工程における水素流量、基板加熱温度及び圧力と、エッチング深さの関係を示すグラフを示す図である。 ＭＯＳキャパシタの素子構造の概略構成を示す断面図である。
（炭化珪素エピタキシャルウエハ）
本発明の炭化珪素エピタキシャルウエハは、α型の結晶構造を有し、（０００１）Ｓｉ面を０°よりも大きく５°未満傾斜させた炭化珪素基板上にエピタキシャル成長層が配される炭化珪素エピタキシャルウエハであって、前記炭化珪素基板の基板表面における基底面転位（以下、「ＢＰＤ」と略す）に起因するジャイアントステップバンチング（以下、「ＧＳＢ」と略す）に基づく前記エピタキシャル成長層の表面欠陥密度が、２０個／ｃｍ２以下であることを特徴とする。
前記ＧＳＢの形状を図１に示す。該図１は、前記ＢＰＤ起因の前記ＧＳＢを説明する説明図である。
該図１に示すように、前記ＧＳＢは、前記基板表面上に突出して形成される、高さＨが５ｎｍ以上であり、長さＬが１ｍｍ以下の突出した表面欠陥である。前記炭化珪素エピタキシャルウエハの製造に際し、前記水素エッチング以外の処理を原因とする他のステップバンチングが発生することがあるが、こうしたステップバンチングは、前記ＧＳＢに含まない。前記他のステップバンチングは、高さＨが５ｎｍ未満の形状であるか又は長さＬが１ｍｍを超える形状である。
前記ＧＳＢの存在は、この上に形成される前記エピタキシャル成長層に略同形状の突出した表面欠陥を与える。
前記炭化珪素エピタキシャルウエハから、前記炭化珪素基板上の前記ＧＳＢに基づく前記エピタキシャル成長層の前記表面欠陥密度を測定する方法としては、前記ＧＳＢが高さ５ｎｍ以上、長さ１ｍｍ以下の突出形状であるため、前記エピタキシャル成長層の表面に対して、ＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）による表面モフォロジーの測定を行い、高さ５ｎｍ以上、長さ１ｍｍ以下の突出した表面欠陥を確認することで行うことができる。
また、前記ＧＳＢが前記ＢＰＤ起因であるか否かの測定としては、Ｘ線トポグラフにより結晶構造を確認して行うことができる。
このような表面欠陥の少ない炭化珪素エピタキシャルウエハを用いることで、炭化珪素半導体素子の信頼性を向上させることが可能となる。また、この炭化珪素エピタキシャルウエハは、以下に説明する本発明の炭化珪素エピタキシャルウエハの製造方法で製造することができる。
（炭化珪素エピタキシャルウエハの製造方法）
本発明の前記炭化珪素エピタキシャルウエハの製造方法は、少なくとも、水素エッチング工程と、エピタキシャル成長層形成工程と、を含み、必要に応じて、他の工程を含む。
＜水素エッチング工程＞
前記水素エッチング工程は、α型の結晶構造を有し、（０００１）Ｓｉ面を０°よりも大きく５°未満傾斜させた炭化珪素基板の基板表面に対し、水素ガスを含むエッチングガスを導入して水素エッチングする工程であり、前記基板表面に対するエッチング深さを１ｎｍ以下とするエッチング条件で実施されることを技術の核とする。
α型の結晶構造の前記炭化珪素基板としては、特に制限はなく、４Ｈ型、６Ｈ型の炭化珪素基板のいずれも用いることができる。
また、前記炭化珪素基板としては、特に制限はないが、（０００１）Ｓｉ面を＜１１−２０＞方向へ０°よりも大きく５°未満傾斜させた炭化珪素基板が好ましい。即ち、このような炭化珪素基板は、最も一般的に開発、市販されている基板であり、容易に入手することができることから、前記炭化珪素エピタキシャルウエハの製造に用い易いという利点を有する。
更に、前記傾斜、即ち、オフ角としては、０°よりも大きく５°未満であれば、特に制限はないが、２°未満であることが好ましい。このようなオフ角を有する炭化珪素基板を用いることで、炭化珪素半導体素子の製造コストを低減させることができる。
なお、前記炭化珪素基板としては、公知の方法に準じて形成してもよく、市販品から入手して用いてもよい。
前記エッチングガスとしては、前記水素ガスを含む限り、特に制限はないが、前記エピタキシャル成長層形成工程で用いられる原料ガスとして用いられるシランガス（ＳｉＨ４）を含むことが好ましい。
前記シランガスを含む場合、前記他のステップバンチングによる前記炭化珪素基板の表面の荒れを抑えることができるとともに、前記水素エッチングのエッチング量を減少させることができる。
前記水素エッチング工程における前記エッチングガスの流量としては、特に制限はなく、目的に応じて適宜選択することができるが、前記水素ガスの流量としては、０ｓｌｍより大きく３００ｓｌｍ以下が好ましい。前記水素ガスの流量が３００ｓｌｍを超えるとエッチング深さを１ｎｍ以下にするために圧力を大気圧以上にする必要があり製造装置の安全性を確保することが困難になることがある。なお、単位、１ｓｌｍは、１．６９Ｐａ・ｍ３／ｓに該当する。
また、前記シランガスの流量としては、０ｓｃｃｍより大きく５ｓｃｃｍ以下が好ましい。前記シランガスの流量が５ｓｃｃｍを超えると前記炭化珪素基板上にピットが大量に発生することがある。なお、単位、１ｓｃｃｍは、１．６９×１０−３Ｐａ・ｍ３／ｓに該当する。
なお、前記シランガスを用いる場合、前記水素ガスと前記シランガスとは、混合した状態で導入してもよいが、それぞれを逐次的に導入してもよい。例えば、前記水素ガスを先行して導入開始し、前記シランガスを後行して導入開始することもできる。
前記水素エッチング工程における温度条件としては、特に制限はなく、目的に応じて適宜選択することができるが、１，４００℃〜１，７５０℃が好ましい。前記温度条件が１，４００℃未満であると前記エピタキシャル成長層形成工程への瞬時の移行が困難になることがあり、１，７５０℃を超えると炭化珪素エピタキシャルウエハ製造装置の耐熱性を確保することが困難になることがある。
前記水素エッチング工程における圧力条件としては、特に制限はなく、目的に応じて適宜選択することができるが、１ｋＰａ〜１００ｋＰａが好ましい。前記圧力条件が１ｋＰａ未満であるとエッチング深さを１ｎｍ以下にするための温度条件を１，４００℃未満にする必要があるため、前記エピタキシャル成長層形成工程への移行が困難になることがあり、１００ｋＰａを超えると炭化珪素エピタキシャルウエハ製造装置の安全性を確保することが困難になることがある。
前述の通り、前記水素エッチングの前記エッチング条件は、前記エッチング深さ１ｎｍ以下とすることが求められる。前記エッチング深さが１ｎｍを超えると、前記ＢＰＤ起因の前記ＧＳＢが２０個／ｃｍ２を超えて発生し、前記炭化珪素基板を用いる前記炭化珪素半導体素子の信頼性を著しく低下させる。
前記エッチング条件を満たすように、前記水素エッチングを行うためには、前記エッチングガスの流量、圧力、温度の諸条件を適宜調整する必要があるが、中でも、安全性、簡便性の観点から、前記エッチングガスの流量を制御して前記エッチング条件を満たすようにすることが好ましい。一方、圧力、温度を制御する場合、前記水素エッチング工程後、前記エピタキシャル成長層形成工程に移行する際、瞬時に前記エピタキシャル成長層形成工程におけるエピタキシャル成長層形成の圧力、温度条件に調整することが困難である。したがって、前記エピタキシャル成長層形成工程における圧力、温度に応じて、前記水素エッチング工程の圧力、温度を調整しておき、前記水素エッチング工程−前記エピタキシャル成長層形成工程間の移行時は、使用ガスの流量を制御することが好ましい。
＜エピタキシャル成長層形成工程＞
前記エピタキシャル成長層形成工程は、原料ガスを導入して前記水素エッチング後の前記基板表面上にエピタキシャル成長層を形成する工程である。
前記原料ガスとしては、キャリアガスとしての水素ガス、Ｓｉ源としてのシランガス、Ｃ源としてのプロパンガス（Ｃ３Ｈ８）の混合ガスが挙げられる。ただし、前記原料ガスとしては、これらに限られず、他のガスから選択してもよい。
前記原料ガスとして、前記水素ガス、前記シランガス、前記プロパンガスを用いる場合、前記水素ガスの流量としては、５０ｓｌｍ〜３００ｓｌｍが好ましい。前記水素ガスの流量が５０ｓｌｍ未満であると前記エピタキシャル成長層の品質が著しく悪化することがあり、３００ｓｌｍを超えると炭化珪素エピタキシャルウエハ製造装置の安全性の確保が困難になることがある。
また、前記シランガスの流量としては、２ｓｃｃｍ〜１００ｓｃｃｍが好ましい。前記流量が２ｓｃｃｍ未満であると成長速度が遅いため効率的な製造が困難になることがあり、１００ｓｃｃｍを超えるとシリコンの析出による前記エピタキシャル成長層の品質が低下することがある。
また、前記プロパンガスの流量としては、２ｓｃｃｍ〜１００ｓｃｃｍが好ましい。前記流量が２ｓｃｃｍ未満であると成長速度が遅いため効率的な製造が困難になることがあり、１００ｓｃｃｍを超えるとステップ制御エピタキシーでの前記エピタキシャル成長層の形成が困難になることがある。
前記水素エッチング工程から前記エピタキシャル成長層形成工程への移行は、瞬時に行われることが好ましい。前記水素エッチング工程から前記エピタキシャル成長層形成工程への移行を緩やかに行うと、前記エピタキシャル成長層形成の最適条件に至る前に形成された前記エピタキシャル成長層に積層欠陥や三角欠陥など、前記エピタキシャル成長層形成工程を原因とする欠陥が生じるおそれがある。
したがって、前記水素エッチング工程における前記エッチングガスの導入停止と略同時に、前記エピタキシャル成長層形成工程における原料ガスの導入を開始するか、又は、前記エッチングガスの導入を継続した状態で、前記エッチングガスで不足するエピタキシャル成長層の形成に必要なガスを前記原料ガスとして追加導入することとして、前記水素エッチング工程及び前記エピタキシャル成長層形成工程を連続的に実施し、これら工程間の移行を瞬時に行うことが好ましい。なお、後者の実施方法において、例えば、前記エッチングガスとして、前記水素ガス、前記シランガスを用い、前記原料ガスとして前記水素ガス、前記シランガス、前記プロパンガスを用いる場合、前記エッチングガスで不足するガス成分である前記プロパンガスを追加導入し、前記エッチングガスで導入する前記水素、前記シランガスの流量に前記原料ガスとしての不足量があれば、これら不足量を追加導入すればよい。また、前記移行は、ガス導入経路を前記エッチングガス用の導入経路と前記原料ガス用の導入経路の２系統に分けることで、瞬時に行うことができる。
前記エピタキシャル成長層形成工程における温度条件としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、１，４００℃〜１，７５０ ℃程度であるが、前記水素エッチング工程から前記エピタキシャル成長層形成工程への移行を瞬時に行う観点から、前記水素エッチング工程における温度条件と同じ温度条件であることが好ましい。
前記エピタキシャル成長層形成工程における圧力条件としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、１ｋＰａ〜１００ｋＰａ程度であるが、前記水素エッチング工程から前記エピタキシャル成長層形成工程への移行を瞬時に行う観点から、前記水素エッチング工程における圧力条件と同じ圧力条件であることが好ましい。
＜その他の工程＞
前記その他の工程としては、本発明の効果を損なわない限り、特に制限はなく、目的に応じて、公知の炭化珪素エピタキシャルウエハの製造に際し、実施される各種製造工程から適宜選択することができる。
以上に説明した前記炭化珪素エピタキシャルウエハの製造方法は、以下に説明する本発明の炭化珪素エピタキシャルウエハの製造装置により、好適に実施することができる。
（炭化珪素エピタキシャルウエハの製造装置）
本発明の前記炭化珪素エピタキシャルウエハの製造装置は、少なくとも、排出弁を介して炉内の圧力を調整可能とするガス排出口、前記炉内の温度を昇温可能とする加熱部、一の導入弁を介して前記炉内にエッチングガスを導入可能とするエッチングガス導入口、他の導入弁を介して前記炉内に原料ガスを導入可能とする原料ガス導入口、及び前記炉内に前記炭化珪素基板を設置する設置部を有する反応炉と、前記エッチングガス導入口に接続されるエッチングガス導入管と、前記原料ガス導入口に接続される原料ガス導入管と、を有し、必要に応じて、その他の構成を有する。
前記炭化珪素エピタキシャルウエハの製造装置では、前記水素エッチング工程から前記エピタキシャル成長層形成工程への移行を瞬時に行う観点から、前記エッチングガス導入管と、前記原料ガス導入管との２系統のガス導入管が配される。即ち、前記水素エッチング工程から前記エピタキシャル成長層形成工程への移行に際し、前記エッチングガス導入管から前記反応炉内に前記エッチングガスの導入を停止するのと略同時に、前記原料ガス導入管から前記反応炉内に前記原料ガスの導入を開始するか、又は、前記エッチングガス導入管からの前記エッチングガスの導入を継続した状態で、前記エッチングガスで不足するエピタキシャル成長層の形成に必要なガスを前記原料ガスとして前記原料ガス導入管から追加導入するように、前記エッチングガス導入口及び前記原料ガス導入口における各弁の開閉を瞬時に切り替え可能とされる。
前記エッチングガス導入管及び前記原料ガス導入管としては、先端側が前記反応炉に接続され、基端側が導入ガス種に応じて導入経路が分岐される構造とされ、各分岐位置には、前記各導入ガスの流量を制御するマスフローコントローラ（ＭＦＣ）が配されることが好ましい。
前記炭化珪素エピタキシャルウエハの製造装置の各部は、公知の気相化学成長装置の構造に準じて形成することができる。
また、前記その他の構成としては、特に制限はなく、目的に応じて、公知の気相化学成長装置に用いられる構成を適宜選択することができる。
（炭化珪素半導体素子）
前記炭化珪素半導体素子は、少なくとも、本発明の前記炭化珪素エピタキシャルウエハを有し、目的とする半導体素子の素子構造に応じて、その他の構造を有する。
前記半導体素子としては、前記炭化珪素エピタキシャルウエハを有する限り、特に制限はなく、目的に応じて適宜選択することができ、ショットキーバリアダイオード（ＳＢＤ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ｐｎダイオード、ｐｉｎダイオード、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ−Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒｓ）、トレンチＭＯＳＦＥＴ等が挙げられる。
前記その他の構造としては、特に制限はなく、前記半導体素子の素子構造に応じて、公知の構造から適宜選択することができる。
（実施例１）
α型の結晶構造を有する炭化珪素基板として代表的な４Ｈの結晶構造を有する炭化珪素基板を用意した。この炭化珪素基板は、（０００１）Ｓｉ面を＜１１−２０＞方向へ０．９°傾斜させた基板表面を有している。
この炭化珪素基板を、図２に示す炭化珪素エピタキシャルウエハ製造装置１における反応炉２内に設置して、以下のように実施例１に係る炭化珪素エピタキシャルウエハを製造した。なお、図２は、炭化珪素エピタキシャルウエハ製造装置１の概略構成を示す説明図である。
ここで、炭化珪素エピタキシャル製造装置１は、気相化学成長装置として、排出弁を介して炉内の圧力を調整可能とするガス排出口、前記炉内の温度を昇温可能とする加熱部、一の導入弁を介して前記炉内にエッチングガスを導入可能とするエッチングガス導入口、他の導入弁を介して前記炉内に原料ガスを導入可能とする原料ガス導入口、及び前記炉内に前記炭化珪素基板を設置する設置部を有する反応炉２と、前記エッチングガス導入口と接続されるエッチングガス導入管３Ａと、前記原料ガス導入口と接続される原料ガス導入管３Ｂとを有する。エッチングガス導入管３Ａ及び原料ガス導入管３Ｂのそれぞれは、先端側が反応炉２に接続され、基端側が導入ガスに応じて２つに分岐された構造とされ、各分岐位置には、ガスの流量を制御するマスフローコントローラ（ＭＦＣ）が配される。
＜水素エッチング工程＞
エッチングガス導入管３Ａから反応炉２内に水素ガスを３０ｓｌｍの流量で導入した状態で、反応炉２内の圧力を１０ｋＰａに保持し、前記加熱部（ここでは、高周波誘導加熱部）による加熱により、前記炭化珪素基板を１，５００℃まで加熱した。次いで、エピタキシャル成長層形成用原料ガスでもあるシランを３．５ｓｃｃｍの流量で導入した状態で、前記炭化珪素基板を１，６６０℃まで加熱し、この状態での水素エッチングを１分間行った。
＜エピタキシャル成長層形成工程＞
次いで、エッチングガス導入管３Ａから反応炉２へのガス導入を止めると同時に、原料ガス導入管３Ｂから反応炉２に対して、水素を１００ｓｌｍ、シランを５０ｓｃｃｍ、プロパンを１２ｓｃｃｍの各流量で導入し、前記炭化珪素基板の基板表面上にエピタキシャル成長層を厚み１０μｍで形成した。
以上により、実施例１に係る炭化珪素エピタキシャルウエハを製造した。
（比較例１）
また、実施例１の水素エッチング工程において、水素流量を３０ｓｌｍから１００ｓｌｍに変更したこと以外は同様にして、比較例１に係る炭化珪素エピタキシャルウエハを製造した。
＜測定＞
実施例１の水素エッチング工程と同じ条件で、水素エッチング工程を実施して、観察用基板を作製した。
また、比較例１の水素エッチング工程と同じ条件で、水素エッチング工程を実施して、比較用観察用基板を作製した。
−ＧＢＳ密度の測定−
実施例１の水素エッチング工程の条件に基づいて作製した観察用基板と、比較例１の水素エッチング工程の条件に基づいて作製した比較用観察用基板に対し、これらの基板表面を共焦点顕微鏡で撮影し、ＧＳＢ密度の観察を行った。
図３に、実施例１の水素エッチング工程の条件に基づいて作製した観察用基板の基板表面を撮影した共焦点顕微鏡像を示し、図４に、実施例１の水素エッチング工程の条件に基づいて作製した観察用基板の基板表面を撮影した共焦点顕微鏡像から観察されるＧＳＢの長さ分布を示す。
また、図５に、比較例１の水素エッチング工程の条件に基づいて作製した比較用観察用基板の基板表面を撮影した共焦点顕微鏡像を示し、図６に、比較例１の水素エッチング工程の条件に基づいて作製した比較用観察用基板の基板表面を撮影した共焦点顕微鏡像から観察されるＧＳＢの長さ分布を示す。
図３及び図５に示すように、実施例１の水素エッチング工程の条件に基づいて作製した観察用基板においては、ＧＳＢがほとんど確認されないのに対し、比較例１の水素エッチング工程の条件に基づいて作製した比較用観察用基板においては、ＧＳＢが多数確認される。
また、図４及び図６に示すように、比較例１の水素エッチング工程の条件に基づいて作製した比較用観察用基板に存在するＧＳＢの長さよりも、実施例１の水素エッチング工程の条件に基づいて作製した観察用基板に存在するＧＳＢの長さの方が短くなっている。
また、前記ＧＳＢ密度の観察を行った結果、実施例１の水素エッチング工程の条件に基づいて作製した観察用基板のＧＳＢ密度は、１６個／ｃｍ２であり、比較例１の水素エッチング工程の条件に基づいて作製した比較用観察用基板のＧＳＢ密度は、約２００個／ｃｍ２であった。
また、図７に実施例１に係る炭化珪素エピタキシャルウエハの水素エッチング工程の条件に基づいて作製した観察用基板の基板表面におけるＧＳＢを撮影したＡＦＭ像及びその断面プロファイルを示す。なお、図７中の上側がＡＦＭ像を示し、下側がＡＦＭ像に対応する位置での前記基板表面の部分的な断面プロファイルを示す。該図７では、ＧＳＢの突出した形状を確認することができる。
−エッチング深さの測定−
前記炭化珪素基板の正確なエッチング深さを直接的に測定することは、該エッチング深さが極めて浅いことから困難である。ここでは、前記炭化珪素基板と同じ結晶構造を有する前記エピタキシャル成長層に対するエッチング速度が、前記炭化珪素基板に対するエッチング速度と同じであることを利用して、次のようにエッチング深さを測定した。
即ち、先ず、実施例１に係る炭化珪素エピタキシャルウエハの厚みをフーリエ変換赤外分光光度計（ＦＴ−ＩＲ）を用いて測定した。
次いで、実施例１に係る炭化珪素エピタキシャルウエハの前記エピタキシャル成長層に対して、エッチング時間以外は、実施例１における水素エッチングと同じ条件で水素エッチングを行った。ここで、前記水素エッチング時間は、前記エピタキシャル成長層の厚みの変化を大きくし、測定誤差を少なくする観点から、６０分間とした。
次いで、前記水素エッチング後の実施例１に係る炭化珪素エピタキシャルウエハの厚みを前記ＦＴ−ＩＲを用いて測定し、前記水素エッチング前後における実施例１に係る炭化珪素エピタキシャルウエハの厚みの差を算出した。
そして、前記算出された厚みの差である、総エッチング深さをもとに、実施例１におけるエッチング時間で換算した前記エッチング深さを算出した。即ち、実施例１におけるエッチング時間は、１分間であるので、前記総エッチング深さの１／６０を実施例１における前記エッチング深さとして算出した。
また、比較例１に係る炭化珪素エピタキシャルウエハについても、同様に、前記エッチング深さを算出した。
これらの算出を行った結果、実施例１における炭化珪素エピタキシャルウエハの前記エッチング深さは、１ｎｍであった。また、比較例１における炭化珪素エピタキシャルウエハの前記エッチング深さは、４ｎｍであった。
（実施例２、比較例２，３）
実施例１の水素エッチング工程における水素流量、シラン導入後の基板加熱温度、及び圧力を下記表１に示すように変更したこと以外は、実施例１と同様にして、実施例２及び比較例２，３に係る炭化珪素エピタキシャルウエハを製造した。
また、実施例１と同様にして測定した、エッチング深さ及びＧＳＢ密度を下記表１に併せて示す。
この表２に示すように、エッチング深さが１ｎｍ以下である条件で、水素エッチング工程を実施した場合、ＢＰＤ起因のＧＳＢ密度を２０個／ｃｍ２以下とすることができている。
一方、エッチング深さが１ｎｍを超える条件で、水素エッチング工程を実施した場合、ＢＰＤ起因のＧＳＢ密度が２０個／ｃｍ２を大きく超える数値を示した。
ここで、エッチング深さと、ＢＰＤ起因のＧＳＢ密度の関係について説明する。図８（ａ）に、実施例１、２及び比較例１〜３に係る各炭化珪素エピタキシャルウエハにおける、エッチング深さに対応するＢＰＤ起因のＧＳＢ密度をプロットしたグラフを示す。また、図８（ｂ）に、水素エッチング工程における水素流量、基板加熱温度及び圧力と、エッチング深さの関係を示すグラフを示す。
これらの結果から、ＢＰＤ起因のＧＳＢ密度を２０個／ｃｍ２以下に抑えるためには、エッチング深さを１ｎｍ以下とする必要があることが確認される。また、エッチング深さを１ｎｍ以下に抑えるためには、水素エッチング工程における水素流量、基板加熱温度、圧力の各条件を適宜調整すればよい。
（実施例３）
図９に示すＭＯＳキャパシタの素子構造を有する実施例３に係る炭化珪素半導体素子を製造した。該図９は、ＭＯＳキャパシタの素子構造の概略構成を示す断面図である。ここで、符号１１は、炭化珪素エピタキシャルウエハを示し、符号１２は、炭化珪素基板を示し、符号１３は、エピタキシャル成長層を示し、符号１４は、二酸化珪素層を示し、符号１５Ａ，１５Ｂは、上部電極を示し、符号１６は、下部電極を示す。
先ず、炭化珪素エピタキシャルウエハ１１として、実施例１における製造条件に準じて製造された、ＢＰＤ起因のＧＳＢに基づくエピタキシャル成長層の表面欠陥密度が１６個／ｃｍ２である炭化珪素エピタキシャルウエハを用意した。
この炭化珪素エピタキシャルウエハ１１のエピタキシャル成長層１３の表面を１，２００℃・Ｏ２雰囲気で熱酸化により酸化させて、二酸化珪素層１４とした。なお、この時の二酸化珪素１４の厚みは、５０ｎｍとした。
また、二酸化珪素層１４上に蒸着法により、Ａｌの上部電極１５Ａ，１５Ｂを形成した。
また、炭化珪素エピタキシャルウエハ１１の炭化珪素基板１２側の面上に蒸着法により、Ａｌの下部電極１６を形成した。
これにより、ＭＯＳキャパシタの素子構造を有する実施例３に係る炭化珪素半導体素子を製造した。
（比較例４）
図９における炭化珪素エピタキシャルウエハ１１として、ＢＰＤ起因のＧＳＢに基づくエピタキシャル成長層の表面欠陥密度が２０個／ｃｍ２である炭化珪素エピタキシャルウエハに代えて、同密度が２００個／ｃｍ２である炭化珪素エピタキシャルウエハを用いたこと以外は、実施例３と同様にして、比較例４に係る炭化珪素半導体素子を製造した。
なお、炭化珪素エピタキシャルウエハ１１からの炭化珪素基板１２上のＧＳＢに基づくエピタキシャル成長層１３の表面欠陥密度の測定は、ＧＳＢが高さ５ｎｍ以上、長さ１ｍｍ以下の突出形状であるため、エピタキシャル成長層１３の表面に対して、ＡＦＭによる表面モフォロジーの測定を行い、高さ５ｎｍ以上、長さ１ｍｍ以下の突出した表面欠陥を確認することで行った。また、ＢＰＤ起因であるか否かの測定は、Ｘ線トポグラフにより結晶構造を確認して行った。
＜経時絶縁破壊評価＞
実施例３及び比較例４に係る各炭化珪素半導体素子に対し、定電流ストレス試験による経時絶縁破壊評価を行った。
即ち、図９で示す上部電極１５Ａ，１５Ｂ−下部電極１６間に電界を印加して、電流密度が０．４５ｍＡ／ｃｍ２のストレス電流を二酸化珪素層１４が絶縁破壊するまで流し続け、二酸化珪素層１４を通過するリーク電流から導出される電荷密度の総和が０．３Ｃ／ｃｍ２以下の段階で絶縁破壊を生じたものを不良品とし、０．３Ｃ／ｃｍ２を超えた段階で絶縁破壊を生じたものを良品とする評価を行った。
なお、この経時絶縁破壊評価に際し、実施例３及び比較例４に係る各炭化珪素半導体素子を、それぞれ５０個ずつ製造し、評価に供した。
以上の経時絶縁破壊評価において、比較例４に係る炭化珪素半導体素子では、不良品の割合が約３０％であるのに対し、実施例３に係る炭化珪素半導体素子では、不良品の割合が約１０％に留まった。
また、実施例３及び比較例４と同様の手順で作製した二酸化珪素層を有するＭＯＳＦＥＴを作製し、同様に継時絶縁破壊評価を行った。不良品割合について同様の結果が得られた。
この結果から、ＢＰＤ起因のＧＳＢに基づくエピタキシャル成長層の表面欠陥密度を低減させることにより、炭化珪素半導体素子、特に該エピタキシャル成長層上に酸化膜を有する炭化珪素半導体素子の信頼性を向上させることができる。
１ エピタキシャルウエハ製造装置
２ 反応炉
３Ａ エッチングガス導入管
３Ｂ 原料ガス導入管
１１ 炭化珪素エピタキシャルウエハ
１２ 炭化珪素基板
１３ エピタキシャル成長層
１４ 二酸化珪素層
１５Ａ，１５Ｂ 上部電極
１６ 下部電極

Claims (5)

  1. 少なくとも、α型の結晶構造を有し、（０００１）Ｓｉ面を０°よりも大きく５°未満傾斜させた炭化珪素基板の基板表面に対し、水素ガスを含むエッチングガスを導入して水素エッチングする水素エッチング工程と、原料ガスを導入して前記水素エッチング後の前記基板表面上にエピタキシャル成長層を形成するエピタキシャル成長層形成工程と、を含む炭化珪素エピタキシャルウエハの製造方法であって、
    前記水素エッチング工程が、前記基板表面に対するエッチング深さを１ｎｍ以下とするエッチング条件で実施されることを特徴とする炭化珪素エピタキシャルウエハの製造方法。
  2. 水素エッチング工程におけるエッチング深さが、水素流量を制御して調整される請求項１に記載の炭化珪素エピタキシャルウエハの製造方法。
  3. 水素エッチング工程におけるエッチングガスの導入停止と略同時に、エピタキシャル成長層形成工程における原料ガスの導入を開始するか、又は、前記エッチングガスの導入を継続した状態で、前記エッチングガスで不足するエピタキシャル成長層の形成に必要なガスを前記原料ガスとして追加導入して、前記水素エッチング工程及び前記エピタキシャル成長層形成工程を連続的に実施する請求項１から２のいずれかに記載の炭化珪素エピタキシャルウエハの製造方法。
  4. エッチングガス及び原料ガスにシランガスを含む請求項１から３のいずれかに記載の炭化珪素エピタキシャルウエハの製造方法。
  5. （０００１）Ｓｉ面を＜１１−２０＞方向へ０°よりも大きく５°未満傾斜させた炭化珪素基板を用いる請求項１から４のいずれかに記載の炭化珪素エピタキシャルウエハの製造方法。
JP2013066041A 2013-03-27 2013-03-27 炭化珪素エピタキシャルウエハの製造方法 Expired - Fee Related JP6112712B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013066041A JP6112712B2 (ja) 2013-03-27 2013-03-27 炭化珪素エピタキシャルウエハの製造方法
PCT/JP2014/054073 WO2014156394A1 (ja) 2013-03-27 2014-02-20 炭化珪素エピタキシャルウエハ、同ウエハの製造方法、及び同ウエハの製造装置、並びに炭化珪素半導体素子
US14/778,271 US9587326B2 (en) 2013-03-27 2014-02-20 Silicon carbide epitaxial wafer, method for manufacturing silicon carbide epitaxial wafer, device for manufacturing silicon carbide epitaxial wafer, and silicon carbide semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013066041A JP6112712B2 (ja) 2013-03-27 2013-03-27 炭化珪素エピタキシャルウエハの製造方法

Publications (2)

Publication Number Publication Date
JP2014189436A JP2014189436A (ja) 2014-10-06
JP6112712B2 true JP6112712B2 (ja) 2017-04-12

Family

ID=51623395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013066041A Expired - Fee Related JP6112712B2 (ja) 2013-03-27 2013-03-27 炭化珪素エピタキシャルウエハの製造方法

Country Status (3)

Country Link
US (1) US9587326B2 (ja)
JP (1) JP6112712B2 (ja)
WO (1) WO2014156394A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7198579B2 (ja) 2015-10-16 2023-01-04 株式会社ブリヂストン 多元共重合体、ゴム組成物、架橋ゴム組成物及びゴム物品

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3171392A4 (en) 2014-07-16 2018-01-10 Nippon Steel & Sumitomo Metal Corporation Method for producing epitaxial silicon carbide wafers
WO2016140051A1 (ja) * 2015-03-03 2016-09-09 昭和電工株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造方法
CN107431005B (zh) * 2015-07-30 2020-11-13 富士电机株式会社 SiC基板的制造方法
JP6658406B2 (ja) * 2016-08-31 2020-03-04 株式会社デンソー 炭化珪素半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5011549A (en) * 1987-10-26 1991-04-30 North Carolina State University Homoepitaxial growth of Alpha-SiC thin films and semiconductor devices fabricated thereon
US4912063A (en) * 1987-10-26 1990-03-27 North Carolina State University Growth of beta-sic thin films and semiconductor devices fabricated thereon
JP3148004B2 (ja) * 1992-07-06 2001-03-19 株式会社東芝 光ｃｖｄ装置及びこれを用いた半導体装置の製造方法
EP0845803A4 (en) * 1996-04-18 2002-03-27 Matsushita Electric Ind Co Ltd SiC ELEMENT AND PROCESS FOR PRODUCING THE SAME
DE19712561C1 (de) * 1997-03-25 1998-04-30 Siemens Ag SiC-Halbleiteranordnung mit hoher Kanalbeweglichkeit
JP4581081B2 (ja) 2004-03-25 2010-11-17 独立行政法人産業技術総合研究所 エピタキシャルウエハ作製時に用いる炭化珪素平滑化基板の作製方法、炭化珪素基板表面の平滑化及びＳｉＣエピタキシャル成長に用いる装置
JP4853364B2 (ja) * 2007-04-11 2012-01-11 トヨタ自動車株式会社 ＳｉＣ単結晶エピタキシャル薄膜の成長方法
JP2010184833A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
JP4959763B2 (ja) * 2009-08-28 2012-06-27 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP4887418B2 (ja) * 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP5961357B2 (ja) * 2011-09-09 2016-08-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7198579B2 (ja) 2015-10-16 2023-01-04 株式会社ブリヂストン 多元共重合体、ゴム組成物、架橋ゴム組成物及びゴム物品

Also Published As

Publication number Publication date
US20160168751A1 (en) 2016-06-16
WO2014156394A1 (ja) 2014-10-02
JP2014189436A (ja) 2014-10-06
US9587326B2 (en) 2017-03-07

Similar Documents

Publication Publication Date Title
US10876220B2 (en) SiC epitaxial wafer, manufacturing apparatus of SiC epitaxial wafer, fabrication method of SiC epitaxial wafer, and semiconductor device
KR101727544B1 (ko) 탄화 규소 반도체장치의 제조방법
US8203150B2 (en) Silicon carbide semiconductor substrate and method of manufacturing the same
JP6112712B2 (ja) 炭化珪素エピタキシャルウエハの製造方法
US10522667B2 (en) Silicon carbide epitaxial wafer, silicon carbide insulated gate bipolar transistor, and method of manufacturing the same
US9988738B2 (en) Method for manufacturing SiC epitaxial wafer
JP2013014469A (ja) ＳｉＣエピタキシャル基板およびその製造方法
JP2006321707A (ja) 炭化ケイ素単結晶ウェハ及びその製造方法
JP6264768B2 (ja) 半導体構造物、半導体装置及び該半導体構造物の製造方法
US10865500B2 (en) SiC epitaxial wafer and method for manufacturing SiC epitaxial wafer
JPWO2015064256A1 (ja) 炭化シリコン半導体装置及びその製造方法
WO2018056438A1 (ja) ｎ型ＳｉＣ単結晶基板及びその製造方法、並びにＳｉＣエピタキシャルウェハ
JP4442366B2 (ja) エピタキシャルＳｉＣ膜とその製造方法およびＳｉＣ半導体デバイス
JP2020125241A (ja) 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2008205296A (ja) 炭化珪素半導体素子及びその製造方法
JP6850845B2 (ja) ＳｉＣエピタキシャルウェハおよび半導体装置
JP6195426B2 (ja) 炭化珪素エピタキシャルウエハおよびその製造方法
Masumoto et al. Growth of silicon carbide epitaxial layers on 150-mm-diameter wafers using a horizontal hot-wall chemical vapor deposition
JP2011023502A (ja) 炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法
EP4064326A1 (en) Silicon carbide epitaxial substrate and method for manufacturing same
US20080206924A1 (en) Method for fabtricating semiconductor device
CN105590853A (zh) 一种vdmos器件的制作方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170313

R150 Certificate of patent or registration of utility model

Ref document number: 6112712

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees