JP5434317B2

JP5434317B2 - エピタキシャルウェーハの製造方法

Info

Publication number: JP5434317B2
Application number: JP2009161572A
Authority: JP
Inventors: 直之和田
Original assignee: Sumco Corp
Current assignee: Sumco Corp
Priority date: 2009-07-08
Filing date: 2009-07-08
Publication date: 2014-03-05
Anticipated expiration: 2029-07-08
Also published as: JP2011018725A

Description

本発明は、エピタキシャルウェーハの製造方法に関し、詳しくは、ヘイズ（Ｈａｚｅ）レベルが低く、ウェーハの平坦度（エッジロールオフ）が良好に維持されたエピタキシャルウェーハの製造方法に関する。

近年、高集積化によるデザインルールの微細化に伴い、レーザー面検装置にて測定保証するパーティクルのサイズも縮小化されてきている。その際に、エピタキシャルウェーハのヘイズレベルが高いとヘイズがパーティクル測定のノイズ成分となり、微小サイズのパーティクルの測定に支障をきたす。そこで、高集積化された半導体デバイスの基板として使用されるシリコンエピタキシャルウェーハのようなエピタキシャルウェーハにおいては、ヘイズレベルの低減が必要となってきている。

また、半導体デバイスの微細化に伴い、ウェーハには高い平坦度が要求される。特に、ウェーハのエッジ部が垂れ下がり、中心部よりも低くなりやすく、デバイスの製造可能な領域が狭められてデバイス製造歩留りが悪化する。この垂れ下がり現象は、エッジロールオフ（ＥｄｇｅＲｏｌｌ−ｏｆｆ）と呼ばれている。エピタキシャルウェーハにおいてもこのエッジロールオフの問題はデバイス製造歩留りの観点から重要であり、エッジロールオフを僅少にとどめ、平坦度を良好に維持することが求められている。なお、エッジロールオフはウェーハのエッジ部が垂れ下がる場合だけではなく、条件によってはエッジ部が中心部よりも高くなる場合もある。

ところで、シリコン基板上にシリコンをエピタキシャル成長させるエピタキシャルウェーハの製造においては、エピタキシャル成長層の結晶性、量産性、装置の簡便さ等の観点から化学的気相成長（ＣＶＤ）法が主として用いられている。ＣＶＤ法では、シリコン（Ｓｉ）を含んだ原料ガスをキャリアガス（通常はＨ₂）とともに反応炉内に導入し、原料ガスの熱分解または還元により生成されたＳｉを高温に加熱されたシリコン基板上にエピタキシャル層として析出させる。

Ｓｉを含んだ原料ガス（シリコンソース）としては、四塩化シリコン（ＳｉＣｌ₄）、トリクロロシラン（ＳｉＨＣｌ₃）、ジクロロシラン（ＳｉＨ₂Ｃｌ₂）、モノシラン（ＳｉＨ₄）の４種があげられる。工業的に使用されている原料ガスは主として四塩化シリコンやトリクロロシランであり、一部ジクロロシランや低温成長が可能なモノシランも使用されている。

エピタキシャル成長速度は、原料ガスの種類、温度、圧力等に依存する。エピタキシャル成長が可能な温度領域（成長温度領域）は定性的に、反応律速と供給（拡散）律速の２領域に分けられる。反応律速領域は成長温度領域内の低温側にあって、温度が高いほど成長速度が速くなる領域である。一方、供給（拡散）律速領域（以下、「供給律速領域」と記す）は同領域内の高温側にあって、温度依存性が小さい領域であり、エピタキシャル成長は通常この供給律速領域で行われる。

現状の直径３００ｍｍのエピタキシャルウェーハの製造においては、成長速度が速いという観点から、トリクロロシランを原料ガスとしており、成長温度領域として供給律則領域である１１００℃〜１１３０℃を使用している。その場合のヘイズレベルは、ＫＬＡ−Ｔｅｎｃｏｒ社のＳＰ−１のパーティクルカウンターを用い、ＤＷＮモードで測定した場合、０．１２〜０．１８ｐｐｍ程度であり、次世代保証規格ターゲットである粒径３５ｎｍ以上のパーティクルを測定しようとする際のノイズ成分となる可能性がある。

ヘイズレベルが小さいエピタキシャルウェーハの製造方法についての研究、開発は従来からなされており、例えば、特許文献１では、エピタキシャル成長の際に、成長温度を通例の成長温度よりも５０℃から１００℃程度低くなるようにした方法が提案されている。具体的にはその実施例に示されるように、原料ガスとしてトリクロロシランを使用した場合、成長温度が９５０℃以上１０５０℃以下において、ヘイズレベルがほぼ極小値を示すことが記載されており、これによって、パーティクルカウンターの計測精度が向上し、また、ヘイズが少なく良好な品質のエピタキシャルウェーハを製造することが可能となるとしている。

特許文献１に記載される方法によれば、通常の成長温度（１１００〜１１３０℃）を採用する場合に比べて、ヘイズレベルを大幅に低下させることが可能である。しかしながら、ここで採用している成長温度はエピタキシャル成長速度の温度依存性の大きい反応律速領域内の温度であって、エピタキシャル膜厚の精度よい制御が困難であると考えられる。また、同文献の実施例に記載されるヘイズレベルは、最も小さい場合でも、ＫＬＡ−Ｔｅｎｃｏｒ社製のパーティクルカウンター（ＳＰ−２）により、ＤＷＯモードで測定した結果で０．５ｐｐｍであり、必ずしも低レベルであるとはいえない。

特開２０００−１００７３７号公報

本発明は、ヘイズレベルが低く、さらに平坦度、特にデバイス製造歩留りを悪化させるエッジロールオフが低く維持された、半導体デバイスの高集積化に対応できるシリコンエピタキシャルウェーハの製造方法を提供することを目的としている。

ＣＶＤ法によるエピタキシャルウェーハの製造においては、従来、原料ガスとしてトリクロロシランが使用される場合が多い。特に、直径３００ｍｍのエピタキシャルウェーハの製造においては、トリクロロシランを原料ガスとしている。

本発明者は、ＣＶＤ法によりシリコン基板上にシリコンをエピタキシャル成長させるシリコンエピタキシャルウェーハの製造において、ジクロロシランを原料ガスとして使用することを試みた。ジクロロシランはトリクロロシランに比べてより低温で分解するので、エピタキシャル成長温度領域を、トリクロロシランを使用する場合よりも低温化することが可能であり、一方、エピタキシャル成長温度を低下させることによりヘイズレベルを低下させることができると考えられたからである。

このような着想の下に、ジクロロシランを原料ガスとして使用し、エピタキシャル成長温度を広範囲で変更して得られたエピタキシャルウェーハのヘイズレベルを測定した結果、ジクロロシランを使用することにより、ヘイズレベルをポリッシュドウェーハ（鏡面研磨したウェーハ）のヘイズレベルよりも悪化させず、良好に維持することが可能であることを確認した。さらに、１０５０℃を境にして高温側ではヘイズレベルの温度依存性が顕著で、高温になるほどヘイズレベルが高くなり、一方、成長温度が１０５０℃以下では温度に関係なく、ヘイズレベルは低い値を示すことが判明した。

また、エッジロールオフにより評価される平坦度についても、現状（すなわち、トリクロロシランを使用する場合）と同等の低い範囲内に維持できることを確認した。ジクロロシランを原料ガスとして使用する場合、その供給流量の影響が大きく、流量が増すほどエッジロールオフが増大するが、この流量を適正に制御することにより、エッジロールオフを低い範囲内に維持することができる。ここでいうエッジロールオフとは、エピタキシャル膜の厚みをフーリエ変換赤外分光法（ＦＴＩＲ法：ＦｏｕｒｉｅｒＴｒａｎｓｆｏｒｍＩｎｆｒａｒｅｄＳｐｅｃｔｒｏｓｃｏｐｙ）により測定した値であって、直径３００ｍｍのエピタキシャルウェーハの場合であれば、ウェーハ中心から１４４ｍｍ位置における値と１４８ｍｍ位置における値の差である。

本発明はこのような知見に基づきなされたもので、下記（１）のエピタキシャルウェーハの製造方法を要旨とする。

（１）シリコンウェーハの表面にシリコン層をエピタキシャル成長させるエピタキシャルウェーハの製造方法において、原料ガスとしてジクロロシランを使用し、９００〜１１５０℃の温度範囲内でエピタキシャル成長させ、得られるエピタキシャルウェーハのヘイズレベルをポリッシュドウェーハのヘイズレベルよりも悪化させず、かつ平坦度に優れたものとし、前記エピタキシャル成長の温度領域を供給律速領域とすることを特徴とするエピタキシャルウェーハの製造方法。

本発明のエピタキシャルウェーハの製造方法において、エピタキシャル成長の温度領域は供給律速領域とされるので、エピタキシャル成長速度の温度依存性が小さく、エピタキシャル膜厚の制御を精度よく行える。

本発明のエピタキシャルウェーハの製造方法において、エピタキシャル成長の温度領域を１０００〜１０５０℃の温度範囲内とし、得られるエピタキシャルウェーハのヘイズレベルを、ＫＬＡ−Ｔｅｎｃｏｒ社製パーティクルカウンター（ＳＰ−１）によりＤＷＮモードで測定した場合に、０．０５０〜０．０８０ｐｐｍとし、かつ、平坦度を、エッジロールオフが−１４ｎｍから＋１４ｎｍの範囲内となるように向上させることとすれば、ヘイズレベルが低減され、かつ平坦度に優れたエピタキシャルウェーハを安定して製造できるので望ましい。

前記の「エッジロールオフ」とは、エピタキシャルウェーハのエッジ部の下方または上方への“反り”をいう。例えば、シリコンウェーハのエッジ部は、研磨工程において中心部より多く研磨されること等により中心部よりも低くなりやすいが、このウェーハ上にエピタキシャル成長させたシリコン層を有するエピタキシャルウェーハにおいても同様にエッジ部が低くなりやすい。これは下方への“反り”であるが、ウェーハの研磨あるいはエピタキシャル成長の条件によっては、上方への“反り”が生じる場合もある。

本発明のエピタキシャルウェーハの製造方法において、エピタキシャル成長の前に、シリコンウェーハにプレアニール処理を施すこととすれば、エピタキシャル成長温度の低温化に伴うエピタキシャル成長層の結晶性の低下（結晶欠陥の生成、多結晶化等）を回避することが可能である。このプレアニール処理は、エピタキシャル成長温度よりも高い温度で行うことが望ましい。

エピタキシャルウェーハは、原料ガスとしてジクロロシランを使用し、シリコンウェーハの表面にシリコン層をエピタキシャル成長させたエピタキシャルウェーハであって、当該ウェーハのヘイズレベルがポリッシュドウェーハのヘイズレベルと同等であり、かつ平坦度に優れているものであってもよい。
このエピタキシャルウェーハにおいて、ヘイズレベルが、ＫＬＡ−Ｔｅｎｃｏｒ社製パーティクルカウンター（ＳＰ−１）によるＤＷＮモードでの測定で、０．０５０〜０．０８０ｐｐｍであり、平坦度が、エッジロールオフで−１４ｎｍから＋１４ｎｍの範囲内であれば、ヘイズレベルが低いので、微小サイズのパーティクルの測定に支障をきたすことがなく、また、エッジロールオフが低く維持されているので、デバイスの製造可能な領域を広くとることができ、望ましい。

本発明のエピタキシャルウェーハの製造方法（実施形態を含む）は、原料ガスとしてジクロロシランを使用し、エピタキシャル成長温度と、得られるエピタキシャルウェーハの品質特性（ヘイズレベルおよびエッジロールオフで評価される平坦度）を規定した製造方法である。この方法によれば、エピタキシャル成長温度をトリクロロシラン使用の場合よりも低下させ得るので、ヘイズレベルを低くすることができ、また、ジクロロシランの供給流量等を適正に制御することによりエッジロールオフが低く維持された平坦度に優れるエピタキシャルウェーハを製造することができる。低温でのエピタキシャル成長に伴う昇温および降温時間の短縮により、生産性の向上、およびＣＶＤ反応炉等、関連装置での消費電力低減の効果も得られる。

本発明の製造方法により得られるエピタキシャルウェーハは、ヘイズレベルが低いので、微小サイズのパーティクルの測定に支障をきたすことがなく、高集積化された半導体デバイスに対応できる高品質のウェーハとして使用に供することができる。また、本発明の製造方法により得られるエピタキシャルウェーハはエッジロールオフを低く維持できるので、デバイスの製造可能な領域が広く、良好なデバイス製造歩留りを確保することができる。

ＣＶＤ法によるエピタキシャル成長の原料ガスとしてジクロロシランを使用した場合のエピタキシャル成長温度とヘイズレベルの関係を示す図である。ＣＶＤ法によるエピタキシャル成長の原料ガスとしてジクロロシランを使用した場合の原料ガス流量とエッジロールオフの関係を示す図である。

本発明のエピタキシャルウェーハの製造方法は、前記のとおり、シリコンウェーハの表面にシリコン層をエピタキシャル成長させるエピタキシャルウェーハの製造方法において、原料ガスとしてジクロロシランを使用し、９００〜１１５０℃の温度範囲内でエピタキシャル成長させ、得られるエピタキシャルウェーハのヘイズレベルをポリッシュドウェーハのヘイズレベルよりも悪化させず、かつ平坦度に優れたものとし、前記エピタキシャル成長の温度領域を供給律速領域とすることを特徴とする製造方法である。

本発明のエピタキシャルウェーハの製造方法において、原料ガスとしてジクロロシランを使用するのは、ジクロロシランはトリクロロシランに比べてより低温で分解するので、エピタキシャル成長温度領域を、トリクロロシランを使用する場合よりも低温化することが可能であり、この低温化によって、ヘイズレベルを低下させることができるからである。

シリコンウェーハの表面へのシリコン層のエピタキシャル成長は、従来から使用されているＣＶＤ法を適用して行えばよい。

本発明のエピタキシャルウェーハの製造方法において、エピタキシャル成長温度を９００〜１１５０℃の温度範囲内に規定するのは、得られるエピタキシャルウェーハのヘイズレベルをポリッシュドウェーハのヘイズレベルよりも悪化させず、低いレベルに維持することが可能だからである。エピタキシャル成長温度が９００℃より低い場合は、原料ガスであるジクロロシランの熱分解または還元反応の進行に支障が生じ、円滑なエピタキシャル成長が妨げられる。一方、当該成長温度が１１５０℃を超えると、ヘイズレベルが悪化する。

原料ガスとしてジクロロシランを使用することにより、トリクロロシランを使用する場合よりもエピタキシャル成長温度領域を低くすることができ、ヘイズレベルを低下させることができる。しかし、ジクロロシランを使用しても、１０８０℃以上の高温領域では上記ヘイズレベルの悪化傾向が見られる。また、９５０℃以下では、ヘイズレベルはポリッシュドウェーハのヘイズレベルよりも悪化しない低い状態で維持されるが、反応律速領域にはいるため、エピタキシャル成長速度の温度依存性が大きく、エピタキシャル膜厚制御の精度が低下する。したがって、実操業においては、安定してヘイズレベルを低く維持できる温度領域を選定し、エピタキシャル成長を行わせることが望ましい。

本発明のエピタキシャルウェーハの製造方法においては、さらに、得られるエピタキシャルウェーハのヘイズレベルをポリッシュドウェーハのヘイズレベルよりも悪化させず、かつ平坦度に優れたものとする規定をおく。すなわち、得られるエピタキシャルウェーハの品質特性についての規定である。

ヘイズレベルについては、ポリッシュドウェーハのヘイズレベルよりも悪化させないことであり、これは、前述のように、操業面での配慮をしつつエピタキシャル成長を前記所定の温度範囲内で行わせることにより確保できる。一方、ポリッシュドウェーハの平坦度を優れたものとするには、エピタキシャル成長を前記所定の温度範囲内で行わせるとともに、原料ガスとして使用するジクロロシランの流量（ＣＶＤ炉内への供給量）を適正に制御することにより確保することが可能である（詳細については後述する）。なお、前記の「平坦度に優れたもの」とは、平坦度をエッジロールオフで評価し、そのエッジロールオフが現状と同等程度に維持されていることを意味する。これについても、本発明の製造方法の実施形態についての説明において詳述する。

本発明のエピタキシャルウェーハの製造方法において、エピタキシャル成長の温度領域は供給律速領域とされるので、エピタキシャル成長速度の温度依存性が小さくなり、エピタキシャル膜厚の制御を精度よく行うことができる。

原料ガスとしてジクロロシランを使用した場合の供給律速領域は、概ね１０００℃から１１５０℃の温度範囲に該当する。エピタキシャル成長の温度領域をこの温度範囲とすることにより、後述する実施例に示すように、エッジロールオフを現状（すなわち、トリクロロシランを使用する場合）と同等の低い範囲内に維持することができ、平坦度をより一層向上させることができる。ただし、この場合も、１０８０℃以上では、ヘイズレベルが悪化する傾向が見られるので、前述のように、ヘイズレベルを低く維持できる温度領域を選定してエピタキシャル成長を行わせることが望ましい。

本発明のエピタキシャルウェーハの製造方法において、エピタキシャル成長の温度領域を１０００〜１０５０℃の温度範囲内とし、得られるエピタキシャルウェーハのヘイズレベルを、ＫＬＡ−Ｔｅｎｃｏｒ社製パーティクルカウンター（ＳＰ−１）によりＤＷＮモードで測定（以下、単に「ＤＷＮモードで測定」ともいう）した場合に、０．０５０〜０．０８０ｐｐｍとし、かつ、平坦度を、エッジロールオフが−１４ｎｍから＋１４ｎｍの範囲内となるように向上させることとすれば、ヘイズレベルが低減され、かつ平坦度に優れたエピタキシャルウェーハを安定して製造することができるので望ましい。

エピタキシャル成長の望ましい温度領域を１０００〜１０５０℃の温度範囲内とするのは、ヘイズレベルを低下させるとともに、当該成長温度をエピタキシャル成長に好適な供給律則領域内にとどめるためである。エピタキシャル成長温度が１０００℃よりも低い場合は、反応律速領域にはいるため、エピタキシャル成長速度の温度依存性が大きく、膜厚制御の精度が低下する。一方、当該成長温度が１０５０℃を超えると、以下に示すようにヘイズレベルが高くなる傾向が見られる。

図１は、後述する実施例で得られた結果を図示したもので、ＣＶＤ法によるエピタキシャル成長の原料ガスとしてジクロロシランを使用した場合のエピタキシャル成長温度とヘイズレベルの関係を示す図である。ヘイズレベルは、前記のＤＷＮモードで測定した値で示している。

図１から明らかなように、１０５０℃を境にして高温側ではヘイズレベルの温度依存性が顕著であり、高温になるほどヘイズレベルが高くなるので、エピタキシャル成長温度の望ましい上限は１０５０℃とする。一方、１０５０℃以下では温度に関係なく、低いヘイズレベルを示す。しかし、エピタキシャル成長温度が１０００℃よりも低い場合は、反応律速領域にはいるため、望ましい下限は１０００℃とする。エピタキシャル成長温度が１０００〜１０５０℃の温度範囲内であれば、ヘイズレベルを０．０５０〜０．０８０ｐｐｍとすることができる。

上記本発明のエピタキシャルウェーハの製造方法の一形態においては、さらに、得られるエピタキシャルウェーハの望ましい品質特性、すなわち、原料ガスとしてジクロロシランを使用し、エピタキシャル成長温度を１０００〜１０５０℃の望ましい温度範囲内に設定して製造したエピタキシャルウェーハのヘイズレベルとエッジロールオフの望ましい範囲を具体的に定める。

ヘイズレベルについては、前記のＤＷＮモードで測定した場合に、０．０５０〜０．０８０ｐｐｍであることとする。これは、ポリッシュドウェーハにおけるヘイズレベルに相当する。ヘイズレベルをこの範囲に規定するのは、この範囲を超えて高い場合は、エピタキシャルウェーハ表面のパーティクル測定の際に、ノイズ成分となり、微小サイズのパーティクルの測定に支障をきたすからである。また、高集積化された半導体デバイスの基板としての使用に供するためには、ヘイズレベルの低減が必要とされるからである。

エッジロールオフについては、−１４ｎｍから＋１４ｎｍの範囲内とする。これは、原料ガスとしてトリクロロシランを使用し、エピタキシャル成長温度がエピタキシャル成長に好適な供給律則領域内にはいるように制御した場合のエッジロールオフの範囲に相当する。すなわち、エッジロールオフをこの現状のエッジロールオフと同等の低い範囲内に維持するように定める。

図２は、ＣＶＤ法によるエピタキシャル成長の原料ガスとしてジクロロシランを使用した場合の原料ガス流量とエッジロールオフの関係を示す図である。この図は、直径３００ｍｍのウェーハについて、エピタキシャル成長温度を１０００℃とし、ジクロロシランの流量を０．４〜２．８ｓｌｍの範囲内で変化させたときのエッジロールオフに及ぼす影響を調査した結果である。なお、流量の単位の「ｓｌｍ」は、ｓｔａｎｄａｒｄｌｉｔｅｒ／ｍｉｎ、すなわち、１気圧、０℃における１分間あたりの流量（リットル）を表す。

図２において、横軸のエッジロールオフの数値に付した「−」の符号は、エピタキシャルウェーハのエッジ部の下方への反り（エッジ部の垂れ下がり）を表し、「＋」の符号は上方への反りを意味する。

図２から、エピタキシャル成長温度を１０００℃とし、キャリアガスの流量を４０〜８０ｓｌｍの範囲内で適宜調整する条件下では、ジクロロシランの流量を１．２以下とすることにより、エッジロールオフを−１４ｎｍから＋１４ｎｍの範囲内に維持できることがわかる。

本発明のエピタキシャルウェーハの製造方法（実施形態を含む）において、エピタキシャル成長の前に、シリコンウェーハにプレアニール（水素ガスベーク）処理を施すことが望ましい。例えばＬＰＤ（ＬｉｇｈｔＰｏｉｎｔＤｅｆｅｃｔ）としてカウントされる欠陥等はエピタキシャル成長温度が低温になるほど多くなる。また、成長温度の低温化により多結晶化も起こり易くなるが、プレアニール処理を施すことにより、このようなエピタキシャル成長層の結晶性の低下を回避することが可能である。本発明においては、原料ガスとしてジクロロシランを使用してエピタキシャル成長温度領域を低温化するので、プレアニール処理は特に有効である。

このプレアニール処理は、エピタキシャル成長温度よりも高い温度で行うことが望ましい。具体的には、エピタキシャル成長温度が１０５０℃の場合であれば、キャリアガス（Ｈ₂）雰囲気中、１０８０℃で３０秒間のプレアニール処理を行うことにより良好な結果が得られる。前記図１に示した結果を得るために行ったエピタキシャルウェーハの製造試験においても、エピタキシャル成長温度が１０５０℃の場合、１０８０℃でプレアニール処理を行っている。

以上説明したように、本発明のエピタキシャルウェーハの製造方法（実施形態を含む）は、原料ガスとしてジクロロシランを使用し、所定の温度（９００〜１１５０℃の温度範囲内で、ジクロロシランの供給律速領域、より望ましくは１０００〜１０５０℃）でシリコンウェーハの表面にシリコン層をエピタキシャル成長させ、かつ、得られるエピタキシャルウェーハが所定の品質特性（望ましくは、ヘイズレベルが前記ＤＷＮモードで０．０５０〜０．０８０ｐｐｍ、エッジロールオフが−１４ｎｍから＋１４ｎｍの範囲内）を具備するように製造する方法である。ジクロロシランを使用することによりエピタキシャル成長温度を低下させ、ヘイズレベルを鏡面研磨したウェーハにおけるヘイズレベル程度に小さくし、さらに、原料ガス流量等を調整することによりエッジロールオフを現状のエッジロールオフと同等の低い範囲に維持することができる。

エピタキシャルウェーハは、前記のとおり、原料ガスとしてジクロロシランを使用し、シリコンウェーハの表面にシリコン層をエピタキシャル成長させたエピタキシャルウェーハであって、当該ウェーハのヘイズレベルがポリッシュドウェーハのヘイズレベルと同等であり、かつ平坦度に優れているものであってもよい。

エピタキシャルウェーハの望ましい形態は、上述のエピタキシャルウェーハにおいて、ヘイズレベルが、前記ＤＷＮモードでの測定で、０．０５０〜０．０８０ｐｐｍであり、平坦度が、エッジロールオフで−１４ｎｍから＋１４ｎｍの範囲内のエピタキシャルウェーハである。

すなわち、エピタキシャルウェーハ（実施形態を含む）は、原料ガスとしてジクロロシランを使用して得られたエピタキシャル層を有するウェーハであって、本発明のエピタキシャルウェーハの製造方法で規定する、エピタキシャルウェーハが備えるべき品質特性を構成要件として有するエピタキシャルウェーハであってもよい。したがって、このエピタキシャルウェーハは、例えば前述の本発明のエピタキシャルウェーハの製造方法を適用することにより得ることができる。

このエピタキシャルウェーハは、前述のように、ヘイズレベルが低いので、微小サイズのパーティクルの測定に支障をきたすことがなく、高集積化された半導体デバイスの基板用素材として好適に使用することができる。また、このエピタキシャルウェーハはエッジロールオフを現状と同程度に低く維持できるので、デバイスの製造可能な領域が広く、良好なデバイス製造歩留りを確保することができる。

原料ガスとしてジクロロシランを使用し、ＣＶＤ法により、直径３００ｍｍのシリコンウェーハの表面にシリコン層をエピタキシャル成長させた。その際、エピタキシャル成長温度を９００℃から１１５０℃の範囲内の種々の温度に設定し、それぞれの成長温度でエピタキシャル成長させて得られたエピタキシャルウェーハについて、ヘイズレベルおよびエッジロールオフを測定した。なお、ジクロロシランのＣＶＤ炉内への供給流量（原料ガス流量）は、１ｓｌｍとした。この流量は、あらかじめ行った試験により、エッジロールオフを低く維持することが可能な流量として求めた流量範囲内に含まれる流量である（図２参照）。

調査結果を整理して表１に示す。なお、表１の「エッジロールオフ」の欄の数値に付した「−」符号はエピタキシャルウェーハのエッジ部の下方への反りを表す。また、「−」符号が付されていない場合は上方への反りを意味する。

表１に示すように、原料ガスとしてジクロロシランを使用した比較例９〜１１，および本発明例１〜５では、ヘイズレベルが低く、ポリッシュドウェーハにおけるヘイズレベルに相当する範囲内（０．０５０〜０．０８０ｐｐｍ）、もしくはそれに近い値にまで低下している。ただし、１０８０℃以上の高温領域では悪化傾向が見られた。

本発明のエピタキシャルウェーハの製造方法の望ましい一形態では、エピタキシャル成長の望ましい温度領域を１０００〜１０５０℃（本発明例１および２）としているが、この場合のヘイズレベルは、ポリッシュドウェーハのヘイズレベルと同等である。また、この場合のヘイズレベルは、比較例４〜６（原料ガスとしてトリクロロシランを使用し、エピタキシャル成長温度を１１００℃〜１１３０℃とする従来のエピタキシャル成長の条件に相当する）に比べて、明らかに低下していることがわかる。

比較例９〜１１、および本発明例１〜５では、エッジロールオフは、エピタキシャル成長温度が９００〜９５０℃の反応律速領域（比較例９〜１１）においては悪化しているものの、概ね現状のエッジロールオフと同等の低い範囲内（−１４ｎｍから＋１４ｎｍ）に維持されている。特に、本発明のエピタキシャルウェーハの製造方法の望ましい一形態である本発明例１および２では、エッジロールオフは、従来のエピタキシャル成長条件に相当する比較例４〜６におけるエッジロールオフと比べて同等であった。

表１の結果から、ヘイズレベルが低く、かつ、エッジロールオフが低く維持されたエピタキシャルウェーハを得るには、原料ガスとしてジクロロシランを使用し、かつその原料ガス流量等を適正に調整し、９００〜１１５０℃の温度範囲内で、ジクロロシランの供給律速領域（１０００〜１１５０℃）、より望ましくは１０００〜１０５０℃の温度範囲内でシリコンウェーハの表面にシリコン層をエピタキシャル成長させればよいことが確認できた。

本発明のエピタキシャルウェーハの製造方法によれば、ヘイズレベルが低く、かつエッジロールオフが低く維持されたエピタキシャルウェーハを製造することができる。低温でのエピタキシャル成長に伴う昇温および降温時間の短縮により、生産性の向上、およびＣＶＤ反応炉等、関連装置での消費電力低減の効果も得られる。

上記本発明の方法により製造したエピタキシャルウェーハは、ヘイズレベルが低いので、微小サイズのパーティクルの測定に支障をきたすことがなく、高集積化された半導体デバイスの基板用素材として好適に使用することができる。また、エッジロールオフが現状と同程度に低く維持されているのでデバイスの製造可能な領域が広く、良好なデバイス製造歩留りを確保することができる。

したがって、本発明は、シリコンウェーハならびに半導体デバイスの製造において広く利用することができる。

Claims

シリコンウェーハの表面にシリコン層をエピタキシャル成長させるエピタキシャルウェーハの製造方法において、
原料ガスとしてジクロロシランを使用し、９００〜１１５０℃の温度範囲内でエピタキシャル成長させ、
得られるエピタキシャルウェーハのヘイズレベルをポリッシュドウェーハのヘイズレベルよりも悪化させず、かつ平坦度に優れたものとし、
前記エピタキシャル成長の温度領域を供給律速領域とすることを特徴とするエピタキシャルウェーハの製造方法。
前記エピタキシャル成長の温度領域を１０００〜１０５０℃の温度範囲内とし、
得られるエピタキシャルウェーハのヘイズレベルを、ＫＬＡ−Ｔｅｎｃｏｒ社製パーティクルカウンター（ＳＰ−１）によりＤＷＮモードで測定した場合に、０．０５０〜０．０８０ｐｐｍとし、かつ、平坦度を、エッジロールオフが−１４ｎｍから＋１４ｎｍの範囲内となるように向上させることを特徴とする請求項１に記載のエピタキシャルウェーハの製造方法。
前記エピタキシャル成長の前に、シリコンウェーハにプレアニール処理を施すことを特徴とする請求項１または２に記載のエピタキシャルウェーハの製造方法。