KR20090051733A - 반도체 기판의 제조방법 - Google Patents

반도체 기판의 제조방법 Download PDF

Info

Publication number
KR20090051733A
KR20090051733A KR1020097001468A KR20097001468A KR20090051733A KR 20090051733 A KR20090051733 A KR 20090051733A KR 1020097001468 A KR1020097001468 A KR 1020097001468A KR 20097001468 A KR20097001468 A KR 20097001468A KR 20090051733 A KR20090051733 A KR 20090051733A
Authority
KR
South Korea
Prior art keywords
layer
sige
temperature
sige composition
strained
Prior art date
Application number
KR1020097001468A
Other languages
English (en)
Other versions
KR101364995B1 (ko
Inventor
사토시 오카
노부히코 노토
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20090051733A publication Critical patent/KR20090051733A/ko
Application granted granted Critical
Publication of KR101364995B1 publication Critical patent/KR101364995B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은, Si단결정 기판 상에 SiGe조성경사층, SiGe조성일정층을 형성하는 공정, 이 SiGe조성일정층 표면을 평탄화하는 공정, 이 평탄화된 SiGe조성일정층 표면 상의 자연산화막을 제거하는 공정 및 이 표면의 자연산화막이 제거된 SiGe조성일정층 상에 변형 Si층을 형성하는 공정을 구비하는 반도체 기판의 제조방법에 있어서, 상기 SiGe조성경사층의 형성 및 상기 SiGe조성일정층의 형성은 800℃보다 높은 온도(T1)에서 행하고, 상기 SiGe조성일정층 표면의 자연산화막 제거는 환원성 가스 분위기하에서 800℃이상이고 또한 상기 온도(T1)보다 저온인 온도(T2)에서 열처리함으로써 행하고, 그리고 상기 변형 Si층의 형성은 상기 온도(T1)보다 저온인 온도(T3)에서 행하는 반도체 기판의 제조방법이다.
이에 의해, 평탄화한 SiGe층 상에 이 SiGe층 표면의 평탄성를 악화시키지 않고 변형 Si층을 에피택셜 성장시킬 수 있다.
SiGe, 변형, 평탄성, Si층, 에피택셜

Description

반도체 기판의 제조방법{Method for Manufacturing Semiconductor Substrate}
본 발명은 반도체 기판의 제조방법에 관한 것으로서, 특히 SiGe층 상에 변형 (歪み)Si층이 형성된 반도체 기판의 제조방법에 관한 것이다.
Si기판 상에 Ge농도가 두께와 함께 증가하는 SiGe조성경사층이 형성되고, 그 위에 Ge농도가 일정한 SiGe조성일정층이 형성되고(이하, SiGe조성경사층, SiGe조성일정층을 모두 가리키는 경우는 SiGe층이라 한다), 그 위에 추가로 Si층(변형 Si층)을 형성한 반도체 기판(이하, 이와 같은 구조의 반도체 기판을 변형 Si기판이라고 하는 경우도 있다.)은 Si보다 격자정수가 큰 SiGe층에 의해 이 격자정수가 늘어남에 따라 인장 변형이 발생하여 전자 및 정공(正孔)의 이동도를 향상시키고 MOSFET(Metal Oxide Semiconductor Field Effect Transistor ; MOS 전계효과 트랜지스터)등의 전자 디바이스의 고성능화에 효과가 있다고 알려져 있다.
하지만, 종래의 변형 Si기판은 Si기판과 SiGe층의 격자정수의 차이로 인해 전위가 발생하거나 표면에 크로스햇치 패턴과 같은 요철이 발생하는 문제가 있었 다.
그리고, 이와 같은 변형 Si층의 품질이 양호하지 않은 변형 Si기판을 이용하여 MOSFET을 제작하여도 기대한 만큼 성능이 향상되지 않았다.
이와 같은 문제의 개선책으로 일본특표 2000-513507호 공보에는 SiGe층 표면의 요철을 CMP(Chemical Mechanical Polishing ; 화학적 기계 연마)등에 의해 평탄화하고 또한 평탄화한 SiGe층 표면에 변형 Si층을 성장시키는 방법이 제안되어 있다.
그러나, 이와 같이 CMP등에 의해 평탄화한 SiGe층 표면에 변형 Si층을 에피택셜 성장시키는 경우, 변형 Si층의 표면 평탄성이 악화하는 문제가 있었다.
본 발명은 이와 같은 문제를 감안하여 이루어진 것으로, 평탄화한 SiGe층 상에, 이 SiGe층 표면의 평탄성 악화 및 전위밀도의 증가를 억제하면서 변형 Si층을 에피택셜 성장시키는 것을 목적으로 한다.
본 발명은 상기 과제를 해결하기 위하여 이루어진 것으로, 적어도, Si단결정기판 상에 Ge농도가 두께와 함께 표면을 향해 증가하는 SiGe조성경사층(組成傾斜層)을 형성하는 공정,
이 SiGe조성경사층 상에 Ge농도가 일정한 SiGe조성일정층(組成一定層)을 형성하는 공정,
이 SiGe조성일정층의 표면을 평탄화하는 공정,
이 평탄화된 SiGe조성일정층의 표면 상의 자연산화막을 제거하는 공정 및 이 표면의 자연산화막이 제거된 SiGe조성일정층 상에 변형 Si층을 형성하는 공정을 구비하는 반도체 기판의 제조방법에 있어서,
상기 SiGe조성경사층의 형성 및 상기 SiGe조성일정층의 형성은 800℃보다 높은 온도(T1)에서 행하고,
상기 SiGe조성일정층의 표면의 자연산화막 제거는 환원성 가스 분위기하에서 800℃이상이고 또한 상기 온도(T1)보다 저온인 온도(T2)에서 열처리함으로써 행하고, 그리고 상기 변형 Si층의 형성은 상기 온도(T1)보다 저온인 온도(T3)에서 행하는 것을 특징으로 하는 반도체 기판의 제조방법을 제공한다.
이와 같은 SiGe층 상에 변형 Si층이 형성된 변형 Si기판을 제조하는 반도체 기판의 제조방법에 있어서, SiGe조성경사층의 형성 및 SiGe조성일정층의 형성을 800℃보다 높은 온도(T1)에서 행하고, SiGe조성일정층 표면의 자연산화막의 제거를 환원성 가스 분위기하에서 800℃이상이고 또한 온도(T1)보다 저온인 온도(T2)에서 열처리함으로써 행하고, 변형 Si층의 형성을 온도(T1)보다 저온인 온도(T3)에서 행하면, 자연산화막 제거시의 열처리 및 변형 Si층 형성시의 열처리에 의해 SiGe조성경사층 및 SiGe조성일정층이 전위를 수반하여 완화(緩和)하는 것을 억제할 수 있음과 동시에 변형 Si층을 성장시키는 SiGe조성일정층 표면(또는, 변형 Si층과의 계면)의 평탄성이 악화하는 것을 억제할 수 있다.
이 때문에, 이와 같은 SiGe조성일정층 상에 형성되고 표면 평탄성이 양호한 변형 Si층을 갖는 변형 Si기판을 얻을 수 있다.
이 경우, 상기 온도(T1)와 상기 온도(T2)의 온도 차 및 상기 온도(T1)와 상기 온도(T3)의 온도 차를 각각 50℃이상으로 하는 것이 바람직하다.
이와 같이, 온도(T1)과 온도(T2)의 온도차 및 온도(T1)과 온도(T3)의 온도차를 각각 50℃이상으로 하면, SiGe조성경사층 및 SiGe조성일정층의 전위를 수반하는 완화나 SiGe조성일정층 표면(계면) 평탄성의 악화를 보다 확실히 방지할 수 있다.
또한, 상기 SiGe조성경사층의 형성 및 상기 SiGe조성일정층의 형성은, 디클로로실란과 사염화게르마늄의 혼합가스 또는 트리클로로실란과 사염화게르마늄의 혼합가스를 이용하여 행하는 것이 바람직하다.
이와 같이, SiGe조성경사층의 형성 및 SiGe조성일정층의 형성을 디클로로실란과 사염화게르마늄의 혼합가스 또는 트리클로로실란과 사염화게르마늄의 혼합가스를 이용하여 행하면, 800℃를 초과하는 고온이라도 성장용기 내부에 석출하는 월 데퍼지션(wall deposition)이나 성장기판 표면의 파티클 발생을 억제하여 SiGe조성경사층 및 SiGe조성일정층을 형성할 수 있다.
또한, 상기 SiGe조성일정층 표면의 자연산화막 제거는 감압한 수소분위기하에서 행하는 것이 바람직하다.
또한, 상기 SiGe조성일정층 표면의 자연산화막을 제거하는 공정 후, 이 자연산화막이 제거된 SiGe조성일정층 표면에 Si캡층을 형성하는 것이 바람직하다.
이와 같이, SiGe조성일정층 표면의 자연산화막 제거를 감압한 수소분위기하에서 행하면, 자연산화막 제거효율을 높일 수 있다.
그리고, SiGe조성일정층 표면의 자연산화막을 제거하는 공정 후, 자연산화막이 제거된 SiGe조성일정층 표면에 Si캡층을 형성하면, 자연산화막을 제거한 후의 SiGe조성일정층 표면의 평탄화가 악화하는 것을 보다 효과적으로 방지할 수 있다.
이 경우, 상기 SiGe조성일정층 표면에 형성하는 Si캡층은 모노실란, 디클로로실란, 트리클로로실란, 디클로로실란과 염화수소의 혼합가스, 트리클로로실란과 염화수소의 혼합가스 중 어느 일종의 가스를 이용하여 형성하는 것이 바람직하다.
이와 같이, SiGe조성일정층 표면에 형성하는 Si캡층을 모노실란, 디클로로실란, 트리클로로실란, 디클로로실란과 염화수소의 혼합가스, 트리클로로실란과 염화수소의 혼합가스 중 어느 일종의 가스를 이용하여 형성하면, SiGe조성일정층 표면에 형성하는 Si캡층을 매우 얇은 막두께로 형성할 수 있다.
본 발명에 관한 반도체 기판의 제조방법에 따르면, 표면 평탄성 등, 결정성이 양호한 변형 Si층을 갖는 변형 Si기판을 제조할 수 있다.
이와 같은 변형 Si기판을 이용하면 보다 고품질인 MOSFET 등의 전자 디바이스를 좋은 수율로 제작할 수 있게 된다.
도 1은 본 발명에 관한 반도체 기판의 제조방법을 나타내는 흐름도이다.
도 2는 평탄화 처리후의 SiGe층 표면의 헤이즈(Haze) 측정상(像)이다.
도 3은 실시예에 관한 변형 Si층 형성 후의 변형 Si층 표면의 헤이즈 측정 상이다.
도 4는 비교예에 관한 변형 Si층 형성 후의 변형 Si층 표면의 헤이즈 측정상이다.
이하, 본 발명에 대하여 보다 상세히 설명한다.
상술한 바와 같이, CMP 등에 의해 평탄화한 SiGe조성일정층 표면에 변형 Si층을 에피택셜 성장시키는 경우, 변형 Si층의 표면 평탄성이 악화할 수 있는 등의 문제가 있었다.
이와 같은 문제에 대하여 본 발명자들은 자연산화막 제거공정 및 변형 Si층의 에피택셜성장공정에서의 열처리가 SiGe층에 전위를 도입하여 SiGe층 표면(변형 Si층을 성장시키기 시작한 후에는 이 변형 Si층과의 계면)의 평탄성을 악화시키는 것이 큰 요인이 되고 있다고 생각하여 예의 실험 및 검토를 행하였다.
그 결과, 본 발명자들은, 자연산화막 제거공정 및 변형 Si층의 에피택셜 성장공정 등의 열처리를 고온에서 행하는 것이 상술한 SiGe층의 결정성, 표면 평탄성 악화와 관련이 있고, 이들의 열처리 시의 온도를 낮추면 기본적으로는 문제를 해결할 수 있는 것을 발견하였다.
그러나, 자연산화막 제거의 열처리를 800℃보다 낮추면, 자연산화막 제거에 걸리는 시간이 길어져 비효율적일 뿐만 아니라 자연산화막을 충분히 제거할 수 없 고, 그 결과, 변형 Si층의 품질을 저하시키는 문제가 발생하기 때문에, 현실적으로는 자연산화막 제거공정은 적어도 800℃이상에서 행할 필요가 있다.
그래서, 본 발명자들은, 자연산화막 제거공정을 800℃이상에서 행하여도 SiGe층의 결정성 및 표면 평탄성이 악화하는 것을 방지할 수 있는 방법을 발견하기 위해 실험 및 검토를 행하였다.
그 결과, 본 발명자들은 미리 SiGe층의 형성을 자연산화막 제거나 다른 공정에서의 열처리보다 높은 온도에서 행하면 된다는 것을 발견하고, 본 발명을 완성시켰다.
이하, 본 발명에 대하여 도면을 참조하여 보다 구체적으로 설명하지만, 본 발명은 이에 한정되는 것은 아니다.
도 1은 본 발명에 관한 반도체 기판의 제조방법의 개략을 나타내는 흐름도이다.
우선, Si단결정기판(11)을 준비한다(도1(a)).
Si단결정기판(11)은 그 표면이 가능한 한 평탄한 것이 바람직하다.
또한, Si단결정기판(11)은 어떠한 제조방법으로 제조된 것이라도 좋으며, 예를 들면, CZ법 또는 FZ법으로 제조된 것으로 할 수도 있다.
또한, 표면의 면방위도 어느 것으로 하여도 좋으며, 목적에 맞게 적절히 선택할 수 있다.
다음에, Si단결정기판(11) 표면 상에 SiGe조성경사층(12)을 성장시키고(도1(b)), 그 후 이 SiGe조성경사층(12) 표면 상에 SiGe조성일정층(13)을 성장시킨다 (도1(c)). 단, 이 SiGe조성경사층(12)의 형성과 SiGe조성일정층(13)의 형성은 800℃보다 높은 온도(T1)에서 행한다.
또한, SiGe조성경사층(12) 형성시 온도와 SiGe조성일정층(13) 형성시 온도는 서로 달라도 된다.
SiGe조성경사층(12) 및 SiGe조성일정층(13)은 기상(氣相)성장장치의 챔버 내에 Si단결정기판(11)을 반입하고 챔버 내에 프로세스가스로 Si 화합물가스 및 Ge 화합물가스를 공급하여 기상반응에 의해 에픽택셜성장을 행함으로써 형성할 수 있다.
또한, SiGe조성경사층(12)은 두께와 함께 Ge농도가 표면을 향해 증가하도록 하지만, 이와 같은 SiGe조성경사층은 예를 들면, 챔버 내에 공급하는 Ge 화합물가스의 비율을 서서히 늘림으로써 형성할 수 있다.
또한, 800℃를 초과하는 온도에서의 SiGe조성경사층(12) 및 SiGe조성일정층(13)의 형성은 이하에서 설명하는 이유에 의해 프로세스가스를 디클로로실란(SiH2Cl2 ; DCS)과 사염화게르마늄(GeCl4)의 혼합가스로 하는 것이 바람직하다.
통상, SiGe층을 형성하는 경우에는 프로세스가스는 모노실란(SiH4)과 모노게르만(GeH4)의 조합이 이용된다.
본 발명의 반도체 기판의 제조방법에서도 이들을 이용할 수도 있지만, 모노실란가스, 모노게르만가스의 분해 온도는 500℃정도 이하이기 때문에, 본 발명의 조건인 800℃를 초과하는 온도 조건하에서는 분해하여 석출하기 쉽고, 성장기판 표 면에 파티클이 많아 지기 쉬움과 동시에 성장용기 내부에 석출하는 예를 들면, 월 데퍼지션이 많이 발생하기 쉽게 된다.
이에 대하여, 디클로로실란과 사염화게르마늄은 분해 온도가 높기 때문에 800℃를 초과하는 고온이라도 성장기판 표면의 SiGe층의 성장을 제어하기 쉬우므로 디클로로실란과 사염화게르마늄의 혼합가스를 이용하는 것이 바람직하다.
성장온도를 예를 들면, 1000℃이상과 같이 더욱 고온으로 하는 경우에는 상기 디클로로실란과 사염화게르마늄의 조합을 사용하는 것이 더욱 바람직하다.
또한, SiGe층의 형성에 사용되는 프로세스가스는 디클로로실란과 사염화게르마늄의 혼합가스 대신에 트리클로로실란(SiHCl3 ; TCS)과 사염화게르마늄의 혼합가스여도 좋다.
또한, 디클로로실란, 트리클로로실란, 사염화게르마늄의 혼합가스를 사용해도 상기한 효과를 얻을 수 있다.
또한, 공정(c)의 SiGe조성일정층(13) 형성이 완료된 후, SiGe조성일정층(13) 표면에 예를 들면, 수㎚ ~ 수십㎚정도 이하의 매우 얇은 Si층(Si보호층)을 형성해도 좋다(미도시).
이와 같은 Si보호층을 형성하기 위해서는 예를 들면, 상기한 SiGe조성일정층(13) 형성에 이어 챔버 내로의 Ge 화합물 공급을 정지하고, Si 화합물가스를 공급하도록 하면 된다.
또한, 보호층은 Si 외에 SiO2로 형성하여도 좋다.
SiGe층은, 특히 Ge의 농도가 높을수록, 열처리를 행하면 SiGe층 중의 스트레스를 완화하기 위해 표면에 크로스햇치가 발생하기 쉽게 되지만, 이 크로스햇치의 발생은 상기와 같이 활성 SiGe표면에 Si 또는 SiO2를 캡핑함으로써 억제할 수 있으며, 적어도 요철을 눌러서 평탄화 처리의 부담을 경감시켜 처리시간을 단축할 수 있다.
또한, 여기서 형성된 Si보호층은 후술하는 공정(e)의 평탄화 처리시에 제거된다.
또한, 이 Si보호층은 후술하는 Si캡층과는 다른 것이다.
다음에, 표면 평탄화를 행하고(도1(d)), 필요에 따라 세정을 행한다.
이 표면 평탄화는 표면 평탄성을 양호하게 할 수 있는 것이라면 어떠한 방법이라도 좋지만, CMP에 의한 방법이라면 손쉬운 방법으로 매우 평탄성이 높은 SiGe층 표면을 얻을 수 있기 때문에 바람직하다.
또한, 이 표면 평탄화 공정 및 그 후의 세정공정에 따라 얇은 자연산화막(14)이 형성된다.
또한, 상술한 바와 같이 공정(c)의 SiGe조성일정층(13)을 형성한 후에 이 SiGe조성일정층(13) 상에 Si보호층을 형성한 경우에는, 이 Si보호층은 이 표면평탄화 공정 중에 제거된다.
다음에, 공정(d)에서 표면 평탄화된 SiGe층을 갖는 반도체 기판을 기상성장장치의 챔버 내로 반송(搬送)한다.
이 기상성장장치는 상기 SiGe층의 형성에 이용한 것이어도 좋고 아니어도 좋다.
또한, 기상성장장치로의 반송은 자연산화막의 성장을 조금이라도 억제하기 위해 빨리 행한다.
또한, 이후 반도체 기판은 공정(f)의 변형 Si층의 형성이 종료될 때까지 이 챔버 내에서 꺼내지 않는다.
다음에, 자연산화막(14)을 제거한다(도1(e)).
이 자연산화막 제거는 구체적으로는 수소 등의 환원성 분위기하에서 800℃이상이고, 또한 공정(b), (c)에서의 SiGe조성경사층의 형성, SiGe조성일정층의 형성시 온도(T1)보다 저온인 온도(T2)에서 열처리를 함으로써 행한다.
이와 같이, 환원성 분위기하에서 가열함으로써 자연산화막이 환원되어 제거된다.
또한, 공정(b)에서의 SiGe조성경사층의 형성시 온도와 공정(c)에서의 SiGe조성일정층의 형성시 온도를 서로 다른 온도로 설정하는 경우에는 공정(d)에서의 온도(T2)는 공정(b), (c)의 어느 온도보다도 저온으로 한다.
이와 같이, 자연산화막을 제거하기 위한 열처리를 SiGe층을 형성한 온도(T1)보다 저온인 온도(T2)에서 행함으로써 자연산화막 제거공정 중에 SiGe층이 완화하여 이 표면 평탄성이 악화하는 것을 방지할 수 있다.
이 때, 온도(T2)는 온도(T1)보다 50℃이상 저온으로 하면, 보다 확실하게 SiGe층 표면의 평탄성이 악화하는 것을 방지할 수 있기 때문에 바람직하다.
자연산화막을 제거하기 위한 열처리온도(T2)를 800℃이상으로 하는 것은 이보다 낮은 온도이면 자연산화막 제거에 시간이 많이 걸려 비효율적이고 충분히 자연산화막을 제거하기 때문이다.
또한, 이 때 환원성 가스 분위기로서 감압한 수소분위기하에서 처리를 행하는 것이 바람직하다.
감압하는 것은 자연산화막을 제거하는 효율을 높여 확실히 제거하기 위해서이다.
다음에, 변형 Si층을 성장시키지만, 그 전에 수㎚정도의 얇은 Si캡층을 SiGe조성일정층 표면에 형성시켜도 좋다(미도시).
이 Si캡층의 성장은 Si 화합물의 가스를 흘려 에피택셜성장을 행할 수 있지만, 박막을 형성하기 위하여 성장 속도를 제어하기 쉽도록 모노실란, 디클로로실란, 트리클로로실란 등을 이용하여 형성하는 것이 바람직하다.
또한, 염화수소를 혼합하여 디클로로실란과 염화수소의 혼합가스, 트리클로로실란과 염화수소의 혼합가스를 이용하여 형성하여도 된다.
또한 이 Si캡층의 형성시 온도도 온도(T1)보다 저온으로 한다.
이와 같이 SiGe층 표면에 Si캡층을 형성해 두면, 자연산화막이 제거된 SiGe층 표면이 변형 Si층이 성장할 때까지의 사이에서 고온의 수소분위기에 노출되는 것에 의한 SiGe층 표면의 표면 평탄성의 악화를 방지할 수 있다.
다음에, 변형 Si층(15)을 SiGe조성일정층(13) 상에 또는 상술한 Si캡층 상에 형성한다(도1(f)).
또한, 상기 Si캡층은 공정(f)에서 변형 Si층(15)이 형성되면, 변형 Si층(15)과 일체화한다. 즉, 이와 같은 경우도 SiGe조성일정층(13) 상에는 변형 Si층(15)이 형성된다.
이 변형 Si층(15)은 모노실란 등의 Si화합물을 기상성장장치의 챔버 내로 공급하고, SiGe층의 형성온도(T1)보다 저온인 온도(T3)에서 에피택셜 성장시킴으로써 형성한다. 이 때, 온도(T2)의 경우와 같이 온도(T3)는 온도(T1)보다 50℃이상 저온으로 하면, 보다 확실하게 SiGe층 표면의 평탄성이 악화하는 것을 방지할 수 있기 때문에 바람직하다.
이 변형 Si층(15)의 두께는 목적에 따라 다양한 값으로 할 수 있는데, 예를 들면, 수십㎚ ~ 수백㎚정도로 할 수 있다.
이와 같은 두께의 변형 Si층(15)의 형성은 예를 들면, 500℃ ~ 700℃정도의 비교적 저온에서 모노실란을 이용하여 행하면 효율이 좋지만, 이에 한정되는 것이 아니며, T3가 T1보다 저온이면 좋고, 예를 들면, 800℃정도 이상에서 디클로로실란 등을 이용하여 행하여도 좋다.
이 변형 Si층형성공정에서도 T1보다 낮은 온도를 유지하기 때문에 SiGe층의 전위를 수반하는 완화 및 Si층과의 계면 평탄성이 악화하는 것을 방지할 수 있다.
이상과 같이, SiGe조성경사층(12)과 SiGe조성일정층(13)을 800℃보다 높은 온도(T1)에서 형성하고 이후의 공정을 T1보다 낮은 온도를 유지하면서 행함으로써 SiGe층의 전위를 수반하는 완화 및 표면(계면) 평탄성의 악화를 억제하여 변형 Si층(15)을 결정성이 양호하게 형성할 수 있다.
이하, 본 발명의 실시예 및 비교예를 나타내어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이에 한정되는 것은 아니다.
(실시예1)
CZ법으로 제조한 면방위가 {100}인 Si단결정기판(11)을 준비하였다(a).
이 Si단결정기판을 매엽식 CVD장치 내에 반송하고, 프로세스가스로 디클로로실란과 사염화게르마늄을 이용하여 1000℃, 80torr(약 11kPa)의 조건에서 이하와 같이 SiGe층의 에피택셜 성장을 행하였다.
즉, 디클로로실란의 공급량은 200sccm으로 일정하게 하고 사염화게르마늄의 공급량을 0g/min ~ 0.6g/min까지 증가시켜 Ge 농도가 0%에서 21％가 될 때까지 서서히 증가하는 SiGe조성경사층(12)을 2㎛성장시키고(b), 그 위에 디클로로실란, 사염화게르마늄의 공급량을 각각 200sccm, 0.6g/min으로 하여 Ge농도가 21％로 일정한 SiGe조성일정층(13)을 2㎛성장시켰다(c).
또한, 사염화게르마늄의 공급을 멈추고, 디클로로실란만을 공급하여 10㎚의 Si보호층을 형성하였다.
이 시점에서 반도체 기판의 표면 평탄성은 표면의 크로스햇치 패턴을 갖는 요철에 의해 RMS(Root Mean Square) 거칠기가 2.5㎚였다(측정영역 30㎛ x 30㎛).
이 반도체 기판을 연마대(硏磨代) 약200㎚로 CMP를 행하였다(d).
그 결과, SiGe조성일정층의 표면 평탄성은 RMS거칠기가 0.13㎚가 됐다.
또한, 이 반도체 기판에 대하여 SiGe조성일정층의 표면 전역(全域)의 헤이즈(Haze)를 파티클 측정기로 측정한 결과, 양호하다는 것을 확인하였다.
또한, 측정 결과는 후술하는 비교예1의 경우(도2)와 거의 동일하였다.
이와 같이 CMP를 행한 반도체 기판을 희불산(DHF)으로 세정하고, 빨리 CVD장치 내에 반송하였다.
다음에, 수소분위기하(50torr)에서 810℃로 가열하여 공정(d) 중에서 형성된 자연산화막(14)을 환원,제거하였다(e).
다음에, 810℃로 유지하여 디클로로실란과 염화수소의 혼합가스를 챔버 내에 흘려 얇은 Si보호층을 형성하였다.
다음에, 650℃까지 온도를 낮춰 모노실란을 챔버 내에 공급하여 변형 Si층(15)을 70㎚성장시켰다(f).
이와 같이 하여 제조한 변형 Si기판에 대하여 변형 Si층(15)의 표면 평탄성을 측정한 결과, RMS거칠기는 0.13㎚로 특히 양호한 값이었다.
또한, 변형 Si층 표면 전역의 헤이즈를 파티클 측정기로 측정한 결과를 도 3에 나타냈다. 그 결과, 크로스햇치는 관찰되지 않았다.
이와 같이, 변형 Si층의 표면 평탄성은 양호하고, 본 발명의 효과를 확실히얻을 수 있었다.
(실시예2)
실시예1과 같이 CMP까지 행한 반도체 기판을 희불산으로 세정한 후, CVD장치 내로 반송하였다.
다음에, 수소분위기하(상압)에서 900℃로 가열하여 자연산화막(14)을 제거하였다.
다음에, Si캡층을 형성하지 않고 650℃에서 모노실란을 챔버 내에 공급하여 변형 Si층을 형성하였다.
이와 같이 하여 제조한 변형 Si기판에 대하여 변형 Si층(15)의 표면 평탄성을 측정한 결과, RMS거칠기는 0.22㎚로 비교적 양호한 값이었다.
또한, 변형 Si층 표면 전역의 헤이즈를 파티클 측정기로 측정한 결과, 크로스햇치는 발견되지 않았다.
이와 같이, 자연산화막(14) 제거 후에 SiGe층 상에 Si캡층을 형성하지 않고도 변형 Si층의 표면 평탄성은 양호하였다.
(실시예3)
실시예1과 같이 CMP까지 행한 반도체 기판을 희불산으로 세정한 후, CVD장치 내로 반송하였다.
다음에, 수소분위기하(상압)에서 900℃로 가열하여 자연산화막(14)을 제거하였다.
다음에, Si캡층을 형성하지 않고 800℃에서 디클로로실란을 챔버 내에 공급하여 변형 Si층을 형성하였다.
이와 같이 하여 제조한 변형 Si기판에 대하여 변형 Si층(15)의 표면 평탄성을 측정한 결과 RMS거칠기는 0.21㎚로 비교적 양호한 값이었다.
또한, 변형 Si층 표면 전역의 헤이즈를 파티클 측정기로 측정한 결과, 크로스햇치는 발견되지 않았다.
이와 같이, 변형 Si층을 800℃라는 비교적 고온에서 형성하여도 변형 Si층의 표면 평탄성이 양호한 것을 얻을 수 있었다.
(비교예1)
CZ법으로 제조한 면방위가 {100}인 Si단결정기판을 준비하였다.
이 Si단결정 기판을 매엽식 CVD장치 내로 반송하고 프로세스가스로 디클로로실란과 모노게르만을 사용하여 800℃, 80torr(약 11kPa) 조건에서 이하과 같이 SiGe층의 에피택셜성장을 행하였다.
즉, 디클로로실란의 공급량은 300sccm로 일정하게 하고 모노게르만의 공급량을 0sccm에서 200sccm까지 증가시켜 Ge농도가 0％에서 18％가 될 때까지 서서히 증가하는 SiGe조성경사층을 2㎛성장시키고, 그 위에 디클로로실란, 모노게르만의 공급량을 각각 300sccm, 200sccm로 하여 Ge농도가 18％로 일정한 SiGe조성일정층(13) 을 2㎛성장시켰다.
또한, 모노게르만의 공급을 멈추고 디클로로실란만을 공급하여 10㎚의 Si보호층을 형성하였다.
이 시점에서 반도체 기판의 표면 평탄성은 표면의 크로스햇치 패턴을 갖는 요철에 의해 RMS거칠기가 1.73㎚였다(측정영역 30㎛ x 30㎛).
이 반도체 기판을 연마대 약 200㎚로 하여 CMP를 행하였다.
그 결과, SiGe조성일정층의 표면 평탄성은 RMS거칠기가 0.13㎚가 되었다.
또한, 이 반도체 기판에 대하여 SiGe조성일정층 표면 전역의 헤이즈를 파티클 측정기로 측정한 결과를 도 2에 나타내었다.
이 결과로 표면 평탄성은 양호한 것을 확인하였다.
이와 같이 CMP를 행한 반도체 기판을 희불산으로 세정하고, 빨리 CVD장치 내로 반송하였다.
다음에, 수소분위기하(50torr)에서 810℃로 가열하고, CMP공정 중에 형성된 자연산화막을 환원,제거하였다.
다음에, 810℃로 유지하여 디클로로실란과 염화수소의 혼합가스를 챔버 내에 흘려 얇은 Sl보호층을 형성하였다.
다음에, 650℃까지 온도를 낮춰 모노실란을 챔버 내에 공급하여 변형 Si층을 70㎚성장시켰다.
이와 같이 하여 제조한 변형 Si기판에 대해 변형 Si층(15)의 표면 평탄성을 측정한 결과, RMS거칠기는 0.21㎚로 비교적 양호한 값이었으나 동일하게 Si캡층을 형성한 실시예1보다는 악화해 있다.
또한, 변형 Si층표면 전역의 헤이즈를 파티클 측정기로 측정한 결과를 도4에 나타내었다.
이 결과, 변형 Si층 표면 전역에 걸쳐 거대한 크로스햇치가 관찰되었다.
이상과 같이 동일하게 Si캡층을 형성한 실시예1과 비교하여 변형 Si층의 표면 평탄성이 악화해 있는 것을 알 수 있다.
(비교예2)
비교예1과 같이 CMP까지 행한 반도체 기판을 희불산으로 세정한 후, CVD장치 내로 반송하였다.
다음에, 수소분위기하(50torr)에서 810℃로 가열하여 자연산화막을 제거하였다.
다음에, Si캡층을 형성하지 않고 650℃에서 모노실란을 챔버 내로 공급하여 변형 Si층을 형성하였다.
이렇게 하여 제조한 변형 Si기판에 대하여 변형 Si층의 표면 평탄성을 측정한 결과, RMS거칠기는 0.43㎚였다.
또한, 변형 Si층 표면 전역의 헤이즈를 파티클 측정기로 측정한 결과, 비교예1과 같이 변형 Si층 표면 전역에 걸쳐 거대한 크로스햇치가 관찰되었다.
이와 같이, 동일하게 Si캡층을 형성하지 않은 실시예2, 3에 비하여 변형 Si층의 표면 평탄성이 악화해 있는 것을 알 수 있다.
(비교예3)
비교예1과 같이 CMP까지 행한 반도체 기판을 희불산으로 세정한 후, CVD장치 내로 반송하였다.
다음에, 수소분위기하(상압)에서 900℃로 가열하여 자연산화막을 제거하였다.
다음에, Si캡층을 형성하지 않고, 650℃에서 모노실란을 챔버 내에 공급하여 변형 Si층을 형성하였다.
이렇게 하여 제조한 변형 Si기판에 대하여 변형 Si층의 표면 평탄성을 측정한 결과, RMS거칠기는 0.39㎚였다.
또한, 변형 Si층 표면 전역의 헤이즈를 파티클 측정기로 측정한 결과, 비교예1과 같이 변형 Si층 표면 전역에 걸쳐 거대한 크로스햇치가 관찰되었다.
이와 같이, 동일하게 Si캡층을 형성하지 않은 실시예2, 3과 비교하여 변형 Si층의 표면 평탄성이 악화해 있는 것을 알 수 있다.
실시예1 ~ 3 및 비교예1 ~ 3의 반도체 기판 제조 조건, 결과를 각각 표 1, 표 2에 정리하였다.
또한, 표 1 중의 「DCS」은 디클로로실란이다.
샘플 SiGe조성경사층 및 SiGe조성일정층 형성 자연산화막제거처리 Si캡층 형성 변형Si층 형성
실시예1 1000℃ 디클로로실란/사염화게르마늄 810℃수소 810℃DCS/염화수소 650℃모노실란
실시예2 900℃수소 없음 650℃모노실란
실시예3 900℃수소 없음 800℃디클로로실란
비교예1 800℃ 디클로로실란/모노게르만 810℃수소 810℃DCS/염화수소 650℃모노실란
비교예2 810℃수소 없음 650℃모노실란
비교예3 900℃수소 없음 650℃모노실란
샘플 RMS거칠기 크로스햇치
실시예1 0.13㎚ 무
실시예2 0.22㎚ 무
실시예3 0.21㎚ 무
비교예1 0.21㎚ 유
비교예2 0.43㎚ 유
비교예3 0.39㎚ 유
이상과 같은 결과에 의해, 본 발명과 같이 각 열처리공정 시의 온도를 제어하는 반도체 기판의 제조방법에 의하면, 변형 Si층의 표면 평탄성이 양호한 변형 Si기판을 얻을 수 있는 것이 명백해 졌다.
또한, 본 발명은 상기 실시형태에 한정되는 것이 아니다. 상기 실시형태는 예시에 지나지 않으며 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용효과를 나타내는 것은 어떠한 것이라도 본 발명의 기술적 범위에 포함된다.

Claims (6)

  1. 적어도, Si단결정기판 상에 Ge농도가 두께와 함께 표면을 향해 증가하는 SiGe조성경사층을 형성하는 공정,
    이 SiGe조성경사층 상에 Ge농도가 일정한 SiGe조성일정층을 형성하는 공정, 이 SiGe조성일정층의 표면을 평탄화하는 공정,
    이 평탄화된 SiGe조성일정층의 표면 상의 자연산화막을 제거하는 공정 및
    이 표면의 자연산화막이 제거된 SiGe조성일정층 상에 변형 Si층을 형성하는 공정을 구비하는 반도체 기판의 제조방법에 있어서,
    상기 SiGe조성경사층의 형성 및 상기 SiGe조성일정층의 형성은 800℃보다 높은 온도(T1)에서 행하고,
    상기 SiGe조성일정층의 표면의 자연산화막 제거는 환원성 가스 분위기하에서 800℃이상이고 또한 상기 온도(T1)보다 저온인 온도(T2)에서 열처리함으로써 행하고, 그리고 상기 변형 Si층의 형성은 상기 온도(T1)보다 저온인 온도(T3)에서 행하는 것을 특징으로 하는 반도체 기판의 제조방법.
  2. 제1항에 있어서, 상기 온도(T1)와 상기 온도(T2)의 온도차 및 상기 온도(T1)와 상기 온도(T3)의 온도차를 각각 50℃이상으로 하는 것을 특징으로 하는 반도체 기판의 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 SiGe조성경사층의 형성 및 상기 SiGe조성일정층의 형성은, 디클로로실란과 사염화게르마늄의 혼합가스 또는 트리클로로실란과 사염화게르마늄의 혼합가스를 이용하여 행하는 것을 특징으로 하는 반도체 기판의 제조방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 SiGe조성일정층의 표면의 자연산화막 제거는, 감압한 수소분위기하에서 행하는 것을 특징으로 하는 반도체 기판의 제조방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 SiGe조성일정층 표면의 자연산화막을 제거하는 공정 후, 이 자연산화막이 제거된 SiGe조성일정층 표면에 Si캡층을 형성하는 것을 특징으로 하는 반도체 기판의 제조방법.
  6. 제5항에 있어서, 상기 SiGe조성일정층 표면에 형성하는 Si캡층은 모노실란, 디클로로실란, 트리클로로실란, 디클로로실란과 염화수소의 혼합가스, 트리클로로실란과 염화수소의 혼합가스 중 어느 일종의 가스를 이용하여 형성하는 것을 특징으로 하는 반도체 기판의 제조방법.
KR1020097001468A 2006-07-25 2007-07-04 반도체 기판의 제조방법 KR101364995B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006201485A JP4894390B2 (ja) 2006-07-25 2006-07-25 半導体基板の製造方法
JPJP-P-2006-201485 2006-07-25
PCT/JP2007/063349 WO2008013032A1 (fr) 2006-07-25 2007-07-04 Procédé de fabrication d'un substrat semi-conducteur

Publications (2)

Publication Number Publication Date
KR20090051733A true KR20090051733A (ko) 2009-05-22
KR101364995B1 KR101364995B1 (ko) 2014-02-20

Family

ID=38981348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097001468A KR101364995B1 (ko) 2006-07-25 2007-07-04 반도체 기판의 제조방법

Country Status (7)

Country Link
US (1) US8076223B2 (ko)
EP (1) EP2045836B1 (ko)
JP (1) JP4894390B2 (ko)
KR (1) KR101364995B1 (ko)
CN (1) CN101496142B (ko)
TW (1) TWI459443B (ko)
WO (1) WO2008013032A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4894390B2 (ja) * 2006-07-25 2012-03-14 信越半導体株式会社 半導体基板の製造方法
JP5516158B2 (ja) * 2009-07-24 2014-06-11 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
US8753962B2 (en) 2009-07-08 2014-06-17 Sumco Corporation Method for producing epitaxial wafer
JP5453967B2 (ja) * 2009-07-08 2014-03-26 株式会社Ｓｕｍｃｏ エピタキシャルウェーハおよびその製造方法
KR20160003225A (ko) * 2013-05-31 2016-01-08 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 기판 처리 방법
CN114038753A (zh) * 2021-10-09 2022-02-11 上海华力集成电路制造有限公司 Mosfet的制造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442205A (en) * 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
EP1016129B2 (en) 1997-06-24 2009-06-10 Massachusetts Institute Of Technology Controlling threading dislocation densities using graded layers and planarization
JP4212228B2 (ja) * 1999-09-09 2009-01-21 株式会社東芝 半導体装置の製造方法
US6326667B1 (en) 1999-09-09 2001-12-04 Kabushiki Kaisha Toshiba Semiconductor devices and methods for producing semiconductor devices
JP2003517726A (ja) * 1999-09-20 2003-05-27 アンバーウェーブ システムズ コーポレイション 緩和シリコンゲルマニウム層の作製方法
US7041170B2 (en) 1999-09-20 2006-05-09 Amberwave Systems Corporation Method of producing high quality relaxed silicon germanium layers
EP1393361A2 (en) * 2001-05-30 2004-03-03 ASM America, Inc. Low temperature load and bake
JP4325139B2 (ja) * 2001-11-07 2009-09-02 株式会社Ｓｕｍｃｏ 半導体基板の製造方法及び電界効果型トランジスタの製造方法
US6703293B2 (en) * 2002-07-11 2004-03-09 Sharp Laboratories Of America, Inc. Implantation at elevated temperatures for amorphization re-crystallization of Si1-xGex films on silicon substrates
EP1588406B1 (en) 2003-01-27 2019-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures with structural homogeneity
JP4158607B2 (ja) * 2003-06-09 2008-10-01 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
CN100536167C (zh) * 2003-08-05 2009-09-02 富士通微电子株式会社 半导体装置及其制造方法
US6900143B1 (en) * 2003-09-09 2005-05-31 Advanced Micro Devices, Inc. Strained silicon MOSFETs having improved thermal dissipation
FR2864457B1 (fr) * 2003-12-31 2006-12-08 Commissariat Energie Atomique Procede de nettoyage par voie humide d'une surface notamment en un materiau de type silicium germanium.
US6958286B2 (en) * 2004-01-02 2005-10-25 International Business Machines Corporation Method of preventing surface roughening during hydrogen prebake of SiGe substrates
JP2006080278A (ja) * 2004-09-09 2006-03-23 Toshiba Ceramics Co Ltd 歪みシリコンウエハおよびその製造方法
US7682952B2 (en) * 2004-11-30 2010-03-23 Massachusetts Institute Of Technology Method for forming low defect density alloy graded layers and structure containing such layers
JP2006173323A (ja) * 2004-12-15 2006-06-29 Toshiba Ceramics Co Ltd 歪みシリコンウェーハの製造方法
JP2006270000A (ja) * 2005-03-25 2006-10-05 Sumco Corp 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板
US7901968B2 (en) * 2006-03-23 2011-03-08 Asm America, Inc. Heteroepitaxial deposition over an oxidized surface
JP4894390B2 (ja) * 2006-07-25 2012-03-14 信越半導体株式会社 半導体基板の製造方法
EP1928020B1 (en) * 2006-11-30 2020-04-22 Soitec Method of manufacturing a semiconductor heterostructure
JP5018066B2 (ja) * 2006-12-19 2012-09-05 信越半導体株式会社 歪Ｓｉ基板の製造方法
US7977221B2 (en) * 2007-10-05 2011-07-12 Sumco Corporation Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same
EP2091070A1 (en) * 2008-02-13 2009-08-19 S.O.I. TEC Silicon Semiconductor substrate surface preparation method

Also Published As

Publication number Publication date
KR101364995B1 (ko) 2014-02-20
JP2008028277A (ja) 2008-02-07
US8076223B2 (en) 2011-12-13
WO2008013032A1 (fr) 2008-01-31
EP2045836A4 (en) 2010-04-14
JP4894390B2 (ja) 2012-03-14
US20090305485A1 (en) 2009-12-10
CN101496142A (zh) 2009-07-29
TWI459443B (zh) 2014-11-01
CN101496142B (zh) 2010-10-27
EP2045836A1 (en) 2009-04-08
TW200828413A (en) 2008-07-01
EP2045836B1 (en) 2012-05-23

Similar Documents

Publication Publication Date Title
JP5018066B2 (ja) 歪Ｓｉ基板の製造方法
EP2251897B1 (en) A method for producing a wafer comprising a silicon single crystal substrate having a front and a back side and a layer of SiGe deposited on the front side
JP4589283B2 (ja) エピタキシャルシリコンウェハの製造方法
WO2012067112A1 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
WO2018120731A1 (zh) 硅外延片的制造方法
KR101364995B1 (ko) 반도체 기판의 제조방법
KR101446517B1 (ko) Ｓｏｉ 웨이퍼의 제조방법
US20100176491A1 (en) Epitaxially Coated Silicon Wafer and Method For Producing Epitaxially Coated Silicon Wafers
JP2007088473A (ja) エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法
WO2010035409A1 (ja) シリコンエピタキシャルウェーハの製造方法
JP5267361B2 (ja) エピタキシャル成長方法
JP4215447B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP6924593B2 (ja) エピタキシャルウェーハの製造方法
JP6927429B2 (ja) ＳｉＣエピタキシャル基板の製造方法
JP2004363510A (ja) 半導体基板の製造方法
KR100827038B1 (ko) 헤이즈가 없는 실리콘 에피택셜 웨이퍼의 제조 방법
JP2013055231A (ja) エピタキシャルウェーハの製造方法
CN114582707A (zh) 外延片制备方法
JPS62279625A (ja) エピタキシヤル成長法
KR101063908B1 (ko) 에피택셜 웨이퍼의 제조장치 및 방법
CN104465346A (zh) 形成栅极的方法
JPS6153196A (ja) シリコンのエピタキシヤル成長法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180202

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200205

Year of fee payment: 7