JPS6153196A - シリコンのエピタキシヤル成長法 - Google Patents

シリコンのエピタキシヤル成長法

Info

Publication number
JPS6153196A
JPS6153196A JP17507184A JP17507184A JPS6153196A JP S6153196 A JPS6153196 A JP S6153196A JP 17507184 A JP17507184 A JP 17507184A JP 17507184 A JP17507184 A JP 17507184A JP S6153196 A JPS6153196 A JP S6153196A
Authority
JP
Japan
Prior art keywords
epitaxial growth
silicon
gas
silicon substrate
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17507184A
Other languages
English (en)
Inventor
Shinji Nakamura
真二 中村
Yuji Furumura
雄二 古村
Fumio Yanagihara
柳原 文雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP17507184A priority Critical patent/JPS6153196A/ja
Publication of JPS6153196A publication Critical patent/JPS6153196A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置の製造技術であるシリコンのエピ
タキシャル成長法、より詳しくは化学的気相成長(CV
D)法を応用したシリコンの低圧エピタキシャル成長法
に関するものである。
従来技術 CVD法によるシリコンの低圧エピタキシャル成長技術
はオートドーピング低減が図れて、特に高密度バイポー
ラデバイスの製造には重要な技術である(例えば、小切
間正彦他= 「シリコン基板からのオートドーピングを
少なくする低圧エピタキシャル技術」、日経エレクトロ
ニクス、1978年4月17日号、Nα184、pp、
 108−127 ;竹本豊樹他:「民生用のバイポー
ラICを最小寸法3μmで製造するバイポーラ・プロセ
ス技術」、日経エレクトロニクス、1982年11月2
2日号、Nα304、pp 179−198、参照)。
このような減圧エピタキシャル成長においテモ、通常、
エピタキシャル成長装置内で成長前にシリコンウェハの
表面清浄化が行なわれている。すなわち、エピタキシャ
ル成長装置内に入れる前にシリコンウェハは表面処理(
洗浄)がされているわけであるが、ウェハ表面に残存す
る数nmの810゜層(ナチュラルオキサイド)を水素
(H2)雰囲気中での高温プレヒート(1100〜12
00℃)で水素還元による昇華によって除去している。
さらに、HCIガスを付加することによ5 HClによ
る気相エツチングを行なって表面の欠陥部分や汚染をシ
リコンと共に除去することができる。いずれにしてもシ
リコンウェハを約1200℃の高温まで加熱するので、
シリコンウェハ中に形成した埋込み層(不純物導入領域
)の不純物の挙動が大きく制御しにくくかつストリップ
ラインが発生し易い。高温での表面清浄化の後に、10
50〜1200℃の温度にて減圧エピタキシャル成長法
によってシリコン房を形成していた。
発明が解決しようとする問題点 従来一般に行なわれている高温下での表面清浄化処理金
特に施こすことなくシリコンのエピタキシャル成長を行
なう方法を提供することが本発明によって解決しようと
する問題点である。
問題点を解決するための手段 本発明に係るシリコンのエピタキシャル成長法であると
ころのエピタキシャル成長装置内にH2ガスを0.5な
いし3.0 Torr  圧力下で流しながらシリコン
基板を900〜1050°Cの温度に加熱し、この温度
に達したどきに成長ソースガスとして塩素を含むシラン
系ガスを流しエピタキシャル成長可能な、清浄な界面を
露出させた後、エピタキシャル成長を行なうことを特徴
とするシリコンのエピタキシャル成長法を提供して上述
の問題点を解決する。
上述の塩素(C1)を含むシラン系ガスとしては四塩化
シリコン(St(J、)、)ジクロルシラン(SiHC
I13)またはジクロルシラン(SiH,CI、 )が
使用できる。
作用 本発明者は、エピタキシャル成長時の圧力を従来の減圧
エピタキシャル成長での一般的な最小圧力(約5 X 
10spa ’= 38 Torr )よりもさらに小
さくするならば、前述した高温下での表面清浄化処理を
施こさなくても従来得られていた品質のシリコンエピタ
キシャル成長層が得られることを見出した。 0.5な
いし3.0Torr (0,67X 10” 〜4.0
X 102pa )の低圧下であれば、1200℃の高
温でなく900ないし1050℃の温度にてH,Kよる
還元およびシラン系ガスに含まれるCA’の関与したH
(Jエツチングが行なわれると思われる。
実施例 本発明を下記の実施例によってより詳しく説明する0 通常の表面処理(洗浄)したシリコンウェハをエピタキ
シャル成長装置内に装填し、装置内に真空ポンプにて排
気し、H2ガスを流しながら装置内圧力を通常Q、5〜
1.0 Torrに設定した。この状愈を保持してシリ
コンウェハを加熱して所定温度通常950〜1050℃
 にした。そして、5iHC13ガスを装置内へ流し、
圧力および温度を設定どうジに維持してシリコンのエピ
タキシャル成長を行なった。例えば、第1図および第2
図に示したように装置内圧力および加熱温度(シリコン
ウェハ温度)を制御してシリコンのエピタキシャル成長
を行なうことができる。なお、5iHC13ガスとして
は、5t)IC13が常温液体のためH2ガスでバブリ
ングする方式(例えば、5iHCA’、 : 0.5〜
3.0g、I(、: 5.0〜101/分)にて搬送し
て使用した。
エピタキシャル成長時の圧力をQ、5 Torr未満と
かなり低くすると、エピタキシャル成長速度もかなり小
さく、ある程度の厚さにする時間がかかりすぎる。また
、圧力を3.0 Torrより高くすると、埋込み層よ
シの不純物の挙動が激しぐなフ、エピタキシャル成長層
にとジ込まれる量が増大する。
エピタキシャル成長温度については、900℃未満であ
ると、結晶的に良質なエピタキシャル層が得られず一方
、1050″Cより高いと、これも埋込み層の不純物の
挙動を増大させる結果となり、デバイス性能に悪影響を
及ぼす。
本発明に係るエピタキシャル成長法によって得られたシ
リコンエピタキシャル層の品質については、従来の高温
下での表面清浄化後の減圧エピタキシャル成長にて得ら
れたエピタキシャル層と同程度でちゃ、例えば、スクッ
キングホールトの数(結晶欠陥密度)はlO個以下/ 
am”であった。
発明の効果 本発明に係るエピタキシャル成長法では成長前の高温処
理を行なう必要がないので、シリコンウェハ中の埋込み
層の不純物挙動を抑制できて高精度の不純物領域制御を
必要とする薄いシリコンエピタキシャル層を用いたバイ
ポーラトランジスタデバイスにとって好まし−。
【図面の簡単な説明】
第1図は、本発明に係るシリコンのエピタキシャル成長
を行なう際の装置内圧力の変化を示す図であり、 第2図は、本発明に係るシリコンのエピタキシャル成長
を行なう際のシリコンウェハ温度(加熱温度)の変化を
示す図である〇

Claims (1)

  1. 【特許請求の範囲】 1、エピタキシャル成長装置内にH_2ガスを0.5な
    いし3.0Torr圧力下で流しながらシリコン基板を
    900ないし1050℃の温度に加熱し、前記温度に達
    したときに成長ソースガスとして塩素を含むシラン系ガ
    スを流しエピタキシャル成長可能な、清浄な界面を露出
    させた後、エピタキシャル成長を行なうことを特徴とす
    るシリコンのエピタキシャル成長法。 2、前記シラン系ガスが四塩化シリコン、トリクロルシ
    ラン又はジクロルシランであることを特徴とする特許請
    求の範囲第1項記載の成長法。
JP17507184A 1984-08-24 1984-08-24 シリコンのエピタキシヤル成長法 Pending JPS6153196A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17507184A JPS6153196A (ja) 1984-08-24 1984-08-24 シリコンのエピタキシヤル成長法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17507184A JPS6153196A (ja) 1984-08-24 1984-08-24 シリコンのエピタキシヤル成長法

Publications (1)

Publication Number Publication Date
JPS6153196A true JPS6153196A (ja) 1986-03-17

Family

ID=15989719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17507184A Pending JPS6153196A (ja) 1984-08-24 1984-08-24 シリコンのエピタキシヤル成長法

Country Status (1)

Country Link
JP (1) JPS6153196A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5160447A (ja) * 1974-11-25 1976-05-26 Hitachi Ltd Epitakisharuseichoho
JPS5171064A (ja) * 1974-12-17 1976-06-19 Fujitsu Ltd Kisoseichoho
JPS5518042A (en) * 1978-07-24 1980-02-07 Nec Corp Method of fabricating semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5160447A (ja) * 1974-11-25 1976-05-26 Hitachi Ltd Epitakisharuseichoho
JPS5171064A (ja) * 1974-12-17 1976-06-19 Fujitsu Ltd Kisoseichoho
JPS5518042A (en) * 1978-07-24 1980-02-07 Nec Corp Method of fabricating semiconductor device

Similar Documents

Publication Publication Date Title
KR920004173B1 (ko) 실리콘 기판상에 단결정 β-sic층을 성장시키는 방법
JPH05291140A (ja) 化合物半導体薄膜の成長方法
TWI459443B (zh) Semiconductor substrate manufacturing method
JP4215447B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2911694B2 (ja) 半導体基板及びその製造方法
JPS6153196A (ja) シリコンのエピタキシヤル成長法
JPH05144751A (ja) 半導体エピタキシヤル基板の製造方法
JP4490760B2 (ja) 半導体装置の製造方法及び基板処理装置
JP3948577B2 (ja) 半導体単結晶薄膜の製造方法
JPS6170715A (ja) 化合物半導体の成長方法
JPS62279625A (ja) エピタキシヤル成長法
JP2987926B2 (ja) 気相成長方法
JPH04177825A (ja) エピタキシャル成長方法及び化学気相成長装置
JPH04258115A (ja) 半導体基板の製造方法
JP2013055231A (ja) エピタキシャルウェーハの製造方法
JPH02102520A (ja) 気相エピタキシヤル成長方法
JPH0758692B2 (ja) 半導体装置の製造方法
JPH0427116A (ja) 半導体異種接合を形成する方法
JPH01179788A (ja) Si基板上への3−5族化合物半導体結晶の成長方法
JPH01144620A (ja) 半導体成長装置
JP2001168038A (ja) 単結晶シリコン層およびそのエピタキシャル成長方法ならびに半導体装置
JP3112796B2 (ja) 化学気相成長方法
JPH0265123A (ja) 半導体層のエピタキシャル成長方法
JPS62147722A (ja) エピタキシヤル成長方法
JPH118226A (ja) 半導体基板表面の清浄化方法及びその装置