JPH0265123A - 半導体層のエピタキシャル成長方法 - Google Patents

半導体層のエピタキシャル成長方法

Info

Publication number
JPH0265123A
JPH0265123A JP21671988A JP21671988A JPH0265123A JP H0265123 A JPH0265123 A JP H0265123A JP 21671988 A JP21671988 A JP 21671988A JP 21671988 A JP21671988 A JP 21671988A JP H0265123 A JPH0265123 A JP H0265123A
Authority
JP
Japan
Prior art keywords
growth
silicon
gas
epitaxial growth
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21671988A
Other languages
English (en)
Inventor
Fumitake Mieno
文健 三重野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21671988A priority Critical patent/JPH0265123A/ja
Publication of JPH0265123A publication Critical patent/JPH0265123A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔(既  要〕 シリコンの気相エピタキシャル成長に関し。
エピタキシャル成長の低温化を目的とし。
化学気相成長装置内に成長原料ガスとして弗素化シラン
を導入し、減圧下において所定の温度でシリコン基板上
にシリコン層をエピタキシャル成長させる第1の工程と
前記第1の工程ののち該化学気相成長装置内に成長原料
ガスとしてジシラン(sizoa)を導入し減圧下にお
いて前記所定温度乃至それ以下の温度で該シリコン基板
上にシリコン層をエピタキシャル成長させる第2の工程 を備えることから構成される。
め手となる。
〔産業上の利用分野〕
本発明は、シリコンの気相エピタキシャル成長に係り、
とくに、エピタキシャル成長の低温化を目的とする一種
の2段階成長法に関する。
〔従来の技術〕
半導体集積回路の高密度化および高性能化のために、集
積回路を構成する素子の微細化が進められている。平面
的な微細化とともに、素子を構成する種々の拡散層の薄
層化のような縦方向の寸法の縮小化も必要となる。例え
ば、バイポーラトランジスタにおいては、キャリヤの走
行時間の低減のためにベース層を薄くする。いわゆるシ
ャローベース化、また、MOSトランジスタにおいては
、接合容量を低減するために行うソース/ドレインの薄
層化である。
上記のような要請にもとづき薄い拡散層を形成するため
には、最終的にはプロセスの低温化が決〔発明が解決し
ようとする課題〕 集積回路の製造プロセスにおいて、プロセス温度が高い
代表的な例は、シリコンのエピタキシャル成長工程であ
る。シリコン基板にシリコン単結晶層をエピタキシャル
成長させる条件として一般的な例を記すと、成長原料ガ
スとしてジクロルシラン(SiHzClz)を用い、こ
れを常圧から80Torr程度の減圧の範囲で、 10
00℃ないし1100℃で熱分解させるものである。
このような温度では1例えばバイポーラトランジスタに
おける埋込層のようにすでに基板に注入されている不純
物がエピタキシャル成長層に拡散する。いわゆるオート
ドーピングが避けられない。
また、シリコンウェハのような大口径の基板においては
温度分布が不均一となり、この熱歪によりウェハにスリ
ップラインと呼ばれる結晶欠陥が発生する問題もある。
エピタキシャル成長の低温化のために、低温で分解する
成長原料ガスを用いることが試みられている。例えば、
従来から主に使用されているシラン(Sil14)や上
記ジクロルシラン(SiHzCI□)の代わりに、ジシ
ラン(SiJ6)を成長原料ガスとして用いることによ
り、シリコンのエピタキシャル成長温度を700℃〜8
50℃に低減できることが本発明者により開示されてい
る。(特開昭62459421゜昭和62年07月15
日付) 上記Si、H6を用いてシリコンのエピタキシャル成長
を行う場合でも、あらかじめシリコン基板を。
例えば水素気流中において950℃程度で予備加熱して
おくことによって、初めて鏡面状のエピタキシャルシリ
コン層が得られる。上記予備加熱はシリコン基板表面に
存在する5iOz自然酸化膜を除去するために必要な工
程と考えられている。
本発明者は、シリコンのドライエツチングにおいてエツ
チングガスとして用いられているジフルオロシラン(S
iH2F2)ガスによるシリコン基板表面の清浄化とエ
ピタキシャル成長の低温化について調査を行ってきたが
、5iHJzはSiO□表面に対してはエツチング効果
を示し、シリコン表面に対しては成長原料ガスとしてシ
リコン層をエピタキシャル成長させる効果があることを
見出した。5iH2Fzによるエピタキシャル成長は8
00℃以上で行われ。
しかも、 SiH2F2によるエピタキシャル成長を行
ったのちには、5iJ6を成長原料ガスとするエピタキ
シャル成長が、従来よりさらに低温で可能であることを
見出した。
したがって1本発明は、従来より低温で実施可能な新規
なシリコンエピタキシャル成長方法を提供することを目
的とする。
〔課題を解決するための手段〕
上記目的は、化学気相成長装置内に成長原料ガスとして
SiH2F2を導入し、減圧下において所定の温度でシ
リコン基板上にシリコン層をエピタキシャル成長させる
第1の工程と、前記第1の工程ののち該化学気相成長装
置内に成長原料ガスとして5iJ6を導入し、減圧下に
おいて前記所定温度乃至それ以下の第2の所定温度で該
シリコン基板上にシリコン層をエピタキシャル成長させ
る第2の工程を備えたことを特徴とする本発明に係る半
導体層のエピタキシャル成長方法によって達成される。
〔作 用〕
低温エピタキシャル成長を阻害する要因の一つは基板表
面の汚染であり、究極の汚染物質はシリコンウェハ等の
基板が大気に触れた場合にその表面に生じる自然酸化膜
(SiO□)である。
一般の気相エピタキシャル成長においては、成長原料ガ
スである前記Si2H6や5ill□CI2等が分解し
て、成長ガス雰囲気中には水素ラジカルや塩素ラジカル
が存在し、これらは自然酸化膜を除去する効果がある。
しかし、成長温度が低くなるとこの除去効果が弱くなり
、エピタキシャル成長が困難となる。
本発明においては、 Si、H,ガスによるエピタキシ
ャル成長に先立って、 S i H2F zをエピタキ
シャル成長原料ガスとする化学気相成長(CVD)法に
よりシリコンのエピタキシャル成長を行う。Si!I2
Fzは800°C以上の温度で活性化され、シリコン基
板表面のSiO□膜を除去する。SiO□膜が除去され
た清浄表面には、5i)I2Fzを成長原料ガスとする
エピタキシャル成長が行われる。そして、 5iH2F
zによるエピタキシャル成長を行ったのち、成長原料ガ
スをS i 2116に切り換えることにより、500
°C程度でも鏡面状のシリコンエピタキシャル層が成長
する。さらに、5iJ6ガスにS i t(z F z
ガスを添加しておけば残留ガスによる自然酸化膜が除去
され、常に清浄化された表面にシリコンがエピタキシャ
ル成長でき、低温成長と成長速度の向上が実現できる。
〔実施例〕
以下本発明の実施例を図面を参照して説明する。
第1図は本発明のエピタキシャル成長方法における成長
温度−時間の関係の一例を示すグラフであって、まず1
第1の工程においては1通常の減圧CVD装置内に5i
ft□F2を導入し、温度を850℃に上昇する。5i
82F2とともにキャリヤガスとして水素(H2)を導
入する。CVD装置内の圧力は約60Torrに制御す
る。この状態で約10分間保持する。次いで、第2の工
程においては、5iH2Fzの導入を停止し、温度を約
600°Cに降下する。そして、5t2)1.を導入す
る。この工程においても、Si2H6とともにキャリヤ
ガスとして11□が導入される。CVD装置内の圧力を
約60Torrに制御する。この状態で約20分間保持
する。こののち、Si2H6の導入を停止し、常温に戻
す。
第2図は本発明の実施に用いたエピタキシャル成長装置
であって、従来の高温成長に用いられる装置と同じであ
る。成長槽1内におけるサセプタ6上にシリコン基板2
を設置し1図示しない排気装置により真空排気したのち
、成長槽1全体を第1図に示す第1の工程における温度
に加熱する。
そして、ガス導入管3から、 5iH2Fzガスを所定
流量で導入し、一方、別のガス導入管4を通じてキャリ
ヤガスであるH2ガスを導入し、成長槽1内を所定圧力
に維持する。このようにして、シリコン基板2上にシリ
コン単結晶層表面に存在する5in2自然酸化膜の除去
およびシリコン層のエピタキシャル成長を行う。次いで
、成長槽1全体を第1図に示す第2の工程における温度
に加熱する。そして、ガス導入管5を通じてSi2H6
ガスを所定流量で1人し、シリコン層のエピタキシャル
成長を行う。なお、第2図において符号7は基板加熱電
源。
MPはマスフローメータである。
第3図(alおよび(b)は、SiH□F2を成長原料
ガスとして用いた場合のシリコンエピタキシャル層の成
長速度と成長温度および5iH2Fzの流量の関係を示
すグラフ、第4図(alおよび(b)は、シリコン基板
表面を熱酸化して形成したSiO□膜を5iH2Fzガ
ス中で加熱した場合における前記熱酸化5in2膜の減
少速度(エツチング速度)と加熱温度および5iH2F
zの流量の関係を示すグラフである。それぞれにおける
パラメータは図中に記した通りである。
第3図(alおよび第4図(a)に示すように、5iH
2Fzガスによるシリコン層のエピタキシャル成長およ
びSiO□膜のエツチングは、いずれも、800℃以上
で顕著になる。これは+ S i H2F zが800
℃以上の温度で活性化されることを示すものと考えられ
る。また、第3図(blおよび第4図fb)に示すよう
に、シリコン層のエピタキシャル成長および5iozl
lWのエツチング速度は5iH2Fzの流量とともに単
調増加し次第に飽和傾向を示す。この結果にもとづき、
第3図(a)および第4図(alにおける5iH2Fz
の流量は。
その供給が充分でありエピタキシャル成長速度およびエ
ツチング速度がほぼ飽和する503CCHに設定されて
いる。
第3図および第4図から、 5iH2Fz中では、シリ
コン基板表面に存在するSin、自然酸化膜は除去され
1表出した清浄な表面にシリコン層がエピタキシャル成
長することが分かる。一般に、大気に触れたシリコン基
板表面には厚さ30人程度の自然酸化膜が存在するが、
この自然酸化膜は、熱酸化により形成されたSiO2膜
よりエツチングされやすい。
このため、自然酸化膜は、第1図の5iHzhを導入す
る第1の工程における最初の5分程度の期間に除去され
てしまい、残りの期間においてはシリコンエピタキシャ
ル層が生成する。そして、引続く第2の工程においては
、Si2H6の導入によるシリコンのエピタキシャル成
長が行われる。
第5図は5izl16を成長原料ガスとするシリコンエ
ピタキシャル層の成長速度と成長温度の関係を示すグラ
フであって、Si2H6とともに112キヤリヤガスが
導入され、CVD装置内の圧力は60Torrに減圧さ
れ、Si2H6流量は3 SCCMである。したがって
、第1図に示す第2の工程における5iz)16導入期
間には。
&’il ]、50人/minの速度で3000人程度
0シリコンエピタキシャル層が形成される。
前記のように、シリコン基板表面のSiO□自然酸化膜
が除去されたのちは、5iHJzガスはシリコン層の成
長に与かる。したがって、5iJ6によるシリコンのエ
ピタキシャル成長を行う前記第2の工程において、5i
HJzガスの導入を継続して行ってもよい。この場合に
は、シリコンエピタキシャル層の成長速度は、 5ix
2hによる分増加する。
しかしながら、前記第1の工程において、最初からSi
H2F2とともにS i 2tl 、を導入するのは好
ましくない。これは、5i2H+、による成長速度が高
いために、 5iH2Fzにより自然酸化膜が完全に除
去される前にシリコン層の成長が生じ、結晶欠陥の多い
エピタキシャル層が形成されやすいためである。したが
って、第1の工程においては5iH2Fzのみを導入し
、第2の工程において5i2H,を導入する2段階に分
けて行うことが望ましいことになる。
表[i)  単独導入の場合 1の工    2の工 SiH2F2流量(SCCM):   50Si、H6
流量(SCCM) : H2ガス流量(SCCM) :   10圧   力 
(Torr) :     60(℃):950〜85
0 表(ii )  並行導入の場合 1の工 5iH2Fz流量(SCCM):   50Si2H6
流量(SCCM) : 11□ガス流量(SCCM) :   1.0圧   
力 (Torr) :     60(t):950〜
850 2の工 25〜2.5 900〜500 表(i)および(ii)は、上記第1および第2の工程
において、 5iH2Fzと5i2Hbをそれぞれ単独
に導入する場合および並行して導入する場合における代
表的な成長条件を示す。
上表の範囲の成長条件で得られたシリコン層の表面状態
およびスリップラインの有無を調べたところ、シリコン
層表面は鏡面状態であり、また。
スリップラインは存在しないことが認められた。
このことから、基板全面にシリコンがエピタキシャル成
長していることが確認できた。
なお、ジクロルシラン(SiHzCIz)を成長原料ガ
スとして用い、これにジフルオロシラン(SiH2Fz
)ガスを添加することにより、900℃で積層欠陥やエ
ッチビットのないエピタキシャルシリコン層が生成され
ることが報告されている(秦野敦臣他電子情報通信学会
技術研究報告Vo1.88. No、HD8822、1
988) 上記報告によれば、常圧成長の場合には、成長温度が9
00℃では積層欠陥が発生するが、減圧成長下ではじめ
て900℃で良好なエビタキシャルシリコン層が成長す
るとしている。また、5iH2Fzはシリコン基板表面
の自然酸化SiO□膜を除去する効果を示すのみで1 
シリコン層のエピタキシャル成長には寄与しないとして
いる。すなわち、シリコンエピタキシャル層の成長速度
は成長原料ガスとなる5i82C1,の濃度に依存する
が、5iH2Fzには依存しせず、したがって、清浄な
成長雰囲気中ではSiH,F、の添加はエピタキシャル
成長開始初期に行うのみでその目的を達するとしている
上記報告における5iH2Fzの添加量については不明
であるが、前記のように1本発明者の実験結果によれば
、清浄なシリコン表面には5ill2Fzを成長原料ガ
スとして800℃以上でエピタキシャル層が成長するこ
とが認められている。そして1本発明は、5iH2Fz
 とS i 2H6とをそれぞれ成長原料ガスとして用
いる2段階成長法を基本とし、これにより5iJ6のみ
を成長原料ガスとする従来の方法よりもさらに低温でシ
リコン層のエピタキシャル成長を可能とした。ちなみに
1上記報告によれば、前処理としてMCI エッチを行
った場合に、5i82C12とS i H7F2の組合
せにより、900℃でシリコン層のエピタキシャル成長
が可能であることが確認されているのに対して1本発明
によれば、850℃ないし500℃でシリコン層のエピ
タキシャル層が可能であることが確認された。
〔発明の効果〕
本発明により、プラズマや光照射を用いずに。
熱分解反応のみにより、従来より低温でシリコン層エピ
タキシャル成長が可能となる。また1本発明は通常の気
相エピタキシャル成長装置を用いて実施可能であり、装
置コストを増加させない利点がある。
【図面の簡単な説明】
第1図は本発明のエピタキシャル成長方法における成長
温度−時間の関係の一例を示すグラフ。 第2図は本発明の実施に用いたエピタキシャル成長装置
の概要構成を示す模式図。 である。 第3図(alおよび(blは、5iHzhを成長原料ガ
スとして用いた場合のシリコンエピタキシャル層の成長
速度と成長温度および5iH2Fzの流量との関係を示
すグラフ。 第4図(alおよび(blは、5iH2Fzガス中で5
iOz膜を加熱した場合におけるSiO□膜のエツチン
グ速度と加熱温度および5iH2Fzの流量との関係を
示すグラフ 第5図は5i2H6を成長原料ガスとするシリコンエピ
タキシャル層の成長速度と成長温度の関係を示すグラフ である。 図において。 1は成長槽。 2はシリコン基板。 3と4と5はガス導入管 6はサセプタ。 7は加熱電源 である。 4(喋艷旧月の14tでゴ旨17乙式乏長会hノτ−引
¥B目の几の不服グシメj半 1 口 誹灸褒1へ 戸疋畏ジムノ貧 こ°C) SシH2Fz(=jる。爪長目しブヒ戸に宅1シ払グt
の関糸牛30(久) 、Si馬F2の流量と531木展の聞碌半3 □□□(
b) を ■ (CL) 硫 量 (sccH) SjToFz I;j 6St 02 諜(7+ニーノ
ー7 ’/’)’AM と;F4n rイiキ4t@t
b>

Claims (4)

    【特許請求の範囲】
  1. (1)化学気相成長装置内に成長原料ガスとして弗素化
    シランを導入し、減圧下において所定の温度でシリコン
    基板上にシリコン層をエピタキシャル成長させる第1の
    工程と、 前記第1の工程ののち該化学気相成長装置内に成長原料
    ガスとしてジシラン(Si_2H_6)を導入し、減圧
    下において前記所定温度乃至それ以下の第2の所定温度
    で該シリコン基板上にシリコン層をエピタキシャル成長
    させる第2の工程 を備えたことを特徴とする半導体層のエピタキシャル成
    長方法。
  2. (2)該弗素化シランはジフルオロシラン(SiH_2
    F_2)であることを特徴とする請求項1の半導体層の
    エピタキシャル成長方法。
  3. (3)前記第2の工程において引続き該化学気相成長装
    置内に該弗素化シランを導入することを特徴とする請求
    項1の半導体層のエピタキシャル成長方法。
  4. (4)ジシランと該弗素化シランを流量比で10:5乃
    至10:0.5の割合で導入することを特徴とする請求
    項3の半導体層のエピタキシャル成長方法。
JP21671988A 1988-08-30 1988-08-30 半導体層のエピタキシャル成長方法 Pending JPH0265123A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21671988A JPH0265123A (ja) 1988-08-30 1988-08-30 半導体層のエピタキシャル成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21671988A JPH0265123A (ja) 1988-08-30 1988-08-30 半導体層のエピタキシャル成長方法

Publications (1)

Publication Number Publication Date
JPH0265123A true JPH0265123A (ja) 1990-03-05

Family

ID=16692850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21671988A Pending JPH0265123A (ja) 1988-08-30 1988-08-30 半導体層のエピタキシャル成長方法

Country Status (1)

Country Link
JP (1) JPH0265123A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0471227A (ja) * 1990-07-11 1992-03-05 Nec Kyushu Ltd 減圧式気相成長装置
JP2009088305A (ja) * 2007-10-01 2009-04-23 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0471227A (ja) * 1990-07-11 1992-03-05 Nec Kyushu Ltd 減圧式気相成長装置
JP2009088305A (ja) * 2007-10-01 2009-04-23 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法

Similar Documents

Publication Publication Date Title
US5120394A (en) Epitaxial growth process and growing apparatus
US7105055B2 (en) In situ growth of oxide and silicon layers
JP2002525255A5 (ja)
KR20030021374A (ko) 반도체소자의 제조방법
JP4366183B2 (ja) 半導体装置の製造方法
JP2002539327A (ja) 基板表面への金属酸化物の化学的気相成長法による成膜方法および装置
JP4215447B2 (ja) シリコンエピタキシャルウェーハの製造方法
JPH05259091A (ja) 半導体装置の製造方法
JPH0265123A (ja) 半導体層のエピタキシャル成長方法
JP5336070B2 (ja) 選択エピタキシャル成長プロセスの改良方法
JP4490760B2 (ja) 半導体装置の製造方法及び基板処理装置
JPH04146619A (ja) 薄膜成長法
JP2701793B2 (ja) 半導体装置の製造方法
JP2987926B2 (ja) 気相成長方法
JPH07297151A (ja) 半導体装置の製造方法
JPS5928330A (ja) 半導体の気相成長方法
JP6829495B2 (ja) 低温エピタキシャル層の形成方法
JPH04258115A (ja) 半導体基板の製造方法
JPH09306844A (ja) 半導体装置の製造方法および半導体装置
JP2003528443A5 (ja)
JPS62279625A (ja) エピタキシヤル成長法
JPH08227994A (ja) 半導体装置の製造方法
JPH118226A (ja) 半導体基板表面の清浄化方法及びその装置
JPH02102520A (ja) 気相エピタキシヤル成長方法
JPH05335261A (ja) 単結晶半導体薄膜の形成方法