JPS5928330A - 半導体の気相成長方法 - Google Patents
半導体の気相成長方法Info
- Publication number
- JPS5928330A JPS5928330A JP13903082A JP13903082A JPS5928330A JP S5928330 A JPS5928330 A JP S5928330A JP 13903082 A JP13903082 A JP 13903082A JP 13903082 A JP13903082 A JP 13903082A JP S5928330 A JPS5928330 A JP S5928330A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- gas
- single crystal
- vapor phase
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体の気相成長方法に関し、特に低温気相成
長方法に関する。
長方法に関する。
従来、単結晶シリコン基板にシリコンをエピタキシャル
成長させるときに用いられる気相成長方法は１０００〜
１２００℃程度の高温で行われていた。
成長させるときに用いられる気相成長方法は１０００〜
１２００℃程度の高温で行われていた。
そのために、基板からの不純物がエピタキシャル層へ拡
散して階段型接合が得られにくいという問題があった。
散して階段型接合が得られにくいという問題があった。
最近の半導体装置は、その殆んどが集積回路化されてい
るが、集積化のためには素子分離領域の形成が必要であ
る。素子分離領域の形成方法の一つとしてＬＯＣＯ８法
と呼ばれる選択酸化法が広く用いられているが、高温熱
処理を必要とするため。
るが、集積化のためには素子分離領域の形成が必要であ
る。素子分離領域の形成方法の一つとしてＬＯＣＯ８法
と呼ばれる選択酸化法が広く用いられているが、高温熱
処理を必要とするため。
基板からの不純物拡散が一層促進され、基板とエピタキ
シャル層との界面付近での不純物分布は一層だれるとい
う問題がある。更にＬＯＣＯ８法ではバーズビーク（鳥
のくちばし）と呼ばれる能動領域へのはみだしが現われ
ること、素子分離に広い面積を必要とするなどの欠点が
ある。
シャル層との界面付近での不純物分布は一層だれるとい
う問題がある。更にＬＯＣＯ８法ではバーズビーク（鳥
のくちばし）と呼ばれる能動領域へのはみだしが現われ
ること、素子分離に広い面積を必要とするなどの欠点が
ある。
これらの問題を解決する方法の一つとして、ジャーナル
・オブ・エレクトロケミカル・ソサイテ４ （Ｊｏｕｒ
ｎａｌ ｏｆ −Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓ
ｏｃｉｅｔｙ）第１２０巻、第５号、６６４頁（１９７
３） にシリコン単結晶の選択成長法が発表された。
・オブ・エレクトロケミカル・ソサイテ４ （Ｊｏｕｒ
ｎａｌ ｏｆ −Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓ
ｏｃｉｅｔｙ）第１２０巻、第５号、６６４頁（１９７
３） にシリコン単結晶の選択成長法が発表された。
第１図は従来のシリコン単結晶の選択成長法を説明する
ための断面図である。
ための断面図である。
８ｉ基板１の表面に５ｉＱｚ膜２を選択的に形成してお
く。この８１基板を気相成長装置に装填し、５ｉＣＩｎ
とＨ２とＨＣＩとを導入する。基板１を１１５０℃に加
熱してＳｌ単結晶層３を５ｌｏｚ膜２の間の基板表面に
成長させる。
く。この８１基板を気相成長装置に装填し、５ｉＣＩｎ
とＨ２とＨＣＩとを導入する。基板１を１１５０℃に加
熱してＳｌ単結晶層３を５ｌｏｚ膜２の間の基板表面に
成長させる。
前記文献では、Ｓｔ基板１として（１１１）、（１１０
）。
）。
（１１５）、（１００）面を選んで気相成長させた所。
結晶性または平滑性は（１１０）面が最も良く、他の面
は良くないとしている。しかし、（１１０）面は基板の
スクライブ上の問題があり、デバイスには不向きである
。また、５ｉＯｚ膜２との界面近傍におけるＳｌ単結晶
層３には高密度の結晶欠陥が発生するという問題がある
。更にまた、成長温度が高温であるから、前述の基板か
らエピタキシャル層への不純物の拡散の問題は依然とし
て残っている。
は良くないとしている。しかし、（１１０）面は基板の
スクライブ上の問題があり、デバイスには不向きである
。また、５ｉＯｚ膜２との界面近傍におけるＳｌ単結晶
層３には高密度の結晶欠陥が発生するという問題がある
。更にまた、成長温度が高温であるから、前述の基板か
らエピタキシャル層への不純物の拡散の問題は依然とし
て残っている。
低温気相成長法として、ジャーナル・オブ・エレクトロ
ケミノノル・ソザイティ（Ｊｏｕｒｎａｌ ｏｆＣｂｅ
ｍｉｃａｌ ８ｏｃｉｅｔｙ ）第１１５巻、第４号、
４０１〜４０５頁（１９６８）にＳｉ原料としてＳｉ２
Ｃ１ｇを用い、基板を７００℃程度に加熱し紫外線を基
板に照射することによりＳｌ単結晶を成長さぜる方法が
発表されている。しかし、得られた結晶表面は乳白色で
あり、平滑な成長をしていない。これは結晶性の点で問
題があることを示している。
ケミノノル・ソザイティ（Ｊｏｕｒｎａｌ ｏｆＣｂｅ
ｍｉｃａｌ ８ｏｃｉｅｔｙ ）第１１５巻、第４号、
４０１〜４０５頁（１９６８）にＳｉ原料としてＳｉ２
Ｃ１ｇを用い、基板を７００℃程度に加熱し紫外線を基
板に照射することによりＳｌ単結晶を成長さぜる方法が
発表されている。しかし、得られた結晶表面は乳白色で
あり、平滑な成長をしていない。これは結晶性の点で問
題があることを示している。
このように、成長させた単結晶の結晶性の問題。
基板からエピタキシャル層への不純物拡散による階段形
接合が得られにくい問題、酸化物による素子分離の問題
等は残されており、実用に供し得る単結晶半導体を得る
ことは困難であるという欠点があった。
接合が得られにくい問題、酸化物による素子分離の問題
等は残されており、実用に供し得る単結晶半導体を得る
ことは困難であるという欠点があった。
本発明は上記欠点を除去し、良好な結晶性を有する単結
晶の〆半導体を低温で成長さぜることかでき、酸化物に
よる素子分離領域の形成を必要とする場合にも適用でき
る半導体の気相成長方法を提供するものである。
晶の〆半導体を低温で成長さぜることかでき、酸化物に
よる素子分離領域の形成を必要とする場合にも適用でき
る半導体の気相成長方法を提供するものである。
本発明の半導体の気相成長方法は、単結晶半導体基板あ
るいは表面に絶縁膜のパターンを備えた単結晶半導体基
板をサセプタに載置し気相成長装置に装填する工程と、
前記気相成長装置に珪酸エチルガスと水素ガスと該水素
に対する流量比が０．１〜１％である塩素ガスとを導入
する工程と、前記サセプタを７００℃前後に加熱し前記
珪酸エチルを分解させる波長を有する紫外線で前記珪酸
エチルガスを分解し減圧下で前記半導体基板上にシリコ
ンを成長させる工程とを含んで構成される。
るいは表面に絶縁膜のパターンを備えた単結晶半導体基
板をサセプタに載置し気相成長装置に装填する工程と、
前記気相成長装置に珪酸エチルガスと水素ガスと該水素
に対する流量比が０．１〜１％である塩素ガスとを導入
する工程と、前記サセプタを７００℃前後に加熱し前記
珪酸エチルを分解させる波長を有する紫外線で前記珪酸
エチルガスを分解し減圧下で前記半導体基板上にシリコ
ンを成長させる工程とを含んで構成される。
次に１本発明の実施例について図面を用いて説明する。
第２図は本発明の一実施例を説明するための選択成長さ
せたシリコンの断面図である。
せたシリコンの断面図である。
（１００）面を有するＰまたはＮ型のＳｉ基板１を用意
し、この表面に３ＩＱ２膜２を選択的に形成する。５ｌ
ｏｚの代りに他の絶縁体を用いても良い。
し、この表面に３ＩＱ２膜２を選択的に形成する。５ｌ
ｏｚの代りに他の絶縁体を用いても良い。
この基板１をカーボン・サセプタに載置し、気相成長装
置の反応室に入れる。
置の反応室に入れる。
原料ガスとして、８ ｉ （０ＣｚＨｓ ） ４とＨ２
とＨＣＩとを８ｉ （ＯＣｘＨｓ）ａ／Ｈｚ比が１％程
度、ＭＣＩ／Ｈ２比が０．１〜１％程度となるようにし
て反応室内に導入する。このとき、ガス圧を３０ｔｏｒ
ｒ程度とし、減圧状態にしておく。サセプタを７００℃
程度に加熱することによりＳｔ基板１を７００℃程度に
加熱する。次に、Ｓ ｉ （ＱＣ２Ｈ５） ４を分解す
る波長を有する紫外線で８１基板１を照射する。すると
Ｓｉ（ＯＣ２Ｈ５）４は分解して８１基板１上の基板が
露出した部分にのみ選択的Ｓｉ単結晶層３が成長する。
とＨＣＩとを８ｉ （ＯＣｘＨｓ）ａ／Ｈｚ比が１％程
度、ＭＣＩ／Ｈ２比が０．１〜１％程度となるようにし
て反応室内に導入する。このとき、ガス圧を３０ｔｏｒ
ｒ程度とし、減圧状態にしておく。サセプタを７００℃
程度に加熱することによりＳｔ基板１を７００℃程度に
加熱する。次に、Ｓ ｉ （ＱＣ２Ｈ５） ４を分解す
る波長を有する紫外線で８１基板１を照射する。すると
Ｓｉ（ＯＣ２Ｈ５）４は分解して８１基板１上の基板が
露出した部分にのみ選択的Ｓｉ単結晶層３が成長する。
成長速度は５０分照射で１．０μｍ程度である。成長し
たＳｌ単結晶層３をノルマルスキ金属顕微鏡及び走査型
電子顕微鏡で調べた新表面には平滑な成長面が観察され
た。才た、透過性電子顕微鏡で調べた所、結晶性は良好
で、ＳｉＯ２膜２との界面近傍における結晶欠陥は殆ん
ど観察されなかった。このように本発明によれば極めて
優れたＳｉ単結晶層を選択的に成長させることができる
。
たＳｌ単結晶層３をノルマルスキ金属顕微鏡及び走査型
電子顕微鏡で調べた新表面には平滑な成長面が観察され
た。才た、透過性電子顕微鏡で調べた所、結晶性は良好
で、ＳｉＯ２膜２との界面近傍における結晶欠陥は殆ん
ど観察されなかった。このように本発明によれば極めて
優れたＳｉ単結晶層を選択的に成長させることができる
。
第３図は気相成長させたシリコン単結晶のひろがり抵抗
を示す曲線図である。
を示す曲線図である。
Ｓｉ基板としてＮ＋型を用い、Ｎ型のＳｔ単結晶を成長
させた場合の表面からの距離に対するひろがり抵抗を、
この発明によって作成したもの（曲線３１）と従来品（
曲線３２）とについて比較して示した。この発明によっ
て作ったものは低温成長であるので、階段状のＮ／Ｎ＋
接合を形成していることが示される。つまり、基板から
の不純物拡散は極めて少ないことが示される。
させた場合の表面からの距離に対するひろがり抵抗を、
この発明によって作成したもの（曲線３１）と従来品（
曲線３２）とについて比較して示した。この発明によっ
て作ったものは低温成長であるので、階段状のＮ／Ｎ＋
接合を形成していることが示される。つまり、基板から
の不純物拡散は極めて少ないことが示される。
上記実施例では８１０ｚ膜２を設けて選択成長させたが
、本発明は５ｉＯｚ膜がなくても適用できるものである
。また、基板と成長させる単結晶の導電型はＰ、 Ｈ
のいずれの場合でも良く、原料ガスにこれらのドープ剤
を含むガス、例えばＢＣＩｇ。
、本発明は５ｉＯｚ膜がなくても適用できるものである
。また、基板と成長させる単結晶の導電型はＰ、 Ｈ
のいずれの場合でも良く、原料ガスにこれらのドープ剤
を含むガス、例えばＢＣＩｇ。
１３１３ｒｓ、 ＰＯＣＩｓ、 ＰＨｓ 等ヲ添加ｔ
ルコトにヨり実現できる。従って、Ｐ”／Ｐ、 Ｐ＋／
Ｎ、Ｎ＋／Ｐなどの接合形成も可能である。
ルコトにヨり実現できる。従って、Ｐ”／Ｐ、 Ｐ＋／
Ｎ、Ｎ＋／Ｐなどの接合形成も可能である。
以上詳細に説明したように、本発明によれば、良好な結
晶性を有する単結晶の半導体を低温で成長させることが
でき、酸化物による素子分離領域の形成を必要とする場
合にも適用できる半導体の気相成長方法が得られるので
その効果は太きい。
晶性を有する単結晶の半導体を低温で成長させることが
でき、酸化物による素子分離領域の形成を必要とする場
合にも適用できる半導体の気相成長方法が得られるので
その効果は太きい。
また本発明によれば高濃度基板を用いた場合の不純物の
再分布がほとんど無視できるので、８ｉ工ピタキシヤル
層の厚さを従来の１／２〜１／１０にすることができ、
高速で消費電力の少ないデバイスの製造に供することが
できる。
再分布がほとんど無視できるので、８ｉ工ピタキシヤル
層の厚さを従来の１／２〜１／１０にすることができ、
高速で消費電力の少ないデバイスの製造に供することが
できる。
第１図は従来のシリコン単結晶の選択成長法を説明する
ためのシリコンの断面図、第２図は本発明の一実施例を
説明するための選択成長させたシリコンの断面図、第３
図は気相成長させたシリコン単結晶のひろがり抵抗を示
す曲線図である。 １・・・・・・Ｓｉ基板、２・・・・・・８１０２膜、
３・・・・・・Ｓｔ単結晶層、３１１・・・・・発明品
のひろがり抵抗、３２・・・・・・従来品のひろがり抵
抗。
ためのシリコンの断面図、第２図は本発明の一実施例を
説明するための選択成長させたシリコンの断面図、第３
図は気相成長させたシリコン単結晶のひろがり抵抗を示
す曲線図である。 １・・・・・・Ｓｉ基板、２・・・・・・８１０２膜、
３・・・・・・Ｓｔ単結晶層、３１１・・・・・発明品
のひろがり抵抗、３２・・・・・・従来品のひろがり抵
抗。
Claims (1)
- 単結晶半導体基板あるいは表面に絶縁膜のパターンを備
えた単結晶半導体基板をサセプタに載置し気相成長装置
に装填する工程と、前記気相成長装置に珪酸エチルガス
と水素ガスと該水素に対する流量比がｏ、ｉ〜１％であ
る塩素ガスとを導入する工程と、前記サセプタを７００
℃前後に加熱し前記珪酸エチルを分解させる波長を有す
る紫外線で前記珪酸エチルガスを分解し減圧下で前記半
導体基板上にシリコンを成長さぜる工程とを含むことを
特徴とする半導体の気相成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13903082A JPS5928330A (ja) | 1982-08-10 | 1982-08-10 | 半導体の気相成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13903082A JPS5928330A (ja) | 1982-08-10 | 1982-08-10 | 半導体の気相成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5928330A true JPS5928330A (ja) | 1984-02-15 |
Family
ID=15235822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13903082A Pending JPS5928330A (ja) | 1982-08-10 | 1982-08-10 | 半導体の気相成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5928330A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6016439A (ja) * | 1983-07-08 | 1985-01-28 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS60198841A (ja) * | 1984-03-23 | 1985-10-08 | Nec Corp | 半導体装置の素子分離方法 |
| JPS60224242A (ja) * | 1984-04-20 | 1985-11-08 | Nec Corp | 半導体装置の製造方法 |
| JPS6390859A (ja) * | 1986-10-06 | 1988-04-21 | Nec Corp | 薄膜トランジスタとその製造方法 |
-
1982
- 1982-08-10 JP JP13903082A patent/JPS5928330A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6016439A (ja) * | 1983-07-08 | 1985-01-28 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS60198841A (ja) * | 1984-03-23 | 1985-10-08 | Nec Corp | 半導体装置の素子分離方法 |
| JPS60224242A (ja) * | 1984-04-20 | 1985-11-08 | Nec Corp | 半導体装置の製造方法 |
| JPS6390859A (ja) * | 1986-10-06 | 1988-04-21 | Nec Corp | 薄膜トランジスタとその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3385729A (en) | Composite dual dielectric for isolation in integrated circuits and method of making | |
| US5512519A (en) | Method of forming a silicon insulating layer in a semiconductor device | |
| KR100497262B1 (ko) | 화합물반도체의기상에피텍시방법 | |
| JPS58130517A (ja) | 単結晶薄膜の製造方法 | |
| JPS5928330A (ja) | 半導体の気相成長方法 | |
| JPH0411722A (ja) | 半導体結晶化膜の形成方法 | |
| US3386857A (en) | Method of manufacturing semiconductor devices such as transistors and diodes and semiconductor devices manufactured by such methods | |
| JP3494467B2 (ja) | 半導体薄膜の形成方法 | |
| JPS571226A (en) | Manufacture of semiconductor substrate with buried diffusion layer | |
| JPH02102520A (ja) | 気相エピタキシヤル成長方法 | |
| JP2966459B2 (ja) | 単結晶マグネシアスピネル膜の形成方法 | |
| JPH0265123A (ja) | 半導体層のエピタキシャル成長方法 | |
| JPH04163914A (ja) | 半導体装置の製造方法 | |
| JPS61264720A (ja) | 多結晶シリコンの製造方法 | |
| JPH05291134A (ja) | エピタキシャル層の形成方法 | |
| JPH0442926A (ja) | 表面に絶縁層を有する化合物半導体結晶の製造方法 | |
| JPH01179788A (ja) | Ｓｉ基板上への３−５族化合物半導体結晶の成長方法 | |
| JPH071753B2 (ja) | 半導体装置の製造方法 | |
| JPS6278191A (ja) | 単結晶薄膜の製造方法 | |
| Berkenblit et al. | LOW TEMPERATURE SELECTIVE EPITAXIAL SOI USING SICI | |
| JPS595622A (ja) | 半導体の気相成長方法 | |
| JPS62139319A (ja) | 化合物半導体結晶成長方法 | |
| JPS61151093A (ja) | ３−５族化合物半導体の気相エピタキシヤル成長方法 | |
| JPS60246297A (ja) | 窒素ド−プシリコン単結晶の製造方法 | |
| JPS62159421A (ja) | 半導体装置の製造方法 |