JPS62159421A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS62159421A
JPS62159421A JP185786A JP185786A JPS62159421A JP S62159421 A JPS62159421 A JP S62159421A JP 185786 A JP185786 A JP 185786A JP 185786 A JP185786 A JP 185786A JP S62159421 A JPS62159421 A JP S62159421A
Authority
JP
Japan
Prior art keywords
epitaxial growth
temperature
gas
reduced pressure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP185786A
Other languages
English (en)
Other versions
JPH0758692B2 (ja
Inventor
Fumitake Mieno
文健 三重野
Yuji Furumura
雄二 古村
Masahiko Toki
雅彦 土岐
Tsutomu Nakazawa
中沢 努
Kikuo Ito
伊藤 喜久雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61001857A priority Critical patent/JPH0758692B2/ja
Publication of JPS62159421A publication Critical patent/JPS62159421A/ja
Publication of JPH0758692B2 publication Critical patent/JPH0758692B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要コ ジシラン(Si2 Hs )を反応ガスとして、温度7
00℃気相の減圧中でエピタキシャル成長する。
また、同じ(Si2 H6を反応ガスとして、温度90
0℃以上の減圧中で選択エピタキシャル成長する。そし
て、低温エピタキシャル成長や選択エピタキシャル成長
の利点を活かす。
[産業上の利用分野] 本発明は半導体装置の製造方法のうち、特に、シリコン
のエピタキシャル成長方法に関する。
周知のように、ICなどの半導体装置は極めて微細化さ
れ、高度に集積化されてきた。従って、半導体装置を高
精度に形成することが重要で、それには、例えば、低温
エピタキシャル成長して、高温加熱による悪影響を除去
したり、また、選択エピタキシャル成長して、製造工程
を短縮する等は半導体装置の製造に極めて有効な方法で
ある。
[従来の技術] さて、従来のシリコンエピタキシャル成長法は、反応ガ
スとしてモノシラン(SiH4) 、 ジクロールシラ
ン(SiH2C12) 、)ジクロールシラン(SiH
Cl2 ) 、四塩化珪素(SiC14)などを用いて
、半導体基板(ウェハー)を1000’c以上の高温度
に加熱し、その基板面上にシリコンを成長させる方法が
採られている。且つ、基板加熱の温度は、例えば、5i
CI4を反応ガスとする場合には、1)50℃に加熱し
、5i)42C12の場合には約1050℃に加熱し、
SiH4の場合には約950’Cに加熱して、常圧また
は減圧中で成長させている。
[発明が解決しようとする問題点] ところが、例えば、バイポーラ型半導体装置のエピタキ
シャル層を成長する場合、高温度に半導体基板を加熱す
ると、第3図に示す断面図のように、半導体基板1に設
けた高濃度なn+型型埋領領域2らn型エピタキシャル
成長N3に不純物がオートドープ(Auto  Dop
ing :這い上がり)を起こす問題がある。図中の4
がオートドープ領域で、そうすると、ベース領域が狭く
なったり、あるいは、素子分離(アイソレーション)が
困難になる等の不都合がおこる。
また、第4図はバイポーラ型半導体装置を微細化するた
めのベース引出し電極を形成する工程途中の断面図を示
しており、本工程は半導体基板1に5i02膜5および
Si3 N4膜6を積層した絶縁膜を設け、次に、窓開
けして、窓部分を含む絶縁膜上に半導体層8を成長する
工程であるが、その際、半導体層8は窓部分には単結晶
層がエピタキシャル成長され、絶縁膜上には多結晶層が
成長される。その場合、半導体基板1が高温度に加熱さ
れると、窓部の周縁に結晶欠陥が発生すると云う問題が
ある。また、絶縁膜に5t3N4膜6を設けているのは
、半導体層8の表面を滑らかにするためである。
その他、半導体基板の高温加熱処理は種々の障害を引き
起こして、歩留や品質上から決して好ましいものではな
い。且つ、最近では、5iH2C12や5iC14のよ
うな塩素系の反応ガスを用いて、選択エピタキシャル成
長する方法が提案されているが、この選択成長法も比較
的高温度に基板が加熱処理される。
本発明は、これらの高温処理による問題点を軽減させる
ために、半導体装置の製造方法における低温エピタキシ
ャル成長法を提案するものである。
[問題点を解決するための手段] その目的は、Si2 H6を反応ガスとして、温度70
0℃以上の減圧気相中でシリコンをエピタキシャル成長
する工程、あるいは、Si2 H6を反応ガスとし、温
度900℃以上の減圧気相中でシリコンを半導体基板上
に選択的にエピタキシャル成長する工程が含まれる半導
体装置の製造方法によって達成される。
[作用] 即ち、本発明は、Si2 H6を反応ガスとして、減圧
中でエピタキシャル成長、または、選択エピタキシャル
成長する方法である。かくして、基板加熱の温度を低く
して、低温エピタキシャル成長すれば、上記の問題点が
軽減される。
[実施例] 以下、図面を参照して実施例によって詳細に説明する。
第1図は本発明にかかるエピタキシャル成長法を適用す
るエピタキシャル成長装置の断面図を示しており、1は
半導体基板、1)は反応チャンバ。
12は加熱ヒータ、13は加熱電源、14は排気口、1
5は反応ガス流入口、16は水素(H2)ガス供給口。
17は5i2FI6ガス供給口で、16’、17”は流
量計である。
このようなエピタキシャル成長装置を用いて、半導体基
板1の加熱温度を750℃にし、Si2 H6ガスの流
量を10cc/分、H2ガスの流量を102/分にして
、反応チャンバ1)内の減圧度を3 Torr程度にす
ると、単結晶層をエピタキシャル成長することができる
。この基板加熱温度は700℃以上が適当で、それより
低いと多結晶化される。
また、同様の成長装置を用いて、同様の流量。
同様の減圧度で、基板加熱温度を900”C以上にする
と、単結晶層が絶縁膜上には被着せず、半導体基板1上
にのみ被着する、所謂、選択エビタキシャル成長が得ら
れる。第2図は選択成長工程の断面図を示しており、1
は半導体基板、5は5i02膜(絶縁膜)、10はエピ
タキシャル成長した単結晶層である。
このように、本発明によれば、塩素系反応ガスを用いる
ことなく、従来は1000〜1)50℃であった基板加
熱温度を、1000℃以下の低温度にして選択的にエピ
タキシャル成長できる。
さて、上記のように、全面エピタキシャル成長および選
択エピタキシャル成長のいずれにしても、このような低
温エピタキシャル成長法を採れば半導体基板は一層高精
度化できる。例えば、第3図に示したエピタキシャル成
長工程では、埋込領域2からのオートドープが減少して
、オートドープ領域4が小さくなり、エピタキシャル成
長層の有効幅が高精度に形成されて、半導体素子が更に
高精度化される。
また、第4図に示した工程例では、窓部周縁の結晶欠陥
が減少して、且つ、成長した半導体層8の表面が平滑化
される。この第3図の工程例における、半導体層の表面
平滑化は必要であり、そのため、従来、Si3N4膜6
を被覆した絶縁膜を設けていたが、本発明による成長法
を適用すれば、Si3N4膜6を被覆しなくても、平滑
な表面が得られ、工程を簡略化することができる。
その他、基板加熱の低温化に伴う種々の利点が得られる
ことは云うまでもない。
[発明の効果] 以上の説明から明らかなように、本発明によればエピタ
キシャル成長層が低温度で形成できるため、LSIなど
、微細ICの品質並びに歩留の改善に大きく貢献するも
のである。
【図面の簡単な説明】
第1図は本発明に関わりあるエピタキシャル成長装置の
概要図、 第2図は選択エピタキシャル成長工程の断面図、第3図
は従来の問題点である埋没領域からのオートドープを示
す断面図、 第4図は従来の問題点であるベース引出し電極工程の断
面図である。 図において、 lは半導体基板、   2はn+型型埋領領域3はエピ
タキシャル成長層、 4はオートドープ領域、5は5i02膜、6はSi3N
4膜、    8,10は半導体層、1)は反応チャン
バ、  12は加熱ヒータ、13は加熱電源、    
14は排気口、15は反応ガス流入口、 16はH2ガ
ス供給口、17はSi2H6ガス供給口、 16’、17’は流量計 オしセ1月1;闇hすhシrピタ杉ヤルβh受)契1を
第1図 1才に1:ご17Akル八°長rネLの心寵酌コ@2図

Claims (2)

    【特許請求の範囲】
  1. (1)ジシラン(Si_2H_6)を反応ガスとして、
    温度700℃以上の減圧気相中でシリコンをエピタキシ
    ャル成長する工程が含まれてなることを特徴とする半導
    体装置の製造方法。
  2. (2)ジシラン(Si_2H_6)を反応ガスとして、
    温度900℃以上の減圧気相中でシリコンを半導体基板
    上に選択的にエピタキシャル成長する工程が含まれてな
    ることを特徴とする半導体装置の製造方法。
JP61001857A 1986-01-07 1986-01-07 半導体装置の製造方法 Expired - Lifetime JPH0758692B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61001857A JPH0758692B2 (ja) 1986-01-07 1986-01-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61001857A JPH0758692B2 (ja) 1986-01-07 1986-01-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS62159421A true JPS62159421A (ja) 1987-07-15
JPH0758692B2 JPH0758692B2 (ja) 1995-06-21

Family

ID=11513210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61001857A Expired - Lifetime JPH0758692B2 (ja) 1986-01-07 1986-01-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0758692B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6347921A (ja) * 1986-08-18 1988-02-29 Fujitsu Ltd シリコンの選択気相成長方法
JPS63239812A (ja) * 1987-03-27 1988-10-05 Toagosei Chem Ind Co Ltd シリコン単結晶膜を有するサファイア基板の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128531A (ja) * 1985-11-29 1987-06-10 Nec Corp シリコン基板およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128531A (ja) * 1985-11-29 1987-06-10 Nec Corp シリコン基板およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6347921A (ja) * 1986-08-18 1988-02-29 Fujitsu Ltd シリコンの選択気相成長方法
JPS63239812A (ja) * 1987-03-27 1988-10-05 Toagosei Chem Ind Co Ltd シリコン単結晶膜を有するサファイア基板の製造方法

Also Published As

Publication number Publication date
JPH0758692B2 (ja) 1995-06-21

Similar Documents

Publication Publication Date Title
KR920003291B1 (ko) 반도체 장치 제조방법
JPS62159421A (ja) 半導体装置の製造方法
JPH0497519A (ja) 半導体装置の製造方法
JP3424069B2 (ja) エピタキシャルシリコン基板の製造方法
JP2550024B2 (ja) 減圧cvd装置
JPS5941773B2 (ja) 気相成長方法及び装置
JPS6347921A (ja) シリコンの選択気相成長方法
JPS60165714A (ja) 気相成長方法および装置
JPS5928330A (ja) 半導体の気相成長方法
JP2004186376A (ja) シリコンウェーハの製造装置及び製造方法
JPS61198628A (ja) タングステン膜の選択成長方法
JP3112796B2 (ja) 化学気相成長方法
JPS63129612A (ja) 気相成長方法
JPH08227994A (ja) 半導体装置の製造方法
JPS5957420A (ja) 半導体エピタキシヤル層の製造方法
JPS60158672A (ja) 半導体装置の製造方法
JPH04184921A (ja) 気相成長方法
JPH08115878A (ja) 2段階エピタキシャル成長方法
JPH0974055A (ja) 複合半導体基板
JPH0834185B2 (ja) 気相成長装置
JPS61135127A (ja) 半導体装置の製造方法
JPS6376352A (ja) 半導体装置の製造方法
JPS63248137A (ja) 半導体装置の製造方法
JPH02130818A (ja) 半導体装置の電極配線の形成方法
JPH08203831A (ja) 化学気相成長方法