JPH0758692B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0758692B2 JPH0758692B2 JP61001857A JP185786A JPH0758692B2 JP H0758692 B2 JPH0758692 B2 JP H0758692B2 JP 61001857 A JP61001857 A JP 61001857A JP 185786 A JP185786 A JP 185786A JP H0758692 B2 JPH0758692 B2 JP H0758692B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- epitaxial growth
- temperature
- reaction
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔概要〕 ジシラン（Si2H6）を反応ガスとして、基板の加熱温度
が略700℃〜1000℃で、減圧気相中で熱反応のみでエピ
タキシヤル成長する。
が略700℃〜1000℃で、減圧気相中で熱反応のみでエピ
タキシヤル成長する。
また同じく、ジシランSi2H6を反応ガスとして、基板の
加熱温度が略900℃〜1000℃において、減圧気相中で熱
反応のみで選択エピタキシヤル成長する。そして低温エ
ピタキシヤル成長や、選択エピタキシヤル成長によっ
て、オートドープ及び結晶欠陥の殆んど生ずることのな
い利点を活かす。
加熱温度が略900℃〜1000℃において、減圧気相中で熱
反応のみで選択エピタキシヤル成長する。そして低温エ
ピタキシヤル成長や、選択エピタキシヤル成長によっ
て、オートドープ及び結晶欠陥の殆んど生ずることのな
い利点を活かす。
本発明は半導体装置の製造方法のうち、特に、シリコン
のエピタキシヤル成長方法に関する。
のエピタキシヤル成長方法に関する。
周知のように、ICなどの半導体装置は極めて微細化さ
れ、高精度に集積化されてきた。従って半導体装置を高
精度に形成することが重要で、それには例えば低温エピ
タキシヤル成長して、高温加熱による悪影響を除去した
り、また選択エピタキシヤル成長して、製造工程を短縮
する等は半導体装置の製造に極めて有効な方法である。
れ、高精度に集積化されてきた。従って半導体装置を高
精度に形成することが重要で、それには例えば低温エピ
タキシヤル成長して、高温加熱による悪影響を除去した
り、また選択エピタキシヤル成長して、製造工程を短縮
する等は半導体装置の製造に極めて有効な方法である。
さて、従来のシリコンエピタキシヤル成長法は、反応ガ
スとしてモノシラン（SiH4），ジクロルシラン（SiH2Cl
2），トリクロールシラン（SiHCl3），四塩化珪素（SiC
l4）などを用いて、半導体基板（ウエハー）を1000℃以
上の高温度に加熱し、その基板面上にシリコンを成長さ
せる方法が採れている。かつ、基板加熱の温度は、例え
ばSiCl4を反応ガスとする場合には、1150℃に加熱し、S
iH2Cl2の場合には約1050℃に加熱し、SiH4の場合には約
950℃に加熱して、常圧または減圧中で成長させてい
る。
スとしてモノシラン（SiH4），ジクロルシラン（SiH2Cl
2），トリクロールシラン（SiHCl3），四塩化珪素（SiC
l4）などを用いて、半導体基板（ウエハー）を1000℃以
上の高温度に加熱し、その基板面上にシリコンを成長さ
せる方法が採れている。かつ、基板加熱の温度は、例え
ばSiCl4を反応ガスとする場合には、1150℃に加熱し、S
iH2Cl2の場合には約1050℃に加熱し、SiH4の場合には約
950℃に加熱して、常圧または減圧中で成長させてい
る。
ところが、例えばバイポーラ型半導体装置のエピタキシ
ヤル層を成長する場合、高温度に半導体基板を加熱する
と、第３図に示す断面図のように、半導体基板１に設け
た高濃度なn+型埋込領域２からｎ型エピタキシヤル成長
層３に不純物がオートドープ（Auto Doping:這い上が
り）を起こす問題がある。図中の４がオートドープ領域
で、そうするとベース領域が狭くなったり、あるいは素
子分離（アイソレーション）が困難になる等の不都合が
おこる。そして処理温度が高くなるにつれて、かかるオ
ートドープの生ずることは周知のことである。
ヤル層を成長する場合、高温度に半導体基板を加熱する
と、第３図に示す断面図のように、半導体基板１に設け
た高濃度なn+型埋込領域２からｎ型エピタキシヤル成長
層３に不純物がオートドープ（Auto Doping:這い上が
り）を起こす問題がある。図中の４がオートドープ領域
で、そうするとベース領域が狭くなったり、あるいは素
子分離（アイソレーション）が困難になる等の不都合が
おこる。そして処理温度が高くなるにつれて、かかるオ
ートドープの生ずることは周知のことである。
また、第４図はバイピーラ型半導体装置を微細化するた
めのベース引出し電極を形成する工程途中の断面図を示
しており、本工程は半導体基板１にSiO2膜５及びSi3N4
膜６を積層した絶縁膜を設け、次に窓開けして、窓部分
を含む絶縁膜上に半導体層を成長する工程であるが、そ
の際半導体層８は窓部分には単結晶層がエピタキシヤル
成長され、絶縁膜上には多結晶層が成長される。その場
合、半導体基板１が高温度に加熱されると、窓部の周縁
に結晶欠陥が発生すると言う問題がある。しかして一般
に基板温度が高くなると結晶成長面のクリーニング効果
によって結晶欠陥が少なくなることも周知である。しか
し選択成長の場合、これと異なる現象の生ずることがあ
る。
めのベース引出し電極を形成する工程途中の断面図を示
しており、本工程は半導体基板１にSiO2膜５及びSi3N4
膜６を積層した絶縁膜を設け、次に窓開けして、窓部分
を含む絶縁膜上に半導体層を成長する工程であるが、そ
の際半導体層８は窓部分には単結晶層がエピタキシヤル
成長され、絶縁膜上には多結晶層が成長される。その場
合、半導体基板１が高温度に加熱されると、窓部の周縁
に結晶欠陥が発生すると言う問題がある。しかして一般
に基板温度が高くなると結晶成長面のクリーニング効果
によって結晶欠陥が少なくなることも周知である。しか
し選択成長の場合、これと異なる現象の生ずることがあ
る。
即ち選択成長の際、成長の最も初期段階では基板表面に
均一に形成されるSi成長のための生成核が酸化膜上を移
動してSi上にのみ集まる現象のほか、選択成長の際酸化
膜上に吸着したSiの生成核が酸化膜と SiO2＋Si→2SiO↑ の反応を示すが、このSiOは成長温度付近では、揮発性
が強く、すぐに飛んでしまうので酸化膜上のSi成長のた
めの生成核は酸化膜上から除去され、一方Si基板上には
Siがエピタキシヤル成長されると考えられている。そし
てかかる選択成長はSiの成長速度とSiO2上のSiの生成核
の除去速度とのバランスで成り立っている。
均一に形成されるSi成長のための生成核が酸化膜上を移
動してSi上にのみ集まる現象のほか、選択成長の際酸化
膜上に吸着したSiの生成核が酸化膜と SiO2＋Si→2SiO↑ の反応を示すが、このSiOは成長温度付近では、揮発性
が強く、すぐに飛んでしまうので酸化膜上のSi成長のた
めの生成核は酸化膜上から除去され、一方Si基板上には
Siがエピタキシヤル成長されると考えられている。そし
てかかる選択成長はSiの成長速度とSiO2上のSiの生成核
の除去速度とのバランスで成り立っている。
しかして基板の温度が高くなると、それに対応してSiO
の蒸発速度が速くなり、このSiOが基板上のSiのエピタ
キシヤル成長過程に不純物として混ざり、このため窓部
の周縁に結晶欠陥が発生するという結果となる。
の蒸発速度が速くなり、このSiOが基板上のSiのエピタ
キシヤル成長過程に不純物として混ざり、このため窓部
の周縁に結晶欠陥が発生するという結果となる。
従って一般に処理温度が高くなると結晶欠陥が少なくな
るが、選択成長の際には処理温度が高くなると結晶欠陥
がかえって多くなるということにもなる。
るが、選択成長の際には処理温度が高くなると結晶欠陥
がかえって多くなるということにもなる。
また、絶縁膜にSi3N4膜６を設けているのは、半導体層
８の表面を滑らかにするためである。
８の表面を滑らかにするためである。
その他、半導体基板の高温加熱処理は種々の障害を引き
起こして、歩留りや品質上から決して好ましいものでは
ない。かつ、最近では、SiH2Cl2やSiCl4のような塩素系
の反応ガスを用いて、選択エピタキシヤル成長する方法
が提案されているが、これは不純物とか、自然酸化膜の
除去が大である塩素によるクリーニング効果を利用する
ものであり、この選択成長法においても比較的高温度に
基板は加熱処理される。
起こして、歩留りや品質上から決して好ましいものでは
ない。かつ、最近では、SiH2Cl2やSiCl4のような塩素系
の反応ガスを用いて、選択エピタキシヤル成長する方法
が提案されているが、これは不純物とか、自然酸化膜の
除去が大である塩素によるクリーニング効果を利用する
ものであり、この選択成長法においても比較的高温度に
基板は加熱処理される。
本発明は、これらの高温処理による問題点を軽減させる
ために、半導体層の製造方法における低温エピタキシヤ
ル成長法を提案するものである。
ために、半導体層の製造方法における低温エピタキシヤ
ル成長法を提案するものである。
上記目的は本発明により、減圧気相中で基板を、温度が
700℃〜1000℃の範囲で加熱し、ジシラン（Si2H6）を反
応ガスとして使用し、かつ熱反応のみでシリコンを基板
上にエピタキシヤル成長させることを特徴とする半導体
装置の製造方法で達成され、また減圧気相中で半導体基
板を、温度が略900℃〜1000℃の範囲で加熱し、ジシラ
ン（Si2H6）を反応ガスとして使用し、かつ熱反応のみ
でシリコンを半導体基板上に選択的にエピタキシヤル成
長させることを特徴とする半導体装置の製造方法によっ
て達成される。
700℃〜1000℃の範囲で加熱し、ジシラン（Si2H6）を反
応ガスとして使用し、かつ熱反応のみでシリコンを基板
上にエピタキシヤル成長させることを特徴とする半導体
装置の製造方法で達成され、また減圧気相中で半導体基
板を、温度が略900℃〜1000℃の範囲で加熱し、ジシラ
ン（Si2H6）を反応ガスとして使用し、かつ熱反応のみ
でシリコンを半導体基板上に選択的にエピタキシヤル成
長させることを特徴とする半導体装置の製造方法によっ
て達成される。
即ち、本発明はジシラン（Si2H6）を反応ガスとして、
熱反応のみで減圧中でシリコンをエピタキシヤル成長、
または選択エピタキシヤル成長する方法である。かくし
て、基板加熱の温度を低くして、低温エピタキシヤル成
長すれば、上記の問題点が軽減される。
熱反応のみで減圧中でシリコンをエピタキシヤル成長、
または選択エピタキシヤル成長する方法である。かくし
て、基板加熱の温度を低くして、低温エピタキシヤル成
長すれば、上記の問題点が軽減される。
一般に結晶性のよいエピタキシヤル成長膜を形成するに
は形成表面をクリーンにしなければならない。従って基
板表面に被着している不純物や、自然酸化膜を除去する
必要がある。そして通常のエピタキシヤル成長でジクロ
ルシランなどのClの入ったガスを用いるのはクリーニン
グ効果が得られるからである。
は形成表面をクリーンにしなければならない。従って基
板表面に被着している不純物や、自然酸化膜を除去する
必要がある。そして通常のエピタキシヤル成長でジクロ
ルシランなどのClの入ったガスを用いるのはクリーニン
グ効果が得られるからである。
しかしてジシランはエピタキシヤル成長過程では Si2H6→SiH2＋SiH4 の反応により活性なSiH2が発生し、このSiH2はSi表面に
と吸着しやすく反応し易い。
と吸着しやすく反応し易い。
一方モノシランは SiH4→SiH2＋H2 の反応によりエピタキシヤル成長するが、この反応はジ
シランの分解反応にくらべ950℃〜1050℃の如き高温で
しか起こらない。そしてジシランは上記の如くモノシラ
ンガスにくらべて多くのH2を持っており、分解もしやす
いので、モノシランに比べ大量に水素が発生する。この
水素ガスが基板表面に付着している不純物や自然酸化膜
を除去するため、モノシランで得られないクリーンな表
面がジシランガスで得られ、これによってモノシランで
は得られなかった結晶性のよいエピタキシヤル成長膜が
ジジランを用いて低温で形成可能となる。
シランの分解反応にくらべ950℃〜1050℃の如き高温で
しか起こらない。そしてジシランは上記の如くモノシラ
ンガスにくらべて多くのH2を持っており、分解もしやす
いので、モノシランに比べ大量に水素が発生する。この
水素ガスが基板表面に付着している不純物や自然酸化膜
を除去するため、モノシランで得られないクリーンな表
面がジシランガスで得られ、これによってモノシランで
は得られなかった結晶性のよいエピタキシヤル成長膜が
ジジランを用いて低温で形成可能となる。
またジシランはモノシランに比べ反応速度が速いため、
1000℃以上の高温でエピタキシヤル成長させようとする
と、急激に反応が進み、基板表面をクリーニングして不
純物や自然酸化膜を除去する反応より速くエピタキシヤ
ル成長膜の成長が起こり、結果として基板表面がクリー
ンになる前に膜が形成され、かえって結晶性の悪い膜が
形成されることになる。
1000℃以上の高温でエピタキシヤル成長させようとする
と、急激に反応が進み、基板表面をクリーニングして不
純物や自然酸化膜を除去する反応より速くエピタキシヤ
ル成長膜の成長が起こり、結果として基板表面がクリー
ンになる前に膜が形成され、かえって結晶性の悪い膜が
形成されることになる。
従ってジシランでは略700℃〜略1000℃の範囲で膜を成
長することでモノシランでは得られない良質な膜が形成
できることになる。
長することでモノシランでは得られない良質な膜が形成
できることになる。
そしてジシランはSi上の膜形成速度が大きく、Si上の膜
形成速度と酸化膜上の生成核消滅速度とのバランスする
温度がモノシランに比べて低くなるためモノシランより
も低温で選択成長できるものと考えられる。
形成速度と酸化膜上の生成核消滅速度とのバランスする
温度がモノシランに比べて低くなるためモノシランより
も低温で選択成長できるものと考えられる。
以下、図面を参照して実施例によって詳細に説明する。
第１図は本発明によるエピタキシヤル成長方法を適用す
るエピタキシヤル成長装置の断面図を示しており、１は
半導体祖基板、11は反応チャンバ、12は加熱ヒータ、13
は加熱電源、14は排気口、15はガス流入口、16は水素
（H2）ガス供給口、17はジシラン（Si2H6）ガス供給口
で、16′,17′は流量計である。
るエピタキシヤル成長装置の断面図を示しており、１は
半導体祖基板、11は反応チャンバ、12は加熱ヒータ、13
は加熱電源、14は排気口、15はガス流入口、16は水素
（H2）ガス供給口、17はジシラン（Si2H6）ガス供給口
で、16′,17′は流量計である。
このようなエピタキシヤル成長装置を用いて、半導体基
板１の加熱温度を750℃にし、Si2H6ガスの流量を10cc/
分，H2ガスの流量を10l/分にして、反応チャンバ11内の
減圧度を3Torr程度すると、半導体基板１上にシリコン
の単結晶層をエピタキシヤル成長することができる。こ
の基板加熱温度は略700℃〜1000℃が適当で、略700℃よ
り低いと多結晶化される。
板１の加熱温度を750℃にし、Si2H6ガスの流量を10cc/
分，H2ガスの流量を10l/分にして、反応チャンバ11内の
減圧度を3Torr程度すると、半導体基板１上にシリコン
の単結晶層をエピタキシヤル成長することができる。こ
の基板加熱温度は略700℃〜1000℃が適当で、略700℃よ
り低いと多結晶化される。
また、同様の成長装置を用いて、同様の流量，同様の減
圧度で、基板加熱温度を略900℃〜1000℃にすると、シ
リコンの単結晶層が絶縁膜上には被着せず、半導体基板
１上にのみ被着する、所謂選択エピタキシヤル成長が得
られる。
圧度で、基板加熱温度を略900℃〜1000℃にすると、シ
リコンの単結晶層が絶縁膜上には被着せず、半導体基板
１上にのみ被着する、所謂選択エピタキシヤル成長が得
られる。
第２図は選択成長工程の断面図を示しており、１は半導
体基板、５はSiO2膜（絶縁膜）、10はエピタキシヤル成
長した単結晶層である。
体基板、５はSiO2膜（絶縁膜）、10はエピタキシヤル成
長した単結晶層である。
このように、本発明によれば、塩素系反応ガスを用いる
ことなく、従来は1000℃〜1150℃であった基板加熱温度
を略700℃〜1000℃の低温度にして選択的エピタキシヤ
ル成長できる。
ことなく、従来は1000℃〜1150℃であった基板加熱温度
を略700℃〜1000℃の低温度にして選択的エピタキシヤ
ル成長できる。
さて、上記のように全面エピタキシヤル成長及び選択エ
ピタキシヤル成長のいづれにしても、この様な低温エピ
タキシヤル成長法を採れば半導体基板は一層高精度化で
きる。例えば、第３図に示したエピタキシヤル成長工程
では、埋込領域２からのオートドープが減少して、オー
トドープ領域４が小さくなり、エピタキシヤル成長層の
有効幅が高精度に形成されて、半導体素子が更に高精度
化される。
ピタキシヤル成長のいづれにしても、この様な低温エピ
タキシヤル成長法を採れば半導体基板は一層高精度化で
きる。例えば、第３図に示したエピタキシヤル成長工程
では、埋込領域２からのオートドープが減少して、オー
トドープ領域４が小さくなり、エピタキシヤル成長層の
有効幅が高精度に形成されて、半導体素子が更に高精度
化される。
また、第４図に示した工程例では、窓部周縁の結晶欠陥
が減少して、かつ成長した半導体層８の表面が平滑化さ
れる。この第３図の工程例における、半導体層の表面平
滑化は必要であり、そのため従来、Si3N4膜６を被覆し
た絶縁膜を設けていたが、本発明による成長法を適用す
れば、Si3N4膜６を被覆しなくても、平滑な表面が得ら
れ、工程を簡略化することができる、 その他、基板加熱の低温化に伴う種々の利点が得られる
ことは言うまでもない。
が減少して、かつ成長した半導体層８の表面が平滑化さ
れる。この第３図の工程例における、半導体層の表面平
滑化は必要であり、そのため従来、Si3N4膜６を被覆し
た絶縁膜を設けていたが、本発明による成長法を適用す
れば、Si3N4膜６を被覆しなくても、平滑な表面が得ら
れ、工程を簡略化することができる、 その他、基板加熱の低温化に伴う種々の利点が得られる
ことは言うまでもない。
以上の説明から明らかなように、本発明によれば、ジシ
ランを反応ガスとして使用することにより、エピタキシ
ヤル成長層が低温度で形成でき、その際オートドープ及
び結晶欠陥が殆んど生ずることがなかったため、LSIな
ど、微細ICの品質並びに歩留りの改善に大きく貢献する
ものである。
ランを反応ガスとして使用することにより、エピタキシ
ヤル成長層が低温度で形成でき、その際オートドープ及
び結晶欠陥が殆んど生ずることがなかったため、LSIな
ど、微細ICの品質並びに歩留りの改善に大きく貢献する
ものである。
第１図は本発明に関わりあるエピタキシヤル成長装置の
概要図、 第２図は選択エピタキシヤル成長工程の断面図、 第３図は従来の問題点である埋込領域からのオートドー
プを示す断面図、 第４図は従来の問題点であるベース引出し電極工程の断
面図である。 図において、 １は半導体基板、２はn+型埋込領域、３はエピタキシヤ
ル成長層、４はオートドープ領域、５はSiO2膜、６はSi
3N4膜、8,10は半導体層、11は反応チャンバ、12は加熱
ヒータ、13は加熱電源、14は排気口、15はガス流入口、
16はH2ガス供給口、17はSi2H6ガス供給口、16′,17′は
流量計 を示している。
概要図、 第２図は選択エピタキシヤル成長工程の断面図、 第３図は従来の問題点である埋込領域からのオートドー
プを示す断面図、 第４図は従来の問題点であるベース引出し電極工程の断
面図である。 図において、 １は半導体基板、２はn+型埋込領域、３はエピタキシヤ
ル成長層、４はオートドープ領域、５はSiO2膜、６はSi
3N4膜、8,10は半導体層、11は反応チャンバ、12は加熱
ヒータ、13は加熱電源、14は排気口、15はガス流入口、
16はH2ガス供給口、17はSi2H6ガス供給口、16′,17′は
流量計 を示している。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中沢 努 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 伊藤 喜久雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭62−128531（ＪＰ，Ａ) 特開 昭61−283113（ＪＰ，Ａ)
Claims (2)
- 【請求項１】減圧気相中で基板を、温度が略700℃〜100
0℃の範囲で加熱し、ジシラン（Si2H6）を反応ガスとし
て使用し、かつ熱反応のみでシリコンを基板上にエピタ
キシヤル成長させることを特徴とする半導体装置の製造
方法。 - 【請求項２】減圧気相中で半導体基板を、温度が略900
℃〜1000℃の範囲で加熱し、ジシラン（Si2H6）を反応
ガスとして使用し、かつ熱反応のみでシリコンを半導体
基板上に選択的にエピタキシヤル成長させることを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61001857A JPH0758692B2 (ja) | 1986-01-07 | 1986-01-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61001857A JPH0758692B2 (ja) | 1986-01-07 | 1986-01-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62159421A JPS62159421A (ja) | 1987-07-15 |
| JPH0758692B2 true JPH0758692B2 (ja) | 1995-06-21 |
Family
ID=11513210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61001857A Expired - Lifetime JPH0758692B2 (ja) | 1986-01-07 | 1986-01-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758692B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6347921A (ja) * | 1986-08-18 | 1988-02-29 | Fujitsu Ltd | シリコンの選択気相成長方法 |
| JPH0777203B2 (ja) * | 1987-03-27 | 1995-08-16 | 東亞合成株式会社 | シリコン単結晶膜を有するサファイア基板の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62128531A (ja) * | 1985-11-29 | 1987-06-10 | Nec Corp | シリコン基板およびその製造方法 |
-
1986
- 1986-01-07 JP JP61001857A patent/JPH0758692B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62159421A (ja) | 1987-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2679473B2 (ja) | 多結晶シリコンの選択的デポジション方法 | |
| JPH02302027A (ja) | アモルフアス或いは多結晶シリコンの選択成長法 | |
| KR920003291B1 (ko) | 반도체 장치 제조방법 | |
| JP3454033B2 (ja) | シリコンウェーハおよびその製造方法 | |
| TWI459443B (zh) | Semiconductor substrate manufacturing method | |
| JPH0758692B2 (ja) | 半導体装置の製造方法 | |
| WO2002099890A1 (fr) | Couche semi-conductrice et son procede de formation, et dispositif semi-conducteur et son procede de production | |
| JPH05326467A (ja) | 半導体基板及びその製造方法 | |
| JPH04177825A (ja) | エピタキシャル成長方法及び化学気相成長装置 | |
| JP3922674B2 (ja) | シリコンウエハの製造方法 | |
| JP3157280B2 (ja) | 半導体装置の製造方法 | |
| JP3763630B2 (ja) | 薄膜エピタキシャルウェーハおよびその製造方法 | |
| JPH0660401B2 (ja) | シリコン薄膜製造方法 | |
| JP3763631B2 (ja) | 薄膜エピタキシャルウェーハの製造方法 | |
| JPH10209055A (ja) | 薄膜エピタキシャルウェ−ハおよびその製造方法 | |
| JPS6012775B2 (ja) | 異質基板上への単結晶半導体層形成方法 | |
| JPH04184921A (ja) | 気相成長方法 | |
| JPH06151309A (ja) | シリコン選択成長方法 | |
| JPH05152180A (ja) | 半導体装置及び製造方法 | |
| JP2645434B2 (ja) | シリコンのエピタキシャル成長方法 | |
| JPS6052574B2 (ja) | エピタキシヤル成長方法 | |
| JPH07147233A (ja) | 半導体薄膜の製造方法 | |
| JPS636138B2 (ja) | ||
| JPS6153196A (ja) | シリコンのエピタキシヤル成長法 | |
| JPS6197819A (ja) | 気相成長法 |