JPS6197819A - 気相成長法 - Google Patents
気相成長法Info
- Publication number
- JPS6197819A JPS6197819A JP21900484A JP21900484A JPS6197819A JP S6197819 A JPS6197819 A JP S6197819A JP 21900484 A JP21900484 A JP 21900484A JP 21900484 A JP21900484 A JP 21900484A JP S6197819 A JPS6197819 A JP S6197819A
- Authority
- JP
- Japan
- Prior art keywords
- oxygen
- growth
- baking
- doping
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はGa l As C1s l H2系の気相成
長法において、エピタキシャルJ@中の不純物を低減さ
せる気相成長法に関するものである。
長法において、エピタキシャルJ@中の不純物を低減さ
せる気相成長法に関するものである。
半導体工業の発展に伴い、結晶成長技術の開発が非常に
M要なものとなっている。特K G a A s半導体
の発展は目ざtL(、GaAsFET等も通信工業用ば
かりでなく、民生市場にまで利用される様になってきた
。GaAsFET素子を製造する為に使用されるG a
A sエピタキシャル層の構造は通常半絶縁性基板の
上に厚さ数ミクロンのバッファ層をもうけ、その後にサ
ブミクロンの能動層を連続的に成長させたものである。
M要なものとなっている。特K G a A s半導体
の発展は目ざtL(、GaAsFET等も通信工業用ば
かりでなく、民生市場にまで利用される様になってきた
。GaAsFET素子を製造する為に使用されるG a
A sエピタキシャル層の構造は通常半絶縁性基板の
上に厚さ数ミクロンのバッファ層をもうけ、その後にサ
ブミクロンの能動層を連続的に成長させたものである。
このバッファ層は結晶成長過程で半絶保性基板に由来す
る結晶欠陥又は電気的変成がその上(で成長する能動層
におよぶ事を還け、半導体素子の特性特に出力及び効率
を上げる為にもうけられている。
る結晶欠陥又は電気的変成がその上(で成長する能動層
におよぶ事を還け、半導体素子の特性特に出力及び効率
を上げる為にもうけられている。
この様な高抵抗のバッファ層はエピタキシャル成長中に
酸素をドーピングする事により、比軟的簡単に工業的に
も得られている。しかし酸素はG a A sエピタキ
シャル層中の不純物としてのSiを減少させる働きもあ
るが酸素自身がG a A s中に不純物として取シ込
まれ、素子の特性を劣化させる働きもあわせもつ。この
為、エピタキシャル成長中にドーピングする酸素はでき
るだけ少量ですます墨が望ましい訳であるが、同一〇a
ソースで成長を株9返しているとGaンースボートや石
英の反応管からのSiの汚染によシ酸素のドープ量を増
やさなければND−N人(l Q ” Cm−”を達成
できなくなる。
酸素をドーピングする事により、比軟的簡単に工業的に
も得られている。しかし酸素はG a A sエピタキ
シャル層中の不純物としてのSiを減少させる働きもあ
るが酸素自身がG a A s中に不純物として取シ込
まれ、素子の特性を劣化させる働きもあわせもつ。この
為、エピタキシャル成長中にドーピングする酸素はでき
るだけ少量ですます墨が望ましい訳であるが、同一〇a
ソースで成長を株9返しているとGaンースボートや石
英の反応管からのSiの汚染によシ酸素のドープ量を増
やさなければND−N人(l Q ” Cm−”を達成
できなくなる。
通常のG a A sエピタキシャルウェハーの生産は
第1図の工程概略図に示すとと(、GaAsエピタキシ
ャル成長工程とベーキング工程を交互に繰り返して行う
。このベーキング工程を入れる理由は本成長中にサセプ
ターや石英反応管壁に付着したG a A s結晶を気
相エツチングで除去するためである。この工程を採用す
る事によりエピタキシャル層の表面モルホロシイを常に
良好に保つことが可能となる。気相エツチングガスはk
sclsll−1,が用いられる。
第1図の工程概略図に示すとと(、GaAsエピタキシ
ャル成長工程とベーキング工程を交互に繰り返して行う
。このベーキング工程を入れる理由は本成長中にサセプ
ターや石英反応管壁に付着したG a A s結晶を気
相エツチングで除去するためである。この工程を採用す
る事によりエピタキシャル層の表面モルホロシイを常に
良好に保つことが可能となる。気相エツチングガスはk
sclsll−1,が用いられる。
第2図(a)は成長毎のドーピングする酸素ガス流量と
成長層中のキャリア濃度との関係を示す。ベーキング工
程は本成長よシも高い温度で行なわれるため、サセプタ
ーや石英反応管からのSiがGaンースを汚染する。従
って、成長回数上■ねるにしたがい、Gaソース中の8
iのバックグランド跋度は高まる。このSi不純物を補
償して、1014α−3以下の高抵抗層を得るに必JR
な敵累量も増大する。この様に酸素ドーピングが多いバ
ッファ1−は結晶の品質も悪くな、p、FET素子の特
性劣化をもたらす。
成長層中のキャリア濃度との関係を示す。ベーキング工
程は本成長よシも高い温度で行なわれるため、サセプタ
ーや石英反応管からのSiがGaンースを汚染する。従
って、成長回数上■ねるにしたがい、Gaソース中の8
iのバックグランド跋度は高まる。このSi不純物を補
償して、1014α−3以下の高抵抗層を得るに必JR
な敵累量も増大する。この様に酸素ドーピングが多いバ
ッファ1−は結晶の品質も悪くな、p、FET素子の特
性劣化をもたらす。
本発明の目的はこの様な欠点を除去し、低酸素ドーピン
グで高抵抗のバッファ層1r:得る気相成長法を提供す
るものでめる。
グで高抵抗のバッファ層1r:得る気相成長法を提供す
るものでめる。
本発明に係る気相成長法はGa l ASCA’ s
l H,系nエピタキシャル成長法において本成長後の
ベーキング工程で酸素をドーピングする事を特徴とする
。
l H,系nエピタキシャル成長法において本成長後の
ベーキング工程で酸素をドーピングする事を特徴とする
。
以下、本発明について図面を参照してよシ詳細に説明す
る。
る。
成長工程は第1図に示すとと(、GaAsエピタキシャ
ル成長工程が終ると基板結晶を反応管より取りさ夛、ベ
ーキングを行う。このベーキング工程はAsCl、IH
,ガスの他に酸素ガス金泥しながら行う。ベーキング温
度は成長温度の745℃より屑く、soo’cで竹う。
ル成長工程が終ると基板結晶を反応管より取りさ夛、ベ
ーキングを行う。このベーキング工程はAsCl、IH
,ガスの他に酸素ガス金泥しながら行う。ベーキング温
度は成長温度の745℃より屑く、soo’cで竹う。
この際ドーピングした酸素ガスはGaソース中の8iや
反応管からの8iを不活性化し、本成長中の8iのバッ
ク・グランド濃度が高まるのをおさえる働きをする。
反応管からの8iを不活性化し、本成長中の8iのバッ
ク・グランド濃度が高まるのをおさえる働きをする。
第2図(b)は本実施例における成長回数毎の酸素流量
とキャリアは度の関係を示す。第2図から明らかな様に
本発明によれば同−Gaソースで成長を繰シ返しても、
従来方法と比較して酸素ドーピング量の増大1頃向が小
さく、従って低酸素ドーピングで高抵抗バッファ層を得
る事ができる。
とキャリアは度の関係を示す。第2図から明らかな様に
本発明によれば同−Gaソースで成長を繰シ返しても、
従来方法と比較して酸素ドーピング量の増大1頃向が小
さく、従って低酸素ドーピングで高抵抗バッファ層を得
る事ができる。
第1図はG a A sエピタキシャルウェハー生産の
工程概略図、嘱2図(a)は従来方法での酸素流量とキ
ャリア跋度の関係を示すグラフ、第2図(b)は本発明
での酸素流電とキャリア濃度との関係を示すグラフであ
る。 1・・・・・・キャリア濃度特性、2・・・・・・酸素
流を特性。
工程概略図、嘱2図(a)は従来方法での酸素流量とキ
ャリア跋度の関係を示すグラフ、第2図(b)は本発明
での酸素流電とキャリア濃度との関係を示すグラフであ
る。 1・・・・・・キャリア濃度特性、2・・・・・・酸素
流を特性。
Claims (1)
- Ga|AsCl_3|H_2系の気相成長法において
、本成長後のベーキング工程で酸素をドーピングしなが
ら、サセプター、石英反応炉等に付着したGaAsを気
相エッチングすることを特徴とする気相成長法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21900484A JPS6197819A (ja) | 1984-10-18 | 1984-10-18 | 気相成長法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21900484A JPS6197819A (ja) | 1984-10-18 | 1984-10-18 | 気相成長法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6197819A true JPS6197819A (ja) | 1986-05-16 |
Family
ID=16728753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21900484A Pending JPS6197819A (ja) | 1984-10-18 | 1984-10-18 | 気相成長法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6197819A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0234910A (ja) * | 1988-07-25 | 1990-02-05 | Nec Kansai Ltd | 化合物半導体気相成長方法 |
JP2009117646A (ja) * | 2007-11-07 | 2009-05-28 | Hitachi Kokusai Electric Inc | 基板処理装置及びベーキング方法 |
-
1984
- 1984-10-18 JP JP21900484A patent/JPS6197819A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0234910A (ja) * | 1988-07-25 | 1990-02-05 | Nec Kansai Ltd | 化合物半導体気相成長方法 |
JP2009117646A (ja) * | 2007-11-07 | 2009-05-28 | Hitachi Kokusai Electric Inc | 基板処理装置及びベーキング方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0159252B1 (en) | Process for the production of semiconductor devices by using silicon-on-isolation techniques | |
US6372981B1 (en) | Semiconductor substrate, solar cell using same, and fabrication methods thereof | |
JPH01289108A (ja) | ヘテロエピタキシャル成長方法 | |
JPS6197819A (ja) | 気相成長法 | |
JPH05175150A (ja) | 化合物半導体及びその製造方法 | |
JP3089732B2 (ja) | 化合物半導体のエピタキシャル成長方法 | |
JP3242571B2 (ja) | 気相成長方法 | |
JPS5982744A (ja) | Sos基板の製造法 | |
JPH03171634A (ja) | Fet用電極形成層付エピタキシャルウェーハ | |
JPS60145625A (ja) | 半導体装置の製造方法 | |
JPS63127530A (ja) | ヒ化ガリウムエピタキシヤル結晶の気相成長方法 | |
JPH0645249A (ja) | GaAs層の成長方法 | |
JPS6114651B2 (ja) | ||
JPH07302740A (ja) | 液相エピタキシャル成長用GaAs単結晶基板 | |
KR960026484A (ko) | 웨이퍼 형성방법 | |
JPH01107515A (ja) | 半導体素子の製造方法 | |
JPH09213635A (ja) | ヘテロエピタキシャル半導体基板の形成方法、かかるヘテロエピタキシャル半導体基板を有する化合物半導体装置、およびその製造方法 | |
JPS621360B2 (ja) | ||
JP2790492B2 (ja) | 半導体薄膜の成長方法 | |
JPH0758692B2 (ja) | 半導体装置の製造方法 | |
JPH0737819A (ja) | 半導体ウエハ及びその製造方法 | |
JPH03110831A (ja) | シリコン単結晶膜を有するシリコン単結晶基板の製造方法 | |
JPH05343321A (ja) | 化合物半導体基板及びその製法 | |
JPH033363A (ja) | 半導体薄膜の製造方法 | |
JPH06177044A (ja) | 半導体結晶層選択成長法 |