JPH05343321A - 化合物半導体基板及びその製法 - Google Patents
化合物半導体基板及びその製法Info
- Publication number
- JPH05343321A JPH05343321A JP17386592A JP17386592A JPH05343321A JP H05343321 A JPH05343321 A JP H05343321A JP 17386592 A JP17386592 A JP 17386592A JP 17386592 A JP17386592 A JP 17386592A JP H05343321 A JPH05343321 A JP H05343321A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor substrate
- main surface
- silicon substrate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 シリコン基板の主面上に、エピタキシャル成
長法によって形成されたＩＩＩ−Ｖ族化合物半導体層を
有する化合物半導体基板を、ＩＩＩ−Ｖ族化合物半導体
層がその全域に亘って極性の反転している領域を有さず
且つ結晶方位のそろった単結晶表面を有するものとし
て、製造する。 【構成】 主面が、（１００）面から傾斜し、且つその
＜０１１＞軸方向への傾斜成分をａ、＜０１−１＞軸方
向（なお、「−」は、その直後の数字の上位置に付され
る「−」に代えた表示、以下同じ）への傾斜成分をｂと
するとき、｜ｂ／ａ｜≠１、望ましくは｜ａ／ｂ｜＜
０．９５または｜ｂ／ａ｜＜０．９５を満足するととも
に、その＜０１１＞軸方向への傾斜角を０．１°以上と
する面方位を有する面でなるシリコン基板を用意し、そ
のシリコン基板の主面上に、シリコン層をエピタキシャ
ル成長法によって形成し、そのシリコン層上に、ＩＩＩ
−Ｖ族化合物半導体層をエピタキシャル成長法によって
形成させる。
長法によって形成されたＩＩＩ−Ｖ族化合物半導体層を
有する化合物半導体基板を、ＩＩＩ−Ｖ族化合物半導体
層がその全域に亘って極性の反転している領域を有さず
且つ結晶方位のそろった単結晶表面を有するものとし
て、製造する。 【構成】 主面が、（１００）面から傾斜し、且つその
＜０１１＞軸方向への傾斜成分をａ、＜０１−１＞軸方
向（なお、「−」は、その直後の数字の上位置に付され
る「−」に代えた表示、以下同じ）への傾斜成分をｂと
するとき、｜ｂ／ａ｜≠１、望ましくは｜ａ／ｂ｜＜
０．９５または｜ｂ／ａ｜＜０．９５を満足するととも
に、その＜０１１＞軸方向への傾斜角を０．１°以上と
する面方位を有する面でなるシリコン基板を用意し、そ
のシリコン基板の主面上に、シリコン層をエピタキシャ
ル成長法によって形成し、そのシリコン層上に、ＩＩＩ
−Ｖ族化合物半導体層をエピタキシャル成長法によって
形成させる。
Description
【０００１】
【産業上の利用分野】本発明は、シリコン基板の主面上
にエピタキシャル成長法によって形成されたＩＩＩ−Ｖ
族化合物半導体層を有する化合物半導体基板、及びその
製法に関する。
にエピタキシャル成長法によって形成されたＩＩＩ−Ｖ
族化合物半導体層を有する化合物半導体基板、及びその
製法に関する。
【０００２】
【従来の技術】従来、図２に示すように、主面１ａが
（１００）面から傾斜していない、鏡面研磨された面で
なるシリコン基板１を用意し（図２Ａ）、そして、その
シリコン基板１の主面１ａを、それが奇数原子層の段差
を有していても、そのような奇数原子層の段差を有さな
い、従って偶数原子層の段差を有する面に転換させるた
めに、シリコン基板１に対し、１０００℃程度の高い温
度での熱処理を施し（図２Ｂ）、次に、そのシリコン基
板１の主面１ａ上に、それに接して、例えばＧａＡｓで
なるＩＩＩ−Ｖ族化合物半導体層４を、エピタキシャル
成長法によって形成し（図２Ｃ）、よって、シリコン基
板１の主面１ａ上にエピタキシャル成長法によって形成
されたＩＩＩ−Ｖ族化合物半導体層４を有する化合物半
導体基板を製造する、という化合物半導体基板の製法が
提案されている。
（１００）面から傾斜していない、鏡面研磨された面で
なるシリコン基板１を用意し（図２Ａ）、そして、その
シリコン基板１の主面１ａを、それが奇数原子層の段差
を有していても、そのような奇数原子層の段差を有さな
い、従って偶数原子層の段差を有する面に転換させるた
めに、シリコン基板１に対し、１０００℃程度の高い温
度での熱処理を施し（図２Ｂ）、次に、そのシリコン基
板１の主面１ａ上に、それに接して、例えばＧａＡｓで
なるＩＩＩ−Ｖ族化合物半導体層４を、エピタキシャル
成長法によって形成し（図２Ｃ）、よって、シリコン基
板１の主面１ａ上にエピタキシャル成長法によって形成
されたＩＩＩ−Ｖ族化合物半導体層４を有する化合物半
導体基板を製造する、という化合物半導体基板の製法が
提案されている。
【０００３】また、従来、図３に示すように、主面１ａ
が（１００）面から＜０１１＞軸方向にわずかに傾斜し
ている、鏡面研磨された面でなるシリコン基板１を用意
し（図３Ａ）、そして、そのシリコン基板１の主面１ａ
上に、それに接して、例えばＧａＡｓでなるＩＩＩ−Ｖ
族化合物半導体層４を、エピタキシャル成長法によって
形成（図３Ｂ）し、よって、シリコン基板１の主面１ｃ
上にエピタキシャル成長法によって形成されたＩＩＩ−
Ｖ族化合物半導体層２を有する化合物半導体基板を製造
する、という化合物半導体基板の製法も提案されてい
る。
が（１００）面から＜０１１＞軸方向にわずかに傾斜し
ている、鏡面研磨された面でなるシリコン基板１を用意
し（図３Ａ）、そして、そのシリコン基板１の主面１ａ
上に、それに接して、例えばＧａＡｓでなるＩＩＩ−Ｖ
族化合物半導体層４を、エピタキシャル成長法によって
形成（図３Ｂ）し、よって、シリコン基板１の主面１ｃ
上にエピタキシャル成長法によって形成されたＩＩＩ−
Ｖ族化合物半導体層２を有する化合物半導体基板を製造
する、という化合物半導体基板の製法も提案されてい
る。
【０００４】
【発明が解決しようとする課題】図２に示す従来の化合
物半導体基板の製法の場合、シリコン基板１に対する熱
処理の工程（図２Ｂ）を有するので、シリコン基板１の
主面１ａが奇数原子層の段差を有しても、その段差の大
部分を偶数原子数の段差に転換させることができる。し
かしながら、この場合、奇数原子数の段差が一部残るの
は否めない。
物半導体基板の製法の場合、シリコン基板１に対する熱
処理の工程（図２Ｂ）を有するので、シリコン基板１の
主面１ａが奇数原子層の段差を有しても、その段差の大
部分を偶数原子数の段差に転換させることができる。し
かしながら、この場合、奇数原子数の段差が一部残るの
は否めない。
【０００５】このため、ＩＩＩ−Ｖ族化合物半導体層４
を形成する工程（図２Ｃ）においてそのＩＩＩ−Ｖ族化
合物半導体層４が、シリコン基板１の主面１ａ側におい
て、極性の反転した領域６を局部的に有するものとして
形成され、従って、図２に示す従来の化合物半導体基板
の製法の場合と同様に、ＩＩＩ−Ｖ族化合物半導体層４
を良質に形成することができない、という欠点を有して
いた。なお、図２Ｃにおいて、７は転位の生じた部を示
す。
を形成する工程（図２Ｃ）においてそのＩＩＩ−Ｖ族化
合物半導体層４が、シリコン基板１の主面１ａ側におい
て、極性の反転した領域６を局部的に有するものとして
形成され、従って、図２に示す従来の化合物半導体基板
の製法の場合と同様に、ＩＩＩ−Ｖ族化合物半導体層４
を良質に形成することができない、という欠点を有して
いた。なお、図２Ｃにおいて、７は転位の生じた部を示
す。
【０００６】また、図３に示す従来の化合物半導体基板
の製法の場合、シリコン基板１を用意する工程（図３
Ａ）において、そのシリコン基板１を、主面１ａが（１
００）面から＜０１１＞軸方向にわずかに傾斜している
面でなるものとして用意するので、シリコン基板１の主
面１ａ上にＩＩＩ−Ｖ族化合物半導体層４を形成する工
程（図３Ｂ）において、そのＩＩＩ−Ｖ族化合物半導体
層４が、シリコン基板１の主面１ａ側の大部分の領域に
おいて、極性の反転した領域を有しないものとして形成
されるとしても、他の部分において、図２に示す従来の
化合物半導体基板の製法の場合に準じて、極性の反転し
た領域６を有するものとして形成される。
の製法の場合、シリコン基板１を用意する工程（図３
Ａ）において、そのシリコン基板１を、主面１ａが（１
００）面から＜０１１＞軸方向にわずかに傾斜している
面でなるものとして用意するので、シリコン基板１の主
面１ａ上にＩＩＩ−Ｖ族化合物半導体層４を形成する工
程（図３Ｂ）において、そのＩＩＩ−Ｖ族化合物半導体
層４が、シリコン基板１の主面１ａ側の大部分の領域に
おいて、極性の反転した領域を有しないものとして形成
されるとしても、他の部分において、図２に示す従来の
化合物半導体基板の製法の場合に準じて、極性の反転し
た領域６を有するものとして形成される。
【０００７】このため、図２に示す従来の化合物半導体
基板の製法の場合と同様に、ＩＩＩ−Ｖ族化合物半導体
層４を良質に形成することができない、という欠点を有
していた。なお、図３Ｂにおいて、７は図２Ｃの場合と
同様の転位の生じた部を示す。
基板の製法の場合と同様に、ＩＩＩ−Ｖ族化合物半導体
層４を良質に形成することができない、という欠点を有
していた。なお、図３Ｂにおいて、７は図２Ｃの場合と
同様の転位の生じた部を示す。
【０００８】よって、本発明は、上述した欠点のない、
シリコン基板の主面上にエピタキシャル成長法によって
形成されたＩＩＩ−Ｖ族化合物半導体層を有する化合物
半導体基板、及びその製法を提案せんとするものであ
る。
シリコン基板の主面上にエピタキシャル成長法によって
形成されたＩＩＩ−Ｖ族化合物半導体層を有する化合物
半導体基板、及びその製法を提案せんとするものであ
る。
【０００９】
【課題を解決するための手段】本発明による化合物半導
体基板は、図２及び図３で前述した従来の化合物半導体
基板の製法によって製造されると同様に、シリコン基板
の主面上に、エピタキシャル成長法によって形成された
ＩＩＩ−Ｖ族化合物半導体層を有する。
体基板は、図２及び図３で前述した従来の化合物半導体
基板の製法によって製造されると同様に、シリコン基板
の主面上に、エピタキシャル成長法によって形成された
ＩＩＩ−Ｖ族化合物半導体層を有する。
【００１０】しかしながら、本発明による化合物半導体
基板は、このような化合物半導体基板において、（ｉ）
上記シリコン基板の主面が、（１００）面から傾斜し、
且つその＜０１１＞軸方向への傾斜成分をａ、＜０１−
１＞軸方向（なお、「−」は、その直後の数字の上位置
に付される「−」に代えた表示、以下同じ）への傾斜成
分をｂとするとき、｜ｂ／ａ｜≠１を満足するととも
に、その＜０１１＞軸方向または＜０１−１＞軸方向へ
の傾斜角を０．１°以上とする面方位を有する面でな
り、そして、（ｉｉ）上記ＩＩＩ−Ｖ族化合物半導体層
が、上記シリコン基板の主面上に、それに接してエピタ
キシャル成長法によって形成されたシリコン層を介し
て、それに接して形成されている。
基板は、このような化合物半導体基板において、（ｉ）
上記シリコン基板の主面が、（１００）面から傾斜し、
且つその＜０１１＞軸方向への傾斜成分をａ、＜０１−
１＞軸方向（なお、「−」は、その直後の数字の上位置
に付される「−」に代えた表示、以下同じ）への傾斜成
分をｂとするとき、｜ｂ／ａ｜≠１を満足するととも
に、その＜０１１＞軸方向または＜０１−１＞軸方向へ
の傾斜角を０．１°以上とする面方位を有する面でな
り、そして、（ｉｉ）上記ＩＩＩ−Ｖ族化合物半導体層
が、上記シリコン基板の主面上に、それに接してエピタ
キシャル成長法によって形成されたシリコン層を介し
て、それに接して形成されている。
【００１１】この場合、上記シリコン基板の主面の面方
位が、｜ａ／ｂ｜＜０．９５または｜ｂ／ａ｜＜０．９
５を満足しているのを化とする。
位が、｜ａ／ｂ｜＜０．９５または｜ｂ／ａ｜＜０．９
５を満足しているのを化とする。
【００１２】また、本発明による化合物半導体基板の製
法は、図２及び図３で前述した従来の化合物半導体基板
の製法の場合と同様の、シリコン基板の主面上に、エピ
タキシャル成長法によって形成されたＩＩＩ−Ｖ族化合
物半導体層を有する化合物半導体基板の製法において、
（ｉ）主面が、（１００）面から傾斜し、且つその＜０
１１＞軸方向への傾斜成分をａ、＜０１−１＞軸方向
（なお、「−」は、その直後の数字の上位置に付される
「−」に代えた表示、以下同じ）への傾斜成分をｂとす
るとき、｜ｂ／ａ｜≠１を満足するとともに、その＜０
１１＞軸方向への傾斜角を０．１°以上とする面方位を
有する面でなるシリコン基板を、上記シリコン基板とし
て用意する工程と、（ｉｉ）上記シリコン基板の主面上
に、シリコン層をエピタキシャル成長法によって形成さ
せる工程と、（ｉｉｉ）上記シリコン層上に、ＩＩＩ−
Ｖ族化合物半導体層を、上記ＩＩＩ−Ｖ族化合物半導体
層として、エピタキシャル成長法によって形成させる工
程とを有する。
法は、図２及び図３で前述した従来の化合物半導体基板
の製法の場合と同様の、シリコン基板の主面上に、エピ
タキシャル成長法によって形成されたＩＩＩ−Ｖ族化合
物半導体層を有する化合物半導体基板の製法において、
（ｉ）主面が、（１００）面から傾斜し、且つその＜０
１１＞軸方向への傾斜成分をａ、＜０１−１＞軸方向
（なお、「−」は、その直後の数字の上位置に付される
「−」に代えた表示、以下同じ）への傾斜成分をｂとす
るとき、｜ｂ／ａ｜≠１を満足するとともに、その＜０
１１＞軸方向への傾斜角を０．１°以上とする面方位を
有する面でなるシリコン基板を、上記シリコン基板とし
て用意する工程と、（ｉｉ）上記シリコン基板の主面上
に、シリコン層をエピタキシャル成長法によって形成さ
せる工程と、（ｉｉｉ）上記シリコン層上に、ＩＩＩ−
Ｖ族化合物半導体層を、上記ＩＩＩ−Ｖ族化合物半導体
層として、エピタキシャル成長法によって形成させる工
程とを有する。
【００１３】この場合、上記シリコン基板の主面の面方
位が、｜ａ／ｂ｜＜０．９５または｜ｂ／ａ｜＜０．９
５を満足しているのを可とする。
位が、｜ａ／ｂ｜＜０．９５または｜ｂ／ａ｜＜０．９
５を満足しているのを可とする。
【００１４】
【作用・効果】本発明による化合物半導体基板によれ
ば、ＩＩＩ−Ｖ族化合物半導体層がその全域に亘って極
性の反転していない領域を有さず且つ結晶方位のそろっ
た単結晶表面を有し、従って良質である。
ば、ＩＩＩ−Ｖ族化合物半導体層がその全域に亘って極
性の反転していない領域を有さず且つ結晶方位のそろっ
た単結晶表面を有し、従って良質である。
【００１５】また、本発明による化合物半導体基板の製
法によれば、そのような良質な化合物半導体基板を容易
に製造することができる。
法によれば、そのような良質な化合物半導体基板を容易
に製造することができる。
【００１６】
【実施例１】次に、本発明による化合物半導体基板の第
１の実施例を、それを製造するための本発明による化合
物半導体基板の製法の第１の実施例で述べよう。
１の実施例を、それを製造するための本発明による化合
物半導体基板の製法の第１の実施例で述べよう。
【００１７】まず、主面１ａが、（１００）面から傾斜
し、且つその＜０１１＞軸方向への傾斜成分をａ、＜０
１−１＞軸方向（なお、「−」は、その直後の数字の上
位置に付される「−」に代えた表示、以下同じ）への傾
斜成分をｂとするとき、｜ｂ／ａ｜≠１、望ましくは｜
ａ／ｂ｜＜０．９５または｜ｂ／ａ｜＜０．９５を満足
するとともに、その＜０１１＞軸方向への傾斜角を０．
１°以上とする面方位を有する、鏡面研磨された面でな
るシリコン基板１を用意する（図１Ａ）。
し、且つその＜０１１＞軸方向への傾斜成分をａ、＜０
１−１＞軸方向（なお、「−」は、その直後の数字の上
位置に付される「−」に代えた表示、以下同じ）への傾
斜成分をｂとするとき、｜ｂ／ａ｜≠１、望ましくは｜
ａ／ｂ｜＜０．９５または｜ｂ／ａ｜＜０．９５を満足
するとともに、その＜０１１＞軸方向への傾斜角を０．
１°以上とする面方位を有する、鏡面研磨された面でな
るシリコン基板１を用意する（図１Ａ）。
【００１８】この場合、具体的には、シリコン基板１と
して、主面１ａが（１００）面から＜０１１＞軸方向
に、０．３°傾斜している面を有するもの、０．５°傾
斜している面を有するもの、１°傾斜している面を有す
るもの、２°傾斜している面を有するもの、４°傾斜し
ている面を有するものを用意した。
して、主面１ａが（１００）面から＜０１１＞軸方向
に、０．３°傾斜している面を有するもの、０．５°傾
斜している面を有するもの、１°傾斜している面を有す
るもの、２°傾斜している面を有するもの、４°傾斜し
ている面を有するものを用意した。
【００１９】次に、シリコン基板１（具体的には、上述
した主面１ａが（１００）面から＜０１１＞軸方向に、
０．３°傾斜している面を有するもの、０．５°傾斜し
ている面を有するもの、１°傾斜している面を有するも
の、２°傾斜している面を有するもの、４°傾斜してい
る面を有するもののそれぞれについて、以下同じ）を、
エピタキシャル成長用装置（ＣＶＤ装置）内に配し、ま
ず、シリコン基板１に対し５００℃〜１１００℃の温度
での熱処理を施し、次で、エピタキシャル成長用装置内
に、ジクロルシランでなるシリコン原料ガスと水素とを
供給することによって、シリコン基板１の主面１ａ上
に、シリコン層１１を、エピタキシャル成長法によっ
て、約５μｍの厚さに形成させる（図１Ｂ）。
した主面１ａが（１００）面から＜０１１＞軸方向に、
０．３°傾斜している面を有するもの、０．５°傾斜し
ている面を有するもの、１°傾斜している面を有するも
の、２°傾斜している面を有するもの、４°傾斜してい
る面を有するもののそれぞれについて、以下同じ）を、
エピタキシャル成長用装置（ＣＶＤ装置）内に配し、ま
ず、シリコン基板１に対し５００℃〜１１００℃の温度
での熱処理を施し、次で、エピタキシャル成長用装置内
に、ジクロルシランでなるシリコン原料ガスと水素とを
供給することによって、シリコン基板１の主面１ａ上
に、シリコン層１１を、エピタキシャル成長法によっ
て、約５μｍの厚さに形成させる（図１Ｂ）。
【００２０】次に、主面１ａ上にシリコン層１１を形成
しているシリコン基板１を、エピタキシャル成長用装置
外に取出し、シリコン層１１の表面を、５％弗酸液を用
いて清浄化して後、直ちに他のエピタキシャル成長用装
置内に配し、まず、シリコン基板１を４００℃の温度に
加熱した状態にし、そして、エピタキシャル成長用装置
内に、ＧａＣｌでなるＧａの原料ガスと、ＡｓＨ3 でな
るＡｓの原料ガスとを、それぞれ２．５ｃｃ／分及び
２．０ｃｃ／分の流量で供給して、シリコン層１１上
に、第１のＧａＡｓ層を、エピタキシャル成長法によっ
て、約１００Ａの厚さに形成し、次で、シリコン基板１
を６００℃の温度に加熱した状態にし、そして、エピタ
キシャル成長用装置内に、同じＧａＣｌでなるＧａの原
料ガスと、ＡｓＨ3 でなるＡｓの原料ガスとを、それぞ
れ２．５ｃｃ／分及び２．５ｃｃ／分の流量で供給し
て、第１のＧａＡｓ層上に、第２のＧａＡｓ層を、エピ
タキシャル成長法によって、約２μｍの厚さに形成し、
よって、シリコン基板１の主面１ａ上に、第１及び第２
のＧａＡｓ層によるＩＩＩ−Ｖ族化合物半導体層４を、
エピタキシャル成長法によって形成されたシリコン層１
１を介して、エピタキシャル成長法によって形成させる
（図１Ｃ）。
しているシリコン基板１を、エピタキシャル成長用装置
外に取出し、シリコン層１１の表面を、５％弗酸液を用
いて清浄化して後、直ちに他のエピタキシャル成長用装
置内に配し、まず、シリコン基板１を４００℃の温度に
加熱した状態にし、そして、エピタキシャル成長用装置
内に、ＧａＣｌでなるＧａの原料ガスと、ＡｓＨ3 でな
るＡｓの原料ガスとを、それぞれ２．５ｃｃ／分及び
２．０ｃｃ／分の流量で供給して、シリコン層１１上
に、第１のＧａＡｓ層を、エピタキシャル成長法によっ
て、約１００Ａの厚さに形成し、次で、シリコン基板１
を６００℃の温度に加熱した状態にし、そして、エピタ
キシャル成長用装置内に、同じＧａＣｌでなるＧａの原
料ガスと、ＡｓＨ3 でなるＡｓの原料ガスとを、それぞ
れ２．５ｃｃ／分及び２．５ｃｃ／分の流量で供給し
て、第１のＧａＡｓ層上に、第２のＧａＡｓ層を、エピ
タキシャル成長法によって、約２μｍの厚さに形成し、
よって、シリコン基板１の主面１ａ上に、第１及び第２
のＧａＡｓ層によるＩＩＩ−Ｖ族化合物半導体層４を、
エピタキシャル成長法によって形成されたシリコン層１
１を介して、エピタキシャル成長法によって形成させる
（図１Ｃ）。
【００２１】以上が、本発明による化合物半導体基板の
製法の第１の実施例である。
製法の第１の実施例である。
【００２２】このような本発明による化合物半導体基板
の製法の第１の実施例によって製造される、本発明によ
る化合物半導体基板の第１の実施例（図１Ｃ）は、図２
及び図３で前述した従来の化合物半導体基板の場合と同
様に、シリコン基板１の主面１ａ上に、エピタキシャル
成長法によって形成されたＩＩＩ−Ｖ族化合物半導体層
４を有する。
の製法の第１の実施例によって製造される、本発明によ
る化合物半導体基板の第１の実施例（図１Ｃ）は、図２
及び図３で前述した従来の化合物半導体基板の場合と同
様に、シリコン基板１の主面１ａ上に、エピタキシャル
成長法によって形成されたＩＩＩ−Ｖ族化合物半導体層
４を有する。
【００２３】しかしながら、本発明による化合物半導体
基板の製法の第１の実施例によって製造される本発明に
よる化合物半導体基板の第１の実施例は、シリコン基板
１の主面１ａが、（１００）面から傾斜し、且つその＜
０１１＞軸方向への傾斜成分をａ、＜０１−１＞軸方向
への傾斜成分をｂとするとき、｜ｂ／ａ｜≠１、望まし
くは｜ａ／ｂ｜＜０．９５または｜ｂ／ａ｜＜０．９５
を満足するとともに、その＜０１１＞軸方向または＜０
１−１＞軸方向への傾斜角を０．１°以上とする面方位
を有する面でなり、また、ＩＩＩ−Ｖ族化合物半導体層
１２が、シリコン基板ａの主面１ａ上に、それに接して
エピタキシャル成長法によって形成されたシリコン層１
１を介して、それに接して形成されている。
基板の製法の第１の実施例によって製造される本発明に
よる化合物半導体基板の第１の実施例は、シリコン基板
１の主面１ａが、（１００）面から傾斜し、且つその＜
０１１＞軸方向への傾斜成分をａ、＜０１−１＞軸方向
への傾斜成分をｂとするとき、｜ｂ／ａ｜≠１、望まし
くは｜ａ／ｂ｜＜０．９５または｜ｂ／ａ｜＜０．９５
を満足するとともに、その＜０１１＞軸方向または＜０
１−１＞軸方向への傾斜角を０．１°以上とする面方位
を有する面でなり、また、ＩＩＩ−Ｖ族化合物半導体層
１２が、シリコン基板ａの主面１ａ上に、それに接して
エピタキシャル成長法によって形成されたシリコン層１
１を介して、それに接して形成されている。
【００２４】このため、本発明による化合物半導体基板
の製法の第１の実施例によって製造される、本発明によ
るＩＩＩ−Ｖ族化合物半導体層４を有する化合物半導体
基板の第１の実施例は、ＩＩＩ−Ｖ族化合物半導体層４
が、その全域に亘って結晶方位のそろった単結晶表面を
有し、また、全域に亘って内部に極性の反転した領域を
有さず、従って、図２及び図３で前述した従来の化合物
半導体基板の製法で製造される化合物半導体基板に比し
良質である。
の製法の第１の実施例によって製造される、本発明によ
るＩＩＩ−Ｖ族化合物半導体層４を有する化合物半導体
基板の第１の実施例は、ＩＩＩ−Ｖ族化合物半導体層４
が、その全域に亘って結晶方位のそろった単結晶表面を
有し、また、全域に亘って内部に極性の反転した領域を
有さず、従って、図２及び図３で前述した従来の化合物
半導体基板の製法で製造される化合物半導体基板に比し
良質である。
【００２５】このことは、ＩＩＩ−Ｖ族化合物半導体層
４が、その全域に亘って結晶方位のそろった単結晶表面
を有していることについて、ＩＩＩ−Ｖ族化合物半導体
層４の表面に対しＫＯＨ液を用いたエッチングを施して
後、そのＩＩＩ−Ｖ族化合物半導体層４の表面のエッチ
ピットを観測したところから、確認した。また、ＩＩＩ
−Ｖ族化合物半導体層４が、その全域に亘って内部に極
性の反転した領域を有していないことについて、透過型
電子顕微鏡を用いた断面観察によって確認した。
４が、その全域に亘って結晶方位のそろった単結晶表面
を有していることについて、ＩＩＩ−Ｖ族化合物半導体
層４の表面に対しＫＯＨ液を用いたエッチングを施して
後、そのＩＩＩ−Ｖ族化合物半導体層４の表面のエッチ
ピットを観測したところから、確認した。また、ＩＩＩ
−Ｖ族化合物半導体層４が、その全域に亘って内部に極
性の反転した領域を有していないことについて、透過型
電子顕微鏡を用いた断面観察によって確認した。
【００２６】ちなみに、主面が、（１００）面から傾斜
しているとしても、｜ａ／ｂ｜≧０．９５または｜ｂ／
ａ｜≧０．９５（ａ／ｂ＝１の場合を含む）の場合、
（１００）面から＜０１１＞軸方向に０．１°未満（０
°を含む）しか傾斜していない場合など、本発明による
化合物半導体基板の場合の、シリコン基板１の主面１ａ
に関する要件を満足していない場合、ＩＩＩ−Ｖ族化合
物半導体層４が、その全域に亘って白濁を呈し、従って
結晶方位のそろった単結晶表面を有さず、また、シリコ
ン層１１側において、図２及び図３で前述した従来の化
合物半導体基板の場合と同様の極性の反転している領域
を有していることが、上述したと同様の観察乃至観測に
よって確認された。
しているとしても、｜ａ／ｂ｜≧０．９５または｜ｂ／
ａ｜≧０．９５（ａ／ｂ＝１の場合を含む）の場合、
（１００）面から＜０１１＞軸方向に０．１°未満（０
°を含む）しか傾斜していない場合など、本発明による
化合物半導体基板の場合の、シリコン基板１の主面１ａ
に関する要件を満足していない場合、ＩＩＩ−Ｖ族化合
物半導体層４が、その全域に亘って白濁を呈し、従って
結晶方位のそろった単結晶表面を有さず、また、シリコ
ン層１１側において、図２及び図３で前述した従来の化
合物半導体基板の場合と同様の極性の反転している領域
を有していることが、上述したと同様の観察乃至観測に
よって確認された。
【００２７】
【実施例２】次に、本発明による化合物半導体基板の第
２の実施例を、それを製造するための本発明による化合
物半導体基板の製法の第２の実施例で述べよう。
２の実施例を、それを製造するための本発明による化合
物半導体基板の製法の第２の実施例で述べよう。
【００２８】本発明による化合物半導体基板の製法の第
２の実施例は、図示詳細説明は省略するが、用意された
シリコン基板１上に形成したシリコン層１１上に、ＩＩ
Ｉ−Ｖ族化合物半導体層４を、ＧａＡｓでなるものとし
て形成する図１で上述した本発明による化合物半導体基
板の製法の第１の実施例の場合に代え、ＩｎＰでなるも
のとして形成することを除いて、図１で上述した本発明
による化合物半導体基板の製法の第１の実施例と同様の
工程を順次とって、同様の化合物半導体基板を製造す
る。
２の実施例は、図示詳細説明は省略するが、用意された
シリコン基板１上に形成したシリコン層１１上に、ＩＩ
Ｉ−Ｖ族化合物半導体層４を、ＧａＡｓでなるものとし
て形成する図１で上述した本発明による化合物半導体基
板の製法の第１の実施例の場合に代え、ＩｎＰでなるも
のとして形成することを除いて、図１で上述した本発明
による化合物半導体基板の製法の第１の実施例と同様の
工程を順次とって、同様の化合物半導体基板を製造す
る。
【００２９】ただし、この場合、ＩＩＩ−Ｖ族化合物半
導体層４を形成する工程において、まず、シリコン基板
１を４００℃の温度に加熱した状態にし、そして、エピ
タキシャル成長用装置内に、ＩｎＣｌでなるＩｎの原料
ガスと、ＰＨ3 でなるＰの原料ガスとを、それぞれ２ｃ
ｃ／分及び１０ｃｃ／分の流量で供給して、シリコン層
１１上に、第１のＩｎＰ層を２００Ａの厚さに形成し、
次で、シリコン基板１を６３０℃の温度に加熱した状態
にし、そして、エピタキシャル成長用装置内に、同じＩ
ｎＣｌでなるＩｎの原料ガスと、ＰＨ3 でなるＰの原料
ガスとを、それぞれ５ｃｃ／分及び１０ｃｃ／分の流量
で供給させて、第１のＩｎＰ層上に、第２のＩｎＰ層
を、２μｍ厚さに形成した。
導体層４を形成する工程において、まず、シリコン基板
１を４００℃の温度に加熱した状態にし、そして、エピ
タキシャル成長用装置内に、ＩｎＣｌでなるＩｎの原料
ガスと、ＰＨ3 でなるＰの原料ガスとを、それぞれ２ｃ
ｃ／分及び１０ｃｃ／分の流量で供給して、シリコン層
１１上に、第１のＩｎＰ層を２００Ａの厚さに形成し、
次で、シリコン基板１を６３０℃の温度に加熱した状態
にし、そして、エピタキシャル成長用装置内に、同じＩ
ｎＣｌでなるＩｎの原料ガスと、ＰＨ3 でなるＰの原料
ガスとを、それぞれ５ｃｃ／分及び１０ｃｃ／分の流量
で供給させて、第１のＩｎＰ層上に、第２のＩｎＰ層
を、２μｍ厚さに形成した。
【００３０】以上が、本発明による化合物半導体基板の
製法の第２の実施例である。
製法の第２の実施例である。
【００３１】このような本発明による化合物半導体基板
の製法の第２の実施例によって製造される本発明による
化合物半導体基板の第２の実施例も、ＩＩＩ−Ｖ族化合
物半導体層４が図１で上述した本発明による化合物半導
体基板の製法の第１の実施例によって製造される本発明
による化合物半導体基板の第１の実施例の場合と同様
に、良質であることを確認した。
の製法の第２の実施例によって製造される本発明による
化合物半導体基板の第２の実施例も、ＩＩＩ−Ｖ族化合
物半導体層４が図１で上述した本発明による化合物半導
体基板の製法の第１の実施例によって製造される本発明
による化合物半導体基板の第１の実施例の場合と同様
に、良質であることを確認した。
【００３２】
【実施例３】次に、本発明による化合物半導体基板の第
３の実施例を、それを製造するための本発明による化合
物半導体基板の製法の第３の実施例で述べよう。
３の実施例を、それを製造するための本発明による化合
物半導体基板の製法の第３の実施例で述べよう。
【００３３】本発明による化合物半導体基板の製法の第
３の実施例は、図示詳細説明は省略するが、シリコン基
板１上に形成されたシリコン層１１上に、ＩＩＩ−Ｖ族
化合物半導体層４を、ＧａＡｓでなるものとして形成す
る図１で上述した本発明による化合物半導体基板の製法
の第１の実施例の場合に代え、Ｇａでなるものとして形
成することを除いて、図１で上述した本発明による化合
物半導体基板の製法の第１の実施例と同様の工程を順次
とって、同様の化合物半導体基板を製造する。
３の実施例は、図示詳細説明は省略するが、シリコン基
板１上に形成されたシリコン層１１上に、ＩＩＩ−Ｖ族
化合物半導体層４を、ＧａＡｓでなるものとして形成す
る図１で上述した本発明による化合物半導体基板の製法
の第１の実施例の場合に代え、Ｇａでなるものとして形
成することを除いて、図１で上述した本発明による化合
物半導体基板の製法の第１の実施例と同様の工程を順次
とって、同様の化合物半導体基板を製造する。
【００３４】ただし、この場合、ＩＩＩ−Ｖ族化合物半
導体層４を形成する工程において、まず、シリコン基板
１を４００℃の温度に加熱した状態にし、そして、エピ
タキシャル成長用装置内に、ＧａＣｌ及びＰＨ3 を、そ
れぞれＧａ及びＰの原料ガスとして、それぞれ２ｃｃ／
分及び１０ｃｃ／分の流量で供給して、シリコン層１１
上に、第１のＧａＰ層を２００Ａの厚さに形成し、次
で、シリコン基板１を７００℃の温度に加熱した状態に
し、そして、エピタキシャル成長用装置内に、同じＧａ
Ｃｌ及びＰＨ3 を、それぞれＧａ及びＰの原料ガスとし
て、それぞれ５ｃｃ／分及び１０ｃｃ／分の流量で供給
させて、第１のＧａＰ層上に、第２のＧａＰ層を、２μ
ｍ厚さに形成した。
導体層４を形成する工程において、まず、シリコン基板
１を４００℃の温度に加熱した状態にし、そして、エピ
タキシャル成長用装置内に、ＧａＣｌ及びＰＨ3 を、そ
れぞれＧａ及びＰの原料ガスとして、それぞれ２ｃｃ／
分及び１０ｃｃ／分の流量で供給して、シリコン層１１
上に、第１のＧａＰ層を２００Ａの厚さに形成し、次
で、シリコン基板１を７００℃の温度に加熱した状態に
し、そして、エピタキシャル成長用装置内に、同じＧａ
Ｃｌ及びＰＨ3 を、それぞれＧａ及びＰの原料ガスとし
て、それぞれ５ｃｃ／分及び１０ｃｃ／分の流量で供給
させて、第１のＧａＰ層上に、第２のＧａＰ層を、２μ
ｍ厚さに形成した。
【００３５】以上が、本発明による化合物半導体基板の
製法の第３の実施例である。
製法の第３の実施例である。
【００３６】このような本発明による化合物半導体基板
の製法の第３の実施例によって製造される本発明による
化合物半導体基板の第３の実施例も、ＩＩＩ−Ｖ族化合
物半導体層４が図１で上述した本発明による化合物半導
体基板の製法の第１の実施例によって製造される本発明
による化合物半導体基板の第１の実施例の場合と同様
に、良質であることを確認した。
の製法の第３の実施例によって製造される本発明による
化合物半導体基板の第３の実施例も、ＩＩＩ−Ｖ族化合
物半導体層４が図１で上述した本発明による化合物半導
体基板の製法の第１の実施例によって製造される本発明
による化合物半導体基板の第１の実施例の場合と同様
に、良質であることを確認した。
【００３７】なお、上述においては、本発明のわずかな
例を示したに留まり、本発明の精神を脱することなし
に、種々の変型、変更をなし得るであろう。
例を示したに留まり、本発明の精神を脱することなし
に、種々の変型、変更をなし得るであろう。
【図１】本発明による化合物半導体基板の製法の説明に
供する、順次の工程における略線的断面図である。
供する、順次の工程における略線的断面図である。
【図２】従来の化合物半導体基板の製法の説明に供す
る、順次の工程における略線的断面図である。
る、順次の工程における略線的断面図である。
【図３】従来の化合物半導体基板の製法の説明に供す
る、順次の工程における略線的断面図である。
る、順次の工程における略線的断面図である。
１ シリコン基板 １ａ 主面 ４ ＩＩＩ−Ｖ族化合物半導体層 ６ 極性の反転している領域 ７ 転位の生じている部 １１ シリコン層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 須郷 満 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内
Claims (4)
- 【請求項１】 シリコン基板の主面上に、エピタキシャ
ル成長法によって形成されたＩＩＩ−Ｖ族化合物半導体
層を有する化合物半導体基板において、 上記シリコン基板の主面が、（１００）面から傾斜し、
且つその＜０１１＞軸方向への傾斜成分をａ、＜０１−
１＞軸方向（なお、「−」は、その直後の数字の上位置
に付される「−」に代えた表示、以下同じ）への傾斜成
分をｂとするとき、｜ｂ／ａ｜≠１を満足するととも
に、その＜０１１＞軸方向または＜０１−１＞軸方向へ
の傾斜角を０．１°以上とする面方位を有する面でな
り、 上記ＩＩＩ−Ｖ族化合物半導体層が、上記シリコン基板
の主面上に、それに接してエピタキシャル成長法によっ
て形成されたシリコン層を介して、それに接して形成さ
れていることを特徴とする化合物半導体基板。 - 【請求項２】 請求項１記載の化合物半導体基板におい
て、 上記シリコン基板の主面の面方位が、｜ａ／ｂ｜＜０．
９５または｜ｂ／ａ｜＜０．９５を満足していることを
特徴とする化合物半導体基板。 - 【請求項３】 シリコン基板の主面上に、エピタキシャ
ル成長法によって形成されたＩＩＩ−Ｖ族化合物半導体
層を有する化合物半導体基板の製法において、 主面が、（１００）面から傾斜し、且つその＜０１１＞
軸方向への傾斜成分をａ、＜０１−１＞軸方向（なお、
「−」は、その直後の数字の上位置に付される「−」に
代えた表示、以下同じ）への傾斜成分をｂとするとき、
｜ｂ／ａ｜≠１を満足するとともに、その＜０１１＞軸
方向への傾斜角を０．１°以上とする面方位を有する面
でなるシリコン基板を、上記シリコン基板として用意す
る工程と、 上記シリコン基板の主面上に、シリコン層をエピタキシ
ャル成長法によって形成させる工程と、 上記シリコン層上に、ＩＩＩ−Ｖ族化合物半導体層を、
上記ＩＩＩ−Ｖ族化合物半導体層として、エピタキシャ
ル成長法によって形成させる工程とを有することを特徴
とする化合物半導体基板の製法。 - 【請求項４】 請求項３記載の化合物半導体基板の製法
において、 上記シリコン基板の主面の面方位が、｜ａ／ｂ｜＜０．
９５または｜ｂ／ａ｜＜０．９５を満足していることを
特徴とする化合物半導体基板の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17386592A JPH05343321A (ja) | 1992-06-08 | 1992-06-08 | 化合物半導体基板及びその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17386592A JPH05343321A (ja) | 1992-06-08 | 1992-06-08 | 化合物半導体基板及びその製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05343321A true JPH05343321A (ja) | 1993-12-24 |
Family
ID=15968571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17386592A Pending JPH05343321A (ja) | 1992-06-08 | 1992-06-08 | 化合物半導体基板及びその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05343321A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002005335A1 (en) * | 2000-07-10 | 2002-01-17 | Shin-Etsu Handotai Co.,Ltd. | Single crystal wafer and solar battery cell |
| US6372981B1 (en) * | 1999-08-13 | 2002-04-16 | Oki Electric Industry Co., Ltd. | Semiconductor substrate, solar cell using same, and fabrication methods thereof |
-
1992
- 1992-06-08 JP JP17386592A patent/JPH05343321A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6372981B1 (en) * | 1999-08-13 | 2002-04-16 | Oki Electric Industry Co., Ltd. | Semiconductor substrate, solar cell using same, and fabrication methods thereof |
| WO2002005335A1 (en) * | 2000-07-10 | 2002-01-17 | Shin-Etsu Handotai Co.,Ltd. | Single crystal wafer and solar battery cell |
| AU2001269469B2 (en) * | 2000-07-10 | 2006-11-02 | Shin-Etsu Handotai Co., Ltd. | Single crystal wafer and solar battery cell |
| US7459720B2 (en) | 2000-07-10 | 2008-12-02 | Shin-Etsu Handotai Co., Ltd. | Single crystal wafer and solar battery cell |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5840616A (en) | Method for preparing semiconductor member | |
| JP3093904B2 (ja) | 化合物半導体結晶の成長方法 | |
| JP4790909B2 (ja) | 横方向成長による窒化ガリウム層の製造 | |
| US5767020A (en) | Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution | |
| US6372981B1 (en) | Semiconductor substrate, solar cell using same, and fabrication methods thereof | |
| US6176925B1 (en) | Detached and inverted epitaxial regrowth & methods | |
| CN101388338B (zh) | 制备用于生长氮化镓的衬底和制备氮化镓衬底的方法 | |
| JP2003514392A (ja) | サファイア基板上に窒化ガリウム半導体層を製造するペンディオエピタキシャル方法およびそれにより製造された窒化ガリウム半導体構造体 | |
| JP2003277195A (ja) | Ｉｉｉ−ｖ族窒化物系半導体基板およびその製造方法 | |
| JPH076950A (ja) | 電子、電光および光学的な構成要素に対する構造部品を作製する方法 | |
| JPH01289108A (ja) | ヘテロエピタキシャル成長方法 | |
| JPH03160714A (ja) | 半導体装置及びその製造方法 | |
| KR100450781B1 (ko) | Gan단결정제조방법 | |
| US7112243B2 (en) | Method for producing Group III nitride compound semiconductor | |
| JPH05343321A (ja) | 化合物半導体基板及びその製法 | |
| JP2001274093A (ja) | 半導体基材及びその製造方法 | |
| JPH06151864A (ja) | 半導体基板及びその製造方法 | |
| JPH06291058A (ja) | 半導体基板の製造方法 | |
| JP2845464B2 (ja) | 化合物半導体の成長方法 | |
| JP2002217121A (ja) | 有機金属気相成長装置及び有機金属気相成長方法 | |
| KR20050029735A (ko) | 결함을 줄이고 분리가 용이한 질화갈륨 후막 성장 방법 | |
| JPH04186824A (ja) | 半導体基板およびその製造方法 | |
| JPH07193007A (ja) | エピタキシャル成長方法 | |
| JPH03247597A (ja) | シリコン基板上への３―ｖ族化合物半導体のエピタキシャル成長方法 | |
| JPH0786159A (ja) | 化合物半導体の成長方法 |