JPH02130818A - 半導体装置の電極配線の形成方法 - Google Patents
半導体装置の電極配線の形成方法Info
- Publication number
- JPH02130818A JPH02130818A JP28462688A JP28462688A JPH02130818A JP H02130818 A JPH02130818 A JP H02130818A JP 28462688 A JP28462688 A JP 28462688A JP 28462688 A JP28462688 A JP 28462688A JP H02130818 A JPH02130818 A JP H02130818A
- Authority
- JP
- Japan
- Prior art keywords
- reaction tube
- oxide film
- formation
- temperature
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 230000015572 biosynthetic process Effects 0.000 title abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000006243 chemical reaction Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052710 silicon Inorganic materials 0.000 abstract description 13
- 239000010703 silicon Substances 0.000 abstract description 13
- 230000003647 oxidation Effects 0.000 abstract description 6
- 238000007254 oxidation reaction Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000010453 quartz Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の電極配線の形成方法に関するも
のである。
のである。
通常、半導体装置に用いられる電極配線用のポリクリス
タルシリコンは、減圧ＣＶＤ法（化学気相成長： ｃｈ
ｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ）
によって形成されている。これは、反応管を大気圧より
低い圧力に減圧する真空排気系、昇温降温可能な加熱ヒ
ータの内部に収められた石英反応管、その反応管の内部
へ半導体基板を挿入設置する石英からなるボート、その
ボートの移動を行なう機構、及び形成する膜の原料とな
る半導体材料ガスの供給系からなる減圧ＣＶＤ装置を用
い、温度範囲６００〜７００℃、圧力０．１〜２．０Ｔ
ｏｒｒの条件でシランガス（Ｓｔ Ｈ４）によって形成
される。
タルシリコンは、減圧ＣＶＤ法（化学気相成長： ｃｈ
ｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ）
によって形成されている。これは、反応管を大気圧より
低い圧力に減圧する真空排気系、昇温降温可能な加熱ヒ
ータの内部に収められた石英反応管、その反応管の内部
へ半導体基板を挿入設置する石英からなるボート、その
ボートの移動を行なう機構、及び形成する膜の原料とな
る半導体材料ガスの供給系からなる減圧ＣＶＤ装置を用
い、温度範囲６００〜７００℃、圧力０．１〜２．０Ｔ
ｏｒｒの条件でシランガス（Ｓｔ Ｈ４）によって形成
される。
即ち、ポリクリスタルシリコン膜を形成しようとする半
導体基板を石英ボートに載せ、反応管内へ挿入し、反応
性気体を導入するために大気圧より低く圧力を下げる。
導体基板を石英ボートに載せ、反応管内へ挿入し、反応
性気体を導入するために大気圧より低く圧力を下げる。
このとき、半導体基板は反応管内部に導入されると同時
に加熱され、減圧になった反応管内に反応性ガスが導入
されて、半導体基板表面にポリクリスタルシリコン膜が
形成される。
に加熱され、減圧になった反応管内に反応性ガスが導入
されて、半導体基板表面にポリクリスタルシリコン膜が
形成される。
しかしながら従来の電極配線の形成方法は、半導体基板
を加熱された反応管内部に挿入するときに、半導体基板
と同時に反応管内部に入る大気及び半導体基板の周辺に
残留する大気によって半導体基板が酸化される欠点があ
った。このため、ポリクリスタルシリコン膜が形成され
る前に酸化膜が形成され、ポリクリスタルシリコン膜と
半導体基板との接触抵抗が大きくなる結果となった。
を加熱された反応管内部に挿入するときに、半導体基板
と同時に反応管内部に入る大気及び半導体基板の周辺に
残留する大気によって半導体基板が酸化される欠点があ
った。このため、ポリクリスタルシリコン膜が形成され
る前に酸化膜が形成され、ポリクリスタルシリコン膜と
半導体基板との接触抵抗が大きくなる結果となった。
第３図は従来の電極配線の形成方法でポリクリスタルシ
リコン膜を形成したときの断面図である。
リコン膜を形成したときの断面図である。
図において、３１は半導体基板、３２は酸化膜、３３は
ポリクリスタルシリコン膜である。このように、半導体
基板３１とポリクリスタルシリコン膜３３との間に酸化
膜３２が形成された構造となる。
ポリクリスタルシリコン膜である。このように、半導体
基板３１とポリクリスタルシリコン膜３３との間に酸化
膜３２が形成された構造となる。
本発明は上記の欠点を解消するためになされたもので、
酸化膜３２の形成を抑制する半導体装置の電極配線の形
成方法を得ることを目的とする。
酸化膜３２の形成を抑制する半導体装置の電極配線の形
成方法を得ることを目的とする。
本発明は、反応管に半導体基板を挿入するときの雰囲気
温度を５００℃以下にする。
温度を５００℃以下にする。
反応管に半導体基板を挿入するときの雰囲気温度を５０
０℃以下にすることにより、酸化膜の形成を抑制する。
０℃以下にすることにより、酸化膜の形成を抑制する。
次に、本発明における実施例を図面に従って説明する。
シリコン基板の熱酸化は、一般にＤｅａｌ−Ｇｒｏｖｅ
のモデルに従うとされ、形成される酸化膜の膜厚は酸化
温度に依存する。従って、ポリクリスタルシリコン膜を
形成するシリコン基板表面上に、酸化膜を形成させない
ためには、反応管への挿入時の反応管の温度を下げてお
く必要がある。
のモデルに従うとされ、形成される酸化膜の膜厚は酸化
温度に依存する。従って、ポリクリスタルシリコン膜を
形成するシリコン基板表面上に、酸化膜を形成させない
ためには、反応管への挿入時の反応管の温度を下げてお
く必要がある。
第２図は酸化温度と形成される酸化膜厚との関係を示し
た特性図である。図において、記号Ａ〜Ｅの特性は、そ
れぞれ５００℃、６５０℃、７８３℃、８５０℃、９０
０℃の温度における酸化膜の膜厚を示している。この図
より、ポリクリスタルシリコンを形成する温度６００〜
７００℃に対して５００℃以下の温度では、形成される
酸化膜厚は１７２以下であることが判る。
た特性図である。図において、記号Ａ〜Ｅの特性は、そ
れぞれ５００℃、６５０℃、７８３℃、８５０℃、９０
０℃の温度における酸化膜の膜厚を示している。この図
より、ポリクリスタルシリコンを形成する温度６００〜
７００℃に対して５００℃以下の温度では、形成される
酸化膜厚は１７２以下であることが判る。
これにより本実施例では、シリコン基板を反応管内に挿
入するときの反応管の雰囲気温度を５００℃以下に設定
している。
入するときの反応管の雰囲気温度を５００℃以下に設定
している。
第１図は横軸にポリクリスタルシリコン膜を形成する際
の反応管内部への挿入時の反応管の温度を示し、縦軸に
ポリクリスタルシリコン膜とシリコン基板との接触抵抗
値を示した特性図である。
の反応管内部への挿入時の反応管の温度を示し、縦軸に
ポリクリスタルシリコン膜とシリコン基板との接触抵抗
値を示した特性図である。
この図より、シリコン基板の挿入時の温度を５００℃以
下にすれば、接触抵抗値が小さくなり、酸化膜の形成が
抑制されていることが判る。
下にすれば、接触抵抗値が小さくなり、酸化膜の形成が
抑制されていることが判る。
このように本実施例における電極配線の形成方法は、反
応管にシリコン基板を挿入するときの雰囲気温度を５０
０℃以下にしているので、ポリクリスタルシリコン膜下
の酸化膜厚の形成が抑制され、ポリクリスタルシリコン
膜とシリコン基板との接触抵抗を小さくすることができ
る。
応管にシリコン基板を挿入するときの雰囲気温度を５０
０℃以下にしているので、ポリクリスタルシリコン膜下
の酸化膜厚の形成が抑制され、ポリクリスタルシリコン
膜とシリコン基板との接触抵抗を小さくすることができ
る。
以上説明したように本発明は、反応管に半導体基板を挿
入するときの雰囲気温度を５００℃以下にしているので
、電極配線下の酸化膜厚の形成が抑制され、電極配線と
半導体基板との接触抵抗を小さくすることができる。
入するときの雰囲気温度を５００℃以下にしているので
、電極配線下の酸化膜厚の形成が抑制され、電極配線と
半導体基板との接触抵抗を小さくすることができる。
第１図は本発明の一実施例を示す特性図、第２図は酸化
温度と形成される酸化膜厚との関係を示した特性図、第
３図は従来の電極配線の形成方法でポリクリスタルシリ
コン膜を形成したときの断面図である。
温度と形成される酸化膜厚との関係を示した特性図、第
３図は従来の電極配線の形成方法でポリクリスタルシリ
コン膜を形成したときの断面図である。
Claims (1)
- 【特許請求の範囲】 半導体基板上面の電極配線を化学気相成長法を用いて反
応管内で形成する半導体装置の電極配線の形成方法にお
いて、 前記反応管に前記半導体基板を挿入するときの雰囲気温
度を５００℃以下にすることを特徴とする半導体装置の
電極配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63284626A JPH0736389B2 (ja) | 1988-11-10 | 1988-11-10 | 半導体装置の電極配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63284626A JPH0736389B2 (ja) | 1988-11-10 | 1988-11-10 | 半導体装置の電極配線の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02130818A true JPH02130818A (ja) | 1990-05-18 |
| JPH0736389B2 JPH0736389B2 (ja) | 1995-04-19 |
Family
ID=17680900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63284626A Expired - Fee Related JPH0736389B2 (ja) | 1988-11-10 | 1988-11-10 | 半導体装置の電極配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0736389B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629302A (ja) * | 1990-09-04 | 1994-02-04 | Samsung Electron Co Ltd | ポリシリコンエミッタバイポーラトランジスタの製造方法 |
| JPH08236864A (ja) * | 1995-02-27 | 1996-09-13 | Rohm Co Ltd | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63197328A (ja) * | 1987-02-12 | 1988-08-16 | Matsushita Electric Ind Co Ltd | 多結晶半導体膜の形成方法 |
-
1988
- 1988-11-10 JP JP63284626A patent/JPH0736389B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63197328A (ja) * | 1987-02-12 | 1988-08-16 | Matsushita Electric Ind Co Ltd | 多結晶半導体膜の形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629302A (ja) * | 1990-09-04 | 1994-02-04 | Samsung Electron Co Ltd | ポリシリコンエミッタバイポーラトランジスタの製造方法 |
| JPH08236864A (ja) * | 1995-02-27 | 1996-09-13 | Rohm Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0736389B2 (ja) | 1995-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4147584A (en) | Method for providing low cost wafers for use as substrates for integrated circuits | |
| US4657775A (en) | Method for production of silicon thin film piezoresistive devices | |
| JPS60105216A (ja) | 薄膜半導体装置の製造方法 | |
| US5783257A (en) | Method for forming doped polysilicon films | |
| JPH02130818A (ja) | 半導体装置の電極配線の形成方法 | |
| JP3213437B2 (ja) | 半導体装置 | |
| JP2966157B2 (ja) | ゲート電極構造の形成方法 | |
| JP2582596B2 (ja) | 半導体装置の製造方法 | |
| JPS6228569B2 (ja) | ||
| JPH04113621A (ja) | 膜形成方法 | |
| JPH04237134A (ja) | エピタキシャルウェハーの製造方法 | |
| JPH02184076A (ja) | 薄膜トランジスタの製造方法 | |
| JP2994104B2 (ja) | Ｐ＋ 型結晶質シリコン薄膜の形成方法 | |
| JPH03246973A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS5917529B2 (ja) | 半導体装置の製造方法 | |
| JP4023367B2 (ja) | 半導体膜形成方法、及び半導体膜製造方法 | |
| JPS6272131A (ja) | 気相反応方法及びその方法の実施に直接使用する気相反応装置 | |
| JP2737909B2 (ja) | 気相成長方法 | |
| JP2796767B2 (ja) | 誘電体分離基板 | |
| JPS61131434A (ja) | 半導体装置の製造方法 | |
| JPS61203652A (ja) | 半導体装置の製造方法 | |
| JPS62159421A (ja) | 半導体装置の製造方法 | |
| JPS6229398B2 (ja) | ||
| JPS57180135A (en) | Manufacture of semiconductor device | |
| JPS60150675A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |