JPH04113621A - 膜形成方法 - Google Patents

膜形成方法

Info

Publication number
JPH04113621A
JPH04113621A JP2233537A JP23353790A JPH04113621A JP H04113621 A JPH04113621 A JP H04113621A JP 2233537 A JP2233537 A JP 2233537A JP 23353790 A JP23353790 A JP 23353790A JP H04113621 A JPH04113621 A JP H04113621A
Authority
JP
Japan
Prior art keywords
film
nitride film
chamber
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2233537A
Other languages
English (en)
Other versions
JP2932646B2 (ja
Inventor
Kosaku Yano
矢野 航作
Kazuhiko Tsuji
和彦 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2233537A priority Critical patent/JP2932646B2/ja
Publication of JPH04113621A publication Critical patent/JPH04113621A/ja
Application granted granted Critical
Publication of JP2932646B2 publication Critical patent/JP2932646B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はdRAM等の容量絶縁膜の形成および処理を行
なう装置に関するものであム 従来の技術 従i  dRAMのメモリセルはlトランジスタと1キ
ヤパシタ(容量)構成からなっており、このキャパシタ
部分の容量絶縁膜にはシリコン窒化膜とシリコン酸化膜
の2層構造が用いられていも発明が解決しようとする課
題 しかし かかる構成によれば 容量電極を形成する装置
と、シリコン窒化膜を形成する装置と、シリコン窒化膜
を酸化してシリコン酸化膜を形成する装置とが分離して
いも このためキャパシタを形成するには 例えば容量
電極のポリシリコン膜を形成した後シリコン窒化膜を形
成する間に大気中にさらされて、ポリシリコン表面に自
然酸化膜が形成されるため容量絶縁膜の厚みの制御性が
悪くなるといった問題東 シリコン窒化膜を形成抵 酸
化するのに大気中にさらされたり、別の装置に運ぶため
にダスト付着が生じて、容量絶縁膜にピンホールや突起
が生じるといった問題が発生すム 本発明は上述の問題点に鑑みてなされ 余分な自然酸化
膜やピンホー&  突起を生じさせないキャパシタの容
量絶縁膜を作成できる膜形成および処理装置を提供する
ことを目的とす4 課題を解決するための手段 本発明は上述の問題点を解決するた敢 シリコン窒化膜
を膜形成装置にて形成機 同じ膜形成装置を処理装置と
して用いて窒化膜を酸化させる力\膜形成装置にてポリ
シリコン電極とシリコン窒化膜を形成機 同じ膜形成装
置を処理装置として用いて窒化膜を酸化させる力\ あ
るいは独立に設けた膜形成装置と酸化処理装置の間を減
圧下で移送する構成を備えたものであa 作用 本発明は上述の構成によって、シリコン窒化膜と同一の
膜形成装置で連続的に窒化膜表面を酸化させるかまたは
 膜形成装置から減圧下で酸化処理装置に移送するため
に大気にさらされることがなく、余分な自然酸化膜の形
成やダスト付着によるピンホール等の発生を極めて低く
抑えることが可能とな4 実施例 (実施例1) 第1図は本発明の一実施例による膜形成および処理装置
の概略構成図を示す。同図に於て、石英でできた基板ホ
ルダー10に基板IIが掲載され外周に加熱ヒーター1
2を持つ石英チューブ13中に設置されも 該石英チュ
ーブ13はマスフローコントローラ(図中MFCと記載
)を介して反応ガスを導入する反応ガス導入系14と、
 4方弁を介して排気ポンプ16、17、18に接続さ
れていも 本発明装置で3基のポンプを設置しているの
1よ 5iH=、NH3および02の影響を除き、爆発
等の安全上の問題を解決するためであムこのような装置
を用いて容量絶縁膜を形成する際のプロセスフローを第
2図に示す。
第2図(a)に於てトランジスタ領域等が作り込まれた
81基板20上に一部を開口したSiO2膜21を第1
図に示す膜形成および処理装置の基板ホルダー10に設
置すム そしてMFClよりHe希釈したSiH4ガ入
 MFC2より同じくHe希釈したPH,ガスを導入し
 加熱ヒーター12により基板温度を620℃に制御し
て、ポンプ16にて一定の真空度に制御して、第2図(
a)のように第1のポリSi電極22を形成すも続いて
第2図(b)のようにSi窒化膜23を形成すも この
形成は第1図の装置で第1のポリS1電極22を形成し
た抵 MFCIとMFC2からの反応ガスを止めて残留
ガスを排気した丸加熱ヒーター12で基板温度を750
℃に上昇させて、4方弁15をポンプ17側に切り換え
て、MFC3からSiH*C1*ガ入 MFC4からN
Hsガスを導入してSi窒化膜23を形成すもそのi 
 MFC3とMFC4からの反応ガスを止めて残留ガス
を排気した爽 加熱ヒーター12で基板温度を850℃
に変化させて、4方弁15をポンプ18側に切り換えも
 この状態で第2図(c)のSi酸化膜24を形成する
ためへMFC5から02ガスを導入して、Si窒化膜2
3表面を酸化してSi酸化膜24を形成すも この段階
で、容量絶縁膜形成は真空を破ることなく連続に形成さ
れも ついで第2図(d)のように容量領域となる部分をフォ
トレジスト25でパターニングし 同図(e)のように
Si酸化膜24、Si窒化膜23、第1のポリSi電極
22をエツチングすムさらに第2図(f)でエツチング
したポリSi電極22側壁部の酸化を行t、X  同図
(g)のように第2図(a)と同じ工程で第2のポリS
i電極26を形成し フォトレジスト27のバターニン
グを行う。
ついで同図(h)のように第2のポリSi電極26をエ
ツチングし 容量部分が完成すもこのようにして形成し
た基板内に複数個の容量絶縁膜で、第1のポリSi電極
22と第2のポリSi電極26間に電圧を印加したとき
の絶縁不良の歩留と、同一基板内の複数個の容量のバラ
ツキの標準偏差と、 10回の繰り返し形成での基板内
同一箇所の容量のバラツキの標準偏差を従来例と共に記
載したものを表に示す。
表 容量絶縁膜の特性 表からも明らかなように本発明によって容量絶縁膜のシ
ョートが減少し 絶縁不良が改善されもこれはSi窒化
膜形成と酸化処理を連続で行うことでダスト付着による
容量絶縁膜のピンホール発生を低く抑えることができる
ためであム また基板内あるいはバッチ間の容量のバラ
ツキを現す標準偏差が従来の半分程度に低く抑えられて
いることがわかム さらに膜形成における基板面内の膜
厚バラツキが数%程度あることからみて、本発明におけ
る標準偏差は膜厚バラツキ程度のきわめて低い値が実現
できへ このように余分な自然酸化膜やピンホー14 
 突起を生じさせないことで良好な容量絶縁膜の膜形成
を行うことが出来も(実施例2) 第3図は本発明の他の実施例における膜形成および処理
装置の概略構成図を示す。
同図(a)は装置上面より見た状態を示す。同装置(よ
 基板をセットし また取り出すためのロードロック室
30 (図中L/Lと記載)と、ゲートバルブ31を介
して基板を移送するためのハンドリングアームを備えた
搬送室32と、同じく搬送室32とは各々ゲートバルブ
31を介したポリSi電極の膜形成室33と、Si窒化
膜形成室34と、Si窒化膜等を酸化する酸化炉35よ
りなっていも 同図(b)はポリSi電極膜あるいはSi窒化膜の形成
室 または酸化炉の断面の概略図を示も同図に於て、基
板を設置した基板ホルダーlOが形成室または炉内に置
かれて加熱ランプ36によって基板温度は制御されも 
そして反応ガス導入系14から反応ガスが導入され 排
気ポンプ37によって反応圧力は制御されも この場合
は基板1枚づつの枚葉処理であ4 本実施例では基板を膜形成装置から減圧下で他の膜形成
装置あるいは酸化処理装置に移送するた数 実施例1と
同様に絶縁不良が改善され また基板内あるいはバッチ
間の容量のバラツキを現す標準偏差が従来の半分程度に
低く抑えられる。特に本実施例での枚葉処理装置のため
に膜形成における基板面内の膜厚バラツキが数%以下と
低く抑えることが可能で絶縁容量のバラツキをきわめて
小さくすることが可能となり、良好な容量絶縁膜の膜形
成を行うことが出来も (実施例3) 第4図は本発明の他の実施例による膜形成および処理装
置の概略構成図を示す。同図は装置上面より見た状態を
示す。第4図の装置(よ 基板をセットし また取り出
すためのロードロック室30(図中L/Lと記載)と、
ゲートバルブ31を介して基板を移送するためのハンド
リングアームを備えた搬送室32と、同じく搬送室32
とは各々ゲートバルブを介したSi窒化膜形成室34と
、Si窒化膜等を酸化する酸化炉35よりなっていも 本装置を用いて容量絶縁膜形成時のプロセスフローを第
5図に示す。
第5図(a)で81基板50に一部開口した5i0a膜
51にW S i 2電極52が形成されてぃも第5図
(b)でこの上にSi窒化膜53を形成すも この形成
はSi窒化膜形成室34内の加熱ランプで基板温度を7
50℃に上昇させて、5iHeCIaガスとNHsガス
を導入してSi窒化膜53を形成すも その後 第4図の酸化炉35に基板を減圧下で移送した
微 加熱ランプで基板温度を850t:に変化させて、
酸素ガスを導入して、第5図(c)のよう+QS+窒化
膜53表面を酸化してSi酸化膜54を形成する。この
段階で、容量絶縁膜形成は真空を破ることなく連続に形
成され4ついで第5図(d)のように容量領域となる部
分をフォトレジスト55でパターニングし 同図(e)
のようにS1酸化膜54、S1窒化膜53をエツチング
すム さらに同図(f)のようにポリSi電極56を形
成し フォトレジスト57のバターニングを行う。
ついで同図(g)のようにポリSi電極56をエツチン
グし 容量部分が完成すも なお本実施例ではWSi2電極を用いた場合を述べた力
丈 高融点金属シリサイドや高融点金属であれば特にこ
だわるものではなシ℃ 発明の効果 以上の説明から明らかなよう艮 本発明ζよ シリコン
窒化膜を膜形成装置にて形成礁 同じ膜形成装置を処理
装置として用いて窒化膜を酸化させる力\ 膜形成装置
にてポリシリコン電極とシリコン窒化膜を形成後、同じ
膜形成装置を処理装置として用いて窒化膜を酸化させる
力\ あるいは独立に設けた膜形成装置と酸化処理装置
の間を減圧下で移送する構成を備えたもので、シリコン
窒化膜と同一の膜形成装置で連続的に窒化膜表面を酸化
させるかまた(よ 膜形成装置から減圧下で酸化処理装
置に移送するために大気にさらされることがなく、余分
な自然酸化膜の形成やダスト付着によるピンホール等の
発生を極めて低く抑えることが可能となるた数 容量絶縁膜のショートが減少し 絶縁不良が改善され 
また 基板内あるいはバッチ間の容量のバラツキを現す
標準偏差が従来の半分程度以下ときわめて低く抑えられ
た良好な容量絶縁膜の膜形成を行うことが出来る装置を
実現するという効果を有するものである。
【図面の簡単な説明】
第1図は本発明の第1の実施例における膜形成および処
理装置の概略構成医 第2図は容量絶縁膜形成のプロセ
スフロー皿 第3図は本発明の第2の実施例における膜
形成および処理装置の概略構成は 第4図は本発明の第
3の実施例における膜形成および処理装置の概略構成医
 第5図は容量絶縁膜形成のプロセスフロー図であも1
0・・・基板ホルダー 11・・・基i  12・・・
加熱ヒータ13・・・石英チュース 14・・・反応ガ
ス導入系15・・・4方弁、16〜18・・・ポンプ、
30・・・L/L塞32・・・搬送室 33.34・・
・膜形成室 35・・・酸化汎代理人の氏名 弁理士 
小鍜治 明 ほか2名第1図 8級ホルダー 第 図 第 図 (L:L) 33fIζすS−1i1.&の珂更形瓜蛮L/ (b)横形へ 父夕1 36fi−一ラン7゜ ! 37ボン76

Claims (3)

    【特許請求の範囲】
  1. (1)反応室にガスを導入する機構と、基板を加熱する
    機構と、ガスを排気する機構を有してなる膜堆積及び酸
    化もしくは窒化を行なう膜形成および処理装置において
    、前記排気機構が切り替え可能で複数の系統の排気機構
    を有することを特徴とする膜形成および処理装置。
  2. (2)基板を大気圧から減圧下にする室と、減圧下で基
    板を移動させる機構の室と、不純物を含んだシリコン膜
    を形成する室と、シリコン窒化膜を形成する室と、酸化
    を行なう室とを備えた膜形成および処理装置。
  3. (3)基板を大気圧から減圧下にする室と、減圧下で基
    板を移動させる機構の室と、シリコン窒化膜を形成する
    室と、酸化を行なう室とを備えた膜形成および処理装置
JP2233537A 1990-09-03 1990-09-03 膜形成方法 Expired - Fee Related JP2932646B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2233537A JP2932646B2 (ja) 1990-09-03 1990-09-03 膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2233537A JP2932646B2 (ja) 1990-09-03 1990-09-03 膜形成方法

Publications (2)

Publication Number Publication Date
JPH04113621A true JPH04113621A (ja) 1992-04-15
JP2932646B2 JP2932646B2 (ja) 1999-08-09

Family

ID=16956610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2233537A Expired - Fee Related JP2932646B2 (ja) 1990-09-03 1990-09-03 膜形成方法

Country Status (1)

Country Link
JP (1) JP2932646B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04162713A (ja) * 1990-10-26 1992-06-08 Fujitsu Ltd 反応処理装置
US6300212B1 (en) 1997-07-29 2001-10-09 Nec Corporation Method of fabricating semiconductor device having memory capacitor including ferroelectric layer made of composite metal oxide
JP2004183096A (ja) * 2002-12-05 2004-07-02 Samsung Electronics Co Ltd 排気経路におけるパウダ生成を防止できる原子層蒸着装置
JP2007507099A (ja) * 2003-09-26 2007-03-22 ザ ビーオーシー グループ ピーエルシー チャンバに対してガスを出し入れする装置
JP2010080657A (ja) * 2008-09-25 2010-04-08 Tokyo Electron Ltd 成膜装置及びこの使用方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04162713A (ja) * 1990-10-26 1992-06-08 Fujitsu Ltd 反応処理装置
US6300212B1 (en) 1997-07-29 2001-10-09 Nec Corporation Method of fabricating semiconductor device having memory capacitor including ferroelectric layer made of composite metal oxide
JP2004183096A (ja) * 2002-12-05 2004-07-02 Samsung Electronics Co Ltd 排気経路におけるパウダ生成を防止できる原子層蒸着装置
JP2007507099A (ja) * 2003-09-26 2007-03-22 ザ ビーオーシー グループ ピーエルシー チャンバに対してガスを出し入れする装置
JP2010080657A (ja) * 2008-09-25 2010-04-08 Tokyo Electron Ltd 成膜装置及びこの使用方法

Also Published As

Publication number Publication date
JP2932646B2 (ja) 1999-08-09

Similar Documents

Publication Publication Date Title
JPH07176627A (ja) 半導体装置の製造方法
JPH04113621A (ja) 膜形成方法
JPH1167757A (ja) 酸化薄膜形成方法
JPH11186255A (ja) シリコン酸化膜の形成方法
JP2000216241A (ja) 半導体装置の製造方法
JP3686163B2 (ja) 半導体集積回路装置の製造方法およびその製造装置
JPH0766193A (ja) 半導体装置における酸化膜の形成方法
JPH03266434A (ja) 半導体装置の製造方法
JPH0621390A (ja) 半導体装置の製造方法
JP2795691B2 (ja) 半導体装置の製造方法
JPS63120428A (ja) 酸化方法及び酸化装置
JPH02181918A (ja) 半導体装置の製造方法
JP2687427B2 (ja) 半導体装置の製造方法
JPH06209049A (ja) 半導体装置の製造方法
JPH07106264A (ja) 熱処理方法
JP2000232077A (ja) 半導体製造装置
JPH02184076A (ja) 薄膜トランジスタの製造方法
JPH0499027A (ja) 半導体装置の製造方法
JP2555754B2 (ja) 薄膜形成方法
JPH0778991A (ja) 半導体装置および半導体装置の製造方法
JPH05343335A (ja) シリコン窒化膜の形成方法
JPH02130818A (ja) 半導体装置の電極配線の形成方法
JPH08250723A (ja) 半導体装置の製造方法
JPS6242524A (ja) 半導体装置の製造方法
JPH0274031A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees