JPH0736389B2 - 半導体装置の電極配線の形成方法 - Google Patents
半導体装置の電極配線の形成方法Info
- Publication number
- JPH0736389B2 JPH0736389B2 JP63284626A JP28462688A JPH0736389B2 JP H0736389 B2 JPH0736389 B2 JP H0736389B2 JP 63284626 A JP63284626 A JP 63284626A JP 28462688 A JP28462688 A JP 28462688A JP H0736389 B2 JPH0736389 B2 JP H0736389B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode wiring
- reaction tube
- semiconductor substrate
- temperature
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の電極配線の形成方法に関するも
のである。
のである。
通常、半導体装置に用いられる電極配線用のポリクリス
タルシリコンは、減圧CVD法（化学気相成長:chemical v
apor deposition）によって形成されている。これは、
反応管を大気圧より低い圧力に減圧する真空排気系、昇
温降温可能な加熱ヒータの内部に収められた石英反応
管、その反応管の内部へ半導体基板を挿入設置する石英
からなるボード、そのボードの移動を行なう機構、及び
形成する膜の原料となる半導体材料ガスの供給系からな
る減圧CVD装置を用い、温度範囲600〜700℃，圧力0.1〜
2.0Torrの条件でシランガス（SiH4）によって形成され
る。
タルシリコンは、減圧CVD法（化学気相成長:chemical v
apor deposition）によって形成されている。これは、
反応管を大気圧より低い圧力に減圧する真空排気系、昇
温降温可能な加熱ヒータの内部に収められた石英反応
管、その反応管の内部へ半導体基板を挿入設置する石英
からなるボード、そのボードの移動を行なう機構、及び
形成する膜の原料となる半導体材料ガスの供給系からな
る減圧CVD装置を用い、温度範囲600〜700℃，圧力0.1〜
2.0Torrの条件でシランガス（SiH4）によって形成され
る。
即ち、ポリクリスタルシリコン膜を形成しようとする半
導体基板を石英ボードに載せ、反応管内へ挿入し、反応
性気体を導入するために大気圧より低く圧力を下げる。
このとき、半導体基板は反応管内部に導入されると同時
に加熱され、減圧になった反応管内に反応性ガスが導入
されて、半導体基板表面にポリクリスタルシリコン膜が
形成される。
導体基板を石英ボードに載せ、反応管内へ挿入し、反応
性気体を導入するために大気圧より低く圧力を下げる。
このとき、半導体基板は反応管内部に導入されると同時
に加熱され、減圧になった反応管内に反応性ガスが導入
されて、半導体基板表面にポリクリスタルシリコン膜が
形成される。
しかしながら従来の電極配線の形成方法は、半導体基板
を加熱された反応管内部に挿入するときに、半導体基板
と同時に反応管内部に入る大気及び半導体基板の周辺に
残留する大気によって半導体基板が酸化される欠点があ
った。このため、ポリクリスタルシリコン膜が形成され
る前に酸化膜が形成され、ポリクリスタルシリコン膜と
半導体基板との接触抵抗が大きくなる結果となった。
を加熱された反応管内部に挿入するときに、半導体基板
と同時に反応管内部に入る大気及び半導体基板の周辺に
残留する大気によって半導体基板が酸化される欠点があ
った。このため、ポリクリスタルシリコン膜が形成され
る前に酸化膜が形成され、ポリクリスタルシリコン膜と
半導体基板との接触抵抗が大きくなる結果となった。
第３図は従来の電極配線の形成方法でポリクリスタルシ
リコン膜を形成したときの断面図である。図において、
31は半導体基板、32は酸化膜、33はポリクリスタルシリ
コン膜である。このように、半導体基板31とポリクリス
タルシリコン膜33との間に酸化膜32が形成された構造と
なる。
リコン膜を形成したときの断面図である。図において、
31は半導体基板、32は酸化膜、33はポリクリスタルシリ
コン膜である。このように、半導体基板31とポリクリス
タルシリコン膜33との間に酸化膜32が形成された構造と
なる。
本発明は上記の欠点を解消するためになされたもので、
酸化膜32の形成を抑制する半導体装置の電極配線の形成
方法を得ることを目的とする。
酸化膜32の形成を抑制する半導体装置の電極配線の形成
方法を得ることを目的とする。
本発明は、反応管に半導体基板を挿入するときの雰囲気
温度を500℃以下にする。
温度を500℃以下にする。
反応管に半導体基板を挿入するときの雰囲気温度を500
℃以下にすることにより、酸化膜の形成を抑制する。
℃以下にすることにより、酸化膜の形成を抑制する。
次に、本発明における実施例を図面に従って説明する。
シリコン基板の熱酸化は、一般にDeal-Groveのモデルに
従うとされ、形成される酸化膜の膜厚は酸化温度に依存
する。従って、ポリクリスタルシリコン膜を形成するシ
リコン基板表面上に、酸化膜を形成させないためには、
反応管への挿入時の反応管の温度を下げておく必要があ
る。
従うとされ、形成される酸化膜の膜厚は酸化温度に依存
する。従って、ポリクリスタルシリコン膜を形成するシ
リコン基板表面上に、酸化膜を形成させないためには、
反応管への挿入時の反応管の温度を下げておく必要があ
る。
第２図は酸化温度と形成される酸化膜厚との関係を示し
た特性図である。図において、記号Ａ〜Ｅの特性は、そ
れぞれ500℃,650℃,783℃,850℃,900℃の温度における
酸化膜の膜厚を示している。この図より、ポリクリスタ
ルシリコンを形成する温度600〜700℃に対して500℃以
下の温度では、形成される酸化膜厚は1/2以下であるこ
とが判る。
た特性図である。図において、記号Ａ〜Ｅの特性は、そ
れぞれ500℃,650℃,783℃,850℃,900℃の温度における
酸化膜の膜厚を示している。この図より、ポリクリスタ
ルシリコンを形成する温度600〜700℃に対して500℃以
下の温度では、形成される酸化膜厚は1/2以下であるこ
とが判る。
これにより本実施例では、シリコン基板を反応管内に挿
入するときの反応管の雰囲気温度を500℃に設定してい
る。
入するときの反応管の雰囲気温度を500℃に設定してい
る。
第１図は横軸にポリクリスタルシリコン膜を形成する際
の反応管内部への挿入時の反応管の温度を示し、縦軸に
ポリクリスタルシリコン膜とシリコン基板との接触抵抗
値を示した特性図である。この図より、シリコン基板の
挿入時の温度を500℃にすれば、接触抵抗値が小さくな
り、酸化膜の形成が抑制されていることが判る。
の反応管内部への挿入時の反応管の温度を示し、縦軸に
ポリクリスタルシリコン膜とシリコン基板との接触抵抗
値を示した特性図である。この図より、シリコン基板の
挿入時の温度を500℃にすれば、接触抵抗値が小さくな
り、酸化膜の形成が抑制されていることが判る。
このように本実施例における電極配線の形成方法は、反
応管にシリコン基板を挿入するときの雰囲気温度を500
℃にしているので、ポリクリスタルシリコン膜下の酸化
膜厚の形成が抑制され、ポリクリスタルシリコン膜とシ
リコン基板との接触抵抗を小さくすることができる。
応管にシリコン基板を挿入するときの雰囲気温度を500
℃にしているので、ポリクリスタルシリコン膜下の酸化
膜厚の形成が抑制され、ポリクリスタルシリコン膜とシ
リコン基板との接触抵抗を小さくすることができる。
以上説明したように本発明は、反応管に半導体基板を挿
入するときの雰囲気温度を500℃にしているので、電極
配線下の酸化膜厚の形成が抑制され、電極配線と半導体
基板との接触抵抗を小さくすることができる。
入するときの雰囲気温度を500℃にしているので、電極
配線下の酸化膜厚の形成が抑制され、電極配線と半導体
基板との接触抵抗を小さくすることができる。
第１図は本発明の一実施例を示す特性図、第２図は酸化
温度と形成される酸化膜厚との関係を示した特性図、第
３図は従来の電極配線の形成方法でポリクリスタルシリ
コン膜を形成したときの断面図である。
温度と形成される酸化膜厚との関係を示した特性図、第
３図は従来の電極配線の形成方法でポリクリスタルシリ
コン膜を形成したときの断面図である。
Claims (1)
- 【請求項１】半導体基板上面の電極配線を化学気相成長
法を用いて反応管内で形成する半導体装置の電極配線の
形成方法において、 前記反応管に前記半導体基板を挿入するときの雰囲気温
度を500℃にすることを特徴とする半導体装置の電極配
線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63284626A JPH0736389B2 (ja) | 1988-11-10 | 1988-11-10 | 半導体装置の電極配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63284626A JPH0736389B2 (ja) | 1988-11-10 | 1988-11-10 | 半導体装置の電極配線の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02130818A JPH02130818A (ja) | 1990-05-18 |
| JPH0736389B2 true JPH0736389B2 (ja) | 1995-04-19 |
Family
ID=17680900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63284626A Expired - Fee Related JPH0736389B2 (ja) | 1988-11-10 | 1988-11-10 | 半導体装置の電極配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0736389B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920007124A (ko) * | 1990-09-04 | 1992-04-28 | 김광호 | 폴리 에미터 바이폴라 트랜지스터의 제조방법 |
| JPH08236864A (ja) * | 1995-02-27 | 1996-09-13 | Rohm Co Ltd | 半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63197328A (ja) * | 1987-02-12 | 1988-08-16 | Matsushita Electric Ind Co Ltd | 多結晶半導体膜の形成方法 |
-
1988
- 1988-11-10 JP JP63284626A patent/JPH0736389B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02130818A (ja) | 1990-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5786027A (en) | Method for depositing polysilicon with discontinuous grain boundaries | |
| KR910019119A (ko) | 반도체 웨이퍼상에 규화 티타늄을 형성시키는 단일 어닐링 방법 | |
| US4344985A (en) | Method of passivating a semiconductor device with a multi-layer passivant system by thermally growing a layer of oxide on an oxygen doped polycrystalline silicon layer | |
| JP2775563B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0736389B2 (ja) | 半導体装置の電極配線の形成方法 | |
| KR950004553A (ko) | 반도체 장치의 제조방법 | |
| JP2966157B2 (ja) | ゲート電極構造の形成方法 | |
| JP3213437B2 (ja) | 半導体装置 | |
| JPS6477924A (en) | Manufacture of semiconductor device | |
| JPH04237134A (ja) | エピタキシャルウェハーの製造方法 | |
| JPS62160718A (ja) | 半導体デバイスの製造方法 | |
| JPS60193379A (ja) | 低抵抗単結晶領域形成方法 | |
| JPH01220458A (ja) | 半導体装置 | |
| JPH04113621A (ja) | 膜形成方法 | |
| JPH02184076A (ja) | 薄膜トランジスタの製造方法 | |
| JP2945023B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS5917529B2 (ja) | 半導体装置の製造方法 | |
| JPH03246973A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS6272131A (ja) | 気相反応方法及びその方法の実施に直接使用する気相反応装置 | |
| JPS61131434A (ja) | 半導体装置の製造方法 | |
| JPH0793278B2 (ja) | 多結晶シリコン膜へのリンの拡散方法 | |
| JPH05335261A (ja) | 単結晶半導体薄膜の形成方法 | |
| JPS60158672A (ja) | 半導体装置の製造方法 | |
| JPH0555198A (ja) | 半導体装置の製造方法 | |
| JPH0661450A (ja) | 酸化タンタル薄膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |