WO2018216407A1 - ＳｉＣエピタキシャルウェハ及びその製造方法 - Google Patents

ＳｉＣエピタキシャルウェハ及びその製造方法 Download PDF

Info

Publication number
WO2018216407A1
WO2018216407A1 PCT/JP2018/016123 JP2018016123W WO2018216407A1 WO 2018216407 A1 WO2018216407 A1 WO 2018216407A1 JP 2018016123 W JP2018016123 W JP 2018016123W WO 2018216407 A1 WO2018216407 A1 WO 2018216407A1
Authority
WO
WIPO (PCT)
Prior art keywords
sic
single crystal
growth
crystal substrate
epitaxial
Prior art date
Application number
PCT/JP2018/016123
Other languages
English (en)
French (fr)
Inventor
啓介 深田
直人 石橋
章 坂東
伊藤　雅彦
功穂 鎌田
秀一 土田
一都 原
内藤　正美
秀幸 上東
裕明 藤林
青木　宏文
利和 杉浦
鈴木　克己
Original Assignee
昭和電工株式会社
一般財団法人電力中央研究所
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 昭和電工株式会社, 一般財団法人電力中央研究所, 株式会社デンソー filed Critical 昭和電工株式会社
Priority to US16/616,780 priority Critical patent/US11107892B2/en
Priority to CN201880032744.8A priority patent/CN110637109B/zh
Priority to DE112018002713.9T priority patent/DE112018002713T5/de
Publication of WO2018216407A1 publication Critical patent/WO2018216407A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning

Definitions

  • basal plane dislocations in the SiC single crystal substrate are converted into threading edge dislocation (TED) when the epitaxial layer is formed.
  • basal plane dislocations inherited as they are from the SiC single crystal substrate to the epitaxial layer become device killer defects.
  • Non-Patent Document 1 describes that the rate of BPD transferred from the SiC single crystal substrate to the epitaxial layer can be reduced to 1% by setting the growth rate of the epitaxial layer to 50 ⁇ m / h.
  • the basal plane dislocations existing on the surface of the 6-inch SiC single crystal substrate are about 100 to 5000 / cm 2 .
  • setting the ratio to 1% means that basal plane dislocations of 10 to 50 / cm 2 occur on the surface of the SiC epitaxial wafer.
  • the first behavior is a behavior of converting from the basal plane dislocation 1A to the threading edge dislocation (TED) 2B at the interface between the basal plane dislocation 1A and the epitaxial layer 2.
  • the basal plane dislocation 1A in the SiC single crystal substrate 1 into the threading edge dislocation 2B with high efficiency in the process of laminating the epitaxial layer 2.
  • the timing for converting from the basal plane dislocation to the threading edge dislocation is preferably converted to the threading edge dislocation 2B at the interface between the SiC single crystal substrate 1 and the epitaxial layer 2 as shown in FIG. 2A. It is required to suppress the conversion to the threading edge dislocation 2B in the middle of the epitaxial layer 2 as shown in FIG. 2C.
  • FIG. 3B shows the result of observing defects caused by Si droplets when the growth pressure was lowered to 100 torr.
  • the periphery of the defect is surrounded by a dotted line.
  • FIG. 3B frequent occurrence of isolated pits caused by typical Si droplets is not observed, but pits are gathered locally and a characteristic collective defect in which pits are arranged vertically is formed. confirmed. This collective defect was particularly often generated on the outer peripheral portion of the substrate.
  • a SiC single crystal substrate 1 is prepared.
  • the method for producing SiC single crystal substrate 1 is not particularly limited. For example, it can be obtained by slicing a SiC ingot obtained by a sublimation method or the like.
  • the Cl / Si ratio is the ratio of the flow rate of Cl element and Si element contained in all the growing gases.
  • the gas containing the Cl element may also serve as the Si source gas.
  • the Cl element in the Si source gas is also included in the amount of the Cl element contained in all the growing gases. This is because the Si source gas containing Cl is easily decomposed at a high temperature that becomes an epitaxial growth region and releases Cl element.
  • the carrier gas, hydrogen is circulated, and the temperature is raised while maintaining a predetermined pressure.
  • the surface of the SiC single crystal substrate is cleaned by exposure to high-temperature hydrogen gas in a reduced pressure state.
  • the temperature at which the surface is cleaned can be arbitrarily selected, it is preferably 1550 ° C. or higher and 1650 ° C. or lower and preferably 5 minutes or longer and 60 minutes or shorter.
  • the pressure in the cleaning step is preferably 30 torr (4 kPa) or less, and more preferably 15 to 30 torr (2 kPa to 4 kPa). If the pressure is too small, discharge easily occurs in the epitaxial apparatus. Therefore, the pressure in the cleaning process is preferably set to 15 torr or more.
  • the Cl / Si ratio is 8 or more. By setting the Cl / Si ratio within this range, generation of Si droplets can be reliably suppressed.
  • the Cl / Si ratio is affected by the growth rate and growth temperature, but if the Cl / Si ratio is greater than 6, the generation of Si droplets is suppressed, and if the Cl / Si ratio is 8 or more, it is below a predetermined value. Generation of Si droplets can be suppressed.
  • the Cl / Si ratio can be made larger than 3. In the case of trichlorosilane as the Si source gas, the Cl / Si ratio in this gas composition is 3, but the Cl / Si ratio can be made larger than 6 by adding HCl.
  • a SiC single crystal substrate was introduced into the growth furnace, and a cleaning process was performed in which the growth surface was subjected to gas etching using hydrogen gas.
  • the etching temperature was 1600 degrees, which is the same as the temperature during epitaxial growth, and the pressure was 30 torr.
  • HCl is supplied as a gas containing trichlorosilane, propane, and Cl elements as source gases. Initiating and growing an epitaxial layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本実施形態にかかるＳｉＣエピタキシャルウェハの製造方法は、Ｓｉ系の原料ガスとＣ系の原料ガスとＣｌ元素を有するガスを前記ＳｉＣ単結晶基板の表面に供給し、前記ＳｉＣ単結晶基板上に前記エピタキシャル層を成長させるエピタキシャル成長工程を有し、前記エピタキシャル成長工程における成長条件は、成膜圧力３０ｔｏｒｒ以下であり、Ｃｌ／Ｓｉ比が８～１２であり、Ｃ／Ｓｉ比が０．８～１．２であり、成長速度が成長初期から５０μｍ／ｈ以上である。

Description

ＳｉＣエピタキシャルウェハ及びその製造方法
　本発明は、ＳｉＣエピタキシャルウェハ及びその製造方法に関する。
　本願は、２０１７年５月２６日に、日本に出願された特願２０１７－１０４６２５号に基づき優先権を主張し、その内容をここに援用する。
　炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に比べて絶縁破壊電界が１桁大きく、また、バンドギャップが３倍大きく、さらに、熱伝導率が３倍程度高い等の特性を有する。そのため、炭化珪素（ＳｉＣ）は、パワーデバイス、高周波デバイス、高温動作デバイス等への応用が期待されている。
　ＳｉＣデバイスの実用化の促進には、高品質のＳｉＣエピタキシャルウェハ、及び高品質のエピタキシャル成長技術の確立が不可欠である。
　ＳｉＣデバイスは、昇華再結晶法等で成長させたＳｉＣのバルク単結晶を加工して得られたＳｉＣ単結晶基板上に、化学的気相成長法（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）等によってデバイスの活性領域となるエピタキシャル層（膜）を成長させた、ＳｉＣエピタキシャルウェハを用いて作製される。
　より具体的には、（０００１）面から＜１１－２０＞方向にオフ角を有する面を成長面とするＳｉＣ単結晶基板上に、ステップフロー成長（原子ステップからの横方向成長）させて、４Ｈのエピタキシャル層を成長させる。
　ＳｉＣエピタキシャルウェハにおいて、ＳｉＣデバイスに致命的な欠陥を引き起こすデバイスキラー欠陥の一つとして、基底面転位（Ｂａｓａｌ　ｐｌａｎｅ　ｄｉｓｌｏｃａｔｉｏｎ：ＢＰＤ）が知られている。
　ＳｉＣ単結晶基板中における基底面転位の多くは、エピタキシャル層が形成される際に貫通刃状転位（Ｔｈｒｅａｄｉｎｇ　ｅｄｇｅ　ｄｉｓｌｏｃａｔｉｏｎ：ＴＥＤ）へと変換される。一方で、ＳｉＣ単結晶基板からエピタキシャル層にそのまま引き継がれる一部の基底面転位は、デバイスキラー欠陥となる。
　そのため、ＳｉＣ単結晶基板からエピタキシャル層に引き継がれる基底面転位の割合を低減し、デバイスキラー欠陥を低減する検討が進められている。
　例えば特許文献１には、結晶成長過程における温度を制御することで、ＳｉＣ単結晶基板に付着した原子のマイグレーションを変化させるような熱ストレスを加え、３インチのＳｉＣエピタキシャルウェハにおける基底面転位密度を１０個／ｃｍ２以下としたことが記載されている。
　また、例えば特許文献２には、結晶成長過程におけるＣＶＤの反応物濃度、圧力、温度、及びガス流等のパラメータを制御することで、ＳｉＣエピタキシャルウェハにおける基底面転位密度を１０個／ｃｍ２以下としたことが記載されている。
　さらに、例えば非特許文献１には、エピタキシャル層の成長速度を５０μｍ／ｈにすることで、ＳｉＣ単結晶基板からエピタキシャル層に引き継がれるＢＰＤの割合を１％まで低減できることが記載されている。現段階での技術水準では、６インチのＳｉＣ単結晶基板表面に存在する基底面転位が１００～５０００個／ｃｍ２程度である。このため、前記割合を１％にするということは、ＳｉＣエピタキシャルウェハの表面に１０～５０個／ｃｍ２の基底面転位が生じることを意味する。
　また、ステップフロー成長では、テラス上に２次元核などの異物が発生すると原子ステップの横方向成長が阻害されて、結晶欠陥が発生することが知られている。特許文献３には、ＳｉＣが分解及び再蒸発する様に条件を切り替える工程を採用して、２次元核の分解及び再蒸発を促進させる方法が提案されている。また、特許文献３には、Ｓｉ液滴（シリコンドロプレット）の付着が高密度の異常成長核発生の原因となると考えられることが記載されている。非特許文献２には、高成長速度で鏡面となるエピタキシャル成長が得られる条件が検討され、高成長速度条件では鏡面が得られるＣ／Ｓｉ比の条件範囲が狭くなることが記載されている。
特開２０１１－２１９２９９号公報 特表２０１５－５２１３７８号公報 特開２０１１－２１９２９８号公報
Ｔ．Ｈｏｒｉ，Ｋ．Ｄａｎｎｎｏ　ａｎｄ　Ｔ．Ｋｉｍｏｔｏ．Ｊｏｕｒｎａｌ　ｏｆ　Ｃｒｙｓｔａｌ　Ｇｒｏｗｔｈ，３０６（２００７）２９７－３０２． Ｙ．Ｉｓｈｉｄａ，Ｔ．Ｔａｋａｈａｓｈｉ，Ｋ．Ｋｏｊｉｍａ　ｅｔ．ａｌ．　Ｍａｔｅｒｉａｌｓ　Ｓｃｉｅｎｃｅ　Ｆｏｒｕｍ　Ｖｏｌ．４５７－４６０（２００４）ｐｐ２１３－２１６．
　近年、一つのエピタキシャルウェハから得られるＳｉＣデバイスの取れ数を高め、製造コストを低減するために、ＳｉＣエピタキシャルウェハを６インチ以上のサイズに大型化する試みが進められている。そのため、６インチ以上の大型のＳｉＣエピタキシャルウェハにおいても、基底面転位密度の少ないものが求められている。
　しかしながら、上述の文献に記載されたＳｉＣエピタキシャルウェハは、いずれもＳｉＣエピタキシャルウェハのサイズが６インチ以下である。上記条件を、単純に６インチサイズに適用すると、基板面積が大きいため、ＳｉＣ単結晶基板の面内で成膜条件がばらつき、４インチと同等の結果が得られなかった。
　また成長速度を速くするためには、多量のシリコン原料を供給する必要があり、Ｓｉ液滴が発生しやすくなる。そのため、成長速度が速いと、特許文献３に記載された高密度の異常成長核が発生しない条件であっても、局所的にシリコン過剰な領域が生じる場合がある。その結果、成長表面にＳｉ液滴が発生し、そのＳｉ液滴に起因する欠陥が形成される。近年のエピタキシャルウェハは高品質のものが求められている。そのため、微小な欠陥である局所的なＳｉ液滴に起因する欠陥であっても、そのような欠陥は低減する必要がある。また同時に、デバイスキラー欠陥である基底面転位を、エピタキシャル層から極力排除することが求められている。
　本発明は上記問題に鑑みてなされたものであり、デバイスキラー欠陥となる基底面転位、及びＳｉ液滴が起因の欠陥の少ない、ＳｉＣエピタキシャルウェハ及びその製造方法を得ることを目的とする。
　本発明者らは、鋭意検討の結果、高速のエピタキシャル成長条件において、一定のＣ／Ｓｉ比を保ったうえで、Ｃｌ／Ｓｉを高くすることで、基底面転位が少なく、かつ、Ｓｉ液滴起因の欠陥の少ないＳｉＣエピタキシャルウェハが得られることを見出した。
　すなわち、本発明は、上記課題を解決するため、以下の手段を提供する。
（１）第１の態様にかかるＳｉＣエピタキシャルウェハは、主面が（０００１）面に対して０．４°～５°のオフ角を有するＳｉＣ単結晶基板と、前記ＳｉＣ単結晶基板上に設けられたエピタキシャル層と、を有し、前記エピタキシャル層は、前記ＳｉＣ単結晶基板から外表面まで連なる基底面転位密度が０．１個／ｃｍ２以下であり、Ｓｉ液滴起因の欠陥密度が０．１個／ｃｍ２以下である。
第１の態様のＳｉＣエピタキシャルウェハは、以下の特徴を好ましく含む。これらの特徴を互いに組み合わせることも好ましい。
（２）上記態様にかかるＳｉＣエピタキシャルウェハにおいて、前記Ｓｉ液滴起因の欠陥が、前記ＳｉＣ単結晶基板の面内方向のうち、オフ方向に対して垂直な方向にピットが並んだ集合欠陥、及び／又は、散逸して存在するピットであってもよい。
（３）上記態様にかかるＳｉＣエピタキシャルウェハにおいて、前記Ｓｉ液滴起因の欠陥密度が０個／ｃｍ２であってもよい。
（４）上記態様にかかるＳｉＣエピタキシャルウェハにおいて、前記ＳｉＣ単結晶基板から外表面まで連なる基底面転位と、前記エピタキシャル層内で貫通刃状転位に変換する基底面転位と、の合計の基底面転位密度が０．１個／ｃｍ２以下であってもよい。
（５）上記態様にかかるＳｉＣエピタキシャルウェハにおいて、前記ＳｉＣ単結晶基板の口径が１５０ｍｍ以上であってもよい。
（６）第２の態様にかかるＳｉＣエピタキシャルウェハの製造方法は、主面が（０００１）面に対して０．４°～５°のオフ角を有するＳｉＣ単結晶基板上にエピタキシャル層を結晶成長するＳｉＣエピタキシャルウェハの製造方法であって、Ｓｉ系の原料ガスとＣ系の原料ガスとＣｌ元素を有するガスを前記ＳｉＣ単結晶基板の表面に供給し、前記ＳｉＣ単結晶基板上に前記エピタキシャル層を成長させるエピタキシャル成長工程を有し、前記エピタキシャル成長工程における成長条件は、成膜圧力が３０ｔｏｒｒ以下であり、Ｃｌ／Ｓｉ比が６～１２であり、Ｃ／Ｓｉ比が０．８～１．２であり、成長速度が成長初期から５０μｍ／ｈ以上である。
第２の態様のＳｉＣエピタキシャルウェハの製造方法は、以下の特徴を好ましく含む。これらの特徴を互いに組み合わせることも好ましい。
（７）上記態様にかかるＳｉＣエピタキシャルウェハの製造方法において、前記エピタキシャル成長工程の前に、３０ｔｏｒｒ以下の圧力の水素雰囲気下で、前記ＳｉＣ単結晶基板の表面を１５５０℃～１６５０℃に加熱し、表面を清浄化する清浄化工程をさらに有してもよい。
（８）上記態様にかかるＳｉＣエピタキシャルウェハの製造方法において、前記Ｃｌ元素を有するガスがＳｉ系原料ガスを兼ねてもよい。
　本発明のＳｉＣエピタキシャルウェハは、ＳｉＣデバイスのデバイス動作に大きな影響を与える基底面転位欠陥密度が低く、より高いデバイスの収率（歩留り）や品質を実現できる。
基底面転位及び貫通刃状転位を説明するためのＳｉＣエピタキシャルウェハの断面模式図である。 ＳｉＣ単結晶基板とエピタキシャル層の界面及びエピタキシャル層内部における転位の挙動を模式的に示した図である。 ＳｉＣ単結晶基板とエピタキシャル層の界面及びエピタキシャル層内部における転位の挙動を模式的に示した図である。 ＳｉＣ単結晶基板とエピタキシャル層の界面及びエピタキシャル層内部における転位の挙動を模式的に示した図である。 ＳｉＣエピタキシャル成長工程における成長圧力を変えた時のエピタキシャルウェハ表面の共焦点微分干渉顕微鏡像である。 ＳｉＣエピタキシャル成長工程における成長圧力を変えた時のエピタキシャルウェハ表面の共焦点微分干渉顕微鏡像である。 ＳｉＣエピタキシャル成長工程における成長圧力を変えた時のエピタキシャルウェハ表面の共焦点微分干渉顕微鏡像である。 ＳｉＣエピタキシャル成長工程における成長圧力を変えた時のエピタキシャルウェハ表面の共焦点微分干渉顕微鏡像である。 ＳｉＣエピタキシャル成長工程における成長速度を変えた時のエピタキシャルウェハ表面の共焦点微分干渉顕微鏡像である。 ＳｉＣエピタキシャル成長工程における成長速度を変えた時のエピタキシャルウェハ表面の共焦点微分干渉顕微鏡像である。 ＳｉＣエピタキシャル成長工程におけるＣｌ／Ｓｉ比を変えた時のエピタキシャルウェハ表面の共焦点微分干渉顕微鏡像である。 ＳｉＣエピタキシャル成長工程におけるＣｌ／Ｓｉ比を変えた時のエピタキシャルウェハ表面の共焦点微分干渉顕微鏡像である。 ＳｉＣエピタキシャル成長工程におけるＣｌ／Ｓｉ比を変えた時のエピタキシャルウェハ表面の共焦点微分干渉顕微鏡像である。
　以下、本実施形態にかかるＳｉＣエピタキシャルウェハおよびＳｉＣエピタキシャルウェハの製造方法について、図を適宜参照しながら詳細に説明する。以下の説明で用いる図面は、本発明の特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合がある。各構成要素の寸法比率などは実際とは同じであっても異なっていてもよい。以下の説明において例示される材質、寸法、位置等は一例である。本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
（基底面転位（ＢＰＤ）、貫通刃状転位（ＴＥＤ））
　図１は、基底面転位及び貫通刃状転位を説明するための、ＳｉＣエピタキシャルウェハの断面模式図である。
　図１に示すＳｉＣエピタキシャルウェハ１０は、ＳｉＣ単結晶基板１上にエピタキシャル層２を有する。
　ＳｉＣ単結晶基板１には、基底面転位（ＢＰＤ）１Ａが存在する。基底面転位とは、文字通りＳｉＣ単結晶の基底面である（０００１）面（ｃ面）に存在する転位のことである。一般に、ＳｉＣ単結晶基板１は、（０００１）から＜１１－２０＞方向にオフセット角を有する面を成長面１ａとする。そのため、図１において基底面転位１Ａは、成長面１ａに対して傾いて存在する。
　ＳｉＣ単結晶基板１中の基底面転位１Ａは、エピタキシャル層２のエピタキシャル成長する際に影響を及ぼし、転位はエピタキシャル層２内で以下の３つの挙動を示す。図２Ａ～２Ｃは、ＳｉＣ単結晶基板１とエピタキシャル層２の界面及びエピタキシャル層２内部における転位の挙動を模式的に示した図である。
　一つ目の挙動は、図２Ａに示すように、基底面転位１Ａとエピタキシャル層２の界面において、基底面転位１Ａから貫通刃状転位（ＴＥＤ）２Ｂへ変換する挙動である。
　二つ目の挙動は、図２Ｂに示すように、基底面転位１Ａがそのままエピタキシャル層２へ引き継がれる挙動である。エピタキシャル層２に引き継がれた転位は、基底面転位２Ａとなる。
　また三つ目の挙動は、図２Ｃに示すように、エピタキシャル層２の内部で基底面転位２Ａから貫通刃状転位２Ｂに変換する挙動である。
　基底面転位と貫通刃状転位は、同じバーガースベクトルを有し、相互に変換可能である。貫通刃状転位とは、結晶の変位方向を示すバーガースベクトルと転位線が直交する結晶欠陥である。結晶欠陥の形状としては、完全な結晶面に１枚の余剰な原子面が刃状に入り込んだ形を有する。
　エピタキシャル層中の基底面転位はＳｉＣデバイスへ悪影響を与える。例えば、基底面転位を有するバイポーラデバイスの順方向に電流を流すと、ショックレイ型の積層欠陥を形成しながら欠陥が拡大し、デバイスの順方向特性を劣化させる。
　そのため、３つの挙動のうち最もＳｉＣデバイスへの影響が小さいのは、図２Ａで示す第１の挙動である。これに対し、３つの挙動のうち最もＳｉＣデバイスへの影響が大きいのは、図２Ｂで示す第２の挙動である。
　図２Ｃで示す第３の挙動の場合は、図２Ｂに比べるとデバイスへの影響は限定されるが、少ないことが好ましく、無いことがより好ましい。エピタキシャル成長層を十分に厚くすると、エピタキシャル層２中の基底面転位２Ａが存在する部分で再結合が行われず、基底面転位が積層欠陥に転換する可能性が小さくなる。しかしながら、エピタキシャル層２が厚いとデバイスの順方向抵抗が高くなってしまう。そのため、エピタキシャル層２は耐圧設計上必要な厚さを確保した上で、なるべく薄く設計される。そこで、高電流通電中にエピタキシャル層２中に残存する基底面転位２Ａが積層欠陥を形成してデバイス特性を劣化させることを防ぐために、エピタキシャル成長中の基底面転位２Ａは少ないことが好ましく、無いことがより好ましい。
　このように、ＳｉＣデバイスへの影響を避けるために、エピタキシャル層２を積層する過程で、ＳｉＣ単結晶基板１内の基底面転位１Ａを貫通刃状転位２Ｂに高効率で変換することが求められる。そして基底面転位から貫通刃状転位への変換するタイミングとしては、図２Ａに示すように、ＳｉＣ単結晶基板１とエピタキシャル層２の界面で貫通刃状転位２Ｂに転換させることが好ましい。図２Ｃの様なエピタキシャル層２の途中で貫通刃状転位２Ｂに転換することは抑制することが求められる。
　基底面転位２Ａ及び貫通刃状転位２Ｂは、表面を選択エッチングすることによって生じるピットの形状およびＸ線トポグラフによる転位像から識別できる。また、紫外光を当てた際に欠陥が発光するフォトルミネッセンス光を用いたフォトルミネッセンス像を用いて検出することができる。基底面転位２Ａは、紫外光を照射されると、７００ｎｍ以上の波長の光を発光する。
　基底面転位が貫通刃状転位に転換している位置は、エピタキシャル層を厚み方向にスライスしながら、その表面の選択エッチング等で基底面転位を測定することにより確認することができる。
　（Ｓｉ液滴起因の欠陥）
　ＳｉＣの成長には、Ｓｉ原料とＣ原料が同時に供給される。その際、Ｓｉが過剰に存在すると、成長に寄与しないＳｉが凝集してＳｉ液滴が発生して、Ｓｉ液滴が成長表面に付着したり、成長表面でＳｉ液滴が凝集したりする。Ｓｉ液滴が小さい場合は付着後に再蒸発するため問題ない。しかしながら、Ｓｉ液滴が大きい場合は、再蒸発する前にステップフロー成長でのステップの進行を邪魔して層に取り込まれる。そして取り込まれたＳｉ液滴が起因となり欠陥が発生する。
　Ｓｉ液滴起因の欠陥は、外観によって二つの欠陥に分けられる。一つは散逸して存在するピットであり、もう一つは線状に見える欠陥である。この線状に見える欠陥は、ピットが一列に並んだ集合欠陥である。そのため、ピットが散逸して存在するか、または集合して存在するかの違いが、外観において確認されているだけであり、いずれもＳｉ液滴が原因で形成されている。
　Ｓｉ液滴起因の欠陥は成長雰囲気中のＳｉの過剰が原因で発生する。従って、原料ガスのＣ／Ｓｉ比を高く設定することで発生を抑制できる。しかしながら、Ｃ／Ｓｉ比は他の特性にも影響を与える。そのため、デバイスに使用可能なＳｉＣエピタキシャル層を得るためには、Ｓｉ液滴以外の要因のために、Ｃ／Ｓｉ比は一定範囲以内に設定する必要がある。
　そのためＣ／Ｓｉ比以外のパラメータで、Ｓｉ液滴に起因する欠陥を抑制できるパラメータを検討したところ、その一つとしてエピタキシャル成長時の成膜圧力が見出された。定性的には、成長圧力が低い場合、基板に付着したＳｉ液滴が再蒸発し、ピットを形成しにくくなる。図３Ａ～３Ｄは、他の条件は同じとして、成長時の成膜圧力を変えて作成した、ＳｉＣエピタキシャルウェハの表面のＳｉ液滴起因の欠陥を、共焦点微分干渉光学系表面検査装置を用いて観察した例を示す図である。
　図３Ａは、成長圧力が２００ｔｏｒｒの場合であり、Ｓｉ液滴起因の欠陥（ピット）が発生している。図３Ａにおいて、ピットは見えにくいので、ピットの周囲を点線で囲んでいる。小さなピットが発生する原因として、貫通螺旋転位や貫通刃状転位もあるが、これらは選択エッチングやＸ線トポグラフ等で位置が特定でき、Ｓｉ液滴起因のピットとは識別することができる。図３Ａに示すように、成膜時の圧力が高い（Ｓｉ液滴が発生しやすい）条件では、Ｓｉ液滴起因のピットの発生個数は多く、ウェハ中央部分にも発生している。またＳｉ液滴起因のピット一つ一つは孤立している。
　図３Ｂは、成長圧力を１００ｔｏｒｒまで下げた際のＳｉ液滴起因の欠陥を観察した結果である。図３Ｂにおいて、欠陥は見えにくいので、欠陥の周囲を点線で囲んでいる。図３Ｂに示すように、孤立した典型的なＳｉ液滴起因のピットの多発は見られなくなるが、ピットが局所的に集合して発生し、縦状にピットが並んだ特徴的な集合欠陥が確認された。この集合欠陥は、基板の外周部に発生することが特に多かった。
　また図３Ｃは、成長圧力を５０ｔｏｒｒまで下げた際のＳｉ液滴起因の欠陥を観察した結果である。図３Ｃにおいて、欠陥は見えにくいので、欠陥の周囲を点線で囲んでいる。図３Ｃに示すように、縦状にピットが並んだ特徴的な集合欠陥が観察された。
この集合欠陥内におけるピットの密度は、圧力を下げていった場合に低下した。
　図３Ｄは成長圧力を２５ｔｏｒｒまで下げた際のＳｉ液滴起因の欠陥を観察した結果である。孤立したピットも縦状に並ぶ集合欠陥も検出されない。なお、集合欠陥がない場合、ＳｉＣエピタキシャルウェハの表面は平坦であり、表面に焦点を合わせることが難しい。このため、写真下方に異物が存在する箇所を撮影し、表面に焦点を合わせた。
　この縦状に並ぶ特徴的な集合欠陥は、高分解能の光学顕微鏡でその形態に着目して精査して、初めて見出せるものである。Ｓｉ液滴を低減していって最後に残る典型的なＳｉ液滴起因のピットが縦状に並ぶ理由は、次のように理解できる。Ｓｉ液滴は、エピタキシャル成長面で凹部となっている部分に形成されやすい。ステップフロー成長では原子ステップ部分が存在し、原子ステップ部分は段差となっている。そのため、Ｓｉ液滴はその部分に落ち込んで付着しやすい。原子ステップはオフセット成長方向と直交する面内方向に存在する。このため、Ｓｉ液滴がその方向に分散して付着しやすくなり、その痕跡が縦状にピットが集合した集合欠陥になると推定される。Ｓｉ液滴の縦状に並んだ方向は、ステップが延伸している方向である。
　Ｓｉ液滴起因の欠陥は、欠陥が比較的多く存在する場合に孤立して見えるピットと、欠陥の発生が少ない場合に見えてくる典型的な縦状にピットが並んだ集合欠陥との両方を含む。欠陥のカウントの際には、孤立したピットはそれぞれを一つの欠陥として数え、縦状にピットが並んだ集合欠陥は一連の並びで一つとして数えることにより、計数化する。集合欠陥は、測定倍率によっては散逸するピットとして数えられる可能性があるが、欠陥は５０倍以上の倍率で確認した際に、ライン状に見えるか否かで判断する。測定倍率の上限は１０００倍以下で適宜選択すればよい。
　またＣ／Ｓｉ比以外のパラメータにおいて、Ｓｉ液滴に起因するピットの発生に影響を及ぼすパラメータの一つが、エピタキシャル層の成長速度である。基板からエピタキシャル層に引き継がれるＢＰＤの割合を低減するためには、成長速度を一定値以上に大きくすることが好ましい。しかしながら、成長速度を大きくすると、Ｓｉ系ガスの流量を増やす必要があり、Ｓｉ液滴起因の欠陥が発生しやすい条件となる。
　図４Ａ～４Ｂは、他の条件は同じとして、成長速度を４０μｍ／ｈとした場合と成長速度を６８μｍ／ｈとした場合の、ＳｉＣエピタキシャル層の表面の微分干渉顕微鏡像である。図４Ａでは、貫通螺旋転位起因の欠陥は観察されている（図４Ａの点線領域内）が、Ｓｉ液滴起因の欠陥は観察されない。尚、貫通螺旋転位起因の欠陥の判定は形状からだけでは難しく、写真撮影後にエッチングを行って確認した。一方、成長速度を６８μｍ／ｈまで速めると、図４Ｂに示すように、Ｓｉ液滴起因のピットが散逸して発生している（図４Ｂの点線領域内）。
　つまり、基底面転位を貫通刃状転位に転換させるためには成長速度を速めることが有効であるが、Ｓｉ液滴起因の欠陥を抑制するためには成長速度を遅くする必要がある。換言すると、基底面転位を少なくする成長速度が速い条件下において、Ｓｉ液滴起因の欠陥を抑制することは難しい。
　また図２Ａに示すように、ＳｉＣ単結晶基板１とエピタキシャル層２との界面で、基底面転位１Ａを貫通刃状転位２Ｂに転換させるためには、エピタキシャル成長の開始直後から成長速度を速くすることが有効である。しかしながら、この場合、成長開始直後から多量のシリコン原料を供給することなり、よりＳｉ液滴が発生しやすくなる。つまり、基底面転位から貫通刃状転位への転換を制御すると、よりＳｉ液滴起因の欠陥を抑制することはより難しい。
　そこで、Ｃ／Ｓｉ比及び成長速度が制限される条件下において、Ｓｉ液滴起因の欠陥の発生を抑制するために、成長時の成膜圧力以外のパラメータも制御することが求められる。その一つの手段として、Ｃｌを含むガスを原料ガスと共にＳｉＣ単結晶基板の表面に流す手段が挙げられる。
（ＳｉＣエピタキシャルウェハの製造方法）
　本実施形態にかかるＳｉＣエピタキシャルウェハ１０の製造方法は、主面が（０００１）面に対して０．４°～５°のオフ角を有するＳｉＣ単結晶基板１上にエピタキシャル層２を結晶成長するものである。
　まずＳｉＣ単結晶基板１を準備する。ＳｉＣ単結晶基板１の作製方法は特に問わない。
例えば、昇華法等で得られたＳｉＣインゴットをスライスすることで得られる。
　ＳｉＣ単結晶基板１には、基底面転位１Ａが（０００１）面（ｃ面）に沿って存在する。ＳｉＣ単結晶基板１の成長面１ａに露出している基底面転位１Ａの個数は、少ない方が好ましいが、特に限定するものではない。現段階での技術水準では、６インチのＳｉＣ単結晶基板１の表面（成長面）に存在する基底面転位１Ａの個数は１ｃｍ２あたり１０００～５０００個程度である。
　次いで、ＳｉＣ単結晶基板１上にエピタキシャル層２をエピタキシャル成長させ、ＳｉＣエピタキシャルウェハ１０を作製する。エピタキシャル層２は、例えば化学気相成長（ＣＶＤ）法等によりＳｉＣ単結晶基板１の成長面１ａ上に、ステップフロー成長（原子ステップから横方向成長）して得られる。
　エピタキシャル成長は、高温に保持したＳｉＣ単結晶基板上に、原料ガス、Ｃｌ元素を有するガス、キャリアガス、ドーパントガスを流通して行う。
　「原料ガス」とは、ＳｉＣエピタキシャル膜を成膜する際の原料となるガスである。一般に、分子内にＳｉを含むＳｉ系原料ガスと、分子内にＣを含むＣ系原料ガスに分けられる。
　Ｓｉ系原料ガスは公知のものを用いることができ、例えばシラン（ＳｉＨ４）が挙げられる。この他、ジクロロシラン（ＳｉＨ２Ｃｌ２）、トリクロロシラン（ＳｉＨＣｌ３）、テトラクロロシラン（ＳｉＣｌ４）などのエッチング作用があるＣｌを含む塩素系Ｓｉ原料含有ガス（クロライド系原料）を用いることもできる。Ｃ系原料ガスとしては、任意に選択でき、例えばプロパン（Ｃ３Ｈ８）等を用いることができる。
　「Ｃｌ元素を有するガス」とは、ガスを構成する分子の構成元素としてＣｌが含まれるガスである。任意に選択することができるが、例えば、塩化水素（ＨＣｌ）、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４等が該当する。ここで、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４は、上記のＳｉ系原料ガスでもある。これらのガスのように、「Ｃｌ元素を有するガス」であり、かつ「Ｓｉ系原料ガス」であるという場合もある。
　「ドーパントガス」とは、ドナー又はアクセプターとなる元素を含むガスである。Ｎ型を成長するための窒素、Ｐ型を成長させるためのトリメチルアルミニウム（ＴＭＡ）やトリエチルアルミニウム（ＴＥＡ）などが、ドーパントガスとして用いられる。ドーパントガスは、通常原料ガスに付随して同時に供給される。ドーパントガスの流量は一般的に少ないので、特に断らない場合は、原料ガスの流通と同時にドーパントガスが流通され、その量は適宜調整されているものとする。
　この他に使用できるガスとしては、これらのガスを反応炉内に搬送するためのキャリアガスがある。キャリアガスには、不活性な水素が好ましく用いられる。雰囲気あるいは成膜雰囲気は、成長炉内の気体の状態という意味で用いる。このため水素ガスを含む状態を指すことができるが、水素はエピタキシャル成長の反応には直接影響を与えない。
　Ｃ／Ｓｉ比は、流通する原料ガス中のＣ元素とＳｉ元素の流量の比である。通常のドーピングを行うエピタキシャル成長では、ドーパントとして用いる元素の量は、ＳｉやＣの量よりも少ないため、Ｃ／Ｓｉ比は、原料ガスにおける比率で決まる。
　Ｃｌ／Ｓｉ比は、成長中の全ガスに含まれるＣｌ元素とＳｉ元素の流量の比である。　
　上述した様にＣｌ元素を有するガスは、Ｓｉ原料ガスを兼ねる場合もある。この場合、Ｓｉ原料ガス中のＣｌ元素も、成長中の全ガスに含まれるＣｌ元素の量に含まれる。Ｃｌを含むＳｉ原料ガスは、エピタキシャル成長領域となる高温で容易に分解し、Ｃｌ元素を放出する為である。
　Ｃ／Ｓｉ比とＣｌ／Ｓｉ比を規定すると、ＳｉとＣとＣｌの比率が一律に決まる。また、Ｃ／Ｓｉ比を定めると、Ｓｉ及びＣの流量により成長速度が設定される。すなわち、成長速度とＣ／Ｓｉ比とＣｌ／Ｓｉ比を定めると、成長に寄与する元素の条件を規定することになる。
　本実施形態にかかるＳｉＣエピタキシャルウェハの製造方法においては、エピタキシャル成長工程におけるＣ／Ｓｉ比、Ｃｌ／Ｓｉ比、成膜圧力、及び成長速度を設定する。またエピタキシャル成長工程の前には、エピタキシャル膜が成長するＳｉＣ単結晶表面を清浄化する、清浄化工程を行うことが好ましい。
　清浄化工程においては、ＣＶＤ装置内にＳｉＣ単結晶基板を配置した後、キャリアガスである水素を流通し、所定の圧力に保持した状態で昇温する。減圧状態で高温の水素ガスにさらされることより、ＳｉＣ単結晶基板の表面が清浄化される。表面を清浄化させる温度は任意に選択できるが、１５５０℃以上１６５０℃以下で、５分以上６０分以下行うことが好ましい。清浄化工程における圧力は、３０ｔｏｒｒ（４ｋＰａ）以下であることが好ましく、１５ｔｏｒｒ～３０ｔｏｒｒ（２ｋＰａ～４ｋＰａ）の範囲とすることがより好ましい。圧力を小さくし過ぎると、エピタキシャル装置内で放電が起こりやすくなる。そのため、清浄化工程における圧力は、１５ｔｏｒｒ以上としておくことが好ましい。
　次に、エピタキシャル成長工程を行う。エピタキシャル成長工程において、Ｓｉ系の原料ガスとＣ系の原料ガスの流量は、ＳｉＣエピタキシャル層の成長速度が５０μｍ／ｈ以上となる流量であることが好ましく、成長速度が６０μｍ／ｈ以上となる流量であることがより好ましい。成長速度の上限は特に限定されないが、例えば、成長速度が３００μｍ／ｈ以下となる流量であってもよいし、２００μｍ／ｈ以下となる流量であってもよい。
　成長初期から成長速度を速くすることで、ＳｉＣ単結晶基板とエピタキシャル層との界面で、ＳｉＣ単結晶基板の基底面転位を貫通刃状転位に高効率に変換できる。すなわち、基底面転位がエピタキシャル層中に侵入したのち貫通刃状転位へと変換する図２Ｃタイプの転換を抑制できる。ここで成長初期とは、原料ガスを供給開始し始める時点をいい、成長速度は流量から求められる成長速度である。すなわち、成長初期から成長速度を所定の値にするということは、原料ガスを供給し始める際の条件を成長速度が所定の値になるような条件にすることを意味する。
　エピタキシャル成長工程において５０μｍ／ｈ以上の成長速度で成長する期間を設けると、６インチ以上のＳｉＣエピタキシャルウェハ１０においても、ＳｉＣ単結晶基板１から貫通刃状転位２Ｂに変換せずに延在する基底面転位密度２Ａを０．１個／ｃｍ２以下にできる。また成長初期から５０μｍ／ｈ以上の成長速度で成長すると、ＳｉＣ単結晶基板から外表面まで連なる基底面転位と、エピタキシャル層内で貫通刃状転位に変換する基底面転位と、の合計の基底面転位密度を０．１個／ｃｍ２以下にできる。
　ここで、「６インチ以上」のＳｉＣエピタキシャルウェハ１０において、ＳｉＣ単結晶基板１から貫通刃状転位２Ｂに変換せずに延在する基底面転位密度２Ａを０．１個／ｃｍ２以下としたという点は、非常に重要な点である。従来の４インチ以下のＳｉＣエピタキシャルウェハにおいては、基底面転位密度を比較的低密度に抑えたＳｉＣエピタキシャルウェハの報告がされている。しかしながら、６インチ以上のＳｉＣエピタキシャルウェハにおいては、このような報告はされていない。６インチ以上のＳｉＣエピタキシャルウェハにおいては、ＳｉＣ単結晶基板の成膜条件がばらついてしまい、４インチと同等の結果を得ることは難しい。
　また４インチ以下のＳｉＣエピタキシャルウェハ１０では、エピタキシャル層２の成長速度が５０μｍ／ｈ未満の場合においても、たまたま基底面転位密度が０．１個／ｃｍ２以下となる場合がある。例えば、ＳｉＣ単結晶基板１自体が有する基底面転位１Ａが少ない場合や成膜条件が特定の条件で固定された場合である。
　しかし実際には、ＳｉＣ単結晶基板１の状態は、同一ではなくバッチや枚葉ごとに異なる。また成膜条件も種々の理由で変更する必要がある。そのため、４インチ以下のＳｉＣエピタキシャルウェハ１０であっても、基底面転位密度を安定的に低減することは難しい。
　またＳｉＣ単結晶基板内の基底面転位は少ないほど、エピタキシャル層中に伝播する基底面転位を低減することに対しては有利である。しかしながら、基底面転位の少ないＳｉＣ単結晶基板を製造することは難しく、基底面転位の少ない６インチ以上のＳｉＣ単結晶基板は、非常に高価である。エピタキシャル層の成長速度を６０μｍ以上とすると基底面転位を貫通刃状転位に転換させる効率を９９．９９５％以上にできる。その為、ＳｉＣ単結晶基板の基底面転位が１ｃｍ２あたり５０００～１０００個の比較的安価ものを用いても、エピタキシャル層内の基底面転位を０．１個／ｃｍ２以下とすることができる。
　Ｃ／Ｓｉ比は、結晶欠陥の抑制を総合的に判断すると０．８～１．２とすることが望ましい。また、エピタキシャル成長工程における成膜圧力は、ＳｉＣ基板の清浄化工程におけるチャンバー内の圧力と同じであることが好ましい。圧力を同じとすれば圧力変動によるガス流の擾乱が起こらず、Ｓｉ液滴等の発生を抑制することができる。
　Ｓｉ液滴の発生は、Ｃｌ元素を有するガスを同時に流通開始することにより防止できる。Ｃ／Ｓｉ比が大きいと、成膜環境におけるＳｉが過剰にならず、Ｓｉ液滴は発生しないようにも思われる。しかしながら、Ｓｉ液滴の生成は、成長空間内における原料比の乱れによって生じる。そのため、Ｃ／Ｓｉ比を適正な１近傍の値で制御していても、原料比の乱れによって生じる局所的なＳｉ液滴発生を完全に抑制することは難しい。特に、６インチ以上の大口径の基板上へのエピタキシャル成長では、原料比の局所的なバラつきが生じやすく、完全に無くすことは困難である。原料ガスの流通と同時に一定以上のＣｌ／Ｓｉ比となるようにＣｌ元素を有するガスを流すことにより、Ｓｉ液滴の発生を、ＳｉＣ基板全面にわたり抑制できる。
　ここで同時というのは、実質的な成長開始時に、Ｓｉ系原料ガスとＣ系原料ガスとＣｌ元素を有するガスが所定流量で流れている状態を意味する。成長を開始する前に、特定のガスが短時間、あるいは微量流通されていても、成長が行われず基板表面に影響を与えない状態であれば許容される。
　Ｃｌ／Ｓｉ比は８以上である。Ｃｌ／Ｓｉ比をこの範囲とすることで、Ｓｉ液滴の発生を確実に抑制できる。Ｃｌ／Ｓｉ比は、成長速度や成長温度により影響を受けるが、Ｃｌ／Ｓｉ比は６より大きければＳｉ液滴の発生は抑制され、Ｃｌ／Ｓｉ比は８以上であれば所定の値以下にＳｉ液滴の発生を抑制できる。Ｓｉ原料ガスと、Ｓｉを含まないＣｌ元素を有するガスと、を合わせて流すことで、Ｃｌ／Ｓｉ比を３より大きい値とすることができる。Ｓｉ原料ガスにトリクロロシランの場合、このガス組成におけるＣｌ／Ｓｉ比は３であるが、ＨＣｌを加えることによりＣｌ／Ｓｉ比を６よりも大きくすることができる。
　またＣｌ／Ｓｉ比は、１２以下とすることが好ましく、１０以下とすることがより好ましい。Ｃｌ／Ｓｉ比が大きすぎると台形欠陥が発生したり、表面粗さが大きくなってモフォロジーが悪化する。また、使用するＣｌが増えると、成長装置への負荷が大きくなり、排気ガス処理にも費用を要する。
　図５Ａ～５Ｃは、Ｃｌ／Ｓｉ比を変えて成長を行ったＳｉＣエピタキシャルウェハの表面の微分干渉顕微鏡像である。Ｓｉ系原料ガスとしてトリクロロシランを用いい、Ｃ系原料ガスとしてプロパンを用い、塩素系ガスとしてＨＣｌガスを用いてエピタキシャル成長を行った。成長温度は１６００℃で、Ｃ／Ｓｉ比は１とし、成長速度は６０μｍ／ｈとした。
　図５Ａは、ＨＣｌ／トリクロロシラン＝１で、Ｃｌ／Ｓｉ比を４とした場合である。Ｓｉ液滴起因のピットがライン状に発生した集合欠陥が確認された（図示点線で囲まれた領域内）。
　図５Ｂは、ＨＣｌ／トリクロロシラン＝３で、Ｃｌ／Ｓｉ比がは６とした場合である。Ｓｉ液滴は図５Ａの場合よりもＳｉ滴起因のピットは減少していて、Ｃｌ／Ｓｉ比を大きくした効果はみられるが、ウェハ内にＳｉ液滴起因の集合欠陥が一部発生した（図示点線で囲まれた領域内）。
　図５Ｃは、ＨＣｌ／トリクロロシラン＝５で、Ｃｌ／Ｓｉ比が８とした場合である。Ｓｉ液滴起因の欠陥は確認されなかった。
　さらにＣｌ／Ｓｉ比を高くした場合、たとえばＣｌ／Ｓｉ比を１９とした場合には、台形欠陥が発生した。台形欠陥は、高いＣｌ／Ｓｉ比で表面モフォロジーを悪化させる典型的な欠陥である。台形欠陥は、基板のオフセット方向に垂直な方向、すなわちステップの方向に延伸された欠陥を上底として、エピタキシャル成長層に引き継がれて形成される欠陥であり、表面視で台形上の欠陥である。台形欠陥は、基板に存在する転位等の欠陥が起因となり、エピタキシャル成長前に選択的に局所エッチングされることにより発生する。
つまり、Ｃｌ／Ｓｉ比が高すぎると、成長初期に基板の表面がエッチングされる状態となり、台形欠陥が発生しやすくなる。さらに、Ｃｌ／Ｓｉ比が高い場合のモフォロジーの悪化は、表面粗さとしてＡＦＭ等を用いて測定できる。
　Ｃｌ元素を有するガスと原料ガスとは、同時に流通を開始することが好ましい。Ｓｉ系原料ガスにＳｉとＣｌを含むガスを用いる場合には、自動的にＳｉとＣｌは同時に供給される。その為、Ｃｌ元素を有するガスがＳｉ系原料ガスを兼ねていることが好ましい。
　Ｃｌ元素を有するガスがＳｉ系原料ガスを兼ねている場合でも、Ｃｌ／Ｓｉ比を８以上にするためには、ＨＣｌの様なＳｉを含まないＣｌ系ガスを流すことが必要である。その場合、Ｓｉを含まないＣｌ系ガスを他の原料ガスと同時に流通を開始することで、成長開始と同時に基板上に一定量のＣｌが存在するが、成長前にはＣｌが存在しない状態を生み出すことが好ましい。Ｃｌ系ガスが成長開始前に存在すると、基板の表面がエッチングされる恐れが高まる。基板表面がエッチングされると、台形欠陥が発生したり、表面粗さが大きくなりモフォロジーが悪化する。
　上述のように、本実施形態に係るＳｉＣエピタキシャルウェハの製造方法によれば、成長速度を速めることで、基底面転位１Ａから貫通刃状転位２Ｂへの変換効率を高め、エピタキシャルウェハにおけるＳｉＣ単結晶基板１から貫通刃状転位２Ｂに変換せずに延在する基底面転位密度を０．１個／ｃｍ２以下とすることができる。
　また成長速度を所定の速度以上とすることで、異なるＳｉＣ単結晶基板、異なる成膜条件においても、再現性高く安定的に基底面転位密度を０．１個／ｃｍ２以下とすることができる。
　また、一定条件のＣ／Ｓｉ比、及びＣｌ／Ｓｉ比で、原料ガスとＣｌ元素を有するガスを同時に供給して成長を開始することによりＳｉ液滴起因の欠陥の発生を抑制し、Ｓｉ液滴起因の欠陥の密度を０．１個／ｃｍ２以下にできる。
　さらに、Ｃｌ／Ｓｉ比を所定の値以上にすることによりＳｉ液滴起因の欠陥の発生のないエピタキシャルウェハを製造できる。
　（ＳｉＣエピタキシャルウェハ）
　本実施形態にかかるＳｉＣエピタキシャルウェハは、上述の製造方法により得られる。
本実施形態にかかるＳｉＣエピタキシャルウェハは、図１に示すように、ＳｉＣ単結晶基板１と、ＳｉＣエピタキシャル層２を有する。
　ＳｉＣ単結晶基板１は、主面が（０００１）面に対して０．４°～５°のオフ角を有する。オフ角が当該範囲であれば、デバイスに求められるオフ角を維持したままエピタキシャル層２を成長できる。
　エピタキシャル層２のＳｉＣ単結晶基板１から外表面まで連なる基底面転位密度は０．１個／ｃｍ２以下であり、Ｓｉ液滴起因の欠陥は０．１個／ｃｍ２以下である。また製造条件によっては、Ｓｉ液滴起因の欠陥を０にすることもできる。
　基底面転位は、フォトルミネッセンス法により検出される。４００ｎｍ以下の波長の光を励起光とし、７００ｎｍ以上の波長で発光するエピタキシャル成長のステップフロー方向に伸びる線状の欠陥を基底面転位として検出する。測定はウェハの全面内で行う。具体的には、外周端部を除いたウェハの８０％以上の面積で測定する。そして検出されたＳｉＣエピタキシャルウェハ内の基底面転位の数を数え、ＳｉＣエピタキシャルウェハの面積で割ることで、基底面転位密度を求める。
　Ｓｉ液滴起因の欠陥は、倍率２０倍以上の共焦点微分干渉顕微鏡で検出される。Ｓｉ液滴起因の欠陥は、孤立したピットと、ピットが縦に並んだ典型的な集合欠陥の両方を含む。孤立したピットはそれぞれを一つと数え、集合欠陥は一連の並びを一つと数えることにより、計数化する。測定は基底面転位の計測と同様、ウェハの全面内で行う。そして検出されたＳｉＣエピタキシャルウェハ内のＳｉ液滴起因の欠陥の数を数え、ウェハの面積で割ることで、Ｓｉ液滴起因の欠陥の密度を求める。
　ＳｉＣ単結晶基板の口径は１５０ｍｍ以上（６インチ以上）であることが好ましい。６インチ以上であるということは重要であり、１枚のＳｉＣエピタキシャルウェハから作製することができるＳｉＣデバイスの取れ数を多くすることができ、ＳｉＣデバイスの低価格化を実現できる。ＳｉＣデバイスは非常に性能が良い一方でＳｉデバイスと比較してコストが高い点が課題であるが、大型で基底面転位密度が少ないＳｉＣデバイスはコストの大幅な低減につながる。
　エピタキシャル層の厚さ特に限定されないが、１０μｍ以上であることが好ましい。
　ＳｉＣエピタキシャルウェハの形状は、特に限定されない。一般に用いられる円形、オリエンテーションフラット（ＯＦ）等の切り欠けを有する形状でもよい。
　本実施形態にかかるＳｉＣエピタキシャルウェハは、エピタキシャル層中にＳｉＣデバイスのキラーデバイス欠陥となる基底面転位（ＢＰＤ）が少なく、Ｓｉ液滴起因の欠陥も少ないため、ＳｉＣデバイスの品質が高まる。
　また自動車向けのモジュール等は、１００Ａ級の大電流を一つのデバイスで扱うため、ＳｉＣエピタキシャルウェハから生産されるＳｉＣチップ（ＳｉＣデバイスの基板）が、１０ｍｍ角級に大型化される。このような大型のＳｉＣチップにおいては、基底面転位密度の取れ効率への影響は極めて高く、基底面転位密度を低減できることは極めて重要である。
　以下、本発明の実施例について説明する。なお、本発明は以下の実施例のみに限定されるものではない。
　（実施例１）
　６インチのＳｉＣ単結晶基板を準備した。準備したＳｉＣ単結晶基板は、４Ｈ型のポリタイプであり、主面は（０００１）から＜１１－２０＞方向に４°のオフセット角を有するＳｉ面を有する。
　次いで、ＳｉＣ単結晶基板を成長炉内に導入し、成長面に対し水素ガスを用いてガスエッチングする清浄化工程を行った。エッチングの温度はエピタキシャル成長時の温度と同一の１６００度とし、圧力は３０ｔｏｒｒとした。
　次いで、エッチング後の４Ｈ－ＳｉＣ単結晶基板の表面に対して、水素を流通させたまま、同じ圧力を保って、原料ガスとしてトリクロロシラン、プロパン、Ｃｌ元素を含むガスとしてＨＣｌを、同時に供給を開始し、エピタキシャル層を成長させた。
　エピタキシャル成長工程において、Ｃ系原料ガスとＳｉ系原料ガスの比率はＣ／Ｓｉ比が１．０となる様に設定し、ガスの流量は成長速度が５０μｍ／ｈとなる様に設定した。
トリクロロシランとＨＣｌの流量は、Ｃｌ／Ｓｉ比が８になる様に設定した。この条件でＳｉＣエピタキシャル成長を１０μｍ成長させた。
　そして作製されたＳｉＣエピタキシャルウェハを（フォトンデザイン社製のフォトルミネッセンスイメージング装置）を用いて、基底面転位密度を評価した。また、共焦点微分干渉光学系表面検査装置（ＳＩＣＡ）で、Ｓｉ液滴起因のピットを計数した。基底面転位は０．０２個／ｃｍ２（３個／ウェハ）であり、Ｓｉ液滴起因のピットは０．０３個／ｃｍ２（６個／ウェハ）であった。
　（実施例２）
　実施例２は、Ｃｌ／Ｓｉ比が１０になる様に設定した以外は、実施例１と同様とした。
得られたＳｉＣエピタキシャルウェハの基底面転位密度を評価し、基底面転位は０．０４個／ｃｍ２であり、Ｓｉ液滴起因のピットは無かった。
　（実施例３）
　実施例３は、成長速度を６５μｍ／ｈとなる様に設定した以外は、実施例１と同様とした。得られたＳｉＣエピタキシャルウェハの基底面転位密度を評価し、基底面転位は０．０１個／ｃｍ２であり、Ｓｉ液滴起因のピットは０．０５３個／ｃｍ２であった。
　（比較例１）
　比較例１は、成長速度を４５μｍ／ｈとした点が実施例１と異なる。その他の条件は、実施例１と同様とした。得られたＳｉＣエピタキシャルウェハの基底面転位密度を評価し、基底面転位は８個／ｃｍ２であり、Ｓｉ液滴起因のピットは０．０２個／ｃｍ２であった。
　（比較例２）
　比較例２は、ＨＣｌを流さず、Ｃｌ／Ｓｉ比を３とした点が実施例１と異なる。その他の条件は、実施例１と同様とした。得られたＳｉＣエピタキシャルウェハの基底面転位密度を評価し、基底面転位は０．０１個／ｃｍ２であり、Ｓｉ液滴起因のピットは１０個／ｃｍ２であった。
Figure JPOXMLDOC01-appb-T000001
　本発明により、デバイスキラー欠陥となる基底面転位（ＢＰＤ）が少なくＳｉ液滴起因の欠陥が少ないＳｉＣエピタキシャルウェハ及びその製造方法を得ることができる。
１　　ＳｉＣ単結晶基板
２　　エピタキシャル層
１０　　ＳｉＣエピタキシャルウェハ
１ａ　　成長面
１Ａ，２Ａ　　基底面転位
２Ｂ　　貫通刃状転位

Claims (8)

  1. 　主面が（０００１）面に対して０．４°～５°のオフ角を有するＳｉＣ単結晶基板と、
    　前記ＳｉＣ単結晶基板上に設けられたエピタキシャル層と、を有し、
    　前記エピタキシャル層は、前記ＳｉＣ単結晶基板から外表面まで連なる基底面転位密度が０．１個／ｃｍ２以下であり、Ｓｉ液滴起因の欠陥密度が０．１個／ｃｍ２以下である、ＳｉＣエピタキシャルウェハ。
  2. 　前記Ｓｉ液滴起因の欠陥が、前記ＳｉＣ単結晶基板の面内方向のうち、オフ方向に対して垂直な方向にピットが並んだ集合欠陥、及び／又は、散逸して存在するピットである、請求項１に記載のＳｉＣエピタキシャルウェハ。
  3. 　前記Ｓｉ液滴起因の欠陥密度が０個／ｃｍ２である、請求項２に記載のＳｉＣエピタキシャルウェハ。
  4. 　前記ＳｉＣ単結晶基板から外表面まで連なる基底面転位と、前記エピタキシャル層内で貫通刃状転位に変換する基底面転位と、の合計の基底面転位密度が０．１個／ｃｍ２以下である、請求項１～請求項３のいずれか一項に記載のＳｉＣエピタキシャルウェハ。
  5. 　前記ＳｉＣ単結晶基板の口径が１５０ｍｍ以上である、請求項１～４のいずれか一項に記載のＳｉＣエピタキシャルウェハ。　
  6. 　主面が（０００１）面に対して０．４°～５°のオフ角を有するＳｉＣ単結晶基板上にエピタキシャル層を結晶成長するＳｉＣエピタキシャルウェハの製造方法であって、
    　Ｓｉ系の原料ガスとＣ系の原料ガスとＣｌ元素を有するガスを前記ＳｉＣ単結晶基板の表面に供給し、前記ＳｉＣ単結晶基板上に前記エピタキシャル層を成長させるエピタキシャル成長工程を有し、
    　前記エピタキシャル成長工程における成長条件は、成膜圧力が３０ｔｏｒｒ以下であり、Ｃｌ／Ｓｉ比が８～１２であり、Ｃ／Ｓｉ比が０．８～１．２であり、成長速度が成長初期から５０μｍ／ｈ以上である、ＳｉＣエピタキシャルウェハの製造方法。
  7. 　前記エピタキシャル成長工程の前に、３０ｔｏｒｒ以下の圧力の水素雰囲気下で、前記ＳｉＣ単結晶基板の表面を１５５０℃～１６５０℃に加熱し、表面を清浄化する清浄化工程をさらに有する、請求項６に記載のＳｉＣエピタキシャルウェハの製造方法。
  8. 　Ｃｌ元素を有するガスがＳｉ系原料ガスを兼ねる、請求項６又は７に記載のＳｉＣエピタキシャルウェハの製造方法。
PCT/JP2018/016123 2017-05-26 2018-04-19 ＳｉＣエピタキシャルウェハ及びその製造方法 WO2018216407A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/616,780 US11107892B2 (en) 2017-05-26 2018-04-19 SiC epitaxial wafer and method for producing same
CN201880032744.8A CN110637109B (zh) 2017-05-26 2018-04-19 SiC外延晶片及其制造方法
DE112018002713.9T DE112018002713T5 (de) 2017-05-26 2018-04-19 SiC-EPITAXIE-WAFER UND VERFAHREN ZU DESSEN HERSTELLUNG

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017104625A JP6832240B2 (ja) 2017-05-26 2017-05-26 ＳｉＣエピタキシャルウェハ及びその製造方法
JP2017-104625 2017-05-26

Publications (1)

Publication Number Publication Date
WO2018216407A1 true WO2018216407A1 (ja) 2018-11-29

Family

ID=64396675

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/016123 WO2018216407A1 (ja) 2017-05-26 2018-04-19 ＳｉＣエピタキシャルウェハ及びその製造方法

Country Status (5)

Country Link
US (1) US11107892B2 (ja)
JP (1) JP6832240B2 (ja)
CN (1) CN110637109B (ja)
DE (1) DE112018002713T5 (ja)
WO (1) WO2018216407A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10697898B2 (en) 2018-10-15 2020-06-30 Showa Denko K.K. SiC substrate evaluation method and method for manufacturing SiC epitaxial wafer
CN111524809A (zh) * 2019-02-04 2020-08-11 株式会社东芝 半导体装置及其制造方法、基板及其制造方法和制造装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3118284B1 (fr) * 2020-12-17 2022-11-04 Commissariat Energie Atomique Dispositif électronique en siliciure de carbone et son procédé de fabrication
CN116259534A (zh) * 2023-05-12 2023-06-13 比亚迪股份有限公司 碳化硅外延方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150025648A (ko) * 2013-08-29 2015-03-11 엘지이노텍 주식회사 에피택셜 웨이퍼
JP2015510691A (ja) * 2012-01-30 2015-04-09 クラッシック ダブリュビージー セミコンダクターズ エービーＣｌａｓｓｉｃ ＷＢＧ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＡＢ 塩素化の化学系を用いたｃｖｄリアクタ内での炭化ケイ素結晶の成長

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7294324B2 (en) * 2004-09-21 2007-11-13 Cree, Inc. Low basal plane dislocation bulk grown SiC wafers
JP5068423B2 (ja) * 2004-10-13 2012-11-07 新日本製鐵株式会社 炭化珪素単結晶インゴット、炭化珪素単結晶ウェハ及びその製造方法
JP4959763B2 (ja) * 2009-08-28 2012-06-27 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP5353800B2 (ja) 2010-04-07 2013-11-27 新日鐵住金株式会社 炭化珪素エピタキシャル膜の製造方法
JP4850960B2 (ja) 2010-04-07 2012-01-11 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
US8860040B2 (en) * 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9988738B2 (en) * 2013-02-13 2018-06-05 Mitsubishi Electric Corporation Method for manufacturing SiC epitaxial wafer
CN107407007B (zh) * 2015-03-03 2022-04-26 昭和电工株式会社 SiC外延晶片、SiC外延晶片的制造方法
JP6762484B2 (ja) * 2017-01-10 2020-09-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015510691A (ja) * 2012-01-30 2015-04-09 クラッシック ダブリュビージー セミコンダクターズ エービーＣｌａｓｓｉｃ ＷＢＧ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＡＢ 塩素化の化学系を用いたｃｖｄリアクタ内での炭化ケイ素結晶の成長
KR20150025648A (ko) * 2013-08-29 2015-03-11 엘지이노텍 주식회사 에피택셜 웨이퍼

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
ANUSHA BALACHANDRAN: "Basal Plane Dislocation Free Recombination Layers on Low-Doped Buffer Layer for Power Devices, Cryst", GROWTH DES., vol. 17, 13 March 2017 (2017-03-13), pages 1550 - 1557, XP055613244 *
GALYNA MELNYCHUK: "Role of Cl/Si ratio in the low-temperature chloro-carbon epitaxial growth of SiC", MATERIALS SCIENCE FORUM, vol. 740-742, 2013, pages 205 - 208, XP055613246 *
IAN D.BOOKER: "Chloride-based SiC growth on alpha-axis 4H-SiC substrates", PHYSICA B, vol. 480, 2016, pages 23 - 25, XP029309933, DOI: doi:10.1016/j.physb.2015.08.038 *
TETSUYA MIYAZAWA: "Thick 4H-SiC Epitaxial Growth and Defect Reduction for Very High Voltage Bipolar Devices", ECS JOURNAL OF SOLID STATE SCIENCE AND TECHNOLOGY, vol. 2, no. 8, 2013, pages N3036 - N3040, XP055613242 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10697898B2 (en) 2018-10-15 2020-06-30 Showa Denko K.K. SiC substrate evaluation method and method for manufacturing SiC epitaxial wafer
DE102019127412B4 (de) * 2018-10-15 2020-11-26 Showa Denko K. K. Sic-substratbewertungsverfahren, verfahren zur herstellung von sic-epitaxiewafern und sic-epitaxiewafer
US11249027B2 (en) 2018-10-15 2022-02-15 Showa Denko K.K. SiC substrate evaluation method and method for manufacturing SiC epitaxtal wafer
CN111524809A (zh) * 2019-02-04 2020-08-11 株式会社东芝 半导体装置及其制造方法、基板及其制造方法和制造装置

Also Published As

Publication number Publication date
JP2018199595A (ja) 2018-12-20
JP6832240B2 (ja) 2021-02-24
CN110637109A (zh) 2019-12-31
CN110637109B (zh) 2021-09-07
US20200083330A1 (en) 2020-03-12
US11107892B2 (en) 2021-08-31
DE112018002713T5 (de) 2020-02-13

Similar Documents

Publication Publication Date Title
CN110192266B (zh) SiC外延晶片及其制造方法
US10176987B2 (en) SiC epitaxial wafer and method for manufacturing the same
JP5268354B2 (ja) 低減されたニンジン状欠陥を有する単結晶エピタキシャル炭化珪素層構造およびその製造方法
WO2018216407A1 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
JP6459132B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、欠陥識別方法
JP6012841B2 (ja) ＳｉＣエピタキシャルウエハの製造方法
JP6493690B2 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、ラージピット欠陥検出方法、欠陥識別方法
JP5304713B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
WO2011126145A1 (ja) エピタキシャル炭化珪素単結晶基板の製造方法、及びこの方法によって得られたエピタキシャル炭化珪素単結晶基板
JP2006321707A (ja) 炭化ケイ素単結晶ウェハ及びその製造方法
US11961736B2 (en) SiC epitaxial wafer, production method therefor, and defect identification method
JP3776374B2 (ja) ＳｉＣ単結晶の製造方法，並びにエピタキシャル膜付きＳｉＣウエハの製造方法
JP2023093554A (ja) ＳｉＣエピタキシャルウェハ
JP6669157B2 (ja) Ｃ面ＧａＮ基板
US10774444B2 (en) Method for producing SiC epitaxial wafer including forming epitaxial layer under different conditions
JP6052465B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP2014043388A (ja) 第１３族窒化物結晶の製造方法
JP6763347B2 (ja) 窒化物半導体基板の製造方法および窒化物半導体基板
Ho et al. Growth of InGaN nanopyramid arrays on Si for potential photovoltaic applications
JP7415831B2 (ja) 炭化ケイ素半導体エピタキシャル基板の製造方法
JP2010118464A (ja) シリコンエピタキシャルウェーハの製造方法
JP2010215501A (ja) 窒化ガリウム結晶の成長方法、窒化ガリウム結晶基板、エピウエハの製造方法およびエピウエハ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18805797

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 18805797

Country of ref document: EP

Kind code of ref document: A1