DE102019127412B4 - Sic-substratbewertungsverfahren, verfahren zur herstellung von sic-epitaxiewafern und sic-epitaxiewafer - Google Patents

Sic-substratbewertungsverfahren, verfahren zur herstellung von sic-epitaxiewafern und sic-epitaxiewafer Download PDF

Info

Publication number
DE102019127412B4
DE102019127412B4 DE102019127412.5A DE102019127412A DE102019127412B4 DE 102019127412 B4 DE102019127412 B4 DE 102019127412B4 DE 102019127412 A DE102019127412 A DE 102019127412A DE 102019127412 B4 DE102019127412 B4 DE 102019127412B4
Authority
DE
Germany
Prior art keywords
sic substrate
sic
bar
equal
stacking fault
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019127412.5A
Other languages
English (en)
Other versions
DE102019127412A1 (de
Inventor
Yoshitaka Nishihara
Koji Kamei
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of DE102019127412A1 publication Critical patent/DE102019127412A1/de
Application granted granted Critical
Publication of DE102019127412B4 publication Critical patent/DE102019127412B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8806—Specially adapted optical and illumination features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8806—Specially adapted optical and illumination features
    • G01N2021/8845—Multiple wavelengths of illumination or detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]

Abstract

SiC-Substratbewertungsverfahren, umfassend:Beobachten eines balkenförmigen Stapelfehlers durch Bestrahlen einer ersten Oberfläche eines SiC-Substrats vor dem Aufstapeln einer Epitaxieschicht mit Anregungslicht und Extrahieren von Licht mit einem Wellenlängenbereich von gleich oder größer als 405 nm und gleich oder kleiner als 445 nm unter den von der ersten Oberfläche emittierten Photolumineszenzlichtstrahlen,wobei die erste Oberfläche des SiC-Substrats einen Versatzwinkel von einer {0001}-Ebene aufweist, eine Bestrahlungszeit des Anregungslichts gleich oder größer als 1 msec und gleich oder kleiner als 10 sec ist und eine Intensität des Anregungslichts gleich oder kleiner als 1 W/cm2ist, undwobei sich der balkenförmige Stapelfehler in einer Balkenform in einer Richtung im Wesentlichen senkrecht zu der Versatzrichtung erstreckt, der balkenförmige Stapelfehler eine Länge in einer Richtung im Wesentlichen senkrecht zur Versatzrichtung aufweist, die in Bezug auf die Breite in der Versatzrichtung lang ist, und der balkenförmige Stapelfehler ein Seitenverhältnis (Länge/Breite) von gleich oder größer als 2 aufweist, undwobei die Versatzrichtung die Richtung eines Vektors ist, der durch Projizieren eines Normalenvektors einer {0001}-Ebene auf die erste Oberfläche des SiC-Substrats erhalten wird.

Description

  • HINTERGRUND DER ERFINDUNG
  • Bereich der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein SiC-Substratbewertungsverfahren, ein Verfahren zur Herstellung eines SiC-Epitaxiewafers und einen SiC-Epitaxiewafer.
  • Die Priorität wird auf die am 15. Oktober 2018 eingereichte japanische Patentanmeldung Nr. 2018-194020 beansprucht, deren Inhalt hierin durch Verweis aufgenommen wird.
  • Beschreibung des verwandten Standes der Technik
  • Siliciumcarbid (SiC) weist eine um eine Größenordnung größere dielektrische Durchschlagfeldstärke und eine dreimal größere Bandlücke auf als Silizium (Si). Darüber hinaus weist Siliciumcarbid (SiC) eine Eigenschaft auf, wie beispielsweise eine Wärmeleitfähigkeit, die etwa dreimal höher ist als die von Silizium (Si). Es wird erwartet, dass Siliciumcarbid (SiC) für Leistungsbauelemente, Hochfrequenz-Bauelemente, Hochtemperatur-Betriebsvorrichtungen und dergleichen angewandt werden wird.
  • Vorrichtungen wie Halbleiter mit SiC (im Folgenden SiC-Vorrichtungen genannt) werden auf SiC-Epitaxiewafern gebildet, in denen Epitaxieschichten auf SiC-Substraten gebildet werden. Im Folgenden wird ein Wafer vor der Bildung einer Epitaxieschicht als SiC-Substrat bezeichnet, und ein Wafer nach der Bildung einer Epitaxieschicht wird als SiC-Epitaxiewafer bezeichnet.
  • Ein SiC-Substrat wird durch Schneiden eines SiC-Blocks erhalten. Ein SiC-Epitaxiewafer beinhaltet ein SiC-Substrat und eine Epitaxieschicht. Die Epitaxieschicht wird auf einer Oberfläche des SiC-Substrats durch chemische Dampfabscheidung (CVD) oder dergleichen gestapelt. Die Epitaxieschicht wird zu einem aktiven Bereich einer SiC-Vorrichtung.
  • Si-Substrate, die häufig in Halbleiterbauelementen verwendet werden, können mit hoher Qualität hergestellt werden und benötigen keine Epitaxieschichten. Andererseits weisen SiC-Substrate eine größere Anzahl von Fehlern auf als die Si-Substrate. Die Epitaxieschicht wird gebildet, um die Qualität einer SiC-Vorrichtung zu verbessern.
  • Die japanische ungeprüfte Patentanmeldung, Erste Veröffentlichung Nr. 2016-25241 zeigt, dass die Oberfläche eines SiC-Epitaxiewafers nach der Bildung einer Epitaxieschicht mit einem Photolumineszenzverfahren bewertet wird.
  • DE 11 2017 005 034 T5 , US 2013/0320357 A1 , DE 11 2015 006 023 T5 , DE 11 2017 004 347 T5 , DE 11 2016 005 373 T5 , DE 11 2017 006 630 T5 , WO 2018/216407 A1 ( DE 11 2018 002 713 T5 ), US 2015/0168311 A1 und US 2009/0114148 A1 offenbaren Photolumineszenzmethoden zur Untersuchung von Basalebenenversetzungen von SiC-Kristallen.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • SiC-Vorrichtungen können verschlechterte Eigenschaften aufweisen (bipolare Degradation kann auftreten), wenn eine Spannung in Vorwärtsrichtung angelegt wird. Ein einzelner Shockley-artiger Stapelfehler gilt als eine der Ursachen für die bipolare Degradation. Der einzelne Shockley-artige Stapelfehler entsteht durch die Ausdehnung einer Basalebenenversetzung („basal plane dislocation“), wenn eine Spannung in Vorwärtsrichtung einer SiC-Vorrichtung angelegt wird, einschließlich der Basalebenenversetzung in einem aktiven Bereich. Es besteht die Befürchtung, dass diese bipolare Degradation bei der Erstcharakterisierung nicht gefunden werden kann und streuen könnte. Aus diesem Grund ist die bipolare Degradation ein großes zu lösendes Problem.
  • Sowohl ein chemisches Ätzverfahren als auch ein Photolumineszenzverfahren sind repräsentative Verfahren zur Identifizierung eines Defekts, der die bipolare Degradation verursacht. Bei dem chemischen Ätzverfahren wird die Oberfläche eines SiC-Kristalls chemisch mit Alkali geätzt. Das chemische Ätzverfahren ist eine zerstörerische Prüfung, und ein verwendetes Substrat kann nicht für die Herstellung einer Vorrichtung verwendet werden.
  • Das Photolumineszenzverfahren ist ein Verfahren zur Bestrahlung der Oberfläche eines Substrats mit Anregungslicht und zur Beobachtung des erhaltenen Photolumineszenzlichts. Das Photolumineszenzverfahren ist ein zerstörungsfreies Verfahren, und ein verwendetes Substrat kann für die Herstellung einer Vorrichtung verwendet werden.
  • Andererseits soll die Photolumineszenzmethode nützlich sein, um einen SiC Epitaxiewafer nach dem Stapeln einer Epitaxieschicht zu bewerten, aber es ist schwierig, ein SiC-Substrat vor dem Stapeln einer Epitaxieschicht zu bewerten. Denn das SiC-Substrat weist im Vergleich zur Epitaxieschicht eine große Anzahl von Verunreinigungen auf. Eine Verunreinigungskonzentration der Epitaxieschicht beträgt beispielsweise etwa 1 × 1015 Atome/cm3 bis etwa 1×1016 Atome/cm3, während eine Verunreinigungskonzentration des SiC-Substrats beispielsweise etwa 1 × 1018 Atome/cm3 beträgt. Bei hoher Verunreinigungskonzentration wird das erhaltene Photolumineszenzspektrum breit und es wird schwierig, einen bestimmten Fehler zu identifizieren.
  • Unter den Defekten, die eine bipolare Degradation verursachen, gibt es Defekte, bei denen die Defekte des SiC-Substrats von der Epitaxieschicht übernommen werden. Wenn zum Zeitpunkt des SiC-Substrats Fehler spezifiziert werden können, kann die Produktionsausbeute hochwertiger SiC-Epitaxiewafer erhöht werden. Es besteht Bedarf an einem Verfahren, das in der Lage ist, bestimmte Fehler zerstörungsfrei zu unterscheiden.
  • Die vorliegende Erfindung ist auf das oben beschriebene Problem ausgerichtet, und ein Ziel ist es, ein SiC-Substratbewertungsverfahren bereitzustellen, um einen balkenförmigen Stapelfehler zum Zeitpunkt des SiC-Substrats zu identifizieren, bevor eine Epitaxieschicht darauf gestapelt wird.
  • Eine Basalebenenversetzung („basal plane dislocation“) und dergleichen werden als Defekte bezeichnet, die eine bipolare Degradation verursachen. Basalebenenversetzungen nehmen mit dem Fortschritt der Kristallzuchttechniken ab. Mit dem Rückgang der Basalebenenversetzungen wurden Untersuchungen zur Identifizierung und Unterdrückung anderer Defekte durchgeführt. Basierend auf solchen Untersuchungen hat der Erfinder einen balkenförmigen Stapelfehler als neuen Defekt betrachtet und ein Verfahren gefunden, um einen balkenförmigen Stapelfehler zum Zeitpunkt eines SiC-Substrats, d.h. zum Zeitpunkt eines SiC-Substrats, zu identifizieren, bevor eine Epitaxieschicht darauf gestapelt wird.
  • Das heißt, die vorliegende Erfindung bietet folgende Möglichkeiten, um das oben beschriebene Problem zu lösen.
  • Ein SiC-Substratbewertungsverfahren gemäß einem ersten Aspekt beinhaltet das Beobachten eines balkenförmigen Stapelfehlers durch Bestrahlen einer ersten Oberfläche eines SiC-Substrats vor dem Stapeln einer Epitaxieschicht mit Anregungslicht und das Extrahieren von Licht mit einem Wellenlängenbereich von gleich oder größer als 405 nm und gleich oder kleiner als 445 nm unter den von der ersten Oberfläche emittierten Photolumineszenzlichtstrahlen, wobei die erste Oberfläche des SiC-Substrats einen Versatzwinkel („Offset angle“) von einer {0001}-Ebene aufweist, eine Bestrahlungszeit des Anregungslichts gleich oder größer als 1 msec und gleich oder kleiner als 10 sec ist, und eine Intensität des Anregungslichts gleich oder kleiner als 1 W/cm2 ist, und wobei sich der balkenförmige Stapelfehler in einer Balkenform in einer Richtung im Wesentlichen senkrecht zu der Versatzrichtung erstreckt, der balkenförmige Stapelfehler eine Ausdehnung in einer Richtung im Wesentlichen senkrecht zur Versatzrichtung in Bezug auf eine Breite in der Versatzrichtung aufweist, die lang ist, und der balkenförmige Stapelfehler ein Seitenverhältnis (Länge/Breite) von gleich oder größer als 2 aufweist, und wobei die Versatzrichtung die Richtung eines Vektors ist, der durch Projizieren eines Normalenvektors einer {0001}-Ebene auf die erste Oberfläche des SiC-Substrats erhalten wird.
  • Bei der SiC-Substratbewertungsmethode nach diesem Aspekt kann eine Wellenlänge des Anregungslichts gleich oder größer als 200 nm und gleich oder kleiner als 390 nm sein.
  • Bei der SiC-Substratbewertungsmethode gemäß diesem Aspekt kann der balkenförmige Stapelfehler ein einzelner Shockley-artiger Stapelfehler sein, der sich in Balkenform in einer Richtung im Wesentlichen senkrecht zu einer Versatzrichtung erstreckt.
  • Ein Verfahren zum Herstellen eines SiC-Substrats gemäß einem zweiten Aspekt beinhaltet einen Bewertungsschritt zum Bewerten der ersten Oberfläche des SiC-Substrats unter Verwendung des SiC-Substratbewertungsverfahrens gemäß dem obigen Aspekt; einen Bestimmungsschritt zum Bestimmen, ob eine Epitaxieschicht auf der Grundlage der Ergebnisse des Bewertungsschritts zu stapeln ist; und einen Stapelungsschritt zum Stapeln einer Epitaxieschicht auf die erste Oberfläche auf der Grundlage der Ergebnisse des Bestimmungsschritts.
  • Ein SiC-Substratbewertungsverfahren gemäß einem dritten Aspekt beinhaltet das Beobachten eines balkenförmigen Stapelfehlers durch Bestrahlung einer ersten Oberfläche eines SiC-Substrats vor dem Stapeln einer Epitaxieschicht mit Anregungslicht und das Extrahieren von Licht mit einem Wellenlängenbereich von gleich oder größer als 405 nm und gleich oder kleiner als 445 nm in von der ersten Oberfläche emittierten Photolumineszenzli chtstrahl en.
  • Das SiC-Substratbewertungsverfahren nach diesem Aspekt beinhaltet vorzugsweise die folgenden Merkmale. Dabei ist es auch bevorzugt, eines oder mehrere der folgenden Merkmale zu kombinieren.
  • Bei dem SiC-Substratbewertungsverfahren nach diesem Aspekt kann eine Wellenlänge des Anregungslichts gleich oder größer als 200 nm und gleich oder kleiner als 390 nm sein.
  • Bei dem SiC-Substratbewertungsverfahren gemäß diesem Aspekt kann der balkenförmige Stapelfehler ein einzelner Shockley-artiger Stapelfehler sein, der sich in einer Balkenform in einer Richtung im Wesentlichen senkrecht zu einer Versatzrichtung erstreckt.
  • Bei dem SiC-Substratbewertungsverfahren nach diesem Aspekt kann eine Bestrahlungszeit des Anregungslichts gleich oder größer als 1 msec und gleich oder kleiner als 10 sec sein.
  • Bei dem SiC-Substratbewertungsverfahren nach diesem Aspekt kann eine Intensität des Anregungslichts gleich oder kleiner als 1 W/cm2 sein.
  • Ein Verfahren zur Herstellung eines SiC-Substrats gemäß einem vierten Aspekt beinhaltet einen Bewertungsschritt zum Bewerten einer ersten Oberfläche des SiC-Substrats unter Verwendung des SiC-Substratbewertungsverfahrens gemäß dem oben beschriebenen Aspekt, einen Bestimmungsschritt zum Bestimmen, ob eine Epitaxieschicht auf der Grundlage der Ergebnisse des Bewertungsschritts zu stapeln ist, und einen Aufwachsschritt zum Aufwachsen einer Epitaxieschicht auf der ersten Oberfläche auf der Grundlage der Ergebnisse des Bestimmungsschritts.
  • Ein SiC-Epitaxiewafer gemäß einem fünften Aspekt beinhaltet ein SiC-Substrat und eine Epitaxieschicht, die auf eine erste Oberfläche des SiC-Substrats gestapelt bzw. geschichtet ist, wobei eine Fläche, die durch balkenförmige Stapelfehler in der Epitaxieschicht belegt ist, gleich oder kleiner als 1/4 der Fläche der Epitaxieschicht ist.
  • Im SiC-Epitaxiewafer kann gemäß diesem Aspekt die Dichte der balkenförmigen Stapelfehler gleich oder kleiner als 10 Stück/cm2 sein.
  • Gemäß dem SiC-Substratbewertungsverfahren der oben beschriebenen Aspekte ist es möglich, einen balkenförmigen Stapelfehler zum Zeitpunkt eines SiC-Substrats zu identifizieren, bevor eine Epitaxieschicht darauf gestapelt wird. Darüber hinaus ist es möglich, einen SiC-Epitaxiewafer mit einer geringen Anzahl von balkenförmigen Stapelfehlern herzustellen, indem das SiC-Substratbewertungsverfahren eingesetzt wird.
  • Figurenliste
    • 1 ist ein Diagramm, das den Vergleich zwischen einem Photolumineszenzspektrum eines SiC-Substrats vor dem Stapeln einer Epitaxieschicht und einem Photolumineszenzspektrum eines SiC-Epitaxiewafers nach dem Stapeln der Epitaxieschicht zeigt.
    • 2A und 2B sind Photolumineszenzbilder einer ersten Oberfläche eines SiC-Substrats, 2A zeigt einen Fall, in dem ein balkenförmiger Stapelfehler in Bezug auf einen normalen Kristallabschnitt ohne Fehler weiß aussieht, und 2B zeigt einen Fall, in dem ein balkenförmiger Stapelfehler im Vergleich zu einem normalen Kristallabschnitt ohne Fehler unter den gleichen Messbedingungen wie in 2A schwarz aussieht.
    • 3 ist eine Beobachtungsdarstellung eines Photolumineszenzbildes der Oberfläche eines SiC-Epitaxiewafers nach dem Stapeln einer Epitaxieschicht auf ein SiC-Substrat.
    • 4A und 4B sind Photolumineszenzbilder einer ersten Oberfläche eines SiC-Substrats, wobei 4A Messergebnisse zeigt, die an der gleichen Position wie in 2A erhalten wurden, wenn eine zu beobachtende Wellenlänge Nahinfrarotlicht ist, und 4B zeigt Messergebnisse, die an der gleichen Position wie in 2B in einem Fall, in dem eine zu beobachtende Wellenlänge Licht mit einem Wellenlängenbereich in der Nähe von 425 nm ist, erhalten wurden.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Im Folgenden werden bevorzugte Beispiele der vorliegenden Ausführungsform unter Bezugnahme auf die beiliegenden Zeichnungen ausführlich beschrieben. In einigen Fällen sind in den in der folgenden Beschreibung verwendeten Zeichnungen charakteristische Abschnitte zum besseren Verständnis der Eigenschaften in einem vergrößerten Maßstab dargestellt, und die Abmessungsverhältnisse und dergleichen der jeweiligen Komponenten sind nicht unbedingt mit den tatsächlichen identisch. In der folgenden Beschreibung sind Materialien, Abmessungen und dergleichen nur exemplarisch, schränken die vorliegende Erfindung nicht ein und können in einem Bereich, in dem sich die Wirkungen der vorliegenden Erfindung zeigen, entsprechend modifiziert werden. Die Zahlen, Größen, Positionen, Materialien, Verhältnisse, Formen und dergleichen können bei Bedarf geändert, ergänzt oder weggelassen werden, solange es keine besonderen Einschränkungen gibt.
  • „Verfahren zur Herstellung von SiC-Substraten“.
  • Ein Verfahren zur Herstellung eines SiC-Substrats gemäß der vorliegenden Ausführungsform beinhaltet einen SiC-Block/Ingot-Herstellungsschritt, einen SiC-Substrat-Herstellungsschritt, einen SiC-Substrat-Bewertungsschritt, einen SiC-SubstratBestimmungsschritt und einen Epitaxieschicht-Aufwachsschritt.
  • Ein SiC-Block bzw- Ingot ist ein massiver Einkristall aus SiC. Der SiC-Block kann durch ein Sublimationsrekristallisationsverfahren oder dergleichen hergestellt werden.
  • Ein SiC-Substrat wird aus dem hergestellten SiC-Block hergestellt. Das SiC-Substrat wird durch Schneiden des SiC-Blocks erhalten. Es ist vorzuziehen, dass die Oberfläche des SiC-Substrats geschliffen wird.
  • Anschließend wird eine erste Oberfläche des SiC-Substrats ausgewertet. Die erste Oberfläche ist eine Oberfläche, auf der eine Epitaxieschicht in einem Schritt aufgewachsen bzw. gezüchtet wird, der später beschrieben werden soll. Die erste Oberfläche wird mit einem Photolumineszenzverfahren bewertet.
  • Das Photolumineszenzverfahren ist ein Verfahren, bei dem ein Materials mit Anregungslicht bestrahlt wird und das Licht, das bei der Rückkehr angeregter Elektronen in einen Grundzustand emittiert wird, gemessen wird. Die erste Oberfläche des SiC-Substrats wird mit Anregungslicht mit einer Energie bestrahlt, die größer ist als die der Bandlücke von von SiC, und die Intensität der vom SiC-Substrat emittierten Photolumineszenz wird gemessen. Ein Defekt des SiC-Substrats, eine Stelle, an der sich Verunreinigungen ansammeln, und dergleichen werden durch Anwendung eines Photolumineszenzverfahrens auf das SiC-Substrat identifiziert.
  • 1 ist ein Diagramm, das den Vergleich zwischen einem Photolumineszenzspektrum eines SiC-Substrats vor dem Stapeln einer Epitaxieschicht und einem Photolumineszenzspektrum eines SiC-Epitaxiewafers nach dem Stapeln der Epitaxieschicht zeigt. In der Grafik haben beide Photolumineszenzspektren einen Lichtemissionspeak in der Umgebung von 390 nm. Dieser Lichtemissionspeak wird aus der Bandrandemission von 4H-SiC abgeleitet. In dem SiC-Epitaxiewafer ist eine Lichtemissionsintensität eines Lichtemissionspeaks in der Nähe von 390 nm deutlich größer als die Lichtemissionsintensitäten in den anderen Wellenlängenbereichen. In dem SiC-Substrat sind weiterhin die Lichtemissionsintensitäten in den anderen Wellenlängenbereichen größer als die Lichtemissionsintensität eines Lichtemissionspeaks in der Nähe von 390 nm. Denn das SiC-Substrat weist eine größere Anzahl von Verunreinigungen auf als die Epitaxieschicht.
  • Bei dem Photolumineszenzverfahren werden Defekte über einen Unterschied in der Lichtemissionsintensität von Photolumineszenzlicht, das aufgrund eines Unterschieds zwischen einer Bandlücke eines normalen, fehlerfreien Kristallabschnitts und einer Pseudobandlücke mit einem Defekt aufgrund der Struktur des Defekts entsteht, voneinander unterschieden. Die Unterscheidung zwischen Defekten wird immer schwieriger, je breiter das Spektrum der Photolumineszenz wird.
  • 2A und 2B sind Photolumineszenzbilder der ersten Oberfläche des SiC-Substrats. 2A und 2B sind Bilder, die durch Bestrahlung der ersten Oberfläche des SiC-Substrats mit Anregungslicht unter Verwendung eines Bandpassfilters, den eine Wellenlänge von 313 nm passiert, und durch Messung eines Photolumineszenzbildes eines balkenförmigen Stapelfehlers unter Verwendung eines Hochpassfilters, den eine Nahinfrarotwellenlänge (eine Wellenlänge von 660 nm oder mehr) passiert, erhalten werden. 2A und 2B sind Bilder, die durch Messungen unter den gleichen Bedingungen erhalten wurden.
  • In 2A sieht ein balkenförmiger Stapelfehler im Vergleich zu einem normalen Kristallabschnitt ohne Fehler weiß aus. Andererseits sieht in 2B ein balkenförmiger Stapelfehler im Vergleich zu einem normalen Kristallabschnitt ohne Fehler schwarz aus. Das heißt, das Erscheinungsbild der balkenförmigen Stapelfehler unterscheidet sich voneinander, unabhängig von Messungen unter gleichen Bedingungen. Weiterhin ist ein Unterschied im Kontrast zwischen dem balkenförmigen Stapelfehler und dem normalen, fehlerfreien Kristallabschnitt gering, und der balkenförmige Stapelfehler erscheint unscharf, was zu einer Schwierigkeit bei der Identifizierung führt. Daher besteht die Befürchtung, dass der balkenförmige Stapelfehler übersehen und fälschlicherweise als Basalebenenversetzung eingestuft werden könnte.
  • Nun wird ein balkenförmiger Stapelfehler beschrieben. 3 ist ein Photolumineszenzbild der Oberfläche eines SiC-Epitaxiewafers nach dem Stapeln einer Epitaxieschicht auf ein SiC-Substrat. 3 ist ein Bild, das durch Bestrahlung der Oberfläche des SiC-Epitaxiewafers mit Anregungslicht unter Verwendung eines Bandpassfilters, den eine Wellenlänge von 313 nm passiert, und durch Messen eines Photolumineszenzbildes eines balkenförmigen Stapelfehlers unter Verwendung eines Hochpassfilters, den eine Nahinfrarotwellenlänge (Wellenlänge von 660 nm oder mehr) passiert, erhalten wird.
  • Der balkenförmiger Stapelfehler ist ein einzelner Shockley-artiger Stapelfehler, der in Balkenform ausgebildet ist. Der einzelne Shockley-artige Stapelfehler wird durch eine Abweichung der Atomanordnung um ein Atom verursacht. Der balkenförmiger Stapelfehler erstreckt sich in Balkenform in eine Richtung, die im Wesentlichen senkrecht zu einer Versatzrichtung verläuft. In dem balkenförmigen Stapelfehler ist eine Länge bzw. Ausdehnung in einer Richtung, die senkrecht zu einer Versatzrichtung verläuft, in Bezug auf eine Breite in der Versatzrichtung lang, und das Seitenverhältnis (Länge/Breite) ist gleich oder größer als 2. Da dieser balkenförmige einzelne schockartige Stapelfehler der gleiche Typ wie eine teilweise Versetzung einer Basalebenenversetzung ist, wird erwartet, dass sich der Stapelfehler ausdehnt und eine bipolare Degradation auftritt, wenn ein Strom über einen längeren Zeitraum in Vorwärtsrichtung an eine bipolare Vorrichtung angelegt wird, die den Fehler beinhaltet. Ein Stapelfehler aufgrund eines Kristallpolymorphismus wie 6H dehnt sich nicht aus, und so kann der Stapelfehler in der Anfangscharakterisierung gefunden und ausgeschlossen werden.
  • Die Versatzrichtung ist die Richtung eines Vektors, der durch Projizieren eines Normalenvektors einer {0001 }-Ebene auf eine erste Oberfläche (Kristallwachstumsoberfläche) eines SiC-Substrats erhalten wird. Die Versatzrichtung in 3 ist eine Querrichtung, in der eine linke Seite eine Versatz-stromaufwärtige Seite und eine rechte Seite eine Versatz-stromabwärtige Seite ist. „Versatz-stromaufwärtig“ bezieht sich auf eine Richtung, in die die Spitze des Vektors, die durch Projizieren des Normalenvektors der {0001}-Ebene auf die erste Oberfläche (Kristallwachstumsebene) des SiC-Substrats erhalten wird, gerichtet ist, und „Versatz-stromabwärtig“ ist eine Richtung entgegengesetzt zu Versatz-stromaufwärtig. Mit anderen Worten bezieht sich „Versatz-stromaufwärtig“ auf eine stromaufwärtige Seite (Startpunktseite) des Stufenflusswachstums in dem SiC-Substrat, und „Versatz-stromabwärtig“ bezieht sich auf eine stromabwärtige Seite des Stufenflusswachstums in dem SiC-Substrat.
  • Der balkenförmige Stapelfehler sieht aus wie eine trapezförmige Form, deren obere Basis „Versatz-stromaufwärtig“ ist, wenn der SiC-Epitaxiewafer nach dem Stapeln der Epitaxieschicht auf ein SiC-Substrat in einer Draufsicht betrachtet wird. Der Grund dafür ist, dass der balkenförmige Stapelfehler im SiC-Substrat auf die Epitaxieschicht übertragen wird und sich auf die Versatz-Abwärtsseite erstreckt. Eine weiße Linie, die sich in der Versatzrichtung innerhalb des balkenförmigen Stapelfehlers in 3 erstreckt, wird als eine Basalebenenversetzung betrachtet. Der balkenförmige Stapelfehler ist ein Stapelfehler, der im SiC-Block gebildet und in dem SiC-Substrat enthalten ist und auf die Epitaxieschicht übertragen wird. Der balkenförmige Stapelfehler unterscheidet sich von einem Stapelfehler, der durch einen Linienfehler verursacht wird, wie beispielsweise eine Versetzung, in einem Defektbild in einem Photolumineszenzbild. In der Epitaxieschicht ist das erstgenannte Defektbild trapezförmig, während das letztgenannte Defektbild dreieckig ist, da ein Ausgangspunkt ein Liniendefekt ist.
  • Wie in 2A und 2B dargestellt, ist der balkenförmige Stapelfehler in dem SiC-Substrat schwer zu identifizieren, bevor die Epitaxieschicht darauf gestapelt wird. Weiterhin ist, wie in 3 dargestellt, bei dem balkenförmigen Stapelfehler in dem SiC-Epitaxiewafer nach dem Stapeln der Epitaxieschicht, im Gegensatz zu einem durch eine Versetzung verursachten Stapelfehler, der Kontrast von weißen Linien (Basalebenenversetzungen) innerhalb des Defekts stark, sodass die Genauigkeit der Klassifizierung eines Stapelfehlers verringert wird.
  • Folglich wird im Bewertungsschritt für das SiC-Substrat gemäß der vorliegenden Ausführungsform ein balkenförmiger Stapelfehler beobachtet, indem die erste Oberfläche des SiC-Substrats, bevor der Epitaxiefilm aufgestapelt wird, mit Anregungslicht bestrahlt wird, und Licht mit einem Wellenlängenbereich von gleich oder größer als 405 nm bis gleich oder kleiner als 445 nm unter den von der ersten Oberfläche emittierten Photolumineszenzlichtstrahlen extrahiert wird.
  • 4A und 4B sind Photolumineszenzbilder der ersten Oberfläche des SiC-Substrats. 4A und 4B sind Bilder, die durch Bestrahlen der ersten Oberfläche des SiC-Substrats mit Anregungslicht unter Verwendung eines Bandpassfilters, den eine Wellenlänge von 313 nm passiert, und Messen eines Photolumineszenzbildes, in dem Licht in der Nähe von 425 nm aus von der ersten Oberfläche emittiertem Photolumineszenzlicht extrahiert wird, erhalten wurden. 4A und 4B zeigen Messergebnisse, die an den gleichen Positionen wie in 2A und 2B erhalten wurden, und 4A und 4B unterscheiden sich von 2A und 2B dadurch, dass das Licht mit einer zu beobachtenden Wellenlänge Nahinfrarotlicht oder Licht in einem Wellenlängenbereich in der Nähe von 425 nm ist.
  • Wie in 1 dargestellt, ist im Photolumineszenzspektrum des SiC-Epitaxiewafers ein Wellenlängenbereich in der Nähe von 420 nm ein Abschnitt, der dem Fuß einer Lichtemissionsspitze in der Umgebung von 390 nm entspricht. Der Wellenlängenbereich in der Umgebung von 420 nm ist ein Wellenlängenbereich, der auch bei der Bewertung des SiC-Substrats schwer zu wählen ist, wenn die Bedingungen der Photolumineszenzmessung im SiC-Epitaxiewafer eingehalten werden. Andererseits ist im Photolumineszenzspektrum des SiC-Substrats eine Lichtemissionsintensität in einem anderen Hintergrund als 390 nm hoch und eine Intensität des Lichtemissionspeaks in der Umgebung von 390 nm ist relativ verringert. Aus diesem Grund kann bei der Bewertung des SiC-Substrats ein Wellenlängenbereich in der Nähe von 420 nm verwendet werden.
  • Wie in 4A und 4B dargestellt, erscheint beim Extrahieren von Licht in einem Wellenlängenbereich in der Nähe von 425 nm ein balkenförmiger Stapelfehler weiß im Vergleich zu einem normalen Kristallabschnitt ohne Defekte. Das Verhältnis S/N eines balkenförmigen Stapelfehlers bei Mesung in diesem Wellenlängenbereich ist gleich oder größer als 4,5, und somit ist es möglich, einen balkenförmigen Stapelfehler eindeutiger zu identifizieren als in einem Fall von S/N=3,8, wenn ein balkenförmiger Stapelfehler in einem Nahinfrarot-Wellenlängenbereich gleich oder größer als 660 nm gemessen wird. Weiterhin bedeutet dies auch bei gleichen Messbedingungen der Streifenstapelfehler nicht, dass die Streifenstapelfehler unterschiedlich aussehen (siehe 2A und 2B).
  • Daher ist es nach dem SiC-Substratbewertungsverfahren der vorliegenden Ausführungsform möglich, einen balkenförmigen Stapelfehler, der ein Killerdefekt einer Vorrichtung ist, zu einem Zeitpunkt an einem SiC-Substrat zu identifizieren, bevor eine Epitaxieschicht darauf gestapelt wird.
  • Ein Verfahren zum Extrahieren von Licht mit einem Wellenlängenbereich von gleich oder größer als 405 nm bis gleich oder kleiner als 445 nm aus PhotolumineszenzLichtstrahlen, die von einer ersten Oberfläche eines SiC-Substrats emittiert werden, ist nicht besonders eingeschränkt und es kann beispielsweise ein Bandpassfilter verwendet werden. Ein Bandpassfilter mit einer bestimmten Wellenlänge übermittelt Licht mit einem Wellenlängenbereich einer bestimmten Wellenlänge von etwa ±20 nm. Wenn beispielsweise ein Bandpassfilter mit einer spezifischen Wellenlänge von 425 nm verwendet wird, kann Licht mit einem Wellenlängenband von gleich oder größer als 405 nm bis gleich oder kleiner als 445 nm extrahiert werden.
  • So kann beispielsweise eine Quecksilberlampe als Lichtquelle für Anregungslicht verwendet werden. Eine Bestrahlungszeit des Anregungslichts ist vorzugsweise gleich oder größer als 1 msec und gleich oder kleiner als 10 sec, und ist bevorzugter gleich oder größer als 10msec und gleich oder kleiner als 1 sec. Bei ausreichendem Anregungslicht wird der Kontrast zwischen BPD und den anderen Bereichen deutlich, während durch das Anregungslicht ein „Brennen“ auftritt, was auch zu einer Abnahme der Detektionsempfindlichkeit führt. Aus diesem Grund ist es bevorzugt, die Intensität des zu emittierenden Anregungslichts zu reduzieren. Insbesondere ist die Intensität vorzugsweise gleich oder kleiner als 1 W/cm2 und stärker bevorzugt gleich oder kleiner als 500 mW/cm2. Eine Wellenlänge des zu emittierenden Anregungslichts ist vorzugsweise gleich oder größer als 200 nm und gleich oder kleiner als 390 nm. Die Intensität des zu emittierenden Anregungslichts kann durch den Einsatz einer Quecksilberlampe reduziert werden.
  • Anschließend wird bestimmt, ob auf der Grundlage der Ergebnisse des vorstehend beschriebenen Bewertungsschrittes für das SiC-Substrat (SiC-Substratbestimmungsschritt) eine Epitaxieschicht auf die erste Oberfläche des SiC-Substrats aufgebracht werden soll.
  • Wenn beispielsweise eine durch einen balkenförmigen Stapelfehler im SiC-Substrat abgedeckte Fläche gleich oder größer als 1/4 der Oberfläche des SiC-Substrats ist, wird eine Epitaxieschicht nicht aufgestapelt. Der balkenförmige Stapelfehler auf der ersten Oberfläche des SiC-Substrats wird auf die Epitaxieschicht übertragen und expandiert. Dies liegt daran, dass eine durch den balkenförmigen Stapelfehler belegte Fläche in einem SiC-Epitaxiewafer gleich oder größer als 1/4 nach dem Aufschichten einer Epitaxieschicht ist, wenn die durch den balkenförmigen Stapelfehler belegte Fläche gleich oder größer als 1/4 der Oberfläche des SiC-Substrats zum Zeitpunkt des SiC-Substrats ist.
  • Weiterhin kann die Bestimmung beispielsweise auf der Grundlage der Anzahl, Dichte, Länge und dergleichen des balkenförmigen Stapelfehlers durchgeführt werden. Wenn beispielsweise 10 Stück/cm2 oder mehr balkenförmige Stapelfehler in dem SiC-Substrat bestätigt werden, wird eine Epitaxieschicht nicht aufgeschichtet. Weiterhin wird beispielsweise in einem Fall, in dem ein balkenförmiger Stapelfehler von 1/2 oder mehr des Durchmessers des Wafers in dem SiC-Substrat bestätigt wird, eine Epitaxieschicht nicht aufgestapelt.
  • Der Bestimmungsschritt kann einen zweiten Bestimmungsschritt zum Bestimmen der Filmdicke einer aufzustapelnden Epitaxieschicht aufweisen, zusätzlich zu einem ersten Bestimmungsschritt, bei dem bestimmt wird, ob eine Epitaxieschicht aufgestapelt werden soll. Wie vorstehend beschrieben, wird ein balkenförmiger Stapelfehler auf der ersten Oberfläche des SiC-Substrats auf die Epitaxieschicht übertragen und vergrößert sich. Mit zunehmender Schichtdicke der Epitaxieschicht vergrößert sich der balkenförmige Stapelfehler weiter, und der auf der Oberfläche der Epitaxieschicht bestätigte balkenförmige Stapelfehler wird größer.
  • Ein Zusammenhang zwischen dem Ausdehnungsgrad eines balkenförmigen Stapelfehlers und der Dicke einer Epitaxieschicht kann auf der Grundlage einer Kalibrierkurve basierend anhand einer tatsächlichen Messung erhalten werden oder aus einem Versatzwinkel eines SiC-Substrats berechnet werden.
  • Schließlich wird auf der ersten Oberfläche auf der Grundlage der Ergebnisse des Bestimmungsschrittes eine Epitaxieschicht gestapelt (SiC-Substrat-Stapelschritt).
  • Durch die Durchführung des Bestimmungsschrittes ist es beispielsweise möglich, einen SiC-Epitaxiewafer mit einem SiC-Substrat und einer auf einer ersten Oberfläche des SiC-Substrats gestapelten Epitaxieschicht zu erhalten, wobei ein durch einen balkenförmigen Stapelfehler belegter Bereich gleich oder kleiner als 1/4 der Fläche der Epitaxieschicht beträgt. Weiterhin ist es beispielsweise auch möglich, einen SiC-Epitaxiewafer ohne balkenförmigen Stapelfehler zu erhalten.
  • Obwohl bevorzugte Ausführungsformen der Erfindung oben beschrieben und veranschaulicht wurden, versteht sich, dass diese nur beispielhaft für die Erfindung sind und nicht als einschränkend anzusehen sind. Ergänzungen, Auslassungen, Substitutionen und andere Änderungen können vorgenommen werden, ohne vom Gedanken oder Umfang der vorliegenden Erfindung abzuweichen. Dementsprechend ist die Erfindung nicht als durch die vorstehende Beschreibung begrenzt anzusehen und nur durch den Umfang der beigefügten Ansprüche begrenzt.

Claims (4)

  1. SiC-Substratbewertungsverfahren, umfassend: Beobachten eines balkenförmigen Stapelfehlers durch Bestrahlen einer ersten Oberfläche eines SiC-Substrats vor dem Aufstapeln einer Epitaxieschicht mit Anregungslicht und Extrahieren von Licht mit einem Wellenlängenbereich von gleich oder größer als 405 nm und gleich oder kleiner als 445 nm unter den von der ersten Oberfläche emittierten Photolumineszenzlichtstrahlen, wobei die erste Oberfläche des SiC-Substrats einen Versatzwinkel von einer {0001}-Ebene aufweist, eine Bestrahlungszeit des Anregungslichts gleich oder größer als 1 msec und gleich oder kleiner als 10 sec ist und eine Intensität des Anregungslichts gleich oder kleiner als 1 W/cm2 ist, und wobei sich der balkenförmige Stapelfehler in einer Balkenform in einer Richtung im Wesentlichen senkrecht zu der Versatzrichtung erstreckt, der balkenförmige Stapelfehler eine Länge in einer Richtung im Wesentlichen senkrecht zur Versatzrichtung aufweist, die in Bezug auf die Breite in der Versatzrichtung lang ist, und der balkenförmige Stapelfehler ein Seitenverhältnis (Länge/Breite) von gleich oder größer als 2 aufweist, und wobei die Versatzrichtung die Richtung eines Vektors ist, der durch Projizieren eines Normalenvektors einer {0001}-Ebene auf die erste Oberfläche des SiC-Substrats erhalten wird.
  2. SiC-Substratbewertungsverfahren nach Anspruch 1, wobei eine Wellenlänge des Anregungslichts gleich oder größer als 200 nm und gleich oder kleiner als 390 nm ist.
  3. SiC-Substratbewertungsverfahren nach Anspruch 1, wobei der balkenförmige Stapelfehler ein einzelner Shockley-artiger Stapelfehler ist, der sich in einer Balkenform in einer Richtung im Wesentlichen senkrecht zu einer Versatzrichtung erstreckt.
  4. Verfahren zur Herstellung eines SiC-Substrats, mit: einem Bewertungsschritt, bei dem die erste Oberfläche des SiC-Substrats unter Verwendung des SiC-Substratbewertungsverfahrens nach einem der Ansprüche 1 bis 3 bewertet wird; einem Bestimmungsschritt zum Bestimmen, ob eine Epitaxieschicht auf der Grundlage der Ergebnisse des Bewertungsschritts zu stapeln ist; und einem Wachstumsschritt, bei dem eine Epitaxieschicht auf der ersten Oberfläche auf der Grundlage der Ergebnisse des Bestimmungsschritts aufgewachsen wird.
DE102019127412.5A 2018-10-15 2019-10-11 Sic-substratbewertungsverfahren, verfahren zur herstellung von sic-epitaxiewafern und sic-epitaxiewafer Active DE102019127412B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018194020A JP6585799B1 (ja) 2018-10-15 2018-10-15 ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法
JP2018-194020 2018-10-15

Publications (2)

Publication Number Publication Date
DE102019127412A1 DE102019127412A1 (de) 2020-04-16
DE102019127412B4 true DE102019127412B4 (de) 2020-11-26

Family

ID=68095398

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019127412.5A Active DE102019127412B4 (de) 2018-10-15 2019-10-11 Sic-substratbewertungsverfahren, verfahren zur herstellung von sic-epitaxiewafern und sic-epitaxiewafer

Country Status (6)

Country Link
US (2) US10697898B2 (de)
JP (1) JP6585799B1 (de)
KR (1) KR102099054B1 (de)
CN (2) CN111048431B (de)
DE (1) DE102019127412B4 (de)
TW (1) TWI709671B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7363423B2 (ja) * 2019-12-02 2023-10-18 株式会社デンソー 炭化珪素単結晶の製造方法
WO2021166161A1 (ja) * 2020-02-20 2021-08-26 株式会社日立ハイテク 欠陥検査システム、欠陥検査方法及び教師データの作成方法
JP6937861B1 (ja) 2020-03-31 2021-09-22 日本発條株式会社 コイルばね装置
KR102567624B1 (ko) 2021-09-09 2023-08-16 한국전기연구원 비파괴분석법을 이용한 탄화규소 결정 결함위치 분석법과 이를 포함하는 분석장치 및 이를 실행시키기 위하여 기록매체에 저장된 컴퓨터 프로그램
KR20230104380A (ko) 2021-12-30 2023-07-10 한국세라믹기술원 입실론 갈륨 옥사이드 에피택셜 기판 제조 방법 및 그에 의해 제조된 입실론 갈륨 옥사이드 에피택셜 기판

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090114148A1 (en) * 2007-10-12 2009-05-07 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Method of producing epitaxial layers with low basal plane dislocation concentrations
US20130320357A1 (en) * 2011-04-21 2013-12-05 Nippon Steel & Sumitomo Metal Corporation Epitaxial silicon carbide single crystal substrate and method for producing same
US20140175461A1 (en) * 2011-09-09 2014-06-26 Showa Denko K.K. Sic epitaxial wafer and method for manufacturing same
US20140190399A1 (en) * 2009-08-20 2014-07-10 The Government Of The United States Of America, As Represented By The Secretary Of The Navy REDUCTION OF BASAL PLANE DISLOCATIONS IN EPITAXIAL SiC USING AN IN-SITU ETCH PROCESS
US20150168311A1 (en) * 2013-12-18 2015-06-18 Lasertec Corporation Defect classifying method and inspection apparatus
JP2016025241A (ja) * 2014-07-22 2016-02-08 住友電気工業株式会社 炭化珪素半導体装置の製造方法
DE112015006023T5 (de) * 2015-01-21 2017-10-05 Sumitomo Electric Industries, Ltd. Siliziumkarbidsubstrat und Verfahren zur Herstellung eines Siliziumkarbidsubstrats
DE112015006024T5 (de) * 2015-01-21 2017-10-12 Sumitomo Electric Industries, Ltd. Kristallzüchtungsvorrichtung, Verfahren zum Herstellen eines Siliziumkarbid-Einkristalls, Siliziumkarbid-Einkristallsubstrat und Siliziumkarbid-Epitaxiesubstrat
DE112016001052T5 (de) * 2015-10-30 2017-11-30 Fuji Electric Co., Ltd. Verfahren zur herstellung eines epitaxialen wafers, epitaxialer wafer, verfahren zur herstellung einer halbleitervorrichtung und halbleitervorrichtung
DE112016002106T5 (de) * 2015-12-18 2018-03-08 Fuji Electric Co., Ltd. Siliciumcarbid-halbleitersubstrat, verfahren zum herstellen eines siliciumcarbid-halbleitersubstrats, halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
WO2018131449A1 (ja) * 2017-01-10 2018-07-19 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
DE112016005373T5 (de) * 2015-11-24 2018-08-09 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Einkristallsubstrat, Siliziumkarbid-Epitaxiesubstrat und Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
WO2018216407A1 (ja) * 2017-05-26 2018-11-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
DE112017004347T5 (de) * 2016-08-31 2019-05-23 Showa Denko K.K. SiC-Epitaxiewafer, Herstellungsverfahren dafür, Verfahren zur Detektion von Large-Pit Defekten und Verfahren zur Identifizierung von Defekten
DE112017005034T5 (de) * 2016-10-04 2019-06-27 Sumitomo Electric Industries, Ltd. Siliziumkarbid-epitaxiesubstrat und verfahren zur herstellung einer siliziumkarbid-halbleitervorrichtung
US20190244814A1 (en) * 2018-02-07 2019-08-08 Fuji Electric Co., Ltd. Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing semiconductor device
DE112017006630T5 (de) * 2016-12-28 2019-09-12 Showa Denko K. K. SiC-Wafer-Fehlermessverfahren, Referenzprobe und Verfahren zur Herstellung eines Epitaxialen SiC-Wafers

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3419137A1 (de) * 1984-05-23 1985-11-28 Bayer Ag, 5090 Leverkusen Verfahren und vorrichtung zur herstellung von halbleiterfolien
US7427555B2 (en) 2002-12-16 2008-09-23 The Regents Of The University Of California Growth of planar, non-polar gallium nitride by hydride vapor phase epitaxy
JP4486506B2 (ja) 2002-12-16 2010-06-23 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア ハイドライド気相成長方法による転位密度の低い無極性窒化ガリウムの成長
JP4887418B2 (ja) * 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
CN102812347B (zh) * 2010-01-04 2016-08-17 Bt成像股份有限公司 用于光伏电池和晶片的光致发光成像的照射系统和方法
JP5515991B2 (ja) * 2010-04-06 2014-06-11 新日鐵住金株式会社 炭化珪素バルク単結晶基板の欠陥検査方法、及びこの方法を用いた炭化珪素バルク単結晶基板の欠陥検査システム
JP2012160655A (ja) * 2011-02-02 2012-08-23 Bridgestone Corp 炭化珪素単結晶の積層欠陥検査方法
JP5682858B2 (ja) * 2011-05-20 2015-03-11 株式会社Sumco シリコンウェーハの評価方法および製造方法
JP5897834B2 (ja) * 2011-07-19 2016-03-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP5696630B2 (ja) * 2011-09-21 2015-04-08 住友電気工業株式会社 炭化珪素基板およびその製造方法
JP5811977B2 (ja) * 2012-09-18 2015-11-11 株式会社デンソー 炭化珪素半導体装置
CN105658847B (zh) * 2014-02-28 2018-08-10 昭和电工株式会社 外延碳化硅晶片的制造方法
DE112015005348T5 (de) * 2014-11-27 2017-08-10 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Substrat, Verfahren zur Herstellung desselben und Verfahren zur Hersteliung einer Siliziumkarbid-Halbleitervorrichtung
JP6295969B2 (ja) * 2015-01-27 2018-03-20 日立金属株式会社 単結晶炭化珪素基板、単結晶炭化珪素基板の製造方法、および単結晶炭化珪素基板の検査方法
CN107110782B (zh) * 2015-01-28 2020-12-29 东丽工程株式会社 宽带隙半导体基板的缺陷检查方法和缺陷检查装置
JP2015129087A (ja) * 2015-02-06 2015-07-16 住友電気工業株式会社 炭化珪素基板
JP6723219B2 (ja) * 2015-03-03 2020-07-15 昭和電工株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造方法
JP5850447B1 (ja) * 2015-04-06 2016-02-03 レーザーテック株式会社 検査装置
JP6296001B2 (ja) * 2015-05-20 2018-03-20 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及び評価方法
JP2017050446A (ja) * 2015-09-03 2017-03-09 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6634962B2 (ja) 2016-06-15 2020-01-22 信越半導体株式会社 シリコンエピタキシャルウェーハのエピタキシャル層の評価方法及びシリコンエピタキシャルウェーハの製造方法
JP6688184B2 (ja) * 2016-07-20 2020-04-28 東レエンジニアリング株式会社 ワイドギャップ半導体基板の欠陥検査装置
JP2017108179A (ja) * 2017-03-08 2017-06-15 住友電気工業株式会社 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6986944B2 (ja) * 2017-12-06 2021-12-22 昭和電工株式会社 ＳｉＣエピタキシャルウェハの評価方法及び製造方法

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090114148A1 (en) * 2007-10-12 2009-05-07 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Method of producing epitaxial layers with low basal plane dislocation concentrations
US20140190399A1 (en) * 2009-08-20 2014-07-10 The Government Of The United States Of America, As Represented By The Secretary Of The Navy REDUCTION OF BASAL PLANE DISLOCATIONS IN EPITAXIAL SiC USING AN IN-SITU ETCH PROCESS
US20130320357A1 (en) * 2011-04-21 2013-12-05 Nippon Steel & Sumitomo Metal Corporation Epitaxial silicon carbide single crystal substrate and method for producing same
US20140175461A1 (en) * 2011-09-09 2014-06-26 Showa Denko K.K. Sic epitaxial wafer and method for manufacturing same
US20150168311A1 (en) * 2013-12-18 2015-06-18 Lasertec Corporation Defect classifying method and inspection apparatus
JP2016025241A (ja) * 2014-07-22 2016-02-08 住友電気工業株式会社 炭化珪素半導体装置の製造方法
DE112015006023T5 (de) * 2015-01-21 2017-10-05 Sumitomo Electric Industries, Ltd. Siliziumkarbidsubstrat und Verfahren zur Herstellung eines Siliziumkarbidsubstrats
DE112015006024T5 (de) * 2015-01-21 2017-10-12 Sumitomo Electric Industries, Ltd. Kristallzüchtungsvorrichtung, Verfahren zum Herstellen eines Siliziumkarbid-Einkristalls, Siliziumkarbid-Einkristallsubstrat und Siliziumkarbid-Epitaxiesubstrat
DE112016001052T5 (de) * 2015-10-30 2017-11-30 Fuji Electric Co., Ltd. Verfahren zur herstellung eines epitaxialen wafers, epitaxialer wafer, verfahren zur herstellung einer halbleitervorrichtung und halbleitervorrichtung
DE112016005373T5 (de) * 2015-11-24 2018-08-09 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Einkristallsubstrat, Siliziumkarbid-Epitaxiesubstrat und Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE112016002106T5 (de) * 2015-12-18 2018-03-08 Fuji Electric Co., Ltd. Siliciumcarbid-halbleitersubstrat, verfahren zum herstellen eines siliciumcarbid-halbleitersubstrats, halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE112017004347T5 (de) * 2016-08-31 2019-05-23 Showa Denko K.K. SiC-Epitaxiewafer, Herstellungsverfahren dafür, Verfahren zur Detektion von Large-Pit Defekten und Verfahren zur Identifizierung von Defekten
DE112017005034T5 (de) * 2016-10-04 2019-06-27 Sumitomo Electric Industries, Ltd. Siliziumkarbid-epitaxiesubstrat und verfahren zur herstellung einer siliziumkarbid-halbleitervorrichtung
DE112017006630T5 (de) * 2016-12-28 2019-09-12 Showa Denko K. K. SiC-Wafer-Fehlermessverfahren, Referenzprobe und Verfahren zur Herstellung eines Epitaxialen SiC-Wafers
WO2018131449A1 (ja) * 2017-01-10 2018-07-19 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
WO2018216407A1 (ja) * 2017-05-26 2018-11-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
US20190244814A1 (en) * 2018-02-07 2019-08-08 Fuji Electric Co., Ltd. Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 2016-025 241 A (Maschinenübersetzung), EPO, Espacenet [online] [abgerufen am 02.12.2019] *

Also Published As

Publication number Publication date
JP6585799B1 (ja) 2019-10-02
US20200116649A1 (en) 2020-04-16
CN111048431A (zh) 2020-04-21
US11249027B2 (en) 2022-02-15
JP2020064890A (ja) 2020-04-23
US10697898B2 (en) 2020-06-30
KR102099054B1 (ko) 2020-04-08
TW202024404A (zh) 2020-07-01
TWI709671B (zh) 2020-11-11
DE102019127412A1 (de) 2020-04-16
CN112018166A (zh) 2020-12-01
CN111048431B (zh) 2020-09-29
US20200284732A1 (en) 2020-09-10

Similar Documents

Publication Publication Date Title
DE102019127412B4 (de) Sic-substratbewertungsverfahren, verfahren zur herstellung von sic-epitaxiewafern und sic-epitaxiewafer
DE112012005019B4 (de) SiC-Einkristall, SiC-Wafer und dessen Verwendung zur Herstellung einer Halbleitervorrichtung
DE112017006777B4 (de) EPITAXIALER SiC-WAFER
DE112017004347B4 (de) Herstellungsverfahren für einen SiC-Epitaxiewafer
DE112012002126B4 (de) SiC-EINKRISTALL, SiC-WAFER UND UND VERWENDUNG DES SiC-WAFERS ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112017004297B4 (de) Herstellungsverfahren für einen SiC-Epitaxiewafer
DE112017003644B4 (de) Verfahren zur Bewertung der Kohlenstoffkonzentration einer Siliciumprobe, Verfahren zur Bewertung eines Herstellungsprozesses für Siliciumwafer, Verfahren zur Herstellung von Siliciumwafern, Verfahren zur Herstellung eines Silicium-Einkristall-Ingots
DE112013006661B4 (de) Verfahren zum Herstellen eines SIC-Epitaxialwafers
DE102018130046A1 (de) BEWERTUNGSVERFAHREN UND HERSTELLUNGSVERFAHREN VON SiC-EPITAXIALWAFERN
DE112016004677T5 (de) Siliziumkarbid-Epitaxiesubstrat und Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE112012007246B4 (de) Verfahren zur Herstellung einer Siliciumcarbidhalbleitervorrichtung
DE112016001907T5 (de) Herstellungsverfahren und Beurteilungsverfahren für Silizium-Epiwafer
DE112016007482B4 (de) Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleiterwafer
DE102019129273B4 (de) Verfahren zur Herstellung eines SiC-Epitaxiewafers
DE112017006630T5 (de) SiC-Wafer-Fehlermessverfahren, Referenzprobe und Verfahren zur Herstellung eines Epitaxialen SiC-Wafers
DE112017004904T5 (de) Verfahren zur Bewertung von Siliciumwafern, Verfahren zur Bewertung eines Herstellungsprozesses für Siliciumwafer, Verfahren zur Herstellung von Siliciumwafern, sowie ein Siliciumwafer
DE102019202027A1 (de) Verfahren zum Herstellen eines SiC-Substrats
DE112017006543T5 (de) SiC-Wafer und Verfahren zur Herstellung des SiC-Wafers
DE102013002637A1 (de) Verfahren zur Herstellung eines Galliumarsenidsubstrats, Galliumarsenidsubstrat und Verwendung desselben
DE69633460T2 (de) Herstellungsverfahren für iii-v/ii-vi-halbleiter-grenzfläche
DE112012004966B4 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE202009019026U1 (de) Siliziumkarbid-Substrat und Epitaxie-Wafer
DE112014002270B4 (de) Verfahren zur Bewertung eines Halbleiter-Wafers
DE102019127578A1 (de) SiC-Substrat, SiC-Epitaxie-Wafer und Verfahren zur Herstellung desselben
DE112016003919T5 (de) Siliciumcarbideinkristall, siliciumcarbideinkristallwafer, siliciumcarbideinkristallepitaxialwafer und elektronische vorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: RESONAC CORPORATION, JP

Free format text: FORMER OWNER: SHOWA DENKO K. K., TOKYO, JP