WO2021166161A1 - 欠陥検査システム、欠陥検査方法及び教師データの作成方法 - Google Patents

欠陥検査システム、欠陥検査方法及び教師データの作成方法 Download PDF

Info

Publication number
WO2021166161A1
WO2021166161A1 PCT/JP2020/006798 JP2020006798W WO2021166161A1 WO 2021166161 A1 WO2021166161 A1 WO 2021166161A1 JP 2020006798 W JP2020006798 W JP 2020006798W WO 2021166161 A1 WO2021166161 A1 WO 2021166161A1
Authority
WO
WIPO (PCT)
Prior art keywords
scratch
image
latent
bulk wafer
sic bulk
Prior art date
Application number
PCT/JP2020/006798
Other languages
English (en)
French (fr)
Inventor
長谷川　正樹
大平　健太郎
智彦 尾方
則幸 兼岡
勝則 小貫
Original Assignee
株式会社日立ハイテク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立ハイテク filed Critical 株式会社日立ハイテク
Priority to PCT/JP2020/006798 priority Critical patent/WO2021166161A1/ja
Publication of WO2021166161A1 publication Critical patent/WO2021166161A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/20—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by using diffraction of the radiation by the materials, e.g. for investigating crystal structure; by using scattering of the radiation by the materials, e.g. for investigating non-crystalline materials; by using reflection of the radiation by the materials
    • G01N23/203—Measuring back scattering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Definitions

  • the present disclosure relates to a defect inspection system for a semiconductor substrate, particularly a SiC bulk wafer, a defect inspection method, and a method for creating teacher data of a neural network model used for mortality determination.
  • power semiconductors are generally well known in addition to memory and logic products formed on Si substrates.
  • Si substrates not only Si but also SiC, GaN, Ga 2 O 3 and the like are used as substrate materials in order to meet the demands for high withstand voltage, low power consumption, miniaturization of power conversion modules, and the like.
  • substrates such as SiC, GaN, and Ga 2 O 3 are prone to defects on the surface or inside of the substrate. Defects include, for example, crystal defects, processing damage inside the crystal called latent scratches, scratches on the surface of the substrate, and the like. When an epitaxial film is formed with these defects in the lower layer, the defects expand in the epitaxial film, and fatal defects that eventually lead to device failure are likely to occur.
  • Device defects are revealed by electrical characteristic inspection after device manufacturing, but since the device has already been formed, countermeasure feedback is delayed and defects are created. Therefore, in the power semiconductor substrate manufacturing process, it is an important issue to detect defects at an early stage, and particularly to identify fatal defects leading to device defects at an early stage.
  • Patent Document 1 discloses that an inspection technique applying a mirror electron microscope that forms an image of mirror electrons is effective as an inspection technique that is sensitive to defects on the substrate surface and crystal defects in the epitaxial film.
  • this inspection technology by applying a negative potential close to the acceleration voltage of the irradiated electron beam to the substrate surface, the electron beam irradiated to the entire inspection field on the substrate surface is inverted near the substrate surface, and the inverted electrons are converted into an electron lens. To obtain an electron image for inspection.
  • These inverted electrons are hereinafter referred to as mirror electrons.
  • the substrate is simultaneously irradiated with ultraviolet rays, and the charge is excited from the sample surface over a certain depth by the ultraviolet irradiation.
  • the electric charge inside the sample is captured by the crystal defect and locally charged, distorting the equipotential surface of the surface. Since the mirror electron microscope generates light and shade in the mirror electron image even with a slight distortion of the equipotential surface, it is possible to detect through-transition dislocations, basal plane dislocations, and stacking defects with high sensitivity. Further, since an electron beam is used for imaging, the resolution of the optical system is several tens of nanometers, which is much higher than that of the optical inspection technique.
  • Patent Document 2 discloses a method for evaluating whether or not epi-defects occur in the epitaxy growth process of an epitaxial wafer at the stage of a silicon wafer or a silicon single crystal before the epitaxy growth process.
  • Patent Document 1 discloses a basic principle for detecting defects by inspecting a SiC bulk substrate and a substrate after epitaxial film growth with a mirror electron microscope. A method of classifying defects according to the difference in brightness of the obtained mirror electron image by changing the ultraviolet wavelength condition and the focus condition of the mirror electron microscope is disclosed. However, what is disclosed in Patent Document 1 is the acquisition of a defect image in one step of the bulk step or the post-growth epitaxial film step, and the classification of the physical or potential uneven state of the defect. It does not mention how the defects generated in the bulk substrate change their shape after the subsequent epitaxial film growth, or how to determine the fatality.
  • Patent Document 2 it is an evaluation target by obtaining in advance the relationship between the process-induced defects generated by performing a specific process and the crystal defect distribution existing in the semiconductor wafer before performing the process.
  • the distribution of the crystal defects existing in the semiconductor wafer is measured, and based on the relationship, the presence or absence of process-induced defects after the semiconductor wafer to be evaluated is subjected to a specific process is predicted.
  • various nitrogen-doped silicon wafers with different conditions such as nitrogen concentration in silicon wafers and pulling speed, which are parameters that affect the occurrence of epitaxial defects, and wafers with changed process conditions for forming epitaxial films.
  • Etc. an evaluation wafer for correlating the defect generation distribution after epitaxial film formation with the wafer state in the previous step is produced and evaluated. Further, what is used for the prediction is only the generation distribution of defects in the entire substrate, and the defect image is not used.
  • the probability of developing a fatal defect in the bulk step and the subsequent epitaxial growth step is estimated with higher accuracy. ..
  • the defect inspection system is a defect inspection system that detects defects in a SiC bulk wafer from a mirror electronic image of the SiC bulk wafer and estimates the probability that the defects will trigger a bunched step, and is a SiC.
  • a first processing unit that detects at least latent or scratches on the SiC bulk wafer from a mirror electronic image of the bulk wafer, and a latent or scratching on the SiC bulk wafer detected by the first processing unit using the first trained neural network model.
  • An discriminator having a second processing unit for outputting the probability that scratches will trigger a bunched step generated in an epitaxial film formed on a SiC bulk wafer, and an input / output device for outputting the processing results of the discriminator. And have.
  • the probability that a defect generated in a bulk wafer at the initial stage of a process develops into a fatal defect in a subsequent process can be estimated with high accuracy.
  • This is a configuration example of a computer system that estimates the degree of defect lethality.
  • It is a schematic block diagram of the inspection apparatus using a mirror electron microscope.
  • This is a configuration example of the classifier.
  • This is an example of a defect detected by the first processing unit.
  • This is an example of a defect detected by the first processing unit.
  • It is a flowchart which shows the learning procedure of the neural network of the 2nd processing part. It is a figure which shows the state of forming an epitaxial film on a 4H-SiC bulk wafer. It is a figure which shows the example which classifies the mirror electronic image by the bunched step density of an epitaxial film.
  • It is a block diagram of the trained neural network model of the 2nd processing part. It is a figure which shows the flow which improves the yield of device manufacturing.
  • FIG. 1 is a flowchart illustrating an outline of the defect fatality estimation method of the present disclosure.
  • defects are detected from image data (mirror electron image) obtained by a charged particle beam device (mirror electron microscope), and whether they are defects that eventually lead to device failure (hereinafter referred to as "fatality"). ) Is estimated.
  • Image data is acquired from the charged particle beam device (S101), defects are detected and classified from the acquired image data (S102), and the degree of influence on the detected defects after epitaxial film formation is determined (S101).
  • S103 the degree of influence of the defect appearing in the image data on the device, specifically, the degree of fatality is output (S104).
  • Bunched step is known as a fatal defect that deteriorates the withstand voltage of SiC-MOS.
  • the bunched step is a large uneven defect that occurs when the epitaxial film is grown.
  • the formation of bunched steps is believed to correlate with the volume of the crystal damage region in the SiC bulk wafer.
  • Latent scratches (damages that are linearly distributed just below the surface that are introduced in the polishing process) and scratches (damages that cause scratches on the surface) of the SiC bulk wafer can be detected with a mirror electron microscope. These appear as lines in the mirror electronic image, and their thickness and density vary depending on the width and depth of the crystal damage region. The larger the width and depth, the thicker and darker the image of latent scratches and scratches. Therefore, it can be said that the generation of bunched steps correlates with the thickness and density of the latent or scratch image in the mirror electronic image of the SiC bulk wafer. In the present disclosure, the possibility of bunched step, which is a fatal defect, is estimated from the latent injury image and the scratch image.
  • FIG. 2 is a configuration example of a computer system (defect inspection system) 202 that estimates the degree of defect lethality. Based on the latent or scratch image of the bulk wafer, the computer system 202 estimates whether the latent or scratch existing at the bulk wafer stage subsequently forms a bunched step and contributes to a fatal defect in device operation. do.
  • a computer system defect inspection system
  • the computer system 202 includes a classifier 201, an image data preprocessing calculation unit 203, and an input / output device 204.
  • the mirror electron image 200 is an observation image of a sample acquired by a charged particle beam apparatus (mirror electron microscope) described later.
  • the image data preprocessing calculation unit 203 performs an calculation for matching the image file format of the mirror electronic image 200 with the input format of the classifier 201. It is not necessary if the mirror electronic image 200 matches the input format of the classifier 201 in advance.
  • the classifier 201 When the mirror electronic image is input, the classifier 201 outputs the defect lethality degree from the mirror electronic image.
  • the classifier 201 is a bunched step from a first processing unit that determines whether a latent scratch or a scratch is imaged in the input mirror electronic image, and a latent scratch image or a scratch image detected by the first processing unit. It includes a second processing unit that estimates the trigger probability (a numerical value indicating that the defect may trigger a bunched step after epitaxial film formation).
  • the trigger probability a numerical value indicating that the defect may trigger a bunched step after epitaxial film formation.
  • the input / output device 204 sets the parameters of the classifier 201. For example, in the classification of defects in the first processing unit, a threshold value or the like for outputting a result satisfying the estimated accuracy (probability) is input to the classifier 201. If only the results with high estimation accuracy are output, the accuracy of the obtained results will be improved, but the possibility of detection omission may increase.
  • the threshold value of the estimation accuracy is set as a parameter that can be set by the user so as to reflect the user's intention (for example, whether only a certain result is required or whether the detection omission is eliminated even if the result is uncertain).
  • a threshold value of estimation accuracy that is accurate to some extent and reduces detection omission to some extent may be given as a default value.
  • the input / output device 204 displays a wafer map for each defect type, a wafer map at which the distribution of the bunched step incentive rate can be seen at a glance, and the like. For example, a wafer map showing the distribution of latent or scratches that are likely to develop into a bunched step, such that a predetermined threshold is set for the trigger probability that triggers the bunched step and the threshold is exceeded. indicate.
  • FIG. 3 is a schematic configuration diagram of an inspection device using a mirror electron microscope that outputs a mirror electronic image 200.
  • the irradiation electron beam 300a emitted from the electron gun 301 is deflected by the separator 303 while being focused by the condenser lens 302, and is irradiated to the wafer 304 to be inspected as a substantially parallel bundle of electron beams.
  • a Zr / O / W type Shotkey electron source having a small light source diameter and a large current value can be used, but a LaB 6 electron source that can obtain a higher current value or a higher brightness.
  • An electron source such as a cold cathode electron source may be used.
  • the electron gun 301 may be a magnetic field superimposition type electron gun in which a magnetic field lens is arranged in the vicinity of the electron source.
  • the voltage and current required for operating the electron gun such as the extraction voltage of the electron gun 301, the acceleration voltage of the drawn electron beam, and the heating current of the electron source filament, are supplied and controlled by the electron gun control device 305.
  • the inside of the electron gun 301 needs to be maintained in an ultra-high vacuum of 10-6 Pa or less, so even during maintenance etc.
  • a shielding valve is provided to maintain the degree of vacuum inside the electron gun 301.
  • the condenser lens 302 is depicted as one lens in FIG. 3, it may be an electro-optical system in which a plurality of lenses or multipoles are combined so that an irradiation electron beam having a higher parallelism can be obtained.
  • the condenser lens 302 is adjusted so as to focus the electron beam on the rear focal point 300b of the objective lens 306.
  • the objective lens 306 is an electrostatic lens or a magnetic field lens composed of a plurality of electrodes.
  • the separator 303 is installed to separate the irradiation electron beam toward the wafer 304 and the mirror electron beam returning from the wafer 304.
  • a separator using an E ⁇ B deflector is used.
  • the E ⁇ B deflector can be set to deflect the electron beam coming from above and to make the electron beam coming from below go straight.
  • the irradiation electron beam barrel that supplies the irradiation electron beam is tilted, and the electron beam imaging barrel that forms an image of the reflected electrons is upright.
  • a magnetic field is set in the direction perpendicular to the optical axis of the electron beam to deflect the irradiated electron beam toward the wafer 304, and the electrons from the wafer 304 are deflected in the direction opposite to the direction in which the irradiated electron beam comes.
  • the optical axis of the irradiation electron beam barrel and the optical axis of the electron beam imaging lens barrel are arranged symmetrically with respect to the optical axis of the objective lens.
  • an aberration corrector may be additionally arranged. If the separator 303 is a magnetic field deflector, an auxiliary coil is provided for correction.
  • the irradiation electron beam 300a deflected by the separator 303 is formed by the objective lens 306 into a parallel bundle of electron beams perpendicularly incident on the surface of the wafer 304.
  • the irradiation system condenser lens 302 is adjusted so that the electron beam is focused on the rear focal point 300b of the objective lens 306, the wafer 304 can be irradiated with the electron beam having high parallelism.
  • the region on the wafer 304 irradiated by the irradiation electron beam 300a has an area of, for example, 10000 ⁇ m 2 .
  • the objective lens 306 includes an anode for pulling mirror electrons above the surface of the wafer 304.
  • a substrate holder 309 is installed on the moving stage 308 controlled by the moving stage control device 307 via an insulating member 309b, and a wafer 304 is placed on the substrate holder 309.
  • the drive system of the moving stage 308 is two orthogonal linear motions. In addition to this, a straight motion in the vertical direction and a motion in the tilt direction may be added. By these movements, the moving stage 308 positions the entire surface or a part of the surface of the wafer 304 on the electron beam irradiation position, that is, on the optical axis of the objective lens 306.
  • a negative potential substantially equal to the acceleration voltage of the electron beam is supplied to the substrate holder 309 by the high voltage power supply 310.
  • the output of the high-voltage power supply 310 is finely adjusted so that the irradiated electron beam 300a is decelerated in front of the wafer 304 by this negative potential and the electron orbit is reversed in the opposite direction before colliding with the wafer 304.
  • the electrons reflected by the wafer become mirror electrons 300c.
  • the mirror electron 300c forms the first image by the objective lens 306.
  • the separator 303 is an E ⁇ B deflector, it can be controlled so as not to have a deflection effect on the electron beam traveling from below, and the mirror electron 300c goes straight in the direction of the upright imaging system column.
  • the first image is sequentially imaged by the intermediate electron lens 311 and the projection electron lens 312. These intermediate lens 311 and projection lens 312 are electrostatic or magnetic field lenses.
  • the final electron image is magnified and projected onto the image detection unit 316.
  • the projection electronic lens 312 is depicted as one electronic lens in FIG. 3, it may be composed of a plurality of electronic lenses or multipoles for high magnification magnification and correction of image distortion. Although not shown in this figure, a deflector and an astigmatism corrector for adjusting the electron beam in more detail are installed as needed.
  • the ultraviolet rays from the ultraviolet light source 313 are separated by the spectroscope 314 and irradiated to the wafer 304 by the ultraviolet optical element 315. Since the wafer 304 is held in a vacuum, the atmosphere side and the vacuum side are separated by a window made of a material that transmits ultraviolet rays (for example, quartz), and the ultraviolet rays emitted from the ultraviolet optical element 315 are emitted from the window. Irradiate through.
  • the ultraviolet light source 313 may be installed in a vacuum.
  • the ultraviolet light source 313, the spectroscope 314, and the ultraviolet optical element 315 are connected by an optical fiber or the like to transmit ultraviolet rays.
  • the ultraviolet light source 313 and the spectroscope 314 may be integrated. If the ultraviolet light source 313 can be provided with a filter that transmits only wavelengths in a specific range, the spectroscope 314 may not be used.
  • the image detection unit 316 converts the image of the mirror electron 300c into an electric signal and sends it to the inspection device control unit 317.
  • the image detection unit 316 includes a fluorescent plate that converts an electron beam into visible light, and a camera that captures an electronic image of the fluorescent plate.
  • the image detection unit 316 can be configured by a two-dimensional detector such as a CCD element that detects electrons. A mechanism for multiplying the intensity of the electron image and the intensity of fluorescence may be provided.
  • the mirror electronic image of each location on the surface of the wafer 304 is output from the image detection unit 316 while driving the moving stage 308.
  • the moving stage 308 may stop at each imaging, or may perform imaging while moving at a constant speed without stopping.
  • the operating conditions of various parts of the device are input / output from the inspection device control unit 317.
  • Various conditions such as an acceleration voltage when an electron beam is generated, a stage moving speed, an image signal acquisition timing from an image detection element, and an ultraviolet irradiation condition are input to the inspection device control unit 317 in advance.
  • the electron optical system control device 318 that controls each electron optical element, the control system of the ultraviolet light source 313 and the spectroscope 314, and the like are comprehensively controlled.
  • the inspection device control unit 317 may be composed of a plurality of computers that share roles and are connected by a communication line.
  • an input / output device 319 with a monitor is connected to the inspection device control unit 317, and the user can adjust the inspection device, input operating conditions, execute the inspection, and the like.
  • the captured mirror electronic image is automatically transferred from the input / output device 319 to the image processing device 320 via the LAN, the image is viewed, converted to a different file format, and output as a file.
  • This image file is also output to the computer system 202.
  • the image processing device 320 may also serve as the image data preprocessing calculation unit 203.
  • the input / output device 319 may also serve as the input / output device 204 of the computer system 202.
  • FIG. 4 shows a configuration example of the classifier 201.
  • the first processing unit 401 for defect detection and determination may adopt a defect detection method using conventional image processing, or may adopt an artificial intelligence neural network by deep learning.
  • the brightness value of the pixel in the latent portion is lower than the brightness value of the image background, and the scratch is brighter than the brightness value of the peripheral pixels, so that a certain threshold value is set for the background. Pixels different from the brightness value may be detected, and if the brightness value is low, it may be determined as latent, and if it is high, it may be determined as scratch. Furthermore, since the latent image and the scratch image are relatively large in the image, a process of reducing false positives by adding an additional condition such as that the pixel group having a difference from the threshold value has a certain number of pixels. May be added.
  • the deep learning neural network when the deep learning neural network is adopted in the first processing unit 401, for example, convolution for object detection such as R-CNN (Regions with Convolutional Neural Network) and SSD (Single Shot multi-Box Detector)
  • convolution for object detection such as R-CNN (Regions with Convolutional Neural Network) and SSD (Single Shot multi-Box Detector)
  • a deep learning neural network or a convolutional deep learning neural network that performs semantic segmentation such as SegNet or PSPNet may be used.
  • Mirror electronic images such as latent scratches, scratches, or crystal defects called basal dislocations are trained as teacher data for these neural networks, and these are added to the input mirror electronic images by the trained neural network model. Determine if the defect in the image is being imaged, and if so, where it is.
  • FIGS. 5A and 5B show an example of the result of detecting and classifying the defects captured in the mirror electronic image when the convolutional deep learning neural network for object detection is adopted as the first processing unit 401.
  • a latent injury 502 interrupted in the middle is imaged.
  • the first processing unit 401 detects the latent injury 502 and sets the area 503 surrounding the latent injury 502.
  • the first processing unit 401 also outputs the detected defect classification information (in this case, latent scratches) and the estimated probability (probability) of presuming that it is a latent scratch, in association with the latent scratch mirror electronic image 501.
  • the detected defect classification information in this case, latent scratches
  • the scratch 505 is imaged in the mirror electronic image 504 shown in FIG. 5B.
  • the first processing unit 401 detects the scratch 505 and sets the area 506 surrounding the scratch 505.
  • the first processing unit 401 also outputs the detected defect classification information (scratch in this case) and the estimated accuracy of presuming that it is a scratch in association with the scratch mirror electronic image 504.
  • a mirror electronic image of a latent scratch or scratch (an image of only an area surrounding a defect such as an area 503 or an area 506) is input to the second processing unit 402. From these latent images and scratch images, the second processing unit 402 estimates the probability of causing the bunched step, which is a fatal defect, when the epitaxial film is grown. Is output. A deep learning neural network is adopted for the second processing unit 402 that estimates the probability of occurrence of the bunched step.
  • FIG. 6A is a flowchart showing a learning procedure of the deep learning neural network of the second processing unit 402.
  • the 4H-SiC bulk wafer is inspected with a mirror electron microscope, and a mirror electron image of the wafer is collected (S601).
  • the obtained mirror electronic image is detected for latent scratches and scratches by the first processing unit 401 or a neural network for defect detection classification having the same output format as the first processing unit mounted on another computer system. It classifies and outputs the imaged latent or scratch image in association with the position coordinates on the wafer on which they are imaged (S602).
  • FIG. 6B shows how an epitaxial film is formed on a 4H-SiC bulk wafer.
  • An epitaxial film 611 is formed on the bulk wafer 610.
  • the crystal plane of the bulk wafer 610 is tilted by an off angle ⁇ (4 °) to grow the epitaxyal film 611 in a step flow manner in order to obtain uniform crystals.
  • ⁇ 4 °
  • FIG. 7 shows an example of classification.
  • a bunched step is a wafer orifra, a linear defect that runs perpendicular to the growth direction of the epitaxial film (in the longitudinal direction of the wafer) and appears as black or white lines in the mirror electronic image. Normally, the image is taken in the direction in which the orientation flare is downward, so that the bunched step appears as a linear image running in the vertical direction even in the mirror electronic image.
  • FIG. 7 shows the case where the bunched step appears as a black line. Although it is not shown, it may appear as a white line or it may be mixed, but it is not distinguished.
  • Class 1 is a case where a mirror electronic image in which a bunched step occurs can be obtained.
  • a mirror electronic image Schematic diagram
  • the mirror electronic image 702) or the bunched step is isolated and one or more lines are observed, and all the bunched step lines extend from the upper end to the lower end of the mirror electronic image as in the mirror electronic image 703. There are cases where it is cut off in the middle (mirror electronic image 704).
  • class 2 is a case where a mirror electronic image 705 in which the bunched step is not observed can be obtained.
  • a third deep learning neural network that determines whether a vertical line is imaged in the image may be used, or the image is integrated in the vertical direction to obtain a horizontal intensity profile. Furthermore, the differential profile of this intensity profile is obtained, and if there is a part that exceeds a certain threshold from zero, it is judged that there is a bunched step. May be good.
  • the bunched step class 1 or 2 is labeled for the scratches and latent scratches determined by the first processing unit 401, and the labeled latent scratches and scratch image data and the bunched step class are labeled.
  • the combination with the division is used as the teacher data, and the neural network of the second processing unit 402 is trained (S605). Since the contrast in the mirror electronic image is opposite between the latent scratch image and the scratch image, it is possible to construct a neural network divided into two, one for latent scratch and one for scratch, and train each of them.
  • FIG. 8 shows the configuration of the trained neural network model of the second processing unit 402.
  • the input image 801 is image data of a region surrounding a portion in which a latent scratch or a scratch is imaged, as in regions 503 and 506 of FIGS. 5A and 5B.
  • Passing through various layer groups 802 of the convolutional neural network the ratio determined to be class 1 or 2 is calculated in the final layer 803, and the probability 804 classified into class 1 and the probability 805 classified into class 2 are output. ..
  • the accuracy 804 the accuracy determined in class 1
  • the accuracy 804 may be output as the final output.
  • the user can perform the output before epitaxial film formation. Even if a device is made, the wafer area that becomes an initial defect can be known, and the yield of device manufacturing can be managed correctly.
  • FIG. 9 shows an example of improving the yield of device manufacturing by using the defect inspection system of this embodiment.
  • the wafer after the pretreatment for smoothing the surface of the SiC bulk wafer is sampled to acquire a mirror electronic image (S901).
  • Sampling may be a 100% inspection or a sampling inspection.
  • latent scratches and scratches are detected and classified by the first processing unit 401 (S902).
  • the processing here is the same as the processing in step S602 in the flowchart of FIG.
  • the degree of lethality of the latent injury or scratch detected by the second processing unit 402 (whether or not it triggers the bunched step) is output (S903).
  • step S904 If a latent injury or scratch that triggers a bunched step is found in step S904 above a predetermined standard, the user is notified that the process conditions in the preprocessing need to be changed (S904). In this way, product wafers are inspected in-line without the need for special evaluation wafers to estimate and further reduce bunched step-inducing latency or scratches prior to epitaxial film formation. By adjusting the process of pretreatment conditions, it becomes possible to supply bulk wafers with few initial defects.
  • the deep learning neural network is used for the second processing unit 402
  • a large amount of teacher data is required to improve the estimation accuracy, and many latent or scratch mirror electronic images and epitaxy are required. It is necessary to acquire the corresponding mirror electronic image after the growth. Since the field of view of the mirror electronic inspection device is as narrow as 80 micron square, it is not realistic to capture the entire surface of the wafer, and as many latent and scratch images as possible can be obtained in order to efficiently collect teacher data. It is necessary to select the imaging location so that the image can be taken. The following measures can be considered for this purpose.
  • the direction of scratches is predicted based on the direction of movement of the polishing pad of the C ⁇ P (Chemical Mechanical Polishing) device used for pretreatment with respect to the wafer, and the imaging point is set in the direction orthogonal to that direction, as in (2).
  • the imaging point is set in the direction orthogonal to that direction, as in (2).
  • the first processing unit 401 When a mirror electronic image including a latent scratch image or a scratch image is detected by the first processing unit 401 in the first imaging process, an imaging point is added along the direction of the latent scratch or scratch.
  • the first imaging process may be predicted and determined based on prior information such as (1) to (3), or if there is no prior information, a cross or radial eight directions or parallel numbers. It is advisable to roughly search for latent scratches and scratches by continuously imaging a line from one end of the wafer, such as a book line.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Pathology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

工程初期のバルクウェハに発生している欠陥がその後の工程において致命的な欠陥に発展する確率を高精度に推定する。SiCバルクウェハのミラー電子画像からSiCバルクウェハの欠陥を検出し、検出された欠陥がバンチドステップの誘因となる確率を推定する欠陥検査システムは、SiCバルクウェハのミラー電子画像からSiCバルクウェハの少なくとも潜傷あるいはスクラッチを検出する第１の処理部４０１と、第１の学習済みニューラルネットワークモデルを用いて第１の処理部で検出されたSiCバルクウェハの潜傷あるいはスクラッチが、SiCバルクウェハ上に形成されるエピタキシアル膜に発生するバンチドステップの誘因となる確率を出力する第２の処理部４０２とを有する識別器２０１を有する。

Description

欠陥検査システム、欠陥検査方法及び教師データの作成方法
　本開示は、半導体基板、特にSiCバルクウェハにおける欠陥検査システム、欠陥検査方法及び致命度判定に用いるニューラルネットワークモデルの教師データの作成方法に関する。
　半導体デバイスとして、Si基板に形成されるメモリやロジック製品の他、パワー半導体が一般によく知られている。パワー半導体は、高耐圧化、低消費電力化、電力変換モジュールの小型化、等への要求に応えるため、基板材料としてSiだけでなく、SiC、GaN、Ga2O3などが用いられる。しかし、SiC、GaN、Ga2O3などの基板は、基板表面または内部に欠陥が発生しやすい。欠陥には、例えば、結晶欠陥、潜傷と呼ばれる結晶内部の加工ダメージ、基板表面のスクラッチ、等がある。これらの欠陥が下層にある状態でエピタキシアル膜を形成すると、欠陥がエピタキシアル膜中で拡張し、最終的にデバイス不良に繋がる致命欠陥が生じやすい。デバイス不良はデバイス製造後の電気的特性検査で明らかになるが、既にデバイスが形成された後であるため、対策フィードバックが遅れ、不良を作りこんでしまうことになる。したがって、パワー半導体基板製造工程においては、欠陥の早期検出、その中でも特にデバイス不良に繋がる致命欠陥を早期に見極めることは重要な課題である。
　基板表面の欠陥やエピタキシアル膜中の結晶欠陥に感度を持つ検査技術として、ミラー電子を結像するミラー電子顕微鏡を応用した検査技術が有効であることが特許文献１に開示されている。この検査技術は、照射する電子線の加速電圧に近い負電位を基板表面に与えることで、基板表面上の検査視野全体に照射した電子線を基板表面近傍で反転させ、反転した電子を電子レンズで結像し、検査用の電子像を得る。この反転した電子を以下、ミラー電子と称する。
　ミラー電子顕微鏡による欠陥検査装置では、基板に紫外線を同時に照射し、紫外線照射によって試料表面から一定の深さに亘って電荷を励起する。この試料内部の電荷が結晶欠陥部に捕獲されて局所的に帯電し、表面の等電位面を歪ませる。ミラー電子顕微鏡ではわずかな等電位面の歪でもミラー電子画像に濃淡を発生させるため、貫通転位や基底面転位、積層欠陥の検出が高感度で可能となる。また、結像には電子線を用いるため、光学系の分解能は数１０ナノメートルと光学式検査技術に比べはるかに高い。
　特許文献２には、エピタキシャルウエーハのエピタキシアル成長プロセスにおいてエピ欠陥が発生するか否かを、エピタキシアル成長プロセス前のシリコンウエーハあるいはシリコン単結晶の段階において評価する方法が開示されている。
国際公開第２０１６／００２００３号 特開２００２－１３４５７７号公報
　特許文献１では、SiCバルク基板、エピタキシアル膜成長後の基板をミラー電子顕微鏡にて検査し、欠陥を検出する基本原理が開示されている。ミラー電子顕微鏡の紫外線波長条件やフォーカス条件を変え、得られるミラー電子画像の明暗の違いにより欠陥を分類する手法が開示されている。しかし、特許文献１で開示しているのは、バルク工程またはエピタキシアル膜成長後工程の１工程における欠陥画像の取得と、欠陥の物理的または電位的凹凸状態の分類である。バルク基板で発生した欠陥がその後のエピタキシアル膜成長後どのような形状変化をするかの紐づけや、致命度判定については言及していない。
　特許文献２によれば、特定のプロセスを施すことにより発生するプロセス誘起欠陥と当該プロセスを施す前の半導体ウェハ中に存在する結晶欠陥分布との関係をあらかじめ求めておくことで、評価対象である半導体ウェハ中に存在する前記結晶欠陥の分布を測定し、その関係に基づいて、評価対象である半導体ウェハに特定のプロセスを施した後のプロセス誘起欠陥の発生の有無を予測する。予測には、エピタキシアル欠陥の発生に影響を与えるパラメータであるシリコンウエーハ中の窒素濃度や引上げ速度等の条件を変えた様々な窒素ドープシリコンウェハやエピタキシアル膜を形成するプロセス条件を変更したウェハ等、エピタキシアル膜形成後の欠陥発生分布と前工程のウェハ状態とを相関づけるための評価ウェハを作製し、評価を実施している。また、予測に用いるのはあくまで基板全体における欠陥の発生分布であって、欠陥画像は用いていない。
　本発明では、ミラー電子顕微鏡で撮像して得られる高解像度な欠陥画像を用いて、バルク工程の段階で、その後のエピタキシアル成長工程において致命的な欠陥に発展する確率をより高精度に推定する。
　本発明の一実施の形態である欠陥検査システムは、SiCバルクウェハのミラー電子画像からSiCバルクウェハの欠陥を検出し、欠陥がバンチドステップの誘因となる確率を推定する欠陥検査システムであって、SiCバルクウェハのミラー電子画像からSiCバルクウェハの少なくとも潜傷あるいはスクラッチを検出する第１の処理部と、第１の学習済みニューラルネットワークモデルを用いて第１の処理部で検出されたSiCバルクウェハの潜傷あるいはスクラッチが、SiCバルクウェハ上に形成されるエピタキシアル膜に発生するバンチドステップの誘因となる確率を出力する第２の処理部とを有する識別器と、識別器の処理結果を出力する入出力装置と、を有する。
　本開示に係る欠陥検査システムによれば、工程初期のバルクウェハに発生している欠陥がその後の工程において致命的な欠陥に発展する確率を高精度に推定することができる。
　上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
欠陥致命度推定方法の概略を説明するフローチャートである。 欠陥致命度推定を行うコンピュータシステムの構成例である。 ミラー電子顕微鏡を用いた検査装置の概略構成図である。 識別器の構成例である。 第１の処理部により検出される欠陥の例である。 第１の処理部により検出される欠陥の例である。 第２の処理部のニューラルネットワークの学習手順を示すフローチャートである。 4H－SiCバルクウェハにエピタキシアル膜を形成させる様子を示す図である。 エピタキシアル膜のバンチドステップ密度によりミラー電子画像をクラス分けする例を示す図である。 第２の処理部の学習済みニューラルネットワークモデルの構成図である。 デバイス製造の歩留まりを改善するフローを示す図である。
　図１は、本開示の欠陥致命度推定方法の概略を説明するフローチャートである。本フローでは、荷電粒子線装置（ミラー電子顕微鏡）によって得られる画像データ（ミラー電子画像）から欠陥を検出し、それらが最終的にデバイス不良に至る欠陥であるか（以下、「致命度」という）を推定する。
　荷電粒子線装置から画像データを取得（Ｓ１０１）し、取得された画像データから、欠陥を検出・分類し（Ｓ１０２）、検出された欠陥に対してエピタキシアル膜形成後への影響度を判断（Ｓ１０３）することによって、画像データに現れた欠陥のデバイスへの影響度、具体的には致命度、を出力する（Ｓ１０４）。
　SiC-MOSの耐圧を劣化させる致命的な欠陥として、バンチドステップが知られている。バンチドステップは、エピタキシアル膜を成長させたときに発生する大きな凹凸欠陥である。バンチドステップの生成は、SiCバルクウェハにおける結晶ダメージ領域の体積と相関があると考えられている。
　SiCバルクウェハの潜傷（研磨工程で導入されてしまう表面直下の線状に分布した結晶ダメージ）やスクラッチ（表面が凹んだ傷となるダメージ）は、ミラー電子顕微鏡で検出可能である。これらはミラー電子画像では線として現れ、その太さや濃さは結晶ダメージ領域の幅や深さによって様々である。幅や深さが大きくなるほど、潜傷やスクラッチの画像は太く、濃くなる。したがって、バンチドステップの生成は、SiCバルクウェハのミラー電子画像における潜傷像あるいはスクラッチ像の太さや濃さと相関があるといえる。本開示では、潜傷像やスクラッチ像から致命的な欠陥であるバンチドステップの発生可能性を推定する。
　図２は、欠陥致命度推定を行うコンピュータシステム（欠陥検査システム）２０２の構成例である。コンピュータシステム２０２は、バルクウェハの潜傷像あるいはスクラッチ像に基づき、バルクウェハ段階で存在する潜傷やスクラッチがその後バンチドステップを形成し、デバイス動作の致命的な欠陥の要因になるか否かを推定する。
　コンピュータシステム２０２は、識別器２０１、画像データ前処理演算部２０３、入出力装置２０４を備える。ミラー電子画像２００は、後述する荷電粒子線装置（ミラー電子顕微鏡）によって取得した試料の観察画像である。画像データ前処理演算部２０３は、ミラー電子画像２００の画像ファイルフォーマットを識別器２０１の入力フォーマットに合わせるための演算を行う。なお、ミラー電子画像２００が予め識別器２０１の入力フォーマットに合っている場合には不要である。
　識別器２０１は、ミラー電子画像が入力されると、ミラー電子画像から欠陥致命度を出力する。識別器２０１は、入力されたミラー電子画像に潜傷やスクラッチが撮像されているかを判定する第１の処理部と、第１の処理部で検出された潜傷像またはスクラッチ像からバンチドステップ誘因確率（その欠陥が、エピタキシアル膜形成後にバンチドステップの誘因となる可能性を示す数値）を推定する第２の処理部とを含むものとする。原理的にはミラー電子画像からバンチドステップを形成するような欠陥を抽出するように構成することも可能であるが、このように２つの処理部に分けることにより、欠陥情報と欠陥のうち致命的な欠陥（バンチドステップ）に発展する可能性についての情報とを区別して得ることができ、よりバルクウェハの状態についての情報を得ることができる。また、次に述べるように、推定精度の高さと検出漏れの可能性とのバランスを容易にとることができる。
　入出力装置２０４は、識別器２０１のパラメータを設定する。例えば、第１の処理部における欠陥の分類において、どの程度の推定確度（確からしさ）を満たす結果を出力させるかといった閾値などを識別器２０１に対して入力する。高い推定確度の結果のみを出力させると、得られる結果の正確さは向上する一方、検出漏れの可能性が高くなるおそれがある。ここでは、ユーザーの意図（例えば、確実な結果のみが必要か、あるいは、不確実でも検出漏れを無くしたいか、など）を反映できるよう、推定確度の閾値をユーザーが設定できるパラメータとしている。なお、ある程度正確に、かつ、検出漏れをある程度少なくする推定確度の閾値を、デフォルト値として与えるようにしてもよい。
　識別器２０１からは、各欠陥種が撮像されているミラー電子画像のファイル名、その画像の撮像位置、検出された欠陥種の種類、位置、大きさ、判定確度、潜傷やスクラッチと判定された欠陥についてのバンチドステップ誘因確率、などが出力される。入出力装置２０４は、識別器２０１からのこれらの出力をもとに、欠陥種ごとのウェハマップやバンチドステップ誘因率の分布が一目できるウェハマップなどを表示する。例えば、バンチドステップの誘因となる誘因確率に所定のしきい値を定め、そのしきい値を超えるような、バンチドステップに発展する可能性の高い潜傷あるいはスクラッチの分布を示すウェハマップを表示する。
　図３は、ミラー電子画像２００を出力するミラー電子顕微鏡を用いた検査装置の概略構成図である。電子銃３０１から放出された照射電子線３００ａは、コンデンサレンズ３０２によって集束されながら、セパレータ３０３により偏向されて、検査対象となるウェハ３０４に略平行束の電子線となって照射される。
　電子銃３０１には、光源径が小さく、大きな電流値が得られる、Ｚｒ/Ｏ/Ｗ型のショットキー電子源が用いられるが、より高い電流値が得られるＬａＢ６電子源やより輝度の高い冷陰極電子源などの電子源を用いてもよい。また、電子銃３０１は、電子源近傍に磁界レンズを配する磁界重畳型電子銃であってもよい。電子銃３０１の引出電圧、引き出された電子線の加速電圧、および電子源フィラメントの加熱電流などの、電子銃の運転に必要な電圧と電流は電子銃制御装置３０５により供給、制御されている。電子源にショットキー電子源や冷陰極電子源が用いられている場合には、電子銃３０１内は、１０－６Ｐａ以下といった超高真空に維持される必要があるため、メンテナンス時などにおいても電子銃３０１内の真空度を維持するための遮蔽バルブが備えられている。
　コンデンサレンズ３０２は、図３では１つのレンズとして描かれているが、より平行度の高い照射電子線が得られる様に、複数のレンズや多極子を組み合わせた電子光学システムであってもよい。コンデンサレンズ３０２は、対物レンズ３０６の後焦点３００ｂに電子線を集束させるように調整されている。対物レンズ３０６は、複数の電極からなる静電レンズ、または、磁界レンズである。
　セパレータ３０３は、ウェハ３０４に向かう照射電子線と、ウェハ３０４から戻ってくるミラー電子線とを分離するために設置される。本実施例では、Ｅ×Ｂ偏向器を利用したセパレータを用いている。Ｅ×Ｂ偏向器は、上方から来た電子線を偏向し、下方から来た電子線を直進させるように設定できる。この場合、図３のように照射電子線を供給する照射電子線鏡筒は傾斜され、反射された電子を結像する電子線結像鏡筒は直立する。
　なお、セパレータ３０３として、磁界のみを用いた偏向器を使用することも可能である。電子線の光軸に垂直な方向に磁界を設置し、照射電子線をウェハ３０４の方向へ偏向し、ウェハ３０４からの電子は照射電子線の来る方向とは正反対の方向へ偏向する。この場合は、照射電子線鏡筒の光軸と電子線結像鏡筒の光軸とは、対物レンズの光軸を中心に左右対称の配置となる。
　セパレータ３０３によって照射電子線３００ａが偏向されるとき発生する収差を補正する必要がある場合は、収差補正器を追加配置してもよい。また、セパレータ３０３が磁界偏向器の場合は、補助的なコイルを設けて補正する。
　セパレータ３０３によって偏向された照射電子線３００ａは、対物レンズ３０６により、ウェハ３０４表面に対し垂直に入射する平行束の電子線に形成される。前述のように、対物レンズ３０６の後焦点３００ｂに電子線が集束されるように、照射系コンデンサレンズ３０２が調整されるので、平行性の高い電子線をウェハ３０４に対して照射できる。照射電子線３００ａが照射するウェハ３０４上の領域は、例えば、１００００μｍ２といった面積を有する。対物レンズ３０６は、ウェハ３０４表面上方にミラー電子を引き上げるための陽極を備えている。
　移動ステージ制御装置３０７によって制御されている移動ステージ３０８の上に、絶縁部材３０９ｂを介して基板ホルダ３０９が設置され、その上にウェハ３０４が載置されている。移動ステージ３０８の駆動方式は、直交する二つの直進運動である。これに加えて、上下方向の直進運動や、傾き方向の運動が追加されてもよい。移動ステージ３０８はこれらの運動により、ウェハ３０４表面上の全面あるいは一部分を、電子線照射位置すなわち対物レンズ３０６の光軸上に位置させる。
　ウェハ３０４表面に負電位を形成するため、電子線の加速電圧とほぼ等しい負電位が基板ホルダ３０９に高圧電源３１０により供給されている。照射電子線３００ａが、この負電位によってウェハ３０４の手前で減速され、ウェハ３０４に衝突する前に反対方向に電子軌道が反転する様に、高圧電源３１０の出力を微調整しておく。ウェハで反射された電子は、ミラー電子３００ｃとなる。
　ミラー電子３００ｃは対物レンズ３０６により第１の像を形成する。この例では、セパレータ３０３はＥ×Ｂ偏向器であるので、下方から進行した電子線に対しては偏向作用を持たないように制御でき、ミラー電子３００ｃは直立した結像系カラム方向に直進し、該第１の像は中間電子レンズ３１１、投影電子レンズ３１２によって順次結像される。これらの中間レンズ３１１及び投影レンズ３１２は、静電または磁界レンズである。最終的な電子像は画像検出部３１６に拡大投影される。
　投影電子レンズ３１２は、図３では１つの電子レンズとして描かれているが、高い倍率の拡大や像歪みの補正などのために複数の電子レンズや多極子で構成される場合もある。本図には記されていないが、電子線をより詳細に調整するための偏向器や非点補正器などが必要に応じて装備される。
　紫外線光源３１３からの紫外線は、分光器３１４により分光されて、紫外線光学素子３１５により、ウェハ３０４に照射される。ウェハ３０４は真空中に保持されているため、紫外線を透過する材料（例えば石英など）で作成された窓で大気側と真空側とを分け、紫外線光学素子３１５から発せられた紫外線を、 該窓越しに照射する。あるいは、紫外線光源３１３を真空内に設置してもよい。
　紫外線光源３１３、分光器３１４、紫外線光学素子３１５の間は、光ファイバーなどで繋ぎ紫外線が伝達される。または、紫外線光源３１３、分光器３１４を一体化した構成であってもよい。なお、紫外線光源３１３に特定の範囲の波長のみを透過するフィルターを備えることができる場合は、分光器３１４を使用しない場合もある。
　画像検出部３１６はミラー電子３００ｃの像を電気信号に変換し、検査装置制御部３１７に送る。画像検出部３１６は、電子線を可視光に変換する蛍光板、及び蛍光板の電子像を撮像するカメラで構成される。あるいは、画像検出部３１６を、電子を検出するＣＣＤ素子など２次元検出器で構成することもできる。電子像の強度や蛍光の強度を増倍する機構を備えていてもよい。
　ウェハ３０４表面の各場所のミラー電子画像は、移動ステージ３０８を駆動しながら、画像検出部３１６から出力される。移動ステージ３０８は、画像検出部３１６の構成に応じて、各撮像時に停止する場合、あるいは、停止しないで一定の速度を保って移動しながら撮像を行う場合がある。
　撮像動作の条件をはじめ、様々な装置各部の動作条件は、検査装置制御部３１７から入出力される。検査装置制御部３１７には、予め電子線発生時の加速電圧、ステージ移動速度、画像検出素子からの画像信号取り込みタイミング、紫外線照射条件等々の諸条件が入力されており、移動ステージ制御装置３０７、各電子光学素子を制御する電子光学系制御装置３１８、紫外線光源３１３や分光器３１４の制御系、などを総括的に制御する。検査装置制御部３１７は、役割を分担し通信回線で結合された複数の計算機から構成される場合もある。また、検査装置制御部３１７には、モニタ付の入出力装置３１９が接続されており、ユーザーによる検査装置の調整、動作条件の入力、検査の実行、などが行える。撮像されたミラー電子画像は、入出力装置３１９から画像処理装置３２０にＬＡＮ経由で自動転送され、画像の閲覧や異なるファイルフォーマットへの変換を行い、ファイル出力する。この画像ファイルは、コンピュータシステム２０２へも出力される。なお、画像ファイルの出力先がコンピュータシステム２０２のみの場合は、画像処理装置３２０を画像データ前処理演算部２０３とかねてもよい。また、入出力装置３１９は、コンピュータシステム２０２の入出力装置２０４と兼ねてもよい。
　図４に、識別器２０１の構成例を示す。欠陥検出及び判定のための第１の処理部４０１は、従来の画像処理を用いた欠陥検出方法を採用してもよいし、深層学習による人工知能ニューラルネットワークを採用してもよい。
　従来型の画像処理を用いる場合は、潜傷部分の画素の輝度値は画像背景の輝度値より低く、また、スクラッチは周辺画素の輝度値より明るいことを利用し、一定の閾値を設けて背景輝度値と異なる画素を検出し、輝度値が低ければ潜傷、高ければスクラッチ、と判定すればよい。さらに、潜傷像やスクラッチ像は画像の中で比較的大きいので、閾値と差のある画素集団が一定の数の画素数を有していること、といった付加条件を付けて誤検出を減らす処理を加えてもよい。
　一方、深層学習ニューラルネットワークを第１の処理部４０１で採用する場合としては、例えば、Ｒ－ＣＮＮ（Regions with Convolutional Neural Network）やＳＳＤ（Single Shot multi-Box Detector）のような物体検知用の畳み込み深層学習ニューラルネットワークや、ＳｅｇＮｅｔやＰＳＰＮｅｔなどのセマンティックセグメンテーションを行う畳み込み深層学習ニューラルネットワークを用いればよい。これらのニューラルネットワークに対して、潜傷、スクラッチ、あるいは、基底面転位と呼ばれる結晶欠陥などのミラー電子画像を教師データとして学習させ、学習済みのニューラルネットワークモデルによって、入力されたミラー電子画像にこれらの欠陥が撮像されているか、撮像されている場合、どこにあるかを判断する。
　図５Ａ，Ｂに、第１の処理部４０１として、物体検知用の畳み込み深層学習ニューラルネットワークを採用した場合に、ミラー電子画像に撮像された欠陥を検出分類した結果の例を示す。図５Ａに示すミラー電子画像５０１には、途中で途切れた潜傷５０２が撮像されている。第１の処理部４０１は、潜傷５０２を検出して、これを囲む領域５０３を設定する。第１の処理部４０１は、検出された欠陥の分類情報（この場合は、潜傷）、潜傷であると推定する推定確度（確からしさ）も潜傷ミラー電子像５０１に紐づいて出力される。
　図５Ｂに示すミラー電子画像５０４には、スクラッチ５０５が撮像されている。第１の処理部４０１は、スクラッチ５０５を検出して、これを囲む領域５０６を設定する。第１の処理部４０１は、検出された欠陥の分類情報（この場合は、スクラッチ）、スクラッチであると推定する推定確度もスクラッチミラー電子像５０４に紐づいて出力される。
　第１の処理部４０１から、潜傷あるいはスクラッチのミラー電子画像（領域５０３や領域５０６といった、欠陥を囲む領域のみの画像）が第２の処理部４０２に入力される。第２の処理部４０２はこれらの潜傷像やスクラッチ像から、エピタキシアル膜を成長させたときにどの程度の確率で致命的な欠陥であるバンチドステップを発生させる要因となるかの推定値を出力する。バンチドステップの発生確率の推定を行う第２の処理部４０２には、深層学習ニューラルネットワークを採用する。
　図６Ａは、第２の処理部４０２の深層学習ニューラルネットワークの学習手順を示すフローチャートである。まず、4H－SiCバルクウェハをミラー電子顕微鏡で検査し、ウェハのミラー電子画像を収集する（Ｓ６０１）。次に得られたミラー電子画像を第１の処理部４０１または、他のコンピュータシステムに搭載された第１の処理部と同じ出力形式を有する欠陥検出分類用ニューラルネットワークにより、潜傷およびスクラッチを検出分類し、撮像されている潜傷像またはスクラッチ像をこれらが撮像されたウェハ上の位置座標と紐づけて出力する（Ｓ６０２）。
　次に検査したSiCバルクウェハにエピタキシアル膜を形成した後、潜傷またはスクラッチが撮像された箇所に対応するミラー電子画像を撮像する（Ｓ６０３）。図６Ｂに、4H－SiCバルクウェハにエピタキシアル膜を形成させる様子を示す。バルクウェハ６１０上にエピタキシアル膜６１１が形成されている。このように、エピタキシアル成長工程では、均一な結晶を得るために、バルクウェハ６１０の結晶面をオフ角θ（４°）だけ傾けて、エピタキシアル膜６１１をステップフロー成長させる。図６Ｂに示されるように、4H－SiCのエピタキシアル膜成長はバルクウェハ６１０の左から右方向へ結晶成長させるため、エピタキシアル膜表面上には、バルクウェハの欠陥を起点として右側に移動した位置に影響が現れる。バルクウェハの欠陥の位置から移動する距離Ｌは、エピタキシアル膜の厚みＴと結晶面のオフ角θから、
Ｌ＝Ｔ／tanθ　・・・（式１）
で計算できる。そこで、潜傷像またはスクラッチ像が撮像されたバルクウェハ上の位置座標から、（式１）で計算されるＬだけ右方向に移動した箇所を撮像する。なお、バルクウェハの外周には、エピタキシアル膜の成長方向と平行にオリエンテーションフラット（オリフラ）と呼ばれる直線部が付与されており、エピタキシアル膜の成長方向を把握することができるようになっている。
　次に、撮像された各箇所のエピタキシアル膜表面について、バンチドステップ密度によりクラス分けする。図７にクラス分けの例を示す。バンチドステップはウェハのオリフラ、すなわちエピタキシアル膜の成長方向に対して垂直方向に（ウェハの縦方向に）走る直線状の欠陥であり、ミラー電子画像では黒い線または白い線として現れる。通常、画像はオリフラが下になるような方向で撮像されるので、ミラー電子画像においても、バンチドステップは縦方向に走る直線状の像としてあらわれる。図７はバンチドステップが黒い線で現れている場合を示している。図示していないが、白い線で現れる場合やこれらが混じる場合などあるが、区別しない。
　クラス１は、バンチドステップが発生しているミラー電子画像が得られるケースである。ミラー電子画像の例（模式図）の様に、本数を数えられないほど密集したバンチドステップがミラー電子画像全面に亘って撮像される場合（ミラー電子画像７０１）や、一部を占める場合（ミラー電子画像７０２）、または、バンチドステップが孤立していて、１本あるいは複数本が観察され、ミラー電子画像７０３のようにすべてのバンチドステップの線がミラー電子画像の上端から下端まで亘る場合や、途中で切れている場合（ミラー電子画像７０４）がある。一方、クラス２は、バンチドステップが観察されないミラー電子画像７０５が得られる場合である。
　第１の処理部４０１で検出分類された潜傷像とスクラッチ像に対応する、エピタキシアル膜表面の画像について、図７のクラス定義に従ってどのクラスに対応するか判定する（Ｓ６０４）。この判定には、画像の中に縦の線が撮像されているかどうかを判断する第３の深層学習ニューラルネットワークを用いてもよいし、画像を縦方向に積分し、横方向の強度プロファイルを求め、さらにこの強度プロファイルの微分プロファイルを求め、ゼロから一定の閾値を越えた箇所がある場合はバンチドステップがあると判断するような、通常の画像処理を利用した判定器を構築して行ってもよい。
　このように、第１の処理部４０１で判定されたスクラッチ及び潜傷に対し、バンチドステップのクラス１または２をラベリングし、このラベリングされた潜傷とスクラッチの画像データとバンチドステップのクラス分けとの組み合わせを教師データとして、第２の処理部４０２のニューラルネットワークに学習させる（Ｓ６０５）。潜傷像とスクラッチ像ではミラー電子画像におけるコントラストが逆になるので、潜傷用、スクラッチ用と２つに分けたニューラルネットワークを構築して各々学習させてもよい。
　図８に第２の処理部４０２の学習済みニューラルネットワークモデルの構成を示す。入力画像８０１は、図５Ａ、Ｂの領域５０３や５０６のように、潜傷またはスクラッチが撮像されている部分を囲った領域の画像データである。畳み込みニューラルネットワークの各種レイヤー群８０２を通り、最終レイヤー８０３でクラス１または２に判定される割合が計算され、クラス１に分類される確度８０４とクラス２に分類される確度８０５とが出力される。本実施例の場合、バンチドステップの誘因となるかならないかの二者択一なので、最終的な出力としては確度８０４（クラス１に判定される確度）のみを出力するようにしてもよい。
　以上のような識別器２０１の出力を、入出力装置２０４に、潜傷またはスクラッチが撮像された座標と、確度８０４の値をマップとして表示することにより、ユーザーは、エピタキシアル膜形成前に、デバイスを作っても初期不良となるウェハ領域を知ることができ、デバイス製造の歩留まりを正しく管理できる。
　図９に本実施例の欠陥検査システムを用いてデバイス製造の歩留まりを改善する例を示す。SiCバルクウェハの表面を平滑化する前処理が行われた後のウェハをサンプリングして、ミラー電子画像を取得する（Ｓ９０１）。サンプリングは全数検査であっても、抜き取り検査であってもよい。バルクウェハのミラー電子画像について、第１の処理部４０１により潜傷およびスクラッチを検出分類する（Ｓ９０２）。ここでの処理は、図６のフローチャートにおけるステップＳ６０２での処理と同様である。続いて、第２の処理部４０２により検出された潜傷またはスクラッチの致命度（バンチドステップの誘因となるか否か）を出力する（Ｓ９０３）。ステップＳ９０４においてバンチドステップの誘因となる潜傷またはスクラッチが所定の基準以上見いだされた場合には、前処理におけるプロセス条件を変更要としてユーザーに通知する（Ｓ９０４）。このように、特別な評価ウェハを用意することなく、製品ウェハをインラインで検査し、エピタキシアル膜形成前に、バンチドステップの誘因となる潜傷またはスクラッチを推定し、さらにそれらを低減させるように前処理条件のプロセスを調整することにより、初期不良の少ないバルクウェハを供給することが可能になる。
　なお、本実施例では、第２の処理部４０２に深層学習ニューラルネットワークを用いるため、推定精度を高めるためには多くの教師データが必要となり、多くの潜傷またはスクラッチのミラー電子画像と、エピタキシアル成長後の対応するミラー電子画像とを取得する必要がある。ミラー電子式検査装置は視野が80ミクロン角と狭いため、ウェハ全面を隈なく撮像することは現実的ではなく、教師データを効率的に収集するにはできるだけ多くの潜傷像とスクラッチ像を得られるように撮像箇所を選択する必要がある。このためには以下のような方策が考えられる。
　（１）視野の広い、光学式の検査装置でスクラッチが検出された箇所に沿って、あるいはその近傍にミラー電子式検査装置の撮像箇所を設定する。これは、検出されたスクラッチの延長上または途中で途切れた所に潜傷が続いている可能性が高いためである。また、光学式の検査装置で検出される程大きなスクラッチが残った近傍は研磨品質が他の箇所より劣ると考えられ、光学式の検査装置では検出されない潜傷やスクラッチをミラー電子式検査装置が検出する可能性が高いためである。
　（２）光学式の検査装置で検出されたスクラッチの方向と直交するような方向に、ウェハの端から端まで一列に撮像する。スクラッチの方向は研磨の方向に沿っているので、似たような方向に潜傷やスクラッチが走ると考えられる。このため、見つかったスクラッチの方向と直交方向に数か所連続して撮像していけば、他の潜傷やスクラッチを撮像できる可能性が高いためである。
　（３）前処理に用いるＣМＰ（Chemical Mechanical Polishing）装置の研磨パッドのウェハに対する運動方向を元に傷の入る方向を予測し、その方向と直交する向きに、（２）と同じように撮像点を複数本の線状として配置する。
　（４）最初の撮像過程において、第１の処理部４０１により潜傷像やスクラッチ像を含むミラー電子画像を検出した場合、その潜傷やスクラッチの方向に沿って撮像点を追加する。この場合、最初の撮像過程は、（１）～（３）のような事前情報に基づいて予測して定めてもよいし、事前情報が無ければ、十字や放射状の８方向、あるいは平行な数本の線、などウェハの端から端に亘る線状に連続して撮像することで、大まかに潜傷やスクラッチを探索するとよい。
２００：ミラー電子画像、２０１：識別器、２０２：コンピュータシステム、２０３：画像データ前処理演算部、２０４：入出力装置、３００ａ：照射電子線、３００ｂ：対物レンズ後焦点、３００ｃ：ミラー電子、３０１：電子銃、３０２：コンデンサレンズ、３０３：セパレータ、３０４：ウェハ、３０５：電子銃制御装置、３０６：対物レンズ、３０７：移動ステージ制御装置、３０８：移動ステージ、３０９：基板ホルダ、３０９ｂ：絶縁部材、３１０：高圧電源、３１１：中間電子レンズ、３１２：投影レンズ、３１３：紫外線光源、３１４：分光器、３１５：紫外線光学素子、３１６：画像検出部、３１７：検査装置制御部、３１８：電子光学系制御装置、３１９：入出力装置、３２０：画像処理装置、４０１：第１の処理部、４０２：第２の処理部、５０１：ミラー電子画像、５０２：潜傷、５０３，５０６：欠陥存在領域、５０４：ミラー電子画像、５０５：スクラッチ、６１０：バルクウェハ、６１１：エピタキシアル膜。

Claims (12)

  1. 　SiCバルクウェハのミラー電子画像から前記SiCバルクウェハの欠陥を検出し、前記欠陥がバンチドステップの誘因となる確率を推定する欠陥検査システムであって、
    　前記SiCバルクウェハのミラー電子画像から前記SiCバルクウェハの少なくとも潜傷あるいはスクラッチを検出する第１の処理部と、第１の学習済みニューラルネットワークモデルを用いて前記第１の処理部で検出された前記SiCバルクウェハの潜傷あるいはスクラッチが、前記SiCバルクウェハ上に形成されるエピタキシアル膜に発生するバンチドステップの誘因となる確率を出力する第２の処理部とを有する識別器と、
    　前記識別器の処理結果を出力する入出力装置と、
    を有することを特徴とする欠陥検査システム。
  2. 　請求項１において、
    　前記第１の学習済みニューラルネットワークモデルは、潜傷あるいはスクラッチのミラー電子画像である潜傷像あるいはスクラッチ像を入力とし、当該像の潜傷あるいはスクラッチがバンチドステップの誘因となる確率を出力とし、潜傷像あるいはスクラッチ像と、SiCバルクウェハにおける当該像の潜傷あるいはスクラッチの位置から推定される当該SiCバルクウェハ上に形成されるエピタキシアル膜の位置に発生したバンチドステップの有無との組み合わせを教師データとして学習が実施されることを特徴とする欠陥検査システム。
  3. 　請求項１において、
    　前記第１の処理部は、前記SiCバルクウェハのミラー電子画像を、画像処理により、または第２の学習済みニューラルネットワークモデルを用いて前記SiCバルクウェハの少なくとも潜傷あるいはスクラッチを検出し、
    　前記第１の処理部は、前記潜傷あるいはスクラッチと判定する確からしさを前記入出力装置から設定可能とされることを特徴とする欠陥検査システム。
  4. 　請求項１において、
    　前記入出力装置は、前記SiCバルクウェハにおける、バンチドステップの誘因となる確率の高い潜傷あるいはスクラッチの分布を示すウェハマップを表示することを特徴とする欠陥検査システム。
  5. 　SiCバルクウェハのミラー電子画像から前記SiCバルクウェハの欠陥を検出し、前記欠陥がバンチドステップの誘因となる確率を推定する欠陥検査方法において、
    　前記SiCバルクウェハのミラー電子画像から、画像処理により、または第２の学習済みニューラルネットワークモデルを用いて、前記SiCバルクウェハの少なくとも潜傷あるいはスクラッチを検出する第１の手順と、
    　第１の学習済みニューラルネットワークモデルを用いて、検出された前記SiCバルクウェハの潜傷あるいはスクラッチが、前記SiCバルクウェハ上に形成されるエピタキシアル膜に発生するバンチドステップの誘因となる確率を出力する第２の手順と、
    を有することを特徴とする欠陥検査方法。
  6. 　請求項５において、
    　前記第１の学習済みニューラルネットワークモデルは、潜傷あるいはスクラッチのミラー電子画像である潜傷像あるいはスクラッチ像を入力とし、当該像の潜傷あるいはスクラッチがバンチドステップの誘因となる確率を出力とし、潜傷像あるいはスクラッチ像と、SiCバルクウェハにおける当該像の潜傷あるいはスクラッチの位置から推定される当該SiCバルクウェハ上に形成されるエピタキシアル膜の位置に発生したバンチドステップの有無との組み合わせを教師データとして学習が実施されることを特徴とする欠陥検査方法。
  7. 　請求項５において、
    　入出力装置から、前記第１の手順において潜傷あるいはスクラッチと判定する確からしさの設定を受け、
    　前記第１の手順において、設定された確からしさを満たす前記SiCバルクウェハの潜傷あるいはスクラッチを検出することを特徴とする欠陥検査方法。
  8. 　請求項５において、
    　入出力装置に、前記SiCバルクウェハにおける、バンチドステップの誘因となる確率の高い潜傷あるいはスクラッチの分布を示すウェハマップを表示する第３の手順を有する欠陥検査方法。
  9. 　潜傷あるいはスクラッチのミラー電子画像である潜傷像あるいはスクラッチ像を入力とし、当該像の潜傷あるいはスクラッチがバンチドステップの誘因となる確率を出力とするニューラルネットワークモデルの教師データの作成方法であって、
    　SiCバルクウェハに対して、潜傷あるいはスクラッチの発生する位置または方向を予測し、予測に基づきミラー電子顕微鏡の撮像箇所を設定する第１の手順と、
    　前記第１の手順において設定した撮像箇所について、前記ミラー電子顕微鏡により前記SiCバルクウェハのミラー電子画像を撮像する第２の手順と、
    　前記第２の手順により撮像した前記SiCバルクウェハのミラー電子画像から前記SiCバルクウェハの潜傷あるいはスクラッチを検出する第３の手順と、
    　前記第３の手順で検出された前記SiCバルクウェハの潜傷あるいはスクラッチの位置に対応させて、前記ミラー電子顕微鏡により前記SiCバルクウェハ上に形成されたエピタキシアル膜のミラー電子画像を撮像する第４の手順と、
    　前記第４の手順により撮像した前記エピタキシアル膜のミラー電子画像からバンチドステップの発生有無を判定する第５の手順と、を有し、
    　前記第３の手順で検出された潜傷あるいはスクラッチのミラー電子画像である潜傷像あるいはスクラッチ像と前記第５の手順で判定されたバンチドステップの発生有無との組み合わせを前記ニューラルネットワークモデルの教師データとすることを特徴とする教師データの作成方法。
  10. 　請求項９において、
    　前記第４の手順において、前記エピタキシアル膜のミラー電子画像を撮像する撮像箇所は、前記SiCバルクウェハの潜傷あるいはスクラッチの位置、前記SiCバルクウェハの結晶面のオフ角及び前記エピタキシアル膜の厚みに基づき算出されることを特徴とする教師データの作成方法。
  11. 　請求項９において、
    　前記第１の手順において、光学式検査装置により前記SiCバルクウェハにおいて検出されたスクラッチに基づき、前記ミラー電子顕微鏡の撮像箇所を設定することを特徴とする教師データの作成方法。
  12. 　請求項９において、
    　前記第１の手順において、前記SiCバルクウェハに対して前処理を施したＣＭＰ装置の研磨パッドの運動方向に基づき、前記ミラー電子顕微鏡の撮像箇所を設定することを特徴とする教師データの作成方法。
PCT/JP2020/006798 2020-02-20 2020-02-20 欠陥検査システム、欠陥検査方法及び教師データの作成方法 WO2021166161A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/006798 WO2021166161A1 (ja) 2020-02-20 2020-02-20 欠陥検査システム、欠陥検査方法及び教師データの作成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/006798 WO2021166161A1 (ja) 2020-02-20 2020-02-20 欠陥検査システム、欠陥検査方法及び教師データの作成方法

Publications (1)

Publication Number Publication Date
WO2021166161A1 true WO2021166161A1 (ja) 2021-08-26

Family

ID=77392244

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/006798 WO2021166161A1 (ja) 2020-02-20 2020-02-20 欠陥検査システム、欠陥検査方法及び教師データの作成方法

Country Status (1)

Country Link
WO (1) WO2021166161A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115424099A (zh) * 2022-11-07 2022-12-02 浙江大学杭州国际科创中心 用于识别碳化硅位错的模型训练方法、识别方法及装置
CN116452598A (zh) * 2023-06-20 2023-07-18 曼德惟尔(山东)智能制造有限公司 基于计算机视觉的车桥生产质量快速检测方法及系统
CN117455897A (zh) * 2023-11-30 2024-01-26 魅杰光电科技(上海)有限公司 一种晶圆划痕检测方法、装置、设备及存储介质

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015564A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 半導体装置の検査装置と検査方法
JP2001331784A (ja) * 2000-05-18 2001-11-30 Hitachi Ltd 欠陥分類方法及びその装置
JP2004303973A (ja) * 2003-03-31 2004-10-28 Sumitomo Mitsubishi Silicon Corp 半導体基板の検査方法および製造方法並びに半導体基板
WO2014076831A1 (ja) * 2012-11-19 2014-05-22 株式会社日立製作所 半導体検査装置、及び荷電粒子線を用いた検査方法
WO2017158744A1 (ja) * 2016-03-16 2017-09-21 株式会社 日立ハイテクノロジーズ 欠陥検査方法及び欠陥検査装置
JP2019034862A (ja) * 2017-08-10 2019-03-07 住友電気工業株式会社 炭化珪素エピ基板の製造方法
JP6585799B1 (ja) * 2018-10-15 2019-10-02 昭和電工株式会社 ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法
JP2019192859A (ja) * 2018-04-27 2019-10-31 株式会社 日立パワーデバイス 炭化ケイ素半導体装置の製造方法および検査システム
JP2019202900A (ja) * 2018-05-21 2019-11-28 三菱電機株式会社 ＳｉＣ基板の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015564A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 半導体装置の検査装置と検査方法
JP2001331784A (ja) * 2000-05-18 2001-11-30 Hitachi Ltd 欠陥分類方法及びその装置
JP2004303973A (ja) * 2003-03-31 2004-10-28 Sumitomo Mitsubishi Silicon Corp 半導体基板の検査方法および製造方法並びに半導体基板
WO2014076831A1 (ja) * 2012-11-19 2014-05-22 株式会社日立製作所 半導体検査装置、及び荷電粒子線を用いた検査方法
WO2017158744A1 (ja) * 2016-03-16 2017-09-21 株式会社 日立ハイテクノロジーズ 欠陥検査方法及び欠陥検査装置
JP2019034862A (ja) * 2017-08-10 2019-03-07 住友電気工業株式会社 炭化珪素エピ基板の製造方法
JP2019192859A (ja) * 2018-04-27 2019-10-31 株式会社 日立パワーデバイス 炭化ケイ素半導体装置の製造方法および検査システム
JP2019202900A (ja) * 2018-05-21 2019-11-28 三菱電機株式会社 ＳｉＣ基板の製造方法
JP6585799B1 (ja) * 2018-10-15 2019-10-02 昭和電工株式会社 ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115424099A (zh) * 2022-11-07 2022-12-02 浙江大学杭州国际科创中心 用于识别碳化硅位错的模型训练方法、识别方法及装置
CN115424099B (zh) * 2022-11-07 2023-04-18 浙江大学杭州国际科创中心 用于识别碳化硅位错的模型训练方法、识别方法及装置
CN116452598A (zh) * 2023-06-20 2023-07-18 曼德惟尔(山东)智能制造有限公司 基于计算机视觉的车桥生产质量快速检测方法及系统
CN116452598B (zh) * 2023-06-20 2023-08-29 曼德惟尔(山东)智能制造有限公司 基于计算机视觉的车桥生产质量快速检测方法及系统
CN117455897A (zh) * 2023-11-30 2024-01-26 魅杰光电科技(上海)有限公司 一种晶圆划痕检测方法、装置、设备及存储介质
CN117455897B (zh) * 2023-11-30 2024-04-30 魅杰光电科技(上海)有限公司 一种晶圆划痕检测方法、装置、设备及存储介质

Similar Documents

Publication Publication Date Title
US7019294B2 (en) Inspection method and apparatus using charged particle beam
WO2021166161A1 (ja) 欠陥検査システム、欠陥検査方法及び教師データの作成方法
JP5164317B2 (ja) 電子線による検査・計測方法および検査・計測装置
JP4825530B2 (ja) パターン欠陥検査方法および装置
US8502146B2 (en) Methods and apparatus for classification of defects using surface height attributes
CN108603850B (zh) 缺陷检查方法以及缺陷检查装置
WO2017158742A1 (ja) 欠陥検査装置
US20060231758A1 (en) Inspection system, inspection method, and process management method
TWI776085B (zh) 用於監測束輪廓及功率的方法及設備
JP6957633B2 (ja) 評価用半導体基板およびそれを用いた検査装置の欠陥検出感度評価方法
US11803960B2 (en) Optical image contrast metric for optical target search
JP6310864B2 (ja) 検査装置
US20220107280A1 (en) Defect Inspection Device and Defect Inspection Method
WO2012008091A1 (ja) 荷電粒子線装置
JP6714147B2 (ja) 荷電粒子線装置、及び荷電粒子線装置の調整方法
WO2021106128A1 (ja) 欠陥検査装置、及び方法
WO2019058441A1 (ja) 荷電粒子線装置
Satake et al. Electron beam inspection system for semiconductor wafer based on projection electron microscopy
JP2008147679A (ja) 電子線応用装置
WO2019138525A1 (ja) 欠陥検査装置および欠陥情報表示装置
TW202236345A (zh) 帶電粒子線裝置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20920343

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20920343

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP