KR20230104380A - 입실론 갈륨 옥사이드 에피택셜 기판 제조 방법 및 그에 의해 제조된 입실론 갈륨 옥사이드 에피택셜 기판 - Google Patents

입실론 갈륨 옥사이드 에피택셜 기판 제조 방법 및 그에 의해 제조된 입실론 갈륨 옥사이드 에피택셜 기판 Download PDF

Info

Publication number
KR20230104380A
KR20230104380A KR1020210193306A KR20210193306A KR20230104380A KR 20230104380 A KR20230104380 A KR 20230104380A KR 1020210193306 A KR1020210193306 A KR 1020210193306A KR 20210193306 A KR20210193306 A KR 20210193306A KR 20230104380 A KR20230104380 A KR 20230104380A
Authority
KR
South Korea
Prior art keywords
graphene
epitaxial substrate
etching
oxide
heat treatment
Prior art date
Application number
KR1020210193306A
Other languages
English (en)
Other versions
KR102675622B1 (ko
Inventor
배시영
정성민
이명현
신윤지
조성호
서지연
Original Assignee
한국세라믹기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국세라믹기술원 filed Critical 한국세라믹기술원
Priority to KR1020210193306A priority Critical patent/KR102675622B1/ko
Publication of KR20230104380A publication Critical patent/KR20230104380A/ko
Application granted granted Critical
Publication of KR102675622B1 publication Critical patent/KR102675622B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명에 따른 ε-Ga2O3 에피택셜 기판 제조 방법은 SiC 기판을 열처리하여 상기 SiC 기판상에 그래핀을 형성시키는 그래핀 형성단계, 형성된 그래핀을 식각하는 식각단계 및 식각된 그래핀에 ε-Ga2O3를 포함하는 산화물층을 성장시키는 산화물 성장단계를 포함한다.

Description

입실론 갈륨 옥사이드 에피택셜 기판 제조 방법 및 그에 의해 제조된 입실론 갈륨 옥사이드 에피택셜 기판{Method for manufacturing epsilon gallium oxide epitaxial substrate and epsilon gallium oxide epitaxial substrate}
본 발명은 에피택셜 기판 제조방법 및 그에 의해 제조된 에피택셜 기판에 관한 것이다. 보다 구체적으로, 입실론 갈륨 옥사이드(ε-Ga2O3) 에피택셜 기판 제조 방법 및 그에 의해 제조된 입실론 갈륨 옥사이드(ε-Ga2O3) 에피택셜 기판에 관한 것이다.
각종 전력산업, 전기자동차, 전력기기 등 다양한 분야의 발전으로 대전류, 고전압, 고효율 및 경량화 등의 특성을 갖춘 반도체 소자가 요구되고 있다. 이러한 전력 반도체 소자의 개발을 위해서는 넓은 밴드갭을 가지는 소재가 요구된다. 갈륨 옥사이드(Ga2O3)는 Ⅲ-Ⅵ족으로 투명하고 4.5 ~ 5.3 eV의 넓은 밴드갭을 갖기 때문에, 고내압, 저손실 전력 반도체용 소재로 유용하다. 이에, 갈륨 옥사이드(Ga2O3)는 실리콘 카바이드(SiC), 갈륨나이트라이드(GaN)를 뒤이은 차세대 전력 반도체 소재로 주목받고 있다.
한편, 갈륨 옥사이드(Ga2O3)는 α, β, δ, ε및 γ의 5개의 결정 구조를 가진다. 5가지 상 중에서 β상은 물리적, 화학적으로 가장 안정한 상이다. β-Ga2O3은 높은 기계적, 화학적 안정성을 가지고, 4.9 eV의 에너지 밴드갭을 가지므로 고내압, 저손실 전력 반도체 소재로 유용하다.
ε-Ga2O3는 준안정상이지만 4.6 eV에 달하는 넓은 밴드갭을 가지며, β상과 차별되는 여러 가지 특성들을 나타낸다. 또한, ε-Ga2O3는 강유전체 물질로, 자발적으로 큰 분극을 형성하고, 2차원 전자가스를 형성하는 독특한 특성을 가진다. 이는 β-Ga2O3와 비교하였을 때, 도핑 없이 높은 이동도 와 높은 전하 밀도를 가진 2차원 전자가스가 형성되는 장점이 있다.
이와 같이, ε-Ga2O3는 뛰어난 결정 대칭성과 독특한 물성을 지녔음에도 불구하고 ε-Ga2O3의 관한 연구는 β-Ga2O3에 비해 많이 부족한 상황이다.
이에, ε-Ga2O3에 관한 기술 개발이 요구되고 있다.
한편, 전술한 배경기술은 반드시 본 발명의 출원 전에 일반 공중에게 공개된 공지기술이라 할 수는 없다.
한국 등록 특허 10-2099054호
본 발명의 일 실시예는 기판 위에 ε 상의 Ga2O3를 성장시킬 수 있는 ε-Ga2O3 에피택셜 기판 제조 방법을 제공하는 것에 목적이 있다.
또한, 본 발명의 다른 실시예는 상술한 에피택셜 기판 제조 방법으로 제조된 ε-Ga2O3 에피택셜 기판을 제공하는 데에 목적이 있다.
상술한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본 발명의 일 실시예에 따른 ε-Ga2O3 에피택셜 기판 제조 방법은 SiC 기판을 열처리하여 상기 SiC 기판상에 그래핀을 형성시키는 그래핀 형성단계, 형성된 그래핀을 식각하는 식각단계 및 식각된 그래핀에 ε-Ga2O3를 포함하는 산화물층을 성장시키는 산화물 성장단계를 포함한다.
예컨대, 그래핀 형성단계는 SiC 기판의 전체 두께 대비 20% 이상의 두께로 그래핀을 형성시키는 단계를 포함할 수 있다.
예컨대, 그래핀 형성단계는 수소 가스 분위기 하에서 1차 열처리하는 1차 열처리 단계 및 아르곤 가스 분위기 하에서 2차 열처리하는 2차 열처리 단계를 포함할 수 있다.
예컨대, 1차 열처리 단계는 수소 가스유량 2slm 이상, 압력 550torr 이상에서 1600oC 이상의 온도로 10분이상 열처리하는 단계를 포함할 수 있다.
예컨대, 2차 열처리 단계는 아르곤 가스유량 5slm이상, 압력 550torr이상에서 1600oC 이상의 온도로 20분이상 열처리하는 단계를 포함할 수 있다.
예컨대, 식각단계는 형성된 그래핀을 상기 SiC 기판 전체 두께 대비 10% 이하의 두께로 식각하는 단계를 포함할 수 있다.
예컨대, 식각단계는 형성된 그래핀을 그래핀 층수가 1 내지 5층이 되도록 식각하는 단계를 포함할 수 있다.
예컨대, 식각단계는 SiC 기판의 표면 노출영역의 비율이 30% 이상 되도록 마스크를 덧대어 식각하는 단계를 포함할 수 있다.
예컨대, 식각단계는 플라즈마를 이용한 식각 공정일 수 있다.
예컨대, 식각단계는 N2, O2, Ar, H2 또는 CH4 중 적어도 하나 이상 선택된 가스로 가스 유량 300sccm 이상, 압력 0.55torr 이상에서 3 내지 5분동안 식각하는 단계를 포함할 수 있다.
예컨대, 산화물 성장단계는 전체 상(phase) 대비 ε-Ga2O3를 50~100%로 포함하는 Ga2O3 산화물을 성장시키는 단계를 포함할 수 있다.
예컨대, 산화물 성장단계는 대기 가스유량 5 L/min 상압에서 500 oC 내지 700 oC 이상 온도로 60분 이상 처리하여 Ga2O3 산화물을 성장시키는 단계를 포함할 수 있다.
본 발명의 다른 일 실시예에 따른 ε-Ga2O3 에피택셜 기판은 SiC 기판, SiC 기판 상의 그래핀층 및 그래핀층 상에 배치되고, ε-Ga2O3를 포함하는 산화물층을 포함하는 것을 특징으로 한다.
예컨대, 그래핀층은 n개의 복수의 그래핀 층들로 구성된 제1 부분 및 n보다 적은 m개의 복수의 그래핀 층들로 구성된 제2 부분을 포함하고, 산화물층은 제2 부분 상에 배치될 수 있다.
예컨대, 그래핀층의 상기 제2 부분의 층 수 m은 1 내지 5인 것을 특징으로 할 수 있다.
예컨대, 그래핀층의 상기 제1 부분의 층 수 n은 10이상인 것을 특징으로 할 수 있다.
예컨대, 그래핀층의 상기 제2 부분에 대한 라만 스펙트럼 분석 시, 라만 피크 2D/G 비율은 0.9 내지 0.97인 것을 특징으로 할 수 있다(여기서, G 피크는 1588 cm-1 파수에서 발생되는 피크, 2D 피크는 2704 cm-1 파수에서 발생되는 피크를 의미함).
예컨대, 그래핀층의 제2 부분의 접촉각은 40° 내지 70° 이고, 그래핀층의 상기 제1 부분의 접촉각은 70° 초과 80°이하인 것을 특징으로 할 수 있다.
예컨대, 산화물층은 전체 상 대비 상기 ε-Ga2O3를 50 내지 100% 포함하는 것을 특징으로 할 수 있다.
전술한 본 발명의 과제 해결 수단 중 어느 하나에 의하면, 본 발명의 일 실시예 따른 ε-Ga2O3 에피택셜 기판 제조 방법은 Ga2O3의 전체 상 대비 ε상의 비율이 높은 ε-Ga2O3 에피택셜 기판을 제조하는 방법을 제공할 수 있다.
또한, 본 발명의 일 실시예 따른 ε-Ga2O3 에피택셜 기판 제조 방법은 선택적인 영역에 ε-Ga2O3을 성장시킬 수 있는 ε-Ga2O3 에피택셜 기판을 제조하는 방법을 제공할 수 있다.
또한, 본 발명의 일 실시예 따른 ε-Ga2O3 에피택셜 기판 제조 방법은 ε-Ga2O3을 기판 상에서 쉽게 분리할 수 있는ε-Ga2O3 에피택셜 기판을 제조하는 방법을 제공할 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 ε-Ga2O3 에피택셜 기판 제조 방법의 순서도이다.
도 2a는 도 1의 그래핀 형성단계를 나타낸 모식도이다.
도 2b 및 도 2c는 도1의 식각단계를 나타낸 모식도이다.
도 2d는 도 1의 산화물 성장단계를 나타낸 모식도이다.
도 3은 도 1의 그래핀 형성단계의 순서도이다.
도 4a는 본 발명의 일 실시예에 따른 그래핀 형성단계 이전 SiC 기판의 광학현미경 이미지이다.
도 4b는 본 발명의 일 실시예에 따른 그래핀 형성단계 이후 SiC 기판의 광학현미경 이미지이다.
도 5는 그래핀 형성단계 전후의 SiC 기판을 라만 스펙트럼 분석한 그래프이다.
도 6a 및 도 6b는 식각시간에 따른 식각된 그래핀 라만 스펙트럼 분석 그래프이다.
도 7은 식각시간에 따른 식각된 그래핀의 라만 피크 2D/G의 비율을 나타낸 그래프이다.
도 8은 식각시간에 따른 식각된 그래핀의 접촉각을 나타낸 도면이다.
도 9는 처리 온도에 따른 Ga2O3 산화물의 XRD 그래프이다.
도 10a는 처리 온도에 따른 2θ 18° 내지 20° 부근 Ga2O3 산화물의 XRD 그래프이다.
도 10b는 처리 온도에 따른 2θ 58° 내지 62° 부근 Ga2O3 산화물의 XRD 그래프이다.
도 11은 식각시간에 따른 산화물을 나타낸 SEM 이미지이다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우 뿐 아니라, 그 중간에 다른 구성을 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
본 발명의 일 실시예에 따른 ε-Ga2O3 에피택셜(epitaxial) 기판 제조 방법은 기판 위에 Ga2O3를 에피택셜 성장시킬 수 있는 방법을 의미한다. 보다 구체적으로, Ga2O3의 준안정상인 ε-Ga2O3을 성장시킬 수 있는 방법을 의미한다.
여기서, 에피택셜이란, 결정구조를 갖는 기판 위에 기판과 같은 결정구조 및 방향성을 가진 결정막이 자라는 현상을 말한다.
소자의 응용을 위한 결정 성장방법 중의 하나는 호환성이 있는 결정으로 이루어진 웨이퍼 상에 얇은 결정을 성장시키는 것이다. 기판의 결정은 성장되는 물질과 같을 수도 있고 유사한 격자구조의 다른 물질일 수도 있다. 이 과정에서 기판은 그 위에 새로운 결정이 성장되는 시드 결정이 되며, 새 결정은 기판과 같은 결정구조 및 방향성을 갖는다.
이하 첨부된 도면을 참고하여 본 발명을 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 ε-Ga2O3 에피택셜 기판 제조 방법의 순서도이다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 ε-Ga2O3 에피택셜 기판 제조 방법의 모식도이다.
구체적으로 도 2a는 그래핀 형성단계(S10)를 나타내는 모식도이고, 도 2b 및 도 2c는 식각단계(S20)을 나태는 모식도이고, 도 2d는 산화물 성장단계(S30)을 나타내는 모식도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 ε-Ga2O3 에피택셜 기판 제조 방법은 SiC 기판을 열처리하여 상기 SiC 기판상에 그래핀을 형성시키는 그래핀 형성 단계(S10), 성장된 그래핀을 식각하는 식각단계(S20), 식각된 그래핀에 Ga2O3(갈륨 옥사이드)를 성장시키는 산화물 성장단계(S30)을 포함한다.
먼저, ε-Ga2O3 에피택셜 기판을 제조하기 위해, 도 2a에 나타난 바와 같이, SiC 기판 상에 그래핀을 형성(S10)시킨다.
ε-Ga2O3 산화물층은 ε-Ga2O3 이 잘 성장될 수 있는 동시에 그래핀 형성이 용이한 기판 상에서 제조될 수 있다. 예를 들어, ε-Ga2O3 산화물층은 SiC 기판 상에 성장될 수 있다. 바람직하게는 4H-SiC 기판 상에서 성장될 수 있다. ε-Ga2O3 은 헥사고날(hexagonal) 구조와 유사한 형태를 이루는 독특한 오르소롬빅(orthorhombic) 구조를 가지므로, 헥사고날 구조를 갖는 4H-SiC 기판상에서 용이하게 성장될 수 있다. 한편, 4H-SiC 기판은 충분한 탄소를 함유하고 있어, 후술하는 열처리 공정을 통해 그래핀 형성에 용이할 수 있다.
그래핀 형성단계(S10)는 상술한 SiC 기판(100) 위에 그래핀(200)을 형성시키는 단계일 수 있다.
그래핀 형성단계(S10)는 SiC 기판(100) 위에 SiC 기판(100)의 전체 두께 대비 20% 이상의 두께로 그래핀(200)이 형성되도록 수행될 수 있다.
예를 들어, SiC 기판(100)이 한 층 당 두께가 1nm인 50개의 층으로 이루어질 경우, 그래핀(200)은 10층 이상의 두께로 형성될 수 있다.
그래핀(200)이 SiC 기판(100)의 전체 두께 대비 20% 이상의 두께로 형성될 경우, 식각을 통한 그래핀(200) 두께 제어가 용이할 수 있다. 구체적으로, 식각 시간 등을 제어하여 그래핀(200)의 두께를 원하는 두께로 충분히 얇게 식각할 수 있으며, 얇은 그래핀(200)층 상에 충분한 두께의 ε-Ga2O3 산화물층을 성장시킬 수 있다. 반면, 그래핀(200)의 두께가 SiC 기판(100)의 전체 두께 대비 20% 미만인 경우, 식각 제어를 통해 그래핀(200)의 두께를 원하는 두께로 식각하는 것이 어려울 수 있으며, 충분한 두께의 ε-Ga2O3 산화물층을 성장시키기 어려울 수 있다.
그래핀 형성단계(S10)는 1차 열처리 단계 및 2차 열처리 단계를 포함할 수 있다.
도 3는 도 1의 그래핀 형성단계의 순서도이다.
도 3을 참조하면, 그래핀 형성단계(S10)은 수소(H2) 가스 분위기 하에서 1차 열처리하는 1차 열처리 단계(S11) 및 아르곤(Ar) 가스 분위기 하에서 2차 열처리하는 2차 열처리 단계(S12)를 포함할 수 있다.
SiC를 고온에서 열처리하면, 실리콘(Si)은 증발되고, SiC 결정 내에 포함되어 있던 탄소(C)는 표면으로 분리되면서 그래핀(200)층이 형성될 수 있다.
1차 열처리 단계(S11)는 SiC기판(100) 상의 실리콘을 제거하기 위한 단계일 수 있다.
1차 열처리 단계(S11)는 수소 분위기에서 SiC 기판(100)을 1600℃ 이상의 온도로 가열하는 방식으로 수행될 수 있으며, 구체적으로, 수소 가스유량 2slm 이상, 압력 550torr 이상의 분위기에서 1600℃ 이상의 온도로 10분 이상동안 수행될 수 있다.
SiC 기판(100)을 수소 가스유량 2slm 이상, 압력 550torr 이상, 1600℃ 이상의 온도로 10분 이상동안 열처리할 경우, SiC 기판(100) 상의 실리콘이 충분히 제거되어, SiC 중의 탄소가 결정 표면을 따라 그래핀(200)을 원활하게 형성시킬 수 있다. 반대로, 수소 가스유량 2slm 미만, 압력 550torr 미만, 1600℃ 미만의 온도로 1분 미만동안 열처리할 경우, SiC 기판(100) 상의 실리콘(Si)이 충분히 제거되지 못하여 SiC 결정 내에 포함되어 있던 탄소(C)가 표면으로 분리되지 못하여 그래핀(200)이 형성되지 않을 수 있다.
1차 열처리 단계(S11)가 완료되면, 2차 열처리 단계(S12)가 수행될 수 있다.
2차 열처리 단계(S12)는 SiC 기판 상(100)에 안정화된 그래핀(200)층을 형성시키기 위한 단계일 수 있다.
2차 열처리 단계(S12)는 아르곤 분위기에서 SiC 기판(100)을 1600oC 이상의 온도로 가열하는 방식으로 수행될 수 있다. 구체적으로, 아르곤 가스유량 5slm이상, 압력 550torr 이상의 분위기에서 1600oC 이상의 온도로 20분 이상동안 수행될 수 있다.
1차 열처리된 SiC 기판(100) 상을 아르곤 가스유량 5slm 이상, 압력 550torr 이상의 분위기에서 1600oC 이상의 온도로 20분 이상동안 열처리할 경우, 그래핀(200)을 보다 안정화된 그래핀으로 형성시킬 수 있다. 반대로, 아르곤 가스유량 5slm 미만, 압력 550torr 미만의 분위기에서 1600oC 미만의 온도로 20분 미만 동안 열처리할 경우, 그래핀(200)을 안정화되도록 형성시키지 못할 수 있다.
한편, 1차 열처리 단계(S11) 및 2차 열처리 단계(S12)는 유도 가열 방식으로 수행될 수 있다. 유도 가열이란 전자기 유도를 이용하여 금속물체를 가열시키는 방법으로, 코일에 전류가 공급되면 가열하고자 하는 금속에 와전류가 발생하고, 금속의 저항에 의해 발생된 줄열이 온도를 높이게 되는 원리를 이용한다.
하지만, 열처리 방식은 이에 한정하는 것은 아니며, 유전가열, 통전가열, 마이크로파 가열 등 다양한 열처리 방식에 의해 수행될 수 있다.
다시 도 1을 참조하면, 그래핀 형성단계가 완료되면, 형성된 그래핀을 식각(S20)한다.
식각단계(S20)은 ε 상을 갖는 Ga2O3 산화물이 생성될 수 있도록 형성된 그래핀(200)의 두께를 조절하는 단계일 수 있다.
구체적으로, 형성된 그래핀(200)을 SiC 기판(100) 전체 두께 대비 10% 이하의 두께로 식각하는 단계일 수 있다.
형성된 그래핀(200)을 SiC 기판(100) 전체 두께 대비 10% 이하의 두께로 식각하면, 식각된 그래핀(200) 상에 ε 상을 갖는 Ga2O3 산화물이 생성될 수 있다. 반대로, 형성된 그래핀(200)을 SiC 기판(100) 전체 두께 대비 10% 초과의 두께로 식각할 경우, 그래핀(200)의 층이 너무 두꺼워 ε 상을 갖는 Ga2O3 산화물이 생성물이 생성되지 않을 수 있다.
한편, 식각 방식은 습식 식각과 건식 식각으로 구분될 수 있다. 습식 식각은 목표 금속만을 부식 용해하는 성질을 가지는 액체의 약품을 사용하는 식각 방식을 의미한다. 건식 식각은 기체 플라즈마나 활성화된 기체에 의한 반응을 이용한 식각 방식을 의미한다.
습식 식각은 한번에 대량의 기판을 처리할 수 있다는 장점을 가지나, 방향성을 제어하기 힘들어 정밀도가 높은 미세가공이 어렵다는 단점이 있다. 본 발명의 일 실시예에 식각단계(S20)는 미세가공이 요구되므로, 건식 식각으로 수행되는 것이 적합할 수 있다.
구체적으로, 식각단계(S20)는 플라즈마를 이용한 건식 식각으로 수행될 수 있다. 플라즈마를 이용한 건식 식각은 진공 챔버에 기판을 넣고, 식각용 가스를 주입한 후 전기 에너지를 공급해 플라즈마 상태를 만들면, 이온화된 가스에서 높은 운동 에너지를 가지게 된 이온들이 기판의 전극에 의해 가속화되어 기판 표면에서 목표물의 원자들간 결합을 끊어 식각을 하는 원리를 이용한다.
본 발명의 일 실시예에 따른 식각단계(S20)는 직류 전압을 인가하여 플라즈마를 생성하여 식각하는 직류 플라즈마(DC Plasma) 식각 또는 고주파를 인가하여 플라즈마를 생성하여 식각하는 고주파 플라즈마(RF Plasma) 식각으로 수행될 수 있다.
식각단계(S20)는 고주파 플라즈마 식각으로 수행되는 것이 보다 바람직할 수 있다.
식각단계(20)는 고주파 화학 기상 증착 장치(Radio Frequency Chemical Vapor Deposition, RF CVD) 장치를 이용하여 수행될 수 있다. 구체적으로, 고주파 화학 기상 증착 장치에 N2, O2, Ar, H2 또는 CH4 중 적어도 하나 이상 선택된 가스를 주입하여 가스 유량 300sccm 이상, 압력 0.55torr 이상으로 3 내지 5분 동안 수행될 수 있다.
만약, 3분 미만의 시간동안 식각할 경우, 그래핀(200)의 식각이 제대로 이루어지지 않아 그래핀(200)의 두께가 너무 두꺼워 ε-Ga2O3산화물의 생성이 잘 되지 않을 수 있다. 반대로, 5분 초과의 시간동안 식각할 경우, 그래핀(200)의 두께가 너무 얇아지거나 아예 제거되어 ε-Ga2O3산화물을 SiC 기판(100)으로부터 분리하기 어려울 수 있다.
한편, 몇몇 실시예에서 식각단계(S20)은 도 2b에 도시한 바와 같이, 그래핀(200)이 성장되어 있는 SiC 기판(100) 상면에 마스크(300)를 덧대어 식각하는 단계를 더 포함할 수 있다. 보다 구체적으로, SiC 기판(100)의 표면 노출영역의 비율이 30% 이상 되도록 마스크(300)를 덧대어 식각하는 단계를 더 포함할 수 있다.
마스크(300)을 덧대어 식각단계(S20)을 수행할 경우, 그래핀(200)을 선택적인 영역에서 식각시킬 수 있다.
여기서, 마스크(300)는 식각되지 않도록 차단하는 차단막을 의미할 수 있다. 구체적으로, 마스크(300)는 에칭 내성이 높고, 물리적 강도가 높은 하드 마스크일 수 있다. 예를 들어, SiO2 막을 포함하는 하드 마스크 일 수 있다.
도 2c를 참조하면, 마스크(300)를 덧대어 식각할 경우, 마스크에 의해 표면이 노출되지 않아 식각되지 않는 제1 부분(400)과 표면이 노출되어 식각되는 제2 부분(500)이 형성될 수 있다.
이때, 제1 부분(400)에 위치한 그래핀(200)은 SiC 기판(100) 전체 두께 대비 20% 이상의 두께로 존재할 수 있으며, 제2 부분(500)에 위치한 그래핀(200)은 SiC 기판(100) 전체 두께 대비 10% 이하의 두께로 식각 될 수 있다.
그래핀 식각이 완료되면, 식각된 그래핀 상에 ε-Ga2O3산화물층을 성장(S30)시킨다.
산화물 성장단계(S30)는 식각된 그래핀에 ε 상을 갖는 ε-Ga2O3 산화물을 성장시키기 위한 단계일 수 있다.
도 2d를 참조하면, Ga2O3 산화물층(600)은 제2 부분(500)에 위치하여 식각된 그래핀(200) 상에 성장될 수 있다. 이때, Ga2O3 산화물층(600)은 Ga2O3의 전체 상 대비 ε-Ga2O3를 50 내지 100%로 포함하는 Ga2O3 산화물일 수 있다.
산화물 성장단계(S30)는 10torr 이하의 초고진공에서 분자빔을 이용해 산화물층을 성장시키는 분자빔 에피택시(Molecular Beam Epitaxy, MPE), 할로겐 화합물을 이용하여 산화물층을 성장시키는 수소화물 기상 에피택시 (Halide Vapor Phase Epitaxy, HVPE), 소스 용액을 초음파 진동을 통해 미스트(Mist)로 만든 후 열처리된 기판에 분사하여 기판상에 산화물층을 성장시키는 미스트 화학 기상 증착 방식(Mist-CVD) 등으로 수행될 수 있다.
구체적으로, 산화물 성장단계(S30)는 미스트 화학 기상 증착 방식으로 수행될 수 있다. 미스트 화학 기상 증착 방식은, 상압 및 저온에서 공정이 가능하므로, 산화물 성장단계(S30)를 미스트 화학 기상 증착 방식으로 수행할 경우, 다른 산화물 성장 방식에 비해 비용적으로 유리할 수 있다.
산화물 성장단계(S30)는 미스트 화학 기상 증착 장치를 이용하여 수행될 수 있다. 구체적으로, 미스트 화학 기상 증착 장치를 이용하여 갈륨(Ga) 수용액을 초음파 진동을 통해 미스트를 생성하고, 생성된 미스트를 석영관 내측으로 공급하여 SiC 기판(100)에 Ga2O3를 균일하게 성장시킬 수 있다.
이때, 산화물 성장단계(S30)는 대기 가스 분위기, 상압에서 60분 이상동안 수행될 수 있다. 예를 들어, 대기 가스 분위기 상압에서, 대기 가스유량 5 L/min 이상, 500℃ 내지 700℃의 온도로 60분 이상 동안 수행될 수 있다.
만약, 500℃ 미만의 온도에서 60분 미만의 시간동안 수행될 경우, 비정질 상의 Ga2O3 비율이 높아져 ε-Ga2O3의 비율이 50% 미만이 될 수 있다. 반대로, 700℃ 초과의 온도에서 60분 초과의 시간동안 수행될 경우, β-Ga2O3의 비율이 너무 높아져 ε-Ga2O3의 비율이 50% 미만이 될 수 있다.
본 발명의 일 실시예 따른 ε-Ga2O3 에피택셜 기판 제조 방법은 SiC 기판(100) 상에 그래핀(200)을 형성시키고, 그래핀(200)의 두께를 조절한 뒤 그 표면에 Ga2O3 산화물층(600)을 성장시키므로, Ga2O3 전체 상 대비 ε상의 비율이 높은 ε-Ga2O3 에피택셜 기판을 제공할 수 있다.
본 발명의 일 실시예 따른 ε-Ga2O3 에피택셜 기판 제조 방법은 SiC 기판(100) 상에 그래핀(200)을 형성시키고, 그래핀(200)의 두께를 조절한 뒤 그 표면에 Ga2O3 산화물층(600)을 성장시키므로, 판상 구조를 이루는 그래핀(200)에 의해 Ga2O3 산화물층(600)을 SiC 기판(100) 상에서 쉽게 분리할 수 있다.
또한, 본 발명의 일 실시예 따른 ε-Ga2O3 에피택셜 기판 제조 방법은 마스크(300)를 덧대어 그래핀(200)을 선택적인 영역으로 식각할 수 있으므로, 선택적인 영역에 ε-Ga2O3을 성장시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 ε-Ga2O3 에피택셜 기판 제조 방법은 미스트 화학 기상 증착 방식으로 산화물층(600)을 성장시키므로, 제조비용을 절감할 수 있다.
본 발명의 일 실시예에 따른 ε-Ga2O3 에피택셜 기판은 SiC 기판(100), 그래핀(200)층, ε상의 Ga2O3를 포함하는 산화물층(600)을 포함한다.
여기서, SiC 기판(100)은 상술한 바와 같이, 그래핀(200)층과 ε상의 Ga2O3이 용이하게 성장될 수 있도록 4H-SiC 기판을 사용할 수 있다.
그래핀(200)층은 n개의 복수의 그래핀층들로 구성된 제1 부분(400) 및 n보다 적은 m개의 복수의 그래핀층들로 구성된 제2 부분(500)을 포함할 수 있다.
구체적으로, 제 1 부분(400)은 식각되지 않은 그래핀층이 존재하는 영역을 의미하며, 제 2 부분(500)은 식각된 그래핀층이 식각된 영역을 의미할 수 있다. 이때, 제1 부분(400)의 층 수 n은 10이상일 수 있으며, 제2 부분(500)의 층 수 m은 1 내지 5일 수 있다.
제2 부분(500)에 존재하는 그래핀(200)층을 라만 스펙트럼 분석할 경우, 라만 피크 강도 비율 2D/G 값은 0.9 내지 0.97일 수 있다.
라만 스펙트럼 분석은 시료에 레이저를 조사하여 시료에서 발생되는 특정 광학모드에 의한 포논 라만 피크를 수집함으로써 수행될 수 있다. 이때, 라만 스펙트럼 분석을 위한 레이저는 시료의 종류에 따라 다양한 파장대의 레이저가 사용될 수 있다. 예를 들어, 레이저는 500~600 nm 파장을 가지는 여기 다이오드 레이저(excitation diode laser)를 이용하여 수행될 수 있다.
라만 스펙트럼에서, D 피크는 6각형 구조의 탄소원자들이 서로 마주보는 원자와 반대 방향으로 진동하는 A1g 진동모드에 의한 라만 신호를 의미한다. D 피크는 1340 cm-1 파수(Wave number)에서 발생될 수 있다. D 피크는 대칭성 때문에 완벽한 격자구조에서는 라만 산란이 관찰되지 않는다. 2D 피크는 D 피크 모드에 해당하는 포논(phonon) 두 개가 방출하면서 발생하는 이중공명 라만 산란에 의해 검출되는 신호이다. 2D 피크는 21588 cm-1 파수에서 발생될 수 있다.
G 피크는 격자 내 인접한 탄소 원자들이 서로 반대방향으로 진동하는 E2g 진동모드에 의한 라만 신호를 의미한다. 2D 피크는 2704 cm-1 파수에서 발생될 수 있다. G 피크는 흑연계 물질에서 공통으로 나타날 수 있다.
이에 따라, 2D 피크와 G 피크는 탄소(C)로 이루어진 그래핀의 라만 스펙트럼에서 기본적으로 나타날 수 있으며, 이를 통해, 그래핀(200)의 결함 유무를 확인할 수 있다.
또한, 라만 피크 강도 비율 2D/G 즉, G 피크 강도에 대한 2D 피크의 비율을 통해 그래핀(200)층의 두께를 파악할 수 있다. 2D 피크의 경우에는 그래핀(200) 층 수가 많을수록 G 피크에 대한 상대적인 피크 세기가 줄어들 수 있다.
만약, 라만 피크 강도 비율 2D/G 값이 0.9 내지 0.97일 경우, 그래핀(200)층은 5층 이하의 층수로 남아 있을 수 있다. 2D/G 값이 0.97을 초과할 경우에는, 그래핀(200)층이 SiC 기판(100) 상에 거의 존재하지 않을 수 있다. 반대로 2D/G 값이 0.90 미만일 경우에는 그래핀(200)층이 5층 초과의 층수로 남아 있을 수 있다.
한편, 제2 부분(500)에 존재하는 그래핀(200)층의 접촉각은 40° 내지 70°이고, 제1 부분의 접촉각은 70° 초과 80° 이하일 수 있다.
여기서, 접촉각이란 액체와 기체가 고체표면 위에서 열역학적 평형을 이룰 때 이루는 각을 말한다. 즉, 고체표면의 젖음성을 나타내며, 정형화된 액체방울에 의해 측정될 수 있다.
접촉각은 시료표면에 용액을 적하시켜 시료표면과 용액표면이 이루는 각을 측정함으로써 측정될 수 있다. 보다 구체적으로, 용액을 약, 3.5 μm 적하한 뒤 접촉각을 측정함으로써 측정될 수 있다.
만약, 제2 부분(500)에 존재하는 그래핀(200)층의 접촉각이 40° 내지 70° 일 때, 제2 부분(500)에 존재하는 그래핀(200)층은 5층 이하의 층수로 남아 있을 수 있다.
산화물층(600)은 제2 부분(500)의 그래핀층(200) 상에 위치할 수 있다.
산화물층(600)은 갈륨 옥사이드(Ga2O3)로 이루어진 에피택셜 층일 수 있으며, 전체 상 대비 ε-Ga2O3를 50 내지 100% 포함할 수 있다.
본 발명의 일 실시예에 따른 ε-Ga2O3 에피택셜 기판은 5층 이하의 그래핀(200)층이 존재하는 제 2부분에만 산화물층(600)을 성장시킬 수 있으므로, 선택적인 영역으로 산화물층(600)을 성장시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 ε-Ga2O3 에피택셜 기판은 SiC 기판(100) 상에 형성된 그래핀(200)층 위에 성장되므로, 그래핀(200)의 판상 구조 특성에 의해 산화물층(600) 분리가 용이하다.
이하, 본 발명의 실시예를 통해 본 발명에 대해 보다 상세히 설명하기로 한다.
실시예 1. 본 발명의 일 실시예에 따른 ε-Ga 2 O 3 에피택셜 기판 제조방법의 그래핀 형성단계에 의한 그래핀 생성 유무 확인
도 4a는 본 발명의 일 실시예에 따른 그래핀 형성단계 이전 SiC 기판의 광학현미경 이미지이며, 도 4b는 본 발명의 일 실시예에 따른 그래핀 형성단계 이후 SiC 기판의 광학현미경 이미지이다.
구체적으로, 도 4a는 수소 가스 분위기 하에서 1차 열처리하는 1차 열처리 단계 및 아르곤 가스 분위기 하에서 2차 열처리하는 2차 열처리 단계를 수행하기 전 SiC 기판의 이미지이며, 도 4b는 상기 1차 열처리 및 2차 열처리 단계를 수행한 후의 SiC 기판의 이미지이다.
구체적으로, 1차 열처리는 수소 가스유량 2slm, 압력 550torr에서 1600oC의 온도로 10분동안 유도 가열 방식으로 수행되었다.
2차 열처리는 아르곤 가스유량 5slm, 압력 550torr에서 1600oC의 온도로 20분동안 유도 가열 방식으로 수행되었다.
도 4a를 참조하면, 그래핀 형성단계 전, 즉 SiC 기판을 열처리하기 전에는 SiC 기판 상에 그래핀이 확인되지 않는 것을 알 수 있다.
도 4b를 참조하면, 그래핀 형성단계 이후, 즉 SiC기판을 열처리한 후에는 그래핀이 SiC 표면에 성장된 것을 확인할 수 있다.
도 5는 그래핀 성장단계 전후의 SiC 기판을 라만 스펙트럼 분석한 그래프이다.
구체적으로, 도 4a 및 도 4b의 SiC 기판을 라만 스펙트럼 분석한 그래프이다. 이때 라만 스펙트럼 분석은 514nm 파장의 여기 다이오드 레이저를 사용하여 수행되었다.
도 5를 참조하면, 그래핀 성장단계 전, 즉 열처리 전 SiC 기판에는 그래핀이 존재할 때 생성되는 D 피크, G 피크 및 2D 피크가 나타나지 않는 것을 확인할 수 있다. 이와 반대로, 열처리 후 SiC 기판에는 1335 cm-1 파수에서 D 피크, 1588 cm-1 파수에서 G 피크, 2704 cm-1 파수에서 2D 피크가 나타나는 것을 확인할 수 있다. 이에, 열처리 후 SiC 기판에는 그래핀이 성장되었음을 알 수 있다.
실시예 2. 본 발명의 일 실시예에 따른 ε-Ga 2 O 3 에피택셜 기판 제조방법의 식각시간에 따른 그래핀 확인
도 6a 및 도 6b는 식각시간에 따른 식각된 그래핀 라만 스펙트럼 분석 그래프이다.
구체적으로 도 6a 내지 도 6b는 실시예 1과 동일하게 1차 열처리 및 2차 열처리를 수행한 뒤, N2 가스 가스 유량 300sccm, 압력 0.55torr에서 0분, 1분, 2분, 3분, 4분, 5분으로 각각 식각하였을 때의 SiC 기판을 라만 스펙트럼 분석한 결과이다.
이때, 라만 스펙트럼 분석 실시예 1과 같이 514nm 파장의 여기 다이오드 레이저를 사용하여 수행되었다.
도 6a 및 도 6b를 참조하면, 식각시간이 오래될수록 1350~1650cm-1 파수에서 관찰되는 G 피크 및 1600~2800 cm-1 파수에서 관찰되는 2D 피크가 점차 줄어드는 것을 확인할 수 있다. 특히, 식각시간이 5분일 경우, G 피크 및 2D 피크가 거의 사라지고 있음을 확인할 수 있다.
이를 통해, 식각시간이 5분 초과일 경우에는 그래핀이 너무 많이 식각되어 SiC 기판 상에 아예 제거됨을 알 수 있다. 즉, 5분 이하의 시간동안 식각하는 것이 그래핀을 적절히 얇은 두께로 식각하는 것임을 알 수 있다.
도 7은 식각시간에 따른 식각된 그래핀의 라만 피크 2D/G의 비율을 나타낸 그래프이다.
도 7을 참조하면, 식각시간이 0 내지 2분일 경우 라만 피크 2D/G의 비율이 0.83 내지 0.85로 나타나는 것을 확인할 수 있다. 이에 반해, 식각시간이 3 내지 5분일 경우, 라만 피크 2D/G의 비율이 0.9 이상 0.97 이하인 것을 확인할 수 있다.
라만 피크 2D/G의 비율은 그래핀 층수에 따라 달라지므로, 상기 라만 피크 2D/G의 비율을 통해 식각 컨트롤이 가능할 수 있다.
도 8은 식각시간에 따른 식각된 그래핀의 접촉각을 나타낸 도면이다.
이때 접촉각은 SEO사 제조의 phoenix300 ET 접촉각 측정기를 사용하여, 액체를 약, 3.5 μm 적하하였을 때의 접촉각을 측정하였다.
도 8을 참조하면, 식각시간이 0분 내지 1분일 경우, 접촉각이 70°를 초과하는 것을 확인할 수 있다. 반면, 식각시간이 3분 내지 5분일 경우에는 접촉각이 40° 내지 70°임을 알 수 있다.
접촉각은 식각 시간에 따라 접촉각이 상이해지므로, 접촉각을 통해 식각 컨트롤이 가능할 수 있다.
실시예 3. 본 발명의 일 실시예에 따른 ε-Ga 2 O 3 에피택셜 기판 제조방법의 산화물 성장단계에서 처리 온도에 따른 산화물 상 확인
도 9는 처리 온도에 따른 Ga2O3 산화물의 XRD 그래프이다.
도 10a는 처리 온도에 따른 2θ 18° 내지 20° 부근 Ga2O3 산화물의 XRD 그래프이다.
도 10b는 처리 온도에 따른 2θ 58° 내지 62° 부근 Ga2O3 산화물의 XRD 그래프이다.
구체적으로, 도 9, 도 10a, 도 10b는 대기 가스유량 5 L/min 상압에서 500℃ 내지 700℃ 이상 온도로 6분동안 처리하여 형성한 Ga2O3 산화물의 XRD 그래프이다.
도 9을 참조하면, 500℃ 내지 700℃에서 산화물을 성장시킬 경우, (002), (004), (006), (008)면에서 ε 상의 Ga2O3가 관찰되는 것을 확인할 수 있다.
즉, 500℃ 내지 700℃에서 산화물을 처리할 경우, ε 상의 Ga2O3가 형성됨을 확인할 수 있다.
한편, 도 10a를 참조하면, 700℃로 처리할 경우, XRD 그래프에서 2θ 19° 부근에서 β 상의 Ga2O3가 관찰되는 것을 확인할 수 있다. 또한, 도 10b를 참조하면, 700℃로 처리할 경우XRD 그래프에서 2θ 59° 부근에서 β 상의 Ga2O3가 관찰되는 것을 확인할 수 있다.
즉, Ga2O3 산화물 성장 처리 온도가 700℃부터 β 상의 Ga2O3 가 관찰될 수 있으며, 700℃ 초과의 온도에서는 β 상의 Ga2O3 가 보다 많이 관찰될 것을 예측할 수 있다.
실시예 4. 본 발명의 일 실시예에 따른 ε-Ga 2 O 3 에피택셜 기판 제조방법의 식각시간에 따른 산화물 형성 확인
도 11는 식각 시간에 따른 산화물을 나타낸 SEM 이미지이다.
구체적으로, 1차 열처리 및 2차 열처리에 의해 그래핀층이 형성된 SiC 기판을 N2 가스 가스 유량 300sccm, 압력 0.55torr에서 0분, 3분, 5분으로 각각 식각한 후, 500℃ 내지 700℃로 미스트 화학 기상 증착 방식을 이용해 산화물층을 성장시킨 SiC 기판을 촬영한 SEM 이미지이다.
도 11을 참조하면, 식각되지 않은 그래핀 상에 산화물을 성장시킬 때 보다, 3분 내지 5분으로 식각된 그래핀 상에 산화물이 보다 더 성장이 잘되는 것을 확인할 수 있다.
이를 통해, 식각시간이 3분 내지 5분일 경우, 그래핀을 적절히 얇은 두께로 식각하는 것임을 알 수 있다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: SiC 기판
200: 그래핀
300: 마스크
400: 제1 부분
500: 제2 부분
600: 산화물

Claims (20)

  1. SiC 기판을 열처리하여 상기 SiC 기판상에 그래핀을 형성시키는 그래핀 형성 단계;
    상기 성장된 그래핀을 식각하는 식각단계; 및
    상기 식각된 그래핀에 ε-Ga2O3를 포함하는 산화물층을 성장시키는 산화물 성장단계를 포함하는,
    ε-Ga2O3 에피택셜 기판 제조 방법.
  2. 제1항에 있어서,
    상기 그래핀 형성단계는
    상기 SiC 기판의 전체 두께 대비 20% 이상의 두께로 그래핀을 형성시키는 단계를 포함하는,
    ε-Ga2O3 에피택셜 기판 제조 방법.
  3. 제1항에 있어서,
    상기 그래핀 형성단계는
    수소 가스 분위기 하에서 1차 열처리하는 1차 열처리 단계; 및
    아르곤 가스 분위기 하에서 2차 열처리하는 2차 열처리 단계를 포함하는,
    ε-Ga2O3 에피택셜 기판 제조 방법.
  4. 제3항에 있어서,
    상기 1차 열처리 단계는
    수소 가스유량 2slm 이상, 압력 550torr 이상에서 1600℃ 이상의 온도로 10분이상 열처리하는 단계를 포함하는,
    ε-Ga2O3 에피택셜 기판 제조 방법.
  5. 제3항에 있어서,
    상기 2차 열처리 단계는
    아르곤 가스유량 5slm이상, 압력 550torr이상에서 1600℃ 이상의 온도로 20분이상 열처리하는 단계를 포함하는,
    ε-Ga2O3 에피택셜 기판 제조 방법.
  6. 제1항에 있어서,
    상기 식각단계는
    상기 형성된 그래핀을 상기 SiC 기판 전체 두께 대비 10% 이하의 두께로 식각하는 단계를 포함하는,
    ε-Ga2O3 에피택셜 기판 제조 방법.
  7. 제1항에 있어서,
    상기 식각단계는
    상기 형성된 그래핀을 그래핀 층수가 1 내지 5층이 되도록 식각하는 단계를 포함하는,
    ε-Ga2O3 에피택셜 기판 제조 방법.
  8. 제1항에 있어서,
    상기 식각단계는
    상기 SiC 기판의 표면 노출영역의 비율이 30% 이상 되도록 마스크를 덧대어 식각하는 단계를 포함하는,
    ε-Ga2O3 에피택셜 기판 제조 방법.
  9. 제1항에 있어서,
    상기 식각단계는
    플라즈마를 이용한 식각 공정인,
    ε-Ga2O3 에피택셜 기판 제조 방법.
  10. 제9항에 있어서,
    상기 식각단계는
    N2, O2, Ar, H2 또는 CH4 중 적어도 하나 이상 선택된 가스로 가스 유량 300sccm 이상, 압력 0.55torr 이상에서 3 내지 5분동안 식각하는 단계를 포함하는,
    ε-Ga2O3 에피택셜 기판 제조 방법.
  11. 제1항에 있어서,
    상기 산화물 성장단계는
    전체 상(phase) 대비 ε-Ga2O3를 50~100%로 포함하는 Ga2O3 산화물을 성장시키는 단계를 포함하는,
    ε-Ga2O3 에피택셜 기판 제조 방법.
  12. 제1항에 있어서,
    상기 산화물 성장단계는
    미스트 화학 기상 증착(Mist-CVD)방식으로 Ga2O3 산화물을 성장시키는 단계를 포함하는,
    ε-Ga2O3 에피택셜 기판 제조 방법.
  13. 제12항에 있어서,
    상기 산화물 성장단계는
    대기 가스유량 5 L/min 상압에서 500℃ 내지 700℃ 이상 온도로 60분 이상 처리하여 Ga2O3 산화물을 생성하는 단계를 포함하는,
    ε-Ga2O3 에피택셜 기판 제조 방법.
  14. SiC 기판;
    상기 SiC 기판 상의 그래핀층; 및
    상기 그래핀층 상에 배치되고, ε-Ga2O3를 포함하는 산화물층을 포함하는 것을 특징으로 하는,
    ε-Ga2O3 에피택셜 기판.
  15. 제14항에 있어서,
    상기 그래핀층은 n개의 복수의 그래핀 층들로 구성된 제1 부분; 및
    n보다 적은 m개의 복수의 그래핀 층들로 구성된 제2 부분을 포함하고,
    상기 산화물층은 상기 제2 부분 상에 배치되는,
    ε-Ga2O3 에피택셜 기판.
  16. 제15항에 있어서,
    상기 그래핀층의 상기 제2 부분의 층 수 m은 1 내지 5인 것을 특징으로 하는,
    ε-Ga2O3 에피택셜 기판.
  17. 제15항에 있어서,
    상기 그래핀층의 상기 제1 부분의 층 수 n은 10이상인 것을 특징으로 하는,
    ε-Ga2O3 에피택셜 기판.
  18. 제15항에 있어서,
    상기 그래핀층의 상기 제2 부분에 대한 라만 스펙트럼 분석 시, 라만 피크 2D/G 비율은 0.9 내지 0.97인 것을 특징으로 하는
    (여기서, G 피크는 1588 cm-1 파수에서 발생되는 피크, 2D 피크는 2704 cm-1 파수에서 발생되는 피크를 의미함)
    ε-Ga2O3 에피택셜 기판.
  19. 제15항에 있어서,
    상기 그래핀층의 상기 제2 부분의 접촉각은 40° 내지 70° 이고,
    상기 그래핀층의 상기 제1 부분의 접촉각은 70° 초과 80° 이하인 것을 특징으로 하는,
    ε-Ga2O3 에피택셜 기판.
  20. 제15항에 있어서,
    상기 산화물층은 전체 상 대비 상기 ε를 50 내지 100% 포함하는 것을 특징으로 하는,
    ε-Ga2O3 에피택셜 기판.
KR1020210193306A 2021-12-30 2021-12-30 입실론 갈륨 옥사이드 에피택셜 기판 제조 방법 및 그에 의해 제조된 입실론 갈륨 옥사이드 에피택셜 기판 KR102675622B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210193306A KR102675622B1 (ko) 2021-12-30 2021-12-30 입실론 갈륨 옥사이드 에피택셜 기판 제조 방법 및 그에 의해 제조된 입실론 갈륨 옥사이드 에피택셜 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210193306A KR102675622B1 (ko) 2021-12-30 2021-12-30 입실론 갈륨 옥사이드 에피택셜 기판 제조 방법 및 그에 의해 제조된 입실론 갈륨 옥사이드 에피택셜 기판

Publications (2)

Publication Number Publication Date
KR20230104380A true KR20230104380A (ko) 2023-07-10
KR102675622B1 KR102675622B1 (ko) 2024-06-17

Family

ID=87155753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210193306A KR102675622B1 (ko) 2021-12-30 2021-12-30 입실론 갈륨 옥사이드 에피택셜 기판 제조 방법 및 그에 의해 제조된 입실론 갈륨 옥사이드 에피택셜 기판

Country Status (1)

Country Link
KR (1) KR102675622B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102099054B1 (ko) 2018-10-15 2020-04-08 쇼와 덴코 가부시키가이샤 SiC 기판의 평가 방법 및 SiC 에피택셜 웨이퍼의 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018127369A (ja) * 2017-02-06 2018-08-16 東京エレクトロン株式会社 グラフェンの異方性エッチング方法
JP7014355B2 (ja) * 2017-06-28 2022-02-01 株式会社Flosfia 積層構造体および半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102099054B1 (ko) 2018-10-15 2020-04-08 쇼와 덴코 가부시키가이샤 SiC 기판의 평가 방법 및 SiC 에피택셜 웨이퍼의 제조 방법

Also Published As

Publication number Publication date
KR102675622B1 (ko) 2024-06-17

Similar Documents

Publication Publication Date Title
KR20100107403A (ko) 그래핀의 생산방법
JP5377212B2 (ja) 単結晶ダイヤモンド基板の製造方法
JP5214251B2 (ja) 高密度低エネルギープラズマ気相エピタキシーの装置
JP4946264B2 (ja) 炭化珪素半導体エピタキシャル基板の製造方法
US9371582B2 (en) Method for manufacturing silicon carbide thin film
RU2524509C1 (ru) СПОСОБ ПОЛУЧЕНИЯ ТОНКИХ ЭПИТАКСИАЛЬНЫХ СЛОЕВ β-SIC НА КРЕМНИИ МОНОКРИСТАЛЛИЧЕСКОМ
KR101419741B1 (ko) 단결정 다이아몬드 성장용 기재의 제조방법
JP5316612B2 (ja) 炭化珪素半導体エピタキシャル基板の製造方法
JP2011079683A (ja) 単結晶ダイヤモンド成長用基材及び単結晶ダイヤモンド基板の製造方法
US5879450A (en) Method of heteroepitaxial growth of beta silicon carbide on silicon
JP3769642B2 (ja) ｎ型半導体ダイヤモンド及びその製造方法
KR102675622B1 (ko) 입실론 갈륨 옥사이드 에피택셜 기판 제조 방법 및 그에 의해 제조된 입실론 갈륨 옥사이드 에피택셜 기판
Vikharev et al. Combined single-crystalline and polycrystalline CVD diamond substrates for diamond electronics
JP2020117430A (ja) 酸化ガリウムの製造方法
JP3908898B2 (ja) 炭素系材料のエッチング方法
Fei et al. Point‐Arc Remote Plasma Chemical Vapor Deposition for High‐Quality Single‐Crystal Diamond Selective Growth
JP4789035B2 (ja) ｎ型ダイヤモンドを用いた半導体デバイス
JP3550665B2 (ja) 炭化珪素薄膜の製造方法
JP2660244B2 (ja) 表面処理方法
JP4350120B2 (ja) ダイヤモンドのエッチング方法
JP2012015229A (ja) 炭化珪素半導体デバイスの製造方法
Bensaoula et al. The nitridation of GaAs and GaN deposition on GaAs examined by in situ time-of-flight low energy ion scattering and RHEED
Pessoa et al. Low-pressure deposition techniques of silicon carbide thin films: An overview
JP2023035931A (ja) 半導体製造装置の部品及びその製造方法
Liu et al. Optimization of high-quality gallium nitride thin films deposited on silicon substrates with an aluminum nitride buffer layer through radio-frequency magnetron sputtering

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant