CN111048431B - SiC基板的评价方法和SiC外延晶片的制造方法 - Google Patents

SiC基板的评价方法和SiC外延晶片的制造方法 Download PDF

Info

Publication number
CN111048431B
CN111048431B CN201910962531.1A CN201910962531A CN111048431B CN 111048431 B CN111048431 B CN 111048431B CN 201910962531 A CN201910962531 A CN 201910962531A CN 111048431 B CN111048431 B CN 111048431B
Authority
CN
China
Prior art keywords
sic substrate
sic
band
evaluating
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910962531.1A
Other languages
English (en)
Other versions
CN111048431A (zh
Inventor
西原祯孝
龟井宏二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lishennoco Co ltd
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to CN202010971410.6A priority Critical patent/CN112018166A/zh
Publication of CN111048431A publication Critical patent/CN111048431A/zh
Application granted granted Critical
Publication of CN111048431B publication Critical patent/CN111048431B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8806—Specially adapted optical and illumination features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8806—Specially adapted optical and illumination features
    • G01N2021/8845—Multiple wavelengths of illumination or detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]

Abstract

本发明的SiC基板的评价方法中，对层叠外延层之前的SiC基板的第1面照射激励光，提取从所述第1面发出的光致发光的光之中波段为405nm以上且445nm以下的光，观察带状堆垛层错。

Description

SiC基板的评价方法和SiC外延晶片的制造方法
技术领域
本发明涉及SiC基板的评价方法和SiC外延晶片的制造方法。
本申请基于2018年10月15日在日本提出申请的专利申请2018-194020号主张优先权，将其内容引用于此。
背景技术
碳化硅(SiC)的绝缘击穿电场比硅(Si)大一个数量级，带隙比硅大3倍。另外，碳化硅(SiC)具有热传导率比硅(Si)高3倍左右等特性。期待碳化硅(SiC)被应用于功率器件、高频器件、高温工作器件等。
使用了SiC的半导体等器件(以下称为SiC器件)被形成于在SiC基板上形成了外延层而得到的SiC外延晶片上。以下，将形成外延层之前的晶片称为SiC基板，将形成了外延层之后的晶片称为SiC外延晶片。
SiC基板是对SiC锭进行切片而得到的。SiC外延晶片具有SiC基板和外延层。外延层采用化学气相生长法(Chemical Vapor Deposition：CVD)等层叠于SiC基板的一个面上。外延层成为SiC器件的活性区域。
在半导体器件中广泛应用的Si基板能够以高品质制作，不需要外延层。相对于此，SiC基板的缺陷比Si基板多。外延层是为了SiC器件的高品质化而形成的。
专利文献1记载了采用光致发光法来评价外延层形成后的SiC外延晶片的表面。
发明内容
有时SiC器件在以正向施加电压时，特性下降(发生双极劣化)。双极劣化的原因之一被认为是单层肖克利型堆垛层错。在活性区域中包含基面位错的SiC器件以正向施加电压时，该基面位错扩展而形成单层肖克利型堆垛层错。该双极劣化在初期特性评价中无法发现，存在外流的可能性。因此，双极劣化作为应该解决的课题占有很大比重。
化学蚀刻法和光致发光法全都是对成为双极劣化原因的缺陷进行确定的代表性方法。化学蚀刻法用碱对SiC结晶的表面进行化学蚀刻。化学蚀刻法是有损检查，无法将使用过的基板用于制作器件。
光致发光法是对基板的表面照射激励光，对得到的光致发光的光进行观测的方法。光致发光法是无损的，能够将使用过的基板用于制作器件。
另一方面，认为光致发光法在将外延层层叠后的SiC外延晶片的评价中是有用的，但难以评价将外延层层叠前的SiC基板。因为SiC基板与外延层相比具有多数的杂质能级。外延层的杂质浓度为例如1×1015atom/cm3～1×1016atom/cm3左右，而SiC基板为例如1×1018atom/cm3左右。杂质浓度高时，得到的光致发光光谱变宽，变得难以确定特定的缺陷。
成为双极劣化原因的缺陷之中，也有的SiC基板的缺陷被外延层继承。如果能够在SiC基板的时间点确定缺陷，则能够提高高品质SiC外延晶片的制造成品率。要求能够无损地区分特定缺陷的方法。
本发明是鉴于上述问题而完成的，其目的是提供一种在层叠外延层之前的SiC基板的时间点，能够对带状堆垛层错进行确定的SiC基板的评价方法。
成为双极劣化原因的缺陷已知基面位错等。基面位错随着结晶生长技术的进步而减少。随着基面位错的减少，进行了对其他缺陷进行确定并抑制的研究。基于这样的研究，作为新的缺陷关注于带状堆垛层错，发现了能够在SiC基板的时间点、即在SiC基板层叠外延层之前的时间点对带状堆垛层错进行确定的方法。
即，本发明为了解决上述课题，提供以下手段。
第1方案的SiC基板的评价方法，是在层叠外延层之前的SiC基板中，对相对于{0001}面具有偏离角的第1面，以1毫秒以上且10秒以下的照射时间和/或1W/cm2以下的强度来照射激励光，提取从所述第1面发出的光致发光的光之中波段为405nm以上且445nm以下的光，对沿相对于偏离方向大致正交的方向以带状延伸、与偏离方向大致正交的方向的长度相对于偏离方向的宽度长、且长宽比(长度/宽度)为2以上的带状堆垛层错进行观察，所述偏离方向是将所述{0001}面的法线向量投影到所述SiC基板的所述第1面上得到的向量的方向。
在上述方案的SiC基板的评价方法中，所述激励光的波长可以为200nm以上且390nm以下。
根据上述方案1或2所述的SiC基板的评价方法，上述方案的SiC基板的评价方法中，所述带状堆垛层错是沿相对于偏离方向大致正交的方向以带状延伸的单层肖克利型的堆垛层错。
第2方案的SiC外延晶片的制造方法，具有评价工序、判定工序和层叠工序，所述评价工序中，采用第1方案中的SiC基板的评价方法，对所述SiC基板的所述第1面进行评价，所述判定工序中，基于所述评价工序的结果，对是否层叠外延层进行判定，所述层叠工序中，基于所述判定工序的结果，在所述第1面层叠外延层。
第3方案的SiC基板的评价方法，对层叠外延层之前的SiC基板的第1面照射激励光，提取从所述第1面发出的光致发光的光之中波段为405nm以上且445nm以下的光，观察带状堆垛层错。
上述方案的SiC基板的评价方法优选包含以下特征。优选将以下所示的特征组合1个以上。在上述方案的SiC基板的评价方法中，所述激励光的波长可以为200nm以上且390nm以下。
在上述方案的SiC基板的评价方法中，所述带状堆垛层错可以是沿相对于偏离方向大致正交的方向以带状延伸的单层肖克利型的堆垛层错。
在上述方案的SiC基板的评价方法中，所述激励光的照射时间可以为1毫秒以上且10秒以下。
在上述方案的SiC基板的评价方法中，所述激励光的强度可以为1W/cm2以下。
第4方案的SiC外延晶片的制造方法，具有评价工序、判定工序和层叠工序，所述评价工序中，采用上述方案中的SiC基板的评价方法，对所述SiC基板的所述第1面进行评价，所述判定工序中，基于所述评价工序的结果，对是否层叠外延层进行判定，所述层叠工序中，基于所述判定工序的结果，在所述第1面层叠外延层。
第5方案的SiC外延晶片，具备SiC基板和在所述SiC基板的第1面上层叠的外延层，在所述外延层中，带状堆垛层错所占的面积为所述外延层的面积的1/4以下。
在上述方案的SiC外延晶片中，所述带状堆垛层错的密度为10个/cm2以下。
根据上述方案的SiC基板的评价方法，能够在层叠外延层之前的SiC基板的时间点，对带状堆垛层错进行确定。另外，通过采用该SiC基板的评价方法，能够制造带状堆垛层错少的SiC外延晶片。
附图说明
图1是对外延层层叠之前的SiC基板的光致发光光谱和外延层层叠之后的SiC外延晶片的光致发光光谱进行了比较的坐标图。
图2是SiC基板的第1面的光致发光像，图2(a)是带状堆垛层错相对于没有缺陷的正常晶体部看起来发白的情况，图2(b)是在与图2(a)相同条件下测定，带状堆垛层错相对于没有缺陷的正常晶体部看起来发黑的情况。
图3是对在SiC基板上层叠外延层之后的SiC外延晶片表面的光致发光像进行观测的图。
图4是SiC基板的第1面的光致发光像，图4(a)是在与图2(a)相同位置的测定结果，是观测的波长是近红外光的情况，图4(b)是在与图2(b)相同位置的测定结果，是观测的波长为425nm附近的波长区域的光的情况。
具体实施方式
以下，适当参照附图对本实施方式的优选例进行详细说明。为方便起见，以下说明中使用的附图有时将成为特征的部分放大表示，各构成要素的尺寸比率等有时与实际不同。在以下说明中例示的材质、尺寸等为一例，本发明不限定于此，在发挥其效果的范围能够适当变更来实施。只要不特别限制，数目、尺寸、位置、材料、比率、形状等就可以根据需要变更、追加、省略。
“SiC外延晶片的制造方法”
本实施方式的SiC外延晶片的制造方法具有SiC锭制作工序、SiC基板的制作工序、SiC基板的评价工序、SiC基板的判定工序和外延层的层叠工序。
SiC锭是SiC块的单晶。SiC锭可以采用升华再结晶法等制作。
由制作出的SiC锭来制作SiC基板。SiC基板是对SiC锭进行切片而得到的。优选SiC基板的表面进行研磨。
接着，对SiC基板的第1面进行评价。第1面是在后述工序中供外延层层叠的面。第1面采用光致发光法进行评价。
光致发光法是对物质照射激励光，并对被激励的电子返回到基态时发出的光进行测定的方法。对SiC基板的第1面照射能量比SiC的带隙大的激励光，测定从SiC基板发出的光致发光的强度。通过将光致发光法应用于SiC基板，来对SiC基板的缺陷、杂质的凝聚部位等进行确定。
图1是对外延层层叠之前的SiC基板的光致发光光谱和外延层层叠之后的SiC外延晶片的光致发光光谱进行了比较的坐标图。任一曲线都在390nm附近具有发光峰。该发光峰来自于4H-SiC的带边发射。SiC外延晶片中390nm附近的发光峰的发光强度比其他波长区域的发光强度大得多。另一方面，SiC基板中，相对于390nm附近的发光峰的发光强度，其他波长区域的发光强度也大。因为SiC基板与外延层相比具有多数的杂质能级。
光致发光法利用因没有缺陷的正常晶体部的带隙、和缺陷由于其结构而具有的拟似带隙之差而产生的光致发光的发光强度的差异来对缺陷进行区分。光致发光光谱变得越宽，越难以进行缺陷的区分。
图2是SiC基板的第1面的光致发光像。图2是使用透射313nm的波长区域的带通滤波器将激励光照射到SiC基板的第1面，使用透射近红外波长(660nm以上的波长)的高通滤波器，测定了带状堆垛层错的光致发光像的图。图2(a)和图2(b)是在相同条件下测定的。
图2(a)中，带状堆垛层错相对于没有缺陷的正常晶体部看起来发白。相对于此，图2(b)中，带状堆垛层错相对于没有缺陷的正常晶体部看起来发黑。即，尽管在相同条件下测定，带状堆垛层错的外观却不同。另外，带状堆垛层错和没有缺陷的正常晶体部的对比度差异小，带状堆垛层错的观测模糊，难以确定。因此，存在看漏带状堆垛层错的可能性和被错误分类为基面位错的可能性。
在此，对于带状堆垛层错进行说明。图3是对在SiC基板层叠外延层后的SiC外延晶片表面的光致发光像进行观测的图。图3是使用透射313nm的波长区域的带通滤波器将激励光照射到SiC外延晶片的表面，并使用透射近红外波长(660nm以上的波长)的高通滤波器，测定带状堆垛层错的光致发光像的图。
带状堆垛层错是以带状形成的单层肖克利型的堆垛层错。单层肖克利型的堆垛层错是由于原子排列出现1原子量的偏差而产生的。带状堆垛层错沿相对于偏离方向大致正交的方向以带状延伸。带状堆垛层错中，相对于偏离方向的宽度，与偏离方向大致正交的方向的长度长，长宽比(长度/宽度)为2以上。该带状的单层肖克利型堆垛层错与基面位错的部分位错种类相同，因此预测在对包含它的双极器件以正向施加长时间的电流时，该堆垛层错扩展而产生双极劣化。再者，6H等的结晶多形引起的堆垛层错不发生缺陷扩展，因此能够在初期特性评价中发现并排除。
偏离方向是将{0001}面的法线向量投影到SiC基板的第1面(结晶生长面)上而得到的向量的方向。图3中的偏离方向为左右方向，左侧是偏离上游侧，右侧是偏离下游侧。“偏离上游”是指将{0001}面的法线向量投影到SiC基板的第1面(结晶生长面)上的向量的顶端朝向的方向，“偏离下游”是指与偏离上游相反的方向。换句话说，“偏离上游”是指在SiC基板中台阶流生长的上游侧(起点侧)，“偏离下游”是指在SiC基板中台阶流生长的下游侧。
带状堆垛层错在对层叠外延层后的SiC外延晶片进行俯视时，看起来是偏离上游成为上底的梯形。因为SiC基板中的带状堆垛层错被外延层继承，向偏离下游侧扩展。图3中在带状堆垛层错内沿着偏离方向延伸的白线被认为是基面位错。带状堆垛层错中，形成于SiC锭内的SiC基板所含的堆垛层错被外延层继承。带状堆垛层错与由于位错等线缺陷引起的堆垛层错相比，在光致发光像中的缺陷像不同。在外延层中，前者的缺陷像是梯形的，而后者的缺陷像由于起点是线缺陷因此是三角形的。
如图2所示，带状堆垛层错在层叠外延层之前的SiC基板中难以确定。另外，如图3所示，带状堆垛层错在层叠外延层之后的SiC外延晶片中，与由于位错引起的堆垛层错不同，缺陷内的白线(基面位错)的对比度强，因此作为堆垛层错的分类精度变低。
因此，本实施方式的SiC基板的评价工序对层叠外延膜之前的SiC基板的第1面照射激励光，提取从第1面发出的光致发光的光之中波段为405nm以上且445nm以下的光，观察带状堆垛层错。
图4是SiC基板的第1面的光致发光像。图2是使用透射313nm的波长区域的带通滤波器将激励光照射到SiC基板的第1面上，并测定了从第1面发出的光致发光的光中提取425nm附近的光的光致发光像的图。图4(a)和图4(b)是与图2(a)和图2(b)各自相同位置的测定结果，在观测的波长是近红外光或是425nm附近的波长区域的光这点上不同。
如图1所示，在SiC外延晶片的光致发光光谱中，420nm附近的波长区域是相当于390nm附近的发光峰附近的部分。在沿用SiC外延晶片中的光致发光测定的条件时，420nm附近的波长区域是在SiC基板的评价中难以选择的波长区域。另一方面，SiC基板的光致发光光谱中，390nm以外的背景的发光强度大，390nm附近的发光峰的强度相对小。因此，在SiC基板的评价中，能够使用420nm附近的波长区域。
如图4所示，提取425nm附近的波长区域的光时，带状堆垛层错相对于没有缺陷的正常晶体部看起来发白。在该波长区域测定时的带状缺陷的S/N为4.5以上，与在660nm以上的近红外波长区域测定时的S/N＝3.8相比，能够明确地确定带状堆垛层错。另外，不会是测定条件相同却有不同的外观(参照图2(a)和图2(b))。
因此，根据本实施方式的SiC基板的评价方法，能够在层叠外延层前的SiC基板的时间点，对成为器件的致命缺陷的带状堆垛层错进行确定。
提取从SiC基板的第1面发出的光致发光的光之中波段为405nm以上且445nm以下的光的方法没有特别限定，可以使用例如带通滤波器。特定波长的带通滤波器透过特定波长±20nm左右的波段的光。例如，如果使用特定波长为425nm的带通滤波器，则能够提取波段为405nm以上且445nm以下的光。
激励光的光源能够使用例如水银灯。激励光的照射时间优选为1毫秒以上且10秒以下，更优选为10毫秒以上且1秒以下。如果充分照射激励光，则BPD与其他区域的对比度变得明确，但另一方面发生激励光引起的“烧伤”，同时引起检测灵敏度的下降。因此，优选照射的激励光的强度被抑制为低，具体而言，优选为1W/cm2以下，更优选为500mW/cm2以下。照射的激励光的波长优选为200nm以上且390nm以下。如果使用水银灯则照射的激励光的强度能够被抑制为低。
接着，基于上述的SiC基板的评价工序的结果，判定是否在SiC基板的第1面层叠外延层(SiC基板的判定工序)。
例如，在SiC基板中带状堆垛层错所占的面积为SiC基板的表面积的1/4以上的情况下，不层叠外延层。SiC基板的第1面中的带状堆垛层错被外延层继承并扩展。因为在SiC基板的时间点带状堆垛层错所占的面积为SiC基板的表面积的1/4以上的情况下，在层叠外延层后的SiC外延晶片中成为表面积的1/4以上。
另外，例如也可以利用带状堆垛层错的个数、密度、长度等进行判定。例如，当在SiC基板确认到10个/cm2以上的带状堆垛层错的情况下，不层叠外延层。另外，例如当在SiC基板确认到晶片直径的1/2以上的带状堆垛层错的情况下，不层叠外延层。
另外，判定工序在是否层叠外延层的第1判定工序以外，可以还具有确定层叠的外延层的膜厚的第2判定工序。如上所述，SiC基板的第1面中的带状堆垛层错被外延层继承并扩展。外延层的膜厚越厚，带状堆垛层错越扩展，在外延层的表面确认的带状堆垛层错的大小就越大。
带状堆垛层错的扩展程度与外延层的厚度的关系，能够以基于实际测定的检测线为基础而求得，也能够由SiC基板的偏离角算出。
最后，基于判定工序的结果，在所述第1面层叠外延层(SiC基板的层叠工序)。
通过实行判定工序，能够得到例如具备SiC基板和在SiC基板的第1面上层叠的外延层，且在外延层中带状堆垛层错所占的面积为外延层的面积的1/4以下的SiC外延晶片。另外，也能够得到例如不具有带状堆垛层错的SiC外延晶片。

Claims (4)

1.一种SiC基板的评价方法，在层叠外延层之前的SiC基板中，对相对于{0001}面具有偏离角的第1面，以1毫秒以上且10秒以下的照射时间和/或1W/cm2以下的强度来照射激励光，提取从所述第1面发出的光致发光的光之中波段为405nm以上且445nm以下的光，
对沿相对于偏离方向大致正交的方向以带状延伸、与偏离方向大致正交的方向的长度相对于偏离方向的宽度长、且长宽比即长度/宽度为2以上的带状堆垛层错进行观察，所述偏离方向是将所述{0001}面的法线向量投影到所述SiC基板的所述第1面上得到的向量的方向。
2.根据权利要求1所述的SiC基板的评价方法，
所述激励光的波长为200nm以上且390nm以下。
3.根据权利要求1所述的SiC基板的评价方法，
所述带状堆垛层错是沿相对于偏离方向大致正交的方向以带状延伸的单层肖克利型的堆垛层错。
4.一种SiC外延晶片的制造方法，具有评价工序、判定工序和层叠工序，
所述评价工序中，采用权利要求1～3中任一项所述的SiC基板的评价方法，对所述SiC基板的所述第1面进行评价，
所述判定工序中，基于所述评价工序的结果，对是否层叠外延层进行判定，
所述层叠工序中，基于所述判定工序的结果，在所述第1面层叠外延层。
CN201910962531.1A 2018-10-15 2019-10-11 SiC基板的评价方法和SiC外延晶片的制造方法 Active CN111048431B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010971410.6A CN112018166A (zh) 2018-10-15 2019-10-11 SiC外延晶片

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018194020A JP6585799B1 (ja) 2018-10-15 2018-10-15 ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法
JP2018-194020 2018-10-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202010971410.6A Division CN112018166A (zh) 2018-10-15 2019-10-11 SiC外延晶片

Publications (2)

Publication Number Publication Date
CN111048431A CN111048431A (zh) 2020-04-21
CN111048431B true CN111048431B (zh) 2020-09-29

Family

ID=68095398

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910962531.1A Active CN111048431B (zh) 2018-10-15 2019-10-11 SiC基板的评价方法和SiC外延晶片的制造方法
CN202010971410.6A Pending CN112018166A (zh) 2018-10-15 2019-10-11 SiC外延晶片

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010971410.6A Pending CN112018166A (zh) 2018-10-15 2019-10-11 SiC外延晶片

Country Status (6)

Country Link
US (2) US10697898B2 (zh)
JP (1) JP6585799B1 (zh)
KR (1) KR102099054B1 (zh)
CN (2) CN111048431B (zh)
DE (1) DE102019127412B4 (zh)
TW (1) TWI709671B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7363423B2 (ja) * 2019-12-02 2023-10-18 株式会社デンソー 炭化珪素単結晶の製造方法
WO2021166161A1 (ja) * 2020-02-20 2021-08-26 株式会社日立ハイテク 欠陥検査システム、欠陥検査方法及び教師データの作成方法
JP6937861B1 (ja) 2020-03-31 2021-09-22 日本発條株式会社 コイルばね装置
KR102567624B1 (ko) 2021-09-09 2023-08-16 한국전기연구원 비파괴분석법을 이용한 탄화규소 결정 결함위치 분석법과 이를 포함하는 분석장치 및 이를 실행시키기 위하여 기록매체에 저장된 컴퓨터 프로그램
KR20230104380A (ko) 2021-12-30 2023-07-10 한국세라믹기술원 입실론 갈륨 옥사이드 에피택셜 기판 제조 방법 및 그에 의해 제조된 입실론 갈륨 옥사이드 에피택셜 기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013011923A1 (ja) * 2011-07-19 2013-01-24 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法、並びにＳｉＣエピタキシャルウェハの製造装置
WO2016121628A1 (ja) * 2015-01-28 2016-08-04 東レエンジニアリング株式会社 ワイドギャップ半導体基板の欠陥検査方法及び欠陥検査装置
CN107407007A (zh) * 2015-03-03 2017-11-28 昭和电工株式会社 SiC外延晶片、SiC外延晶片的制造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3419137A1 (de) * 1984-05-23 1985-11-28 Bayer Ag, 5090 Leverkusen Verfahren und vorrichtung zur herstellung von halbleiterfolien
US7427555B2 (en) 2002-12-16 2008-09-23 The Regents Of The University Of California Growth of planar, non-polar gallium nitride by hydride vapor phase epitaxy
JP4486506B2 (ja) 2002-12-16 2010-06-23 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア ハイドライド気相成長方法による転位密度の低い無極性窒化ガリウムの成長
US8652255B2 (en) 2007-10-12 2014-02-18 The United States Of America, As Represented By The Secretary Of The Navy Method of producing epitaxial layers with low basal plane dislocation concentrations
US10256090B2 (en) 2009-08-20 2019-04-09 The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial SiC using an in-situ etch process
JP4887418B2 (ja) * 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
CN102812347B (zh) * 2010-01-04 2016-08-17 Bt成像股份有限公司 用于光伏电池和晶片的光致发光成像的照射系统和方法
JP5515991B2 (ja) * 2010-04-06 2014-06-11 新日鐵住金株式会社 炭化珪素バルク単結晶基板の欠陥検査方法、及びこの方法を用いた炭化珪素バルク単結晶基板の欠陥検査システム
JP2012160655A (ja) * 2011-02-02 2012-08-23 Bridgestone Corp 炭化珪素単結晶の積層欠陥検査方法
CN103370454B (zh) * 2011-04-21 2015-09-09 新日铁住金株式会社 外延碳化硅单晶基板及其制造方法
JP5682858B2 (ja) * 2011-05-20 2015-03-11 株式会社Sumco シリコンウェーハの評価方法および製造方法
JP5961357B2 (ja) 2011-09-09 2016-08-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP5696630B2 (ja) * 2011-09-21 2015-04-08 住友電気工業株式会社 炭化珪素基板およびその製造方法
JP5811977B2 (ja) * 2012-09-18 2015-11-11 株式会社デンソー 炭化珪素半導体装置
US9551672B2 (en) * 2013-12-18 2017-01-24 Lasertec Corporation Defect classifying method and optical inspection apparatus for silicon carbide substrate
CN105658847B (zh) * 2014-02-28 2018-08-10 昭和电工株式会社 外延碳化硅晶片的制造方法
JP2016025241A (ja) 2014-07-22 2016-02-08 住友電気工業株式会社 炭化珪素半導体装置の製造方法
DE112015005348T5 (de) * 2014-11-27 2017-08-10 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Substrat, Verfahren zur Herstellung desselben und Verfahren zur Hersteliung einer Siliziumkarbid-Halbleitervorrichtung
JP2016132604A (ja) * 2015-01-21 2016-07-25 住友電気工業株式会社 炭化珪素基板および炭化珪素基板の製造方法
CN107109694B (zh) 2015-01-21 2020-10-16 住友电气工业株式会社 晶体生长装置、碳化硅单晶的制造方法、碳化硅单晶基板和碳化硅外延基板
JP6295969B2 (ja) * 2015-01-27 2018-03-20 日立金属株式会社 単結晶炭化珪素基板、単結晶炭化珪素基板の製造方法、および単結晶炭化珪素基板の検査方法
JP2015129087A (ja) * 2015-02-06 2015-07-16 住友電気工業株式会社 炭化珪素基板
JP5850447B1 (ja) * 2015-04-06 2016-02-03 レーザーテック株式会社 検査装置
JP6296001B2 (ja) * 2015-05-20 2018-03-20 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及び評価方法
JP2017050446A (ja) * 2015-09-03 2017-03-09 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6706786B2 (ja) * 2015-10-30 2020-06-10 一般財団法人電力中央研究所 エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置
CN108369893B (zh) 2015-11-24 2022-07-19 住友电气工业株式会社 碳化硅单晶衬底、碳化硅外延衬底及制造碳化硅半导体器件的方法
CN107636808B (zh) * 2015-12-18 2021-03-23 富士电机株式会社 碳化硅半导体基板、碳化硅半导体基板的制造方法、半导体装置及半导体装置的制造方法
JP6634962B2 (ja) 2016-06-15 2020-01-22 信越半導体株式会社 シリコンエピタキシャルウェーハのエピタキシャル層の評価方法及びシリコンエピタキシャルウェーハの製造方法
JP6688184B2 (ja) * 2016-07-20 2020-04-28 東レエンジニアリング株式会社 ワイドギャップ半導体基板の欠陥検査装置
JP6493690B2 (ja) 2016-08-31 2019-04-03 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、ラージピット欠陥検出方法、欠陥識別方法
WO2018066173A1 (ja) 2016-10-04 2018-04-12 住友電気工業株式会社 炭化珪素エピタキシャル基板及び炭化珪素半導体装置の製造方法
JP6931995B2 (ja) 2016-12-28 2021-09-08 昭和電工株式会社 ＳｉＣウェハの欠陥測定方法、標準サンプル及びＳｉＣエピタキシャルウェハの製造方法
JP6762484B2 (ja) 2017-01-10 2020-09-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP2017108179A (ja) * 2017-03-08 2017-06-15 住友電気工業株式会社 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6832240B2 (ja) 2017-05-26 2021-02-24 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP6986944B2 (ja) * 2017-12-06 2021-12-22 昭和電工株式会社 ＳｉＣエピタキシャルウェハの評価方法及び製造方法
JP7163587B2 (ja) 2018-02-07 2022-11-01 富士電機株式会社 炭化珪素エピタキシャル基板の製造方法及び半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013011923A1 (ja) * 2011-07-19 2013-01-24 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法、並びにＳｉＣエピタキシャルウェハの製造装置
WO2016121628A1 (ja) * 2015-01-28 2016-08-04 東レエンジニアリング株式会社 ワイドギャップ半導体基板の欠陥検査方法及び欠陥検査装置
CN107407007A (zh) * 2015-03-03 2017-11-28 昭和电工株式会社 SiC外延晶片、SiC外延晶片的制造方法

Also Published As

Publication number Publication date
JP6585799B1 (ja) 2019-10-02
DE102019127412B4 (de) 2020-11-26
US20200116649A1 (en) 2020-04-16
CN111048431A (zh) 2020-04-21
US11249027B2 (en) 2022-02-15
JP2020064890A (ja) 2020-04-23
US10697898B2 (en) 2020-06-30
KR102099054B1 (ko) 2020-04-08
TW202024404A (zh) 2020-07-01
TWI709671B (zh) 2020-11-11
DE102019127412A1 (de) 2020-04-16
CN112018166A (zh) 2020-12-01
US20200284732A1 (en) 2020-09-10

Similar Documents

Publication Publication Date Title
CN111048431B (zh) SiC基板的评价方法和SiC外延晶片的制造方法
TWI657171B (zh) ＳｉＣ磊晶晶圓及其製造方法、以及大凹坑缺陷檢測方法、缺陷識別方法
CN109887853B (zh) SiC外延晶片的评价方法及制造方法
JP2006339605A (ja) 化合物半導体部材のダメージ評価方法、化合物半導体部材の製造方法、窒化ガリウム系化合物半導体部材及び窒化ガリウム系化合物半導体膜
CN110062953B (zh) SiC晶片的缺陷测定方法、标准样品及SiC外延晶片的制造方法
Yao et al. Correlation between structural properties and nonradiative recombination behaviors of threading dislocations in freestanding GaN substrates grown by hydride vapor phase epitaxy
JP5741307B2 (ja) 発光素子の検査方法および発光素子の製造方法
TW200835820A (en) Group III nitride semiconductor substrate
JP7396442B2 (ja) ＳｉＣ基板
JP5696767B2 (ja) 自立基板、およびその製造方法
Polyakov et al. Electrical properties of bulk, non-polar, semi-insulating M-GaN grown by the ammonothermal method
US20210063321A1 (en) METHOD OF EVALUATING SiC SUBSTRATE, METHOD OF MANUFACTURING SiC EPITAXIAL WAFER, AND METHOD OF MANUFACTURING SiC DEVICE
JP5486905B2 (ja) 応力漸移層の検出方法
US11415518B2 (en) Mapping and evaluating GaN wafers for vertical device applications
Liu et al. Examination of in-grown stacking faults in 8-and 4-offcut 4H-SiC epitaxy by photoluminescence imaging
JP7447392B2 (ja) ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法
US9275912B1 (en) Method for quantification of extended defects in gallium-containing nitride crystals
JP2020126985A (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
JP2010118668A (ja) 化合物半導体部材のダメージ評価方法、化合物半導体部材の製造方法、窒化ガリウム系化合物半導体部材及び窒化ガリウム系化合物半導体膜
KR102628328B1 (ko) SiC 단결정 기판
JP7379952B2 (ja) ＳｉＣインゴットの評価方法、ＳｉＣデバイスの製造方法およびＳｉＣ種結晶の評価方法
JP2022066972A (ja) ＳｉＣ基板の評価方法、ＳｉＣエピタキシャルウェハの製造方法及びＳｉＣデバイスの製造方法
Ishikawa et al. Characterization of dislocations induced by Vickers indentation in GaN for explaining size ratios of dislocation patterns
Tanuma et al. Non-Destructive Three-Dimensional Imaging of Extended Defects in 4H-SiC
JP5558268B2 (ja) 半導体単結晶基板の欠陥観察方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Lishennoco Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Showa electrical materials Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230606

Address after: Tokyo, Japan

Patentee after: Showa electrical materials Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: SHOWA DENKO Kabushiki Kaisha