JP7396442B2 - SiC基板 - Google Patents

SiC基板 Download PDF

Info

Publication number
JP7396442B2
JP7396442B2 JP2022186625A JP2022186625A JP7396442B2 JP 7396442 B2 JP7396442 B2 JP 7396442B2 JP 2022186625 A JP2022186625 A JP 2022186625A JP 2022186625 A JP2022186625 A JP 2022186625A JP 7396442 B2 JP7396442 B2 JP 7396442B2
Authority
JP
Japan
Prior art keywords
sic substrate
band
sic
stacking faults
photoluminescence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022186625A
Other languages
English (en)
Other versions
JP2023016872A (ja
Inventor
禎孝 西原
宏二 亀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Resonac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd, Resonac Corp filed Critical Hitachi Chemical Co Ltd
Priority to JP2022186625A priority Critical patent/JP7396442B2/ja
Publication of JP2023016872A publication Critical patent/JP2023016872A/ja
Application granted granted Critical
Publication of JP7396442B2 publication Critical patent/JP7396442B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Chemical Vapour Deposition (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、SiC基板に関する。
炭化珪素(SiC)は、シリコン(Si)に比べて絶縁破壊電界が1桁大きく、バンドギャップが3倍大きい。また、炭化珪素(SiC)は、シリコン(Si)に比べて熱伝導率が3倍程度高い等の特性を有する。炭化珪素(SiC)は、パワーデバイス、高周波デバイス、高温動作デバイス等への応用が期待されている。
SiCを用いた半導体等のデバイス(以下、SiCデバイスという。)は、SiC基板上にエピタキシャル層を形成したSiCエピタキシャルウェハに形成される。以下、エピタキシャル層を形成する前のウェハをSiC基板と言い、エピタキシャル層を形成した後のウェハをSiCエピタキシャルウェハという。
SiC基板は、SiCインゴットをスライスして得られる。SiCエピタキシャルウェハは、SiC基板とエピタキシャル層とを有する。エピタキシャル層は、SiC基板の一面に化学的気相成長法(Chemical Vapor Deposition:CVD)等によって積層される。エピタキシャル層は、SiCデバイスの活性領域となる。
半導体デバイスに広く用いられているSi基板は、高品質に作製でき、エピタキシャル層が不要である。これに対し、SiC基板は、Si基板と比較して欠陥が多い。エピタキシャル層は、SiCデバイスの高品質化のために形成されている。
特許文献1は、エピタキシャル層を形成後のSiCエピタキシャルウェハの表面をフォトルミネッセンス法で評価することが記載されている。
特開2016-25241号公報
SiCデバイスは、順方向に電圧を印加した際に、特性が低下する(バイポーラ劣化が生じる)場合がある。バイポーラ劣化は、シングルショックレー型積層欠陥が原因の一つと言われている。シングルショックレー型積層欠陥は、基底面転位をアクティブ領域に含むSiCデバイスの順方向に電圧を印加すると、この基底面転位が拡張し、形成される。このバイポーラ劣化は初期特性評価では発見できず、流出させてしまう恐れがあることから、解決すべき課題として大きな比重を占めている。
化学エッチング法、フォトルミネッセンス法は、バイポーラ劣化の原因となる欠陥の特定方法の一つである。化学エッチング法は、SiC結晶の表面をアルカリで化学エッチングする。化学エッチング法は破壊検査であり、使用した基板をデバイス作製に用いることはできない。
フォトルミネッセンス法は、基板の表面に励起光を照射し、得られるフォトルミネッセンス光を観測する方法である。フォトルミネッセンス法は、非破壊であり、使用した基板をデバイス作製に用いることができる。
一方で、フォトルミネッセンス法は、エピタキシャル層を積層後のSiCエピタキシャルウェハの評価には有用だが、エピタキシャル層を積層前のSiC基板の評価は難しいと言われている。SiC基板は、エピタキシャル層と比較して多数の不純物準位を有するためである。エピタキシャル層の不純物濃度は、例えば1×1015atom/cmから1×1016atom/cm程度であるのに対し、SiC基板は、例えば1×1018atom/cm程度である。不純物濃度が高いと、得られるフォトルミネッセンススペクトルがブロードになり、特定の欠陥の特定が難しくなる。
バイポーラ劣化の原因となる欠陥の中には、SiC基板の欠陥がエピタキシャル層に引き継がれたものもある。SiC基板の時点で欠陥を特定できれば、高品質なSiCエピタキシャルウェハの製造歩留まりを高めることができる。特定の欠陥を非破壊で区別できる方法が求められている。
本発明は上記問題に鑑みてなされたものであり、SiCデバイスを作製した場合に、バイポーラ劣化が生じることの抑制されたSiC基板を提供することを目的とする。
バイポーラ劣化の原因となる欠陥は、基底面転位などが知られている。基底面転位は、結晶成長技術の進歩に伴い減少している。基底面転位の減少に伴い、他の欠陥を特定、抑制する検討がされている。このような検討のもと、新たな欠陥として帯状積層欠陥に注目し、帯状積層欠陥をSiC基板の時点で特定できる方法を見出した。
すなわち、本発明は、上記課題を解決するために、以下の手段を提供する。
本発明の一態様に係るSiC基板は、第1面における帯状積層欠陥の占める面積が特定されているSiC基板であり、前記SiC基板の前記第1面における帯状積層欠陥の占める面積が、前記SiC基板の前記第1面の面積の1/4以下であり、前記帯状積層欠陥の密度が、10個cm-2以下である。
上記態様にかかるSiC基板によれば、SiCデバイスを作製した場合に、バイポーラ劣化が生じることの抑制されたSiC基板を提供することができる。
エピタキシャル層が積層される前のSiC基板のフォトルミネッセンススペクトルと、エピタキシャル層が積層された後のSiCエピタキシャルウェハのフォトルミネッセンススペクトルと、を比較したグラフである。 SiC基板の第1面のフォトルミネッセンス像である。 SiC基板にエピタキシャル層を積層した後のSiCエピタキシャルウェハの表面のフォトルミネッセンス像を観測した図である。 SiC基板の第1面のフォトルミネッセンス像である。
以下、本実施形態について、図を適宜参照しながら詳細に説明する。以下の説明で用いる図面は、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際とは異なっていることがある。以下の説明において例示される材質、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
「SiCエピタキシャルウェハの製造方法」
本実施形態にかかるSiCエピタキシャルウェハの製造方法は、SiCインゴット作製工程と、SiC基板の作製工程と、SiC基板の評価工程と、SiC基板の判定工程と、エピタキシャル層の積層工程と、を有する。
SiCインゴットは、SiCのバルクの単結晶である。SiCインゴットは、昇華再結晶法等で作製できる。
作製されたSiCインゴットからSiC基板を作製する。SiC基板は、SiCインゴットをスライスして得られる。SiC基板の表面は研磨することが好ましい。
次いで、SiC基板の第1面を評価する。第1面は、後述の工程でエピタキシャル層が積層される面である。第1面は、フォトルミネッセンス法で評価する。
フォトルミネッセンス法は、物質に励起光を照射し、励起された電子が基底状態に戻る際に発光する光を測定する方法である。SiC基板の第1面に、SiCのバンドギャップより大きなエネルギーを有する励起光を照射し、SiC基板から発光されるフォトルミネッセンスの強度を測定する。フォトルミネッセンス法をSiC基板に適用することで、SiC基板の欠陥、不純物の凝集箇所等を特定する。
図1は、エピタキシャル層が積層される前のSiC基板のフォトルミネッセンススペクトルと、エピタキシャル層が積層された後のSiCエピタキシャルウェハのフォトルミネッセンススペクトルと、を比較したグラフである。いずれのグラフも390nm近傍に発光ピークを有する。この発光ピークは、4H-SiCのバンド端発光に由来する。SiCエピタキシャルウェハは、390nm近傍の発光ピークの発光強度が他の波長域の発光強度と比較して顕著に大きい。一方で、SiC基板は、390nm近傍の発光ピークの発光強度に対して、他の波長域の発光強度も大きい。SiC基板は、エピタキシャル層と比較して多数の不純物準位を有するためである。
フォトルミネッセンス法は、欠陥の無い正常結晶部のバンドギャップと、欠陥がその構造により有する擬似的なバンドギャップと、の差により生じるフォトルミネッセンス光の発光強度の違いを利用して欠陥を区別する。フォトルミネッセンススペクトルがブロードになるほど、欠陥の区別を行うことは難しい。
図2は、SiC基板の第1面のフォトルミネッセンス像である。図2は、313nmの波長域を透過するバンドパスフィルターを用いて励起光をSiC基板の第1面に照射し、近赤外波長(660nm以上の波長)を透過するハイパスフィルターを用いて、帯状積層欠陥のフォトルミネッセンス像を測定した図である。図2(a)と図2(b)は同条件で測定したものである。
図2(a)は、欠陥の無い正常結晶部に対して帯状積層欠陥が白く見える。これに対し、図2(b)は、欠陥の無い正常結晶部に対して帯状積層欠陥が黒く見える。すなわち、同条件で測定しているにも関わらず、帯状積層欠陥の見え方が異なる。また帯状積層欠陥と欠陥の無い正常結晶部とのコントラストの違いは小さく、帯状積層欠陥はぼやけて観測され、特定が困難である。したがって、帯状積層欠陥を見逃す恐れ及び基底面転位と誤分類する恐れがある。
ここで帯状積層欠陥について説明する。図3は、SiC基板にエピタキシャル層を積層した後のSiCエピタキシャルウェハの表面のフォトルミネッセンス像を観測した図である。図3は、313nmの波長域を透過するバンドパスフィルターを用いて励起光をSiCエピタキシャルウェハの表面に照射し、近赤外波長(660nm以上の波長)を透過するハイパスフィルターを用いて、帯状積層欠陥のフォトルミネッセンス像を測定した図である。
帯状積層欠陥は、帯状に形成されたシングルショックレー型の積層欠陥である。シングルショックレー型の積層欠陥は、原子の配列が1原子分ずれることで生じる。帯状積層欠陥は、オフセット方向に対して略直交する方向に帯状に延びる。帯状積層欠陥は、オフセット方向の幅に対してオフセット方向と略直交する方向の長さが長く、アスペクト比(長さ/幅)が2以上である。この帯状のシングルショックレー型積層欠陥は基底面転位の部分転位と同種のものであるため、これを含むバイポーラデバイスに順方向に長時間電流を印加すると、この積層欠陥が拡張しバイポーラ劣化が生じることが予想される。なお、6Hなどの結晶多形による積層欠陥は欠陥拡張しないため、初期特性評価で発見し除外することが可能である。
オフセット方向は、{0001}面の法線ベクトルをSiC基板の第1面(結晶成長面)上に投影したベクトルの方向である。図3におけるオフセット方向は左右方向であり、左側がオフセット上流側、右側がオフセット下流側である。「オフセット上流」は、{0001}面の法線ベクトルをSiC基板の第1面(結晶成長面)上に投影したベクトルの先端が向いている向きをいい、「オフセット下流」はオフセット上流と反対向きをいう。
帯状積層欠陥は、エピタキシャル層を積層後のSiCエピタキシャルウェハを平面視すると、オフセット上流が上底となる台形に見える。SiC基板における帯状積層欠陥が、エピタキシャル層に引き継がれ、オフセット下流側に拡張するためである。図3において帯状積層欠陥内にオフセット方向に沿って延びる白線は、基底面転位と考えられる。帯状積層欠陥は、SiCインゴット内に形成されSiC基板に含まれる積層欠陥がエピタキシャル層に引き継がれたものである。帯状積層欠陥は、転位等の線欠陥に起因した積層欠陥とは、フォトルミネッセンス像における見え方が異なり、前者はエピタキシャル層において台形に見えるが、後者では起点が線欠陥であるため三角形に見える。
図2に示すように、帯状積層欠陥は、エピタキシャル層を積層前のSiC基板では特定しにくい。また図3に示すように、帯状積層欠陥は、エピタキシャル層を積層後のSiCエピタキシャルウェハでは、転位に起因した積層欠陥とは異なり、欠陥内の白線(基底面転位)のコントラストが強いために、積層欠陥としての分類精度が低くなってしまう。
そこで、本実施形態にかかるSiC基板の評価工程は、エピタキシャル膜を積層する前のSiC基板の第1面に、励起光を照射し、第1面から発光されるフォトルミネッセンス光のうち405nm以上445nm以下の波長帯の光を取り出して、帯状積層欠陥を観察する。
図4は、SiC基板の第1面のフォトルミネッセンス像である。図2は、313nmの波長域を透過するバンドパスフィルターを用いて励起光をSiC基板の第1面に照射し、第1面から発光されるフォトルミネッセンス光から425nm近傍の光を取り出したフォトルミネッセンス像を測定した図である。図4(a)と図4(b)は、図2(a)及び図2(b)のそれぞれと同じ位置の測定結果であり、観測する波長が近赤外光であるか、425nm近傍の波長域の光であるかという点が異なる。
図1に示すように、SiCエピタキシャルウェハのフォトルミネッセンススペクトルにおいて、420nm近傍の波長域は、390nm近傍の発光ピークの裾野に当たる部分である。420nm近傍の波長域は、SiCエピタキシャルウェハにおけるフォトルミネッセンス測定の条件を踏襲すると、SiC基板の評価においても選択されにくい波長域である。一方で、SiC基板のフォトルミネッセンススペクトルは、390nm以外のバックグラウンドの発光強度が大きく、390nm近傍の発光ピークの強度が相対的に小さくなる。そのため、SiC基板の評価においては、420nm近傍の波長域を用いることができた。
図4に示すように、425nm近傍の波長域の光を取り出すと、帯状積層欠陥は、欠陥の無い正常結晶部に対して白く見える。この波長域で測定した際の帯状欠陥のS/Nは4.5以上であり、660nm以上の近赤外波長域で測定した時のS/N=3.8と比べ、帯状積層欠陥を明確に特定できる。また図2(a)及び図2(b)に示すように、測定条件が同じなのにもかかわらず異なる見え方にはならない。
したがって、本実施形態にかかるSiC基板の評価方法によれば、エピタキシャル層を積層前のSiC基板の時点で、デバイスのキラー欠陥となる帯状積層欠陥を特定できる。
SiC基板の第1面から発光されるフォトルミネッセンス光のうち405nm以上445nm以下の波長帯の光を取り出す方法は、特に問わないが、例えばバンドパスフィルターを用いることができる。特定波長のバンドパスフィルターは、特定波長±20nm程度の波長帯の光を通過する。例えば、特定波長が420nmのバンドパスフィルターを用いると、405nm以上445nm以下の波長帯の光を取り出すことができる。
励起光の光源には、例えば水銀ランプを使用できる。励起光の照射時間は、1msec以上10sec以下であることが好ましく、10msec以上1sec以下であることがより好ましい。励起光を充分照射すると、BPDとその他の領域のコントラストが明確になるが、一方で励起光による「焼け」が生じてしまい、検出感度の低下も同時に引き起こす。そのため、照射する励起光の強度は低く抑えることが好ましく、具体的には1Wcm-2以下であることが好ましく、500mWcm-2以下であることがより好ましい。照射する励起光の波長は、200nm以上390nm以下であることが好ましい。水銀ランプを用いると照射する励起光の強度は低く抑えることができる。
次いで、上述のSiC基板の評価工程の結果に基づき、SiC基板の第1面にエピタキシャル層を積層するか否かを判定する(SiC基板の判定工程)。
例えば、SiC基板において帯状積層欠陥の占める面積が、SiC基板の表面積の1/4以上の場合は、エピタキシャル層を積層しない。SiC基板の第1面における帯状積層欠陥は、エピタキシャル層に引き継がれ拡張する。SiC基板の時点で帯状積層欠陥の占める面積がSiC基板の表面積の1/4以上の場合、エピタキシャル層を積層後のSiCエピタキシャルウェハでは表面積の1/4以上となるためである。
また例えば、帯状積層欠陥の個数、密度、長さ等で判定を行ってもよい。例えば、10個cm-2以上の帯状積層欠陥がSiC基板で確認された場合、エピタキシャル層を積層しない。また例えば、ウェハの径の1/2以上の帯状積層欠陥がSiC基板で確認された場合、エピタキシャル層を積層しない。
また判定工程は、エピタキシャル層を積層するか否かの第1判定工程に加えて、積層するエピタキシャル層の膜厚を決定する第2判定工程を有してもよい。上述のように、SiC基板の第1面における帯状積層欠陥は、エピタキシャル層に引き継がれ拡張する。エピタキシャル層の膜厚が厚いほど帯状積層欠陥は拡張し、エピタキシャル層の表面で確認される帯状積層欠陥の大きさが大きくなる。
帯状積層欠陥の拡張の程度とエピタキシャル層の厚みとの関係は、実測に基づく検量線を基に求めてもよいし、SiC基板のオフセット角から算出してもよい。
最後に、判定工程の結果に基づき、前記第1面にエピタキシャル層を積層する(SiC基板の積層工程)。
判定工程を行うことで、例えば、SiC基板と、SiC基板の第1面に積層されたエピタキシャル層と、を備え、エピタキシャル層において、帯状積層欠陥の占める面積がエピタキシャル層の面積の1/4以下であるSiCエピタキシャルウェハを得ることができる。また例えば、帯状積層欠陥を有さないSiCエピタキシャルウェハを得ることもできる。

Claims (8)

  1. 第1面における帯状積層欠陥の占める面積が特定されているSiC基板であり、
    前記SiC基板の前記第1面における帯状積層欠陥の占める面積が、前記SiC基板の前記第1面の面積の1/4以下であり、
    前記帯状積層欠陥の密度が、10個cm-2以下であ
    前記帯状積層欠陥は、313nmの波長域を透過するバンドパスフィルタを用いて前記第1面に励起光が照射された際に、前記第1面から発光されるフォトルミネッセンス光から405nm以上445nm以下の波長帯の光を取り出して得られたフォトルミネッセンス像で観察される、SiC基板。
  2. 第1面における帯状積層欠陥の占める面積が特定されているSiC基板であり、
    前記SiC基板の前記第1面における帯状積層欠陥の占める面積が、前記SiC基板の前記第1面の面積の1/4以下であり、
    前記帯状積層欠陥の密度が、10個cm-2以下であり、
    前記SiC基板の前記第1面は化学エッチング法で破壊検査されていない、SiC基板。
  3. 第1面における帯状積層欠陥の占める面積が特定されているSiC基板であり、
    前記SiC基板の前記第1面における帯状積層欠陥の占める面積が、前記SiC基板の前記第1面の面積の1/4以下であり、
    前記帯状積層欠陥の密度が、10個cm-2以下であり、
    前記SiC基板の前記第1面はアルカリで化学エッチングされていない、SiC基板。
  4. 前記帯状積層欠陥は、帯状に形成されたシングルショックレー型の積層欠陥である、請求項2または3に記載のSiC基板。
  5. 前記帯状積層欠陥は、313nmの波長域を透過するバンドパスフィルタを用いて前記第1面に励起光が照射された際に、前記第1面から発光されるフォトルミネッセンス光から405nm以上445nm以下の波長帯の光を取り出して得られたフォトルミネッセンス像で観察される請求項2または3に記載のSiC基板。
  6. 前記帯状積層欠陥は、欠陥の無い正常結晶部に対して白く見える、請求項1または5に記載のSiC基板。
  7. 前記帯状積層欠陥は、帯状に延び、幅に対する長さのアスペクト比が2以上である、請求項1~3のいずれか一項に記載のSiC基板。
  8. 前記SiC基板は、SiCデバイス用の基板である、請求項1~3のいずれか一項に記載のSiC基板。
JP2022186625A 2019-09-04 2022-11-22 SiC基板 Active JP7396442B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022186625A JP7396442B2 (ja) 2019-09-04 2022-11-22 SiC基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019161167A JP7184719B2 (ja) 2019-09-04 2019-09-04 SiCエピタキシャルウェハ
JP2022186625A JP7396442B2 (ja) 2019-09-04 2022-11-22 SiC基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019161167A Division JP7184719B2 (ja) 2019-09-04 2019-09-04 SiCエピタキシャルウェハ

Publications (2)

Publication Number Publication Date
JP2023016872A JP2023016872A (ja) 2023-02-02
JP7396442B2 true JP7396442B2 (ja) 2023-12-12

Family

ID=70388098

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019161167A Active JP7184719B2 (ja) 2019-09-04 2019-09-04 SiCエピタキシャルウェハ
JP2022186625A Active JP7396442B2 (ja) 2019-09-04 2022-11-22 SiC基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019161167A Active JP7184719B2 (ja) 2019-09-04 2019-09-04 SiCエピタキシャルウェハ

Country Status (1)

Country Link
JP (2) JP7184719B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012144614A1 (ja) 2011-04-21 2012-10-26 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2015129087A (ja) 2015-02-06 2015-07-16 住友電気工業株式会社 炭化珪素基板
WO2016121628A1 (ja) 2015-01-28 2016-08-04 東レエンジニアリング株式会社 ワイドギャップ半導体基板の欠陥検査方法及び欠陥検査装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012144614A1 (ja) 2011-04-21 2012-10-26 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
WO2016121628A1 (ja) 2015-01-28 2016-08-04 東レエンジニアリング株式会社 ワイドギャップ半導体基板の欠陥検査方法及び欠陥検査装置
JP2015129087A (ja) 2015-02-06 2015-07-16 住友電気工業株式会社 炭化珪素基板

Also Published As

Publication number Publication date
JP7184719B2 (ja) 2022-12-06
JP2023016872A (ja) 2023-02-02
JP2020063186A (ja) 2020-04-23

Similar Documents

Publication Publication Date Title
JP6585799B1 (ja) SiC基板の評価方法及びSiCエピタキシャルウェハの製造方法
JP6986944B2 (ja) SiCエピタキシャルウェハの評価方法及び製造方法
JP2006339605A (ja) 化合物半導体部材のダメージ評価方法、化合物半導体部材の製造方法、窒化ガリウム系化合物半導体部材及び窒化ガリウム系化合物半導体膜
WO2018123506A1 (ja) SiCウェハの欠陥測定方法、標準サンプル及びSiCエピタキシャルウェハの製造方法
JP7396442B2 (ja) SiC基板
US10872827B2 (en) Manufacturing method and evaluation method for SiC device
JP7065729B2 (ja) 炭化珪素半導体装置の製造方法
JP7447392B2 (ja) SiC基板の評価方法及びSiCエピタキシャルウェハの製造方法
JP2011108801A (ja) 加工変質層評価方法
JP6003447B2 (ja) 半導体基板の金属汚染評価方法および半導体基板の製造方法
JP2020126985A (ja) SiCエピタキシャルウェハ及びその製造方法
JPH09246341A (ja) 半導体ウェーハの損傷評価用試料およびこの試料を用いた損傷評価方法
KR102628328B1 (ko) SiC 단결정 기판
JP2010118668A (ja) 化合物半導体部材のダメージ評価方法、化合物半導体部材の製造方法、窒化ガリウム系化合物半導体部材及び窒化ガリウム系化合物半導体膜
JP7379952B2 (ja) SiCインゴットの評価方法、SiCデバイスの製造方法およびSiC種結晶の評価方法
JP5558268B2 (ja) 半導体単結晶基板の欠陥観察方法
JP2014189484A (ja) 炭化珪素半導体基板製造方法
JP2005010053A (ja) 半導体エピタキシャル膜の非破壊検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221122

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20221122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230117

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20230131

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20230201

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20230307

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231113

R151 Written notification of patent or utility model registration

Ref document number: 7396442

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151