JP2014189484A - 炭化珪素半導体基板製造方法 - Google Patents

炭化珪素半導体基板製造方法 Download PDF

Info

Publication number
JP2014189484A
JP2014189484A JP2013069720A JP2013069720A JP2014189484A JP 2014189484 A JP2014189484 A JP 2014189484A JP 2013069720 A JP2013069720 A JP 2013069720A JP 2013069720 A JP2013069720 A JP 2013069720A JP 2014189484 A JP2014189484 A JP 2014189484A
Authority
JP
Japan
Prior art keywords
crystal
substrate
epitaxial layer
defect
crystal defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013069720A
Other languages
English (en)
Inventor
Isamu Nakamura
勇 中村
So Mototani
宗 本谷
Nobuyuki Tomita
信之 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013069720A priority Critical patent/JP2014189484A/ja
Publication of JP2014189484A publication Critical patent/JP2014189484A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】SiC単結晶基板表面の結晶欠陥がエピタキシャル層に伝播する。また、基板内の無欠陥部位の結晶構造が乱れる、基板上に結晶欠陥の非常に少ない高品質なエピタキシャル層を形成することが困難となる。
【解決手段】この発明に係る炭化珪素半導体基板製造方法は、炭化珪素半導体基板に形成される結晶欠陥の位置を特定する欠陥位置特定工程と、結晶欠陥の特定領域に量子ビームを照射することにより、エピタキシャル層への結晶欠陥の伝播を抑制する無効化処理を行う結晶欠陥無効化工程と、無効化処理を施した基板上にエピタキシャル層を形成するエピタキシャル層形成工程とを備えたものである。
【選択図】図1

Description

この発明は、炭化珪素(以下、SiCと記載する場合がある)半導体基板の製造方法に関するものである。
SiC単結晶は絶縁破壊電界強度が大きく、熱伝導率が高いことなどをはじめとする優れた物性を有し、従来のシリコンを用いたパワーデバイスを凌ぐ性能をもった半導体装置作製基板材料として期待されているが、単一の結晶多形(2H、3C、4H、6H、8H、15R型など)からなる単結晶の製造が容易ではなく、一般的な製造法として用いられる昇華法により得られる基板中には、転位又は積層欠陥等の結晶欠陥が多く含まれる。そこで、基板内の結晶欠陥自体を消失させる方法がある(例えば、特許文献1又は2参照)。
また、SiCを用いた半導体装置を作製する際には、基板上に基板と同一の結晶多形で不純物濃度の異なるエピタキシャル層を形成し、このエピタキシャル層上に半導体装置構造が作製される。エピタキシャル層を形成する際に基板表面に存在する結晶欠陥の殆どがエピタキシャル層へと引き継がれるが、この結晶欠陥が半導体装置の動作に悪影響(耐圧の低下、漏れ電流の増加等)を与えることが知られている。
また、一部の結晶欠陥はエピタキシャル成長時に、その形態を変化させエピタキシャル層特有で、かつ、半導体装置の動作に悪影響を与える結晶欠陥に転換することも報告されている(例えば、非特許文献1参照)。そのため、基板中の結晶欠陥のエピタキシャル層への伝播を阻止することが極めて重要である。
エピタキシャル成長法として、最も一般的なCVD(Chemical Vapor Deposition:化学気相成長)法により、基板中の欠陥を半導体装置への悪影響がより少ない形態に転換する試みが広くなされているが、結晶欠陥の数自体が減少するものではないため、根本的な解決には至っていない。
特開2002−134760号公報 特開2000−044398号公報
Journal of Crystal Growth 312 (2010) 1836
前記特許文献1に記載の方法では、再結晶化後には結晶欠陥が再形成されることも考えられる上に、再結晶化領域が所望の結晶多形になるとは限らない。所望の結晶多形にならなかった場合、この領域が非常に広いため、この上に形成されるエピタキシャル層に同領域を起点とした新たな結晶欠陥が生ずる可能性が極めて高い。
また、前記特許文献2には、中空欠陥であるマイクロパイプの内部を閉塞する方法が記載されているが、マクロパイプの内部を閉塞したとしても、マイクロパイプが有する原子配列のズレが取り除かれる事はない。マイクロパイプが有する原子配列のズレは、一般的に貫通らせん転位の3倍以上とされている。そのため、この歪が取り除かれないのであれば、この基板上に作製された半導体装置の動作に悪影響が出ることは容易に想像しうる。本発明は以上の困難を克服し、提案するものである。
本発明は、上記のような課題を解決するためになされたものであり、高品質なSiC単結晶基板を作製する手法を提供するものである。
この発明に係る炭化珪素半導体基板製造方法は、炭化珪素半導体基板に形成される結晶欠陥の位置を特定する欠陥位置特定工程と、結晶欠陥の特定領域に量子ビームを照射することにより、エピタキシャル層への結晶欠陥の伝播を抑制する無効化処理を行う結晶欠陥無効化工程と、無効化処理を施した基板上にエピタキシャル層を形成するエピタキシャル層形成工程とを備えたものである。
この発明によれば、SiC単結晶基板表面の結晶欠陥がエピタキシャル層に伝播することを抑制することが可能となる。また、基板内の結晶欠陥に対して局所的かつ表面近傍のみの結晶構造を無効化するため、無欠陥部位の結晶構造が乱れることを最小限に留めることが可能となり、この基板上に結晶欠陥の非常に少ない高品質なエピタキシャル層を形成することができる。
この発明の実施の形態1によるSiC半導体基板製造方法について示す工程図である。 この発明の実施の形態1による欠陥位置特定工程に用いられる結晶欠陥検査装置を示した模式図である。 この発明の実施の形態1による結晶欠陥無効化工程に用いられる結晶欠陥検査装置を示した模式図である。 この発明の実施の形態1による結晶欠陥無効化処理の詳細図である。 この発明の実施の形態2による結晶欠陥角度に応じた入射量子ビーム入射角の制御装置を表す図である。
以下、この発明の概要について最初に説明する。この発明はSiC基板表面における結晶欠陥の構造を無効化し、その上に形成されるエピタキシャル層への欠陥の伝播を抑制する手段を有するものである。なお、ここでいう「無効化」とは、SiC基板表面の結晶欠陥がエピタキシャル層に伝播しにくくすることをいう。
結晶欠陥部分は、欠陥といえども結晶学的な規則に則った原子配列を有している。そのため、この原子配列を破壊することで結晶欠陥の構造を無効化することができる。理想的には、転位であれば転位芯から数nmの領域内における結晶欠陥構造を無効化するだけでよい。無効化後にエピタキシャル層を形成することで、基板の結晶欠陥を引き継がないエピタキシャル層の形成が可能となる。
結晶欠陥の無効化領域の基板表面における直径に関して、実験の結果、およそ100nm以下であればその上に形成されるエピタキシャル層に大きな影響を与えないことが分かった。これは無効化領域を囲む無欠陥部位上に成長したエピタキシャル成長領域が無欠陥領域を覆い隠すように形成されるためであると推定される。
前記のような微小領域の結晶構造を乱す手法としては、量子ビーム等が有効であるが、基板表面に対する照射領域が小さく、表面近傍のみに作用させるためには集束したイオンビームを用いるのが最適である。集束イオンビームを用いることで無効化領域の大きさを抑えることが可能となるため、本来結晶欠陥が存在しない部位に与える影響を極めて小さくすることができる。
また、六方晶SiCにおけるエピタキシャル層は(0001)面から<11−20>方向または<1−100>方向に数度傾いた面上に形成される(いわゆるステップフロー成長)。基底面転位は(0001)面上を伝播するため、基板表面に対して前述のいわゆるオフ角をもって集束イオンビームを照射することで、結晶欠陥以外の領域の結晶構造が乱れることを最小限に抑えつつ結晶欠陥の構造を無効化することができる。また、基底面積層欠陥についても基底面転位と同様にすることで、必要最小限の領域のみの欠陥構造を無効化することが可能である。
また、貫通らせん転位、貫通刃状転位について、その伝播方向は一般的には六方晶SiCのc軸に沿うとされているが、実際にはステップフロー成長下流側に、エピタキシャル成長条件毎に、それぞれほぼ決まった角度だけ傾いて伝播することが知られている。この角度は、例えば透過型電子顕微鏡による断面観察によって知ることができる。すなわち、貫通らせん転位、貫通刃状転位についても、基板表面から特定の角度で集束イオンビームを照射することにより必要最小限の領域のみの欠陥構造を無効化することが可能である。
以上の工程を実現するためには、基板内における結晶欠陥位置をあらかじめ把握する手段が必要であることはいうまでもない。このためにはX線トポグラフィーやフォトルミネッセンス法のような非破壊での結晶欠陥評価法が最適である。
実施の形態1.
次に、この発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には、同一又は類似の符号を付している。但し、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることに留意すべきである。したがって、具体的な寸法等は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
図1は、この発明の実施の形態1に係るSiC半導体基板製造方法について示す工程図である。図において、この発明に係る方法は、大きく3つの工程から成り立っており、第一工程は、例えば、結晶欠陥検査装置を用いて、欠陥種と欠陥位置を特定する欠陥位置特定工程であり、第二工程は、対象となる結晶欠陥の結晶構造を無効化する結晶欠陥無効化工程であり、第三工程は、第二工程により無効化処理を施した基板上にエピタキシャル層を形成するエピタキシャル層形成工程である。
図2は、欠陥位置特定工程に用いられる結晶欠陥検査装置を示した模式図である。SiC半導体基板(以下、基板とのみ記載する場合もある)1内に存在する結晶欠陥5の分布を結晶欠陥検査装置2によって検出し、結晶欠陥5の基板1内の位置情報を例えばコンピューターなどの情報処理装置3に記憶させる。結晶欠陥検査装置2は、たとえばX線トポグラフィーまたはフォトルミネッセンス(以下、PLと記載する場合がある)法等の非破壊検査手法により構成されるものが望ましい。X線トポグラフィーとしては、基板1の表面に対して数度の角度を有する入射角でX線を入射し、回折されたX線を検出する斜入射反射X線トポグラフィーが好ましい。
この方法によれば、各転位や面欠陥は異なるコントラストで検出されることから欠陥種およびその位置を特定することができる。フォトルミネッセンス法は紫外光を励起光源として用いる。特定のPL発光のみを検出することで、各転位は発光または非発光箇所として欠陥種およびその位置を特定することができる。光源、サンプル、ステージおよび検出器等の測定系はそれぞれ一般的な構成で事足りる。
図3は、結晶欠陥無効化工程に用いられる結晶欠陥処理装置を示した模式図である。基板1の表面欠陥構造を結晶欠陥処理装置(以下、処理装置と記載する場合がある)4内にて無効化する。処理装置4は、情報処理装置3に接続されており、これに記憶された位置情報である面内座標から結晶欠陥5の位置を特定する。
図4は、処理装置内における結晶欠陥構造の無効化処理の様子を示した模式図である。図において、(a)はXYZ軸に移動が可能なステージ6上に載せられた基板1内に発生した結晶欠陥5の様子を示した断面図である。ステージ6は、真空チャック等の設備を搭載し、基板1をステージ上に固定することが望ましい。情報処理装置3に記憶された位置情報に基いて、ステージ6が移動することで、基板1内の結晶欠陥に対して局所的かつ表面近傍の特定領域について無効化処理を実現することができる。ここでの「局所的」とは基板表面から見た面積(円の直径で)数nmであり、かつ深さは数十nm程度の領域を指す。
(b)は、上記(a)で示された結晶欠陥5に対し、量子ビーム7を基板表面の特定領域に局所的に照射することで欠陥無効化領域8を形成する様子を示した断面図である。基板表面における量子ビーム7の照射面積の直径は100nm以下であることが必要だが、より好ましくは数nmである。例えば、加速電圧30kVで加速されたGaイオンビームを用いれば、照射面積は数nmにして、照射深さは30nm程度に抑えることができる。さらに、加速電圧を下げれば、それに応じて照射深さを抑えることも可能である。
また、この時のGaイオン照射量(ドーズ量)は1015cm−2程度であれば、Gaイオンビーム照射による基板表面近傍原子のスパッタリングが軽減されるため、基板表面の形状変化を抑えることができ、上に形成されるエピタキシャル層に悪影響が及ぶことがない。なお、照射ビームはGaイオンビームに限定するものではない。また、加速電圧およびドーズ量は、量子ビームおよび加工対象の材料によって適宜変更するべきである。
(c)は、上記(b)で結晶欠陥5を無効化した後に、その上にエピタキシャル層9を形成した様子を示す断面図である。量子ビーム7を照射することにより、結晶欠陥5の内、基板1の表面部分の所定領域である特定領域における結晶欠陥構造を無効化することで、この基板表面に作製されるエピタキシャル層9への当該結晶の伝播を抑えることができる。よって、基板1表面上に形成されたエピタキシャル層9は結晶欠陥の少ない構造となり、高品質なSiC半導体基板が得られる。
実施の形態2.
上記実施の形態1では、SiC半導体基板製造方法について説明してきたが、この発明に係る実施の形態2では、結晶欠陥構造を無効化するのに適した量子ビーム照射機構を示す。この発明の実施の形態2に係るSiC半導体基板製造装置は、どのような角度で生じているかわからない結晶欠陥(クラック)に対して、その特定領域を効率的に無効化する量子ビーム照射機構を有するものである。
図5は、基板表面に生じた結晶欠陥の角度に応じた入射角で量子ビームを照射するための機構を示した概略図である。量子ビームを照射するための量子ビーム銃10は、円弧上のレール11に移動可能に取り付けられている。このレール11上を量子ビーム銃10が移動することで、基板表面に対する量子ビーム7の入射角を結晶欠陥の角度に併せて任意に設定することができる。
図5(a)は、基底面転位に対する無効化処理を示した模式図である。基板1内に基底面転位12が存在する。このときオフ角αと同じ角度で量子ビーム7を基板表面に入射することにより、基底面転位12に沿って、必要最小減の領域のみを無効化することが可能となる。オフ角は4度、8度、1度未満等が想定されるが、これ以上の角度の場合にもそのオフ角に応じた入射角で量子ビームを照射することによりこれまで述べた無効化処理を実施することができる。
図5(b)は、貫通転位13(貫通らせん転位または貫通刃状転位)に対する無効化処理を示した模式図である。各貫通転位に対する無効化処理は、数ミクロン程度のエピタキシャル層を形成した後に実施するのが好ましい。これは、基板中の貫通転位は基板表面に対してランダムな方向に伝播するのに対して、エピタキシャル層中の貫通転位13は、基板表面に対して、おおよそ一定の角度βで伝播するためである。エピタキシャル成長条件毎に貫通転位の基板表面に対する角度βは変わるが、この角度は、例えば透過型電子顕微鏡による断面観察により特定することができる。すなわち、貫通転位13は基板表面に対して特定の角度βで数ミクロン程度のエピタキシャル層を形成した基板1内に存在するため、この角度と同角度で量子ビーム7を基板表面に入射することにより、貫通転位13に沿って、特定領域、すなわち必要最小限の領域のみを無効化することが可能となる。
また、特定の角度での量子ビームの入射は、量子ビーム7を固定し、ステージ6を傾斜させることでも実現可能である。
1 基板、2 欠陥検査装置、3 コンピューター、4 処理装置、5 結晶欠陥、6 ステージ、7 量子ビーム、8 無効化領域、9 エピタキシャル層、10 量子ビーム銃、11 レール、12 基底面転位、13 貫通転位

Claims (3)

  1. 炭化珪素半導体基板に形成される結晶欠陥の位置を特定する欠陥位置特定工程と、
    前記結晶欠陥の特定領域に量子ビームを照射することにより、エピタキシャル層への前記結晶欠陥の伝播を抑制する無効化処理を行う結晶欠陥無効化工程と、
    前記無効化処理を施した基板上にエピタキシャル層を形成するエピタキシャル層形成工程とを備えた炭化珪素半導体基板製造方法。
  2. 前記無効化処理は、結晶欠陥の基板表面に対する角度に応じてなされることを特徴とする請求項1記載の炭化珪素半導体基板製造方法。
  3. 前記欠陥位置特定工程は、X線トポグラフィーまたはフォトルミネッセンス法による非破壊検査法を用いた工程であることを特徴とする請求項1または請求項2のいずれかに記載の炭化珪素半導体基板製造方法。
JP2013069720A 2013-03-28 2013-03-28 炭化珪素半導体基板製造方法 Pending JP2014189484A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013069720A JP2014189484A (ja) 2013-03-28 2013-03-28 炭化珪素半導体基板製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013069720A JP2014189484A (ja) 2013-03-28 2013-03-28 炭化珪素半導体基板製造方法

Publications (1)

Publication Number Publication Date
JP2014189484A true JP2014189484A (ja) 2014-10-06

Family

ID=51836115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013069720A Pending JP2014189484A (ja) 2013-03-28 2013-03-28 炭化珪素半導体基板製造方法

Country Status (1)

Country Link
JP (1) JP2014189484A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10119920B2 (en) 2015-11-05 2018-11-06 Fuji Electric Co., Ltd. Method comprising evaluating substrate by polarized parallel light

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10119920B2 (en) 2015-11-05 2018-11-06 Fuji Electric Co., Ltd. Method comprising evaluating substrate by polarized parallel light

Similar Documents

Publication Publication Date Title
JPWO2016088883A1 (ja) 炭化珪素単結晶の製造方法及び炭化珪素単結晶基板
US10697898B2 (en) SiC substrate evaluation method and method for manufacturing SiC epitaxial wafer
JP2009044083A (ja) 炭化珪素単結晶ウェハの欠陥検出方法、及び炭化珪素半導体素子の製造方法
US20160297686A1 (en) Oxide semiconductor
Kościewicz et al. Epitaxial growth on 4H-SiC on-axis, 0.5, 1.25, 2, 4, 8 off-axis substrates–defects analysis and reduction
Kamaladasa et al. Identifying threading dislocations in GaN films and substrates by electron channelling
JP2018104254A (ja) SiCウェハの欠陥測定方法、標準サンプル及びSiCエピタキシャルウェハの製造方法
JP5343721B2 (ja) シリコン基板の評価方法及び半導体デバイスの製造方法
JP2014189484A (ja) 炭化珪素半導体基板製造方法
US10985042B2 (en) SiC substrate, SiC epitaxial wafer, and method of manufacturing the same
Sorokin et al. Molecular-beam epitaxy of two-dimensional gase layers on GaAs (001) and GaAs (112) substrates: structural and optical properties
WO2014129103A1 (ja) 炭化珪素単結晶および炭化珪素単結晶の製造方法
JP2017043525A (ja) SiCエピタキシャルウェハ及びその製造方法
JP2007214491A (ja) 半導体基板欠陥検出方法及び半導体基板欠陥検出装置
Romanyuk et al. Polarity of GaN with polar {0001} and semipolar orientations by x-ray photoelectron diffraction
Euaruksakul et al. Photoemission electron microscopy beamline at the Synchrotron Light Research Institute
JP2020126985A (ja) SiCエピタキシャルウェハ及びその製造方法
Mishra et al. Going beyond copper: Wafer-scale synthesis of graphene on sapphire
JP2008082939A (ja) 2結晶法x線トポグラフィ装置
KR102628328B1 (ko) SiC 단결정 기판
JP7396442B2 (ja) SiC基板
Ishiji et al. Structural change of micropipes in Al-implanted SiC crystals by post-implantation annealing
JP2017171532A (ja) 炭化珪素単結晶成長用種結晶の製造方法及び炭化珪素単結晶インゴットの製造方法
WO2021025044A1 (ja) エピタキシャル基板
JP2017226573A (ja) 積層基板の製造方法および積層基板