JP2009044083A - 炭化珪素単結晶ウェハの欠陥検出方法、及び炭化珪素半導体素子の製造方法 - Google Patents
炭化珪素単結晶ウェハの欠陥検出方法、及び炭化珪素半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2009044083A JP2009044083A JP2007210008A JP2007210008A JP2009044083A JP 2009044083 A JP2009044083 A JP 2009044083A JP 2007210008 A JP2007210008 A JP 2007210008A JP 2007210008 A JP2007210008 A JP 2007210008A JP 2009044083 A JP2009044083 A JP 2009044083A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- epitaxial film
- single crystal
- basal plane
- formation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
【課題】本発明は、炭化珪素単結晶ウェハから炭化珪素半導体素子を製造するに際し、ウェハ面における特定の基底面内欠陥を他の転位や積層欠陥と識別することによりその位置及びその種類を非破壊的に特定し、これに基づいて、結晶欠陥による素子特性への影響がない炭化珪素半導体素子を製造することを目的としている。
【解決手段】炭化珪素単結晶ウェハのウェハ面内における反射Ｘ線トポグラフィー測定を行い、これにより得られた、ウェハ面内におけるＸ線回折データから、特定の回折パターンを識別することにより特定の基底面内欠陥を非破壊的に検出し、得られたウェハ面内における該基底面内欠陥の位置情報を取得することを特徴とする炭化珪素単結晶ウェハの欠陥検出方法、及び、該欠陥検出方法を用いた炭化珪素半導体素子の製造方法。
【選択図】図８
【解決手段】炭化珪素単結晶ウェハのウェハ面内における反射Ｘ線トポグラフィー測定を行い、これにより得られた、ウェハ面内におけるＸ線回折データから、特定の回折パターンを識別することにより特定の基底面内欠陥を非破壊的に検出し、得られたウェハ面内における該基底面内欠陥の位置情報を取得することを特徴とする炭化珪素単結晶ウェハの欠陥検出方法、及び、該欠陥検出方法を用いた炭化珪素半導体素子の製造方法。
【選択図】図８
Description
本発明は、炭化珪素単結晶基板の上にエピタキシャル膜が形成された半導体素子製造用の炭化珪素単結晶ウェハの欠陥検出方法、ならびに炭化珪素単結晶ウェハを用いて炭化珪素半導体素子を製造する方法に関する。
炭化珪素（ＳｉＣ）は、Ｓｉと比べてバンドギャップが約３倍、飽和ドリフト速度が約２倍、絶縁破壊電界強度が約１０倍と優れた物性値を有し、大きな熱伝導率を有する半導体であることから、現在用いられているＳｉ単結晶半導体の性能を大きく凌駕する次世代の高電圧・低損失半導体素子を実現する材料として期待されている。
現在、市販化されているＳｉＣ単結晶を製造する方法にはいくつかの方法があるが、主として昇華法を用いられる場合が多い。
昇華法では通常、坩堝内に原料のＳｉＣ粉末を入れると共に、坩堝の内側上面にＳｉＣ粉末と対面する形でＳｉＣ種結晶を設置する。このとき、坩堝を２２００〜２４００℃程度まで加熱することで、ＳｉＣ粉末を昇華させる。昇華したＳｉＣ粉末は、対面するＳｉＣ種結晶上で再結晶化され、種結晶上に新たなＳｉＣ単結晶が成長される。
昇華法では通常、坩堝内に原料のＳｉＣ粉末を入れると共に、坩堝の内側上面にＳｉＣ粉末と対面する形でＳｉＣ種結晶を設置する。このとき、坩堝を２２００〜２４００℃程度まで加熱することで、ＳｉＣ粉末を昇華させる。昇華したＳｉＣ粉末は、対面するＳｉＣ種結晶上で再結晶化され、種結晶上に新たなＳｉＣ単結晶が成長される。
ＳｉＣ単結晶を製造する方法としては、ほかに、原料としてＳｉＨ4などのＳｉを含ん
だガスと、Ｃ3Ｈ8またはＣ2Ｈ2などのＣを含んだガスとを用いて、昇華法と同様に種結晶上に新たなＳｉＣ単結晶を得るいわゆるＨＴＣＶＤ法と呼ばれる製造方法も報告されている。
だガスと、Ｃ3Ｈ8またはＣ2Ｈ2などのＣを含んだガスとを用いて、昇華法と同様に種結晶上に新たなＳｉＣ単結晶を得るいわゆるＨＴＣＶＤ法と呼ばれる製造方法も報告されている。
上記のような方法によって、ＳｉＣ単結晶が円柱形のバルク状の単結晶として得られた後に、これを通常３００〜４００ミクロン程度の厚さにスライスすることにより、ＳｉＣ単結晶基板が製造される。このＳｉＣ単結晶基板を用いて半導体素子を製造する場合には、その半導体素子の耐電圧などの要求仕様に基づいた所要の膜厚及びキャリヤ濃度を有する単結晶層を、基板表面からエピタキシャル成長させることにより製造する場合が多い。
ＳｉＣ単結晶基板は、以上のような方法で製造されているが、通常の圧力では液相を持たず、また、昇華温度が極めて高いことなどから、転位や積層欠陥などの結晶欠陥を含まないような高品質の結晶成長を行うことが困難である。このため、ＳｉＣ単結晶については、Ｓｉ単結晶成長で商用化されているような、転位を有さずかつ大きな口径を有する単結晶の製造技術が実現されていない。
現在市販されているＳｉＣ単結晶基板には、１０3ｃｍ-2程度のｃ軸方向に伝播するら
せん転位、１０2〜１０4ｃｍ-2程度のｃ軸方向に伝播する刃状転位、１０2〜１０4ｃｍ-2程度のｃ軸と垂直方向に伝播する転位（基底面転位）が存在している。これらの転位密度は、その基板の品質によって大きく異なる。
せん転位、１０2〜１０4ｃｍ-2程度のｃ軸方向に伝播する刃状転位、１０2〜１０4ｃｍ-2程度のｃ軸と垂直方向に伝播する転位（基底面転位）が存在している。これらの転位密度は、その基板の品質によって大きく異なる。
また、ＳｉＣ単結晶基板に内在しているこれらの転位は、基板上にエピタキシャル膜を成長させる際に、このエピタキシャル膜中にも伝播する場合がある。このとき、一部の転位は、エピタキシャル膜中に伝播する際にその伸張方向を変える場合もあることが知られている。一方、基板上にエピタキシャル膜を成長させる際に、新たな転位ループや積層欠陥（８Ｈ型、３Ｃ型など）が生成することも知られている。したがって、エピタキシャル膜中には、基板より伝播した転位や積層欠陥に加えて、エピタキシャル成長時に導入され
た転位や積層欠陥が含まれていることになる。さらに、ＳｉＣエピタキシャル膜付き単結晶基板を用いて半導体素子を製造する素子化過程においても、新たに転位や積層欠陥が形成される場合がある。これらの転位や積層欠陥は、そのエピタキシャル膜を用いて形成した半導体素子の耐電圧や信頼性を低下させる。
た転位や積層欠陥が含まれていることになる。さらに、ＳｉＣエピタキシャル膜付き単結晶基板を用いて半導体素子を製造する素子化過程においても、新たに転位や積層欠陥が形成される場合がある。これらの転位や積層欠陥は、そのエピタキシャル膜を用いて形成した半導体素子の耐電圧や信頼性を低下させる。
最近では、基板中の転位密度やエピタキシャル成長時の転位発生密度を低減させる技術開発が進められている。しかしながら、エピタキシャル膜中の転位や積層欠陥などの結晶欠陥密度をゼロとし、なおかつ産業化できるような低コストにて大口径の基板を実現することは難しい状況である。このため、ＳｉＣエピタキシャル膜付き単結晶基板を用いて半導体素子を製造する場合、それらの半導体素子は何らかの結晶欠陥を内包する可能性がある。
結晶欠陥の中には、半導体素子の初期特性を大幅に劣化させる結晶欠陥のみならず、初期特性には影響を与えないものの素子の特性を経時的に劣化させることによりその素子の長期信頼性を低下させる結晶欠陥も存在する。特に、後者の長期信頼性を低下させるような結晶欠陥を内包する半導体素子は、初期特性においては正常素子と何ら変わらない性能を発揮することもあり、初期特性からの判別が極めて困難である。
この問題点に関して、これまでに、エピタキシャル膜付きＳｉＣ単結晶基板内に含まれる転位や積層欠陥による、ＳｉＣショットキーバリヤダイオードやＭＯＳ（Metal-Oxide-Semiconductor）ゲート構造の長期信頼性低下が報告されている。例えば、このような長
期信頼性を有しない半導体素子がインバータなどの応用機器に組み込まれた場合には、当該応用機器の信頼性が大幅に低下することになる。このため、長期信頼性を低下させるような結晶欠陥を内包する半導体素子をスクリーニングするための判別手法の確立が望まれている。
期信頼性を有しない半導体素子がインバータなどの応用機器に組み込まれた場合には、当該応用機器の信頼性が大幅に低下することになる。このため、長期信頼性を低下させるような結晶欠陥を内包する半導体素子をスクリーニングするための判別手法の確立が望まれている。
上記のような結晶欠陥を含んだ半導体素子の判別、スクリーニング手法を確立するためには、エピタキシャル膜付きＳｉＣ単結晶基板内に含まれる転位や積層欠陥などの結晶欠陥を高速かつ高精度に検出し、その基板面内での位置情報を得る必要がある。すなわち、半導体素子の形成前や、形成プロセス中に、そのエピタキシャル膜付きＳｉＣ単結晶基板内に含まれる転位や積層欠陥などの結晶欠陥の位置情報を得ることによって、素子完成後にその結晶欠陥位置情報に応じて、結晶欠陥を内包する半導体素子を判別し、スクリーニング処理を行うことが考えられる。
エピタキシャル膜付きＳｉＣ単結晶基板内に含まれる転位や積層欠陥などの結晶欠陥を非破壊で検出する手法としては、現在までに、フォトルミネッセンス法（特許文献１）、カソードルミネッセンス法、エレクトロルミネッセンス法（非特許文献１，２）、Ｘ線トポグラフィー法（非特許文献３，４）などが報告されている。これらの手法を用いたマッピング測定によって、エピタキシャル膜付きＳｉＣ単結晶基板内の転位や積層欠陥の位置情報を得ることが可能である。
非特許文献３，４においては、単数あるいは複数の貫通刃状転位と同時に生成する基底面内欠陥（基底面内に含まれる欠陥の総称とする）に対するＸ線トポグラフィー像の判別手法が報告されている。
また、非特許文献５において、マイクロパイプと呼ばれるような大型の結晶欠陥に対して、その位置情報をあらかじめ得ることで、素子形成パターンに反映することが報告されている。
また、特許文献１には、基底面転位の位置情報をフォトルミネッセンス法により検出し
、素子形成に反映させることが記載されている。
また、非特許文献６においては、KOH エッチング法により、SiC pn ダイオードの逆方
向特性を低下させる可能性のある基底面内欠陥の存在が報告されている。
特開２００４−２８９０２３号公報
マテリアルサイエンスフォーラム（Materials Science Forum） Ｖｏｌｓ ３８９−３９３ ２００２年 １２９７頁〜１３００頁
マテリアルサイエンスフォーラム（Materials Science Forum） Ｖｏｌｓ ４３３−４３６ ２００３年 ９０１頁〜９０６頁
ジャーナルオブクリスタルグロース（Journal of Crystal Growth）Ｖｏｌｓ ２７１ ２００４年 １頁〜７頁
マテリアルサイエンスフォーラム（Materials Science Forum） Ｖｏｌｓ ５２７−５２９ ２００６年 ２３１頁〜２３４頁
マテリアルサイエンスフォーラム（Materials Science Forum） Ｖｏｌｓ ３３８−３４２ ２０００年 １４２３頁〜１４２６頁
第54回応用物理学会関係連合講演会講演予稿集 NO.１ ４３６項 ２８ａ-Ｎ-８
、素子形成に反映させることが記載されている。
また、非特許文献６においては、KOH エッチング法により、SiC pn ダイオードの逆方
向特性を低下させる可能性のある基底面内欠陥の存在が報告されている。
しかしながら、上記の従来手法においては、炭化珪素単結晶基板上にエピタキシャル膜を形成する工程において、単結晶基板中に含まれる貫通らせん転位が構造変換することによりエピタキシャル膜中に導入された基底面内欠陥、及び新たな貫通らせん転位と結合生成されることによりエピタキシャル膜中に導入された基底面内欠陥を非破壊的に検出するとともに、これらの基底面内欠陥を他の転位や積層欠陥と識別することが達成されていなかった。上記の両基底面内欠陥は、どちらもフランク型の積層欠陥を伴うもので、特に素子性能を低下させる恐れがある。このため、素子形成に使用する全ての基板に対して、基板内に存在する前記基底面内欠陥の位置情報を予め得ることが、実用化レベルでは実質的に不可能であった。
したがって、素子形成前あるいは素子形成完了後に、どの素子が前記基底面内欠陥を内包しているかの情報を非破壊的に得ることができずに、特に、長期信頼性を低下させる前記基底面内欠陥を内包する半導体素子を判別することが困難であった。このため、前記基底面内欠陥を内包し、長信頼性を有しない半導体素子のスクリーニング技術の開発が望まれていた。
そして、このように素子形成に使用する全ての基板に対して前記基底面内欠陥の情報を予め得ることが実質的に不可能であったことから、エピタキシャル膜付きＳｉＣ単結晶基板内の前記基底面内欠陥が存在しない領域に半導体素子を形成する手法や、前記基底面内欠陥の位置に対応して素子構造を変更して半導体素子を形成する手法が実現されていなかった。
本発明は、炭化珪素単結晶基板の上にエピタキシャル膜が形成された半導体素子製造用の炭化珪素単結晶ウェハから炭化珪素半導体素子を製造するに際し、炭化珪素単結晶基板上にエピタキシャル膜を形成する工程において単結晶基板中に含まれる貫通らせん転位が構造変換することによってエピタキシャル膜中に導入された基底面内欠陥、及び新たな貫通らせん転位と結合生成されることによってエピタキシャル膜中に導入された基底面内欠陥をＸ線トポグラフィー法によって特定の回折パターンとして非破壊的に検出するとともに、これらの基底面内欠陥を他の転位や積層欠陥と識別することにより、前記基底面内欠陥の位置及びその種類を特定し、これに基づいて、結晶欠陥による素子特性への影響がない炭化珪素半導体素子を製造することを目的としている。
本発明に係る炭化珪素単結晶ウェハの欠陥検出方法は、
炭化珪素単結晶基板の上にエピタキシャル膜が形成された炭化珪素単結晶ウェハにつき、
前記エピタキシャル膜の形成後において、前記炭化珪素単結晶ウェハのウェハ面内における反射Ｘ線トポグラフィー測定を行い、
前記測定により得られた、ウェハ面内におけるＸ線回折データから、
（ａ）前記エピタキシャル膜形成前における炭化珪素単結晶基板のウェハ面に貫通らせん転位が存在し、かつ、該エピタキシャル膜形成後において、該貫通らせん転位が消失する代わりに、フランク型の積層欠陥を伴う基底面内欠陥が発現するという回折パターン、および、
（ｂ）前記エピタキシャル膜形成後における炭化珪素単結晶基板のウェハ面に貫通らせん転位とフランク型の積層欠陥を伴う基底面内欠陥とが同時に発現しており、かつ、該エピタキシャル膜形成前においては、該貫通らせん転位及び該基底面内欠陥のいずれも存在していないという回折パターン
を識別することにより、
前記単結晶基板上にエピタキシャル膜を形成する工程において、単結晶基板中に含まれる貫通らせん転位が構造変換することでエピタキシャル膜中に導入された基底面内欠陥、及び、新たな貫通らせん転位と結合生成されることでエピタキシャル膜中に導入された基底面内欠陥を、それぞれ非破壊的に検出し、
ウェハ面内における前記両基底面内欠陥の位置情報を取得することを特徴としている。
炭化珪素単結晶基板の上にエピタキシャル膜が形成された炭化珪素単結晶ウェハにつき、
前記エピタキシャル膜の形成後において、前記炭化珪素単結晶ウェハのウェハ面内における反射Ｘ線トポグラフィー測定を行い、
前記測定により得られた、ウェハ面内におけるＸ線回折データから、
（ａ）前記エピタキシャル膜形成前における炭化珪素単結晶基板のウェハ面に貫通らせん転位が存在し、かつ、該エピタキシャル膜形成後において、該貫通らせん転位が消失する代わりに、フランク型の積層欠陥を伴う基底面内欠陥が発現するという回折パターン、および、
（ｂ）前記エピタキシャル膜形成後における炭化珪素単結晶基板のウェハ面に貫通らせん転位とフランク型の積層欠陥を伴う基底面内欠陥とが同時に発現しており、かつ、該エピタキシャル膜形成前においては、該貫通らせん転位及び該基底面内欠陥のいずれも存在していないという回折パターン
を識別することにより、
前記単結晶基板上にエピタキシャル膜を形成する工程において、単結晶基板中に含まれる貫通らせん転位が構造変換することでエピタキシャル膜中に導入された基底面内欠陥、及び、新たな貫通らせん転位と結合生成されることでエピタキシャル膜中に導入された基底面内欠陥を、それぞれ非破壊的に検出し、
ウェハ面内における前記両基底面内欠陥の位置情報を取得することを特徴としている。
本発明に係る第１の炭化珪素半導体素子の製造方法は、
炭化珪素単結晶基板の上にエピタキシャル膜が形成された半導体素子製造用の炭化珪素単結晶ウェハから炭化珪素半導体素子を製造する方法であって、
半導体素子形成前または半導体素子形成過程において、前記炭化珪素単結晶ウェハのウェハ面内における反射Ｘ線トポグラフィー測定を行い、
前記測定により得られた、ウェハ面内におけるＸ線回折データから、
（ａ）前記エピタキシャル膜形成前における炭化珪素単結晶基板のウェハ面に貫通らせん転位が存在し、かつ、該エピタキシャル膜形成後において、該貫通らせん転位が消失する代わりに、フランク型の積層欠陥を伴う基底面内欠陥が発現するという回折パターン、および、
（ｂ）前記エピタキシャル膜形成後における炭化珪素単結晶基板のウェハ面に貫通らせん転位とフランク型の積層欠陥を伴う基底面内欠陥とが同時に発現しており、かつ、該エピタキシャル膜形成前においては、該貫通らせん転位及び該基底面内欠陥のいずれも存在していないという回折パターン
を識別することにより、
前記単結晶基板上にエピタキシャル膜を形成する工程において、単結晶基板中に含まれる貫通らせん転位が構造変換することでエピタキシャル膜中に導入された基底面内欠陥、及び、新たな貫通らせん転位と結合生成されることでエピタキシャル膜中に導入された基底面内欠陥を、それぞれ非破壊的に検出し、
前記検出により得られた、ウェハ面内における検査対象領域全体の前記Ｘ線回折に関するマッピングデータに基づいて取得された、ウェハ面内における前記基底面内欠陥の位置情報に基づいて、
半導体素子形成過程を完了した後、前記ウェハから各半導体素子を切断分離し、さらに、該切断分離された各半導体素子をスクリーニングする過程を含むことを特徴としている。
炭化珪素単結晶基板の上にエピタキシャル膜が形成された半導体素子製造用の炭化珪素単結晶ウェハから炭化珪素半導体素子を製造する方法であって、
半導体素子形成前または半導体素子形成過程において、前記炭化珪素単結晶ウェハのウェハ面内における反射Ｘ線トポグラフィー測定を行い、
前記測定により得られた、ウェハ面内におけるＸ線回折データから、
（ａ）前記エピタキシャル膜形成前における炭化珪素単結晶基板のウェハ面に貫通らせん転位が存在し、かつ、該エピタキシャル膜形成後において、該貫通らせん転位が消失する代わりに、フランク型の積層欠陥を伴う基底面内欠陥が発現するという回折パターン、および、
（ｂ）前記エピタキシャル膜形成後における炭化珪素単結晶基板のウェハ面に貫通らせん転位とフランク型の積層欠陥を伴う基底面内欠陥とが同時に発現しており、かつ、該エピタキシャル膜形成前においては、該貫通らせん転位及び該基底面内欠陥のいずれも存在していないという回折パターン
を識別することにより、
前記単結晶基板上にエピタキシャル膜を形成する工程において、単結晶基板中に含まれる貫通らせん転位が構造変換することでエピタキシャル膜中に導入された基底面内欠陥、及び、新たな貫通らせん転位と結合生成されることでエピタキシャル膜中に導入された基底面内欠陥を、それぞれ非破壊的に検出し、
前記検出により得られた、ウェハ面内における検査対象領域全体の前記Ｘ線回折に関するマッピングデータに基づいて取得された、ウェハ面内における前記基底面内欠陥の位置情報に基づいて、
半導体素子形成過程を完了した後、前記ウェハから各半導体素子を切断分離し、さらに、該切断分離された各半導体素子をスクリーニングする過程を含むことを特徴としている。
本発明に係る第２の炭化珪素半導体素子の製造方法は、
炭化珪素単結晶基板の上にエピタキシャル膜が形成された半導体素子製造用の炭化珪素
単結晶ウェハから炭化珪素半導体素子を製造する方法であって、
半導体素子形成前において、前記炭化珪素単結晶ウェハのウェハ面内における反射Ｘ線トポグラフィー測定を行い、
前記測定により得られた、ウェハ面内におけるＸ線回折データから、
（ａ）前記エピタキシャル膜形成前における炭化珪素単結晶基板のウェハ面に貫通らせん転位が存在し、かつ、該エピタキシャル膜形成後において、該貫通らせん転位が消失する代わりに、フランク型の積層欠陥を伴う基底面内欠陥が発現するという回折パターン、および、
（ｂ）前記エピタキシャル膜形成後における炭化珪素単結晶基板のウェハ面に貫通らせん転位とフランク型の積層欠陥を伴う基底面内欠陥とが同時に発現しており、かつ、該エピタキシャル膜形成前においては、該貫通らせん転位及び該基底面内欠陥のいずれも存在していないという回折パターン
を識別することにより、
前記単結晶基板上にエピタキシャル膜を形成する工程において、単結晶基板中に含まれる貫通らせん転位が構造変換することでエピタキシャル膜中に導入された基底面内欠陥、及び、新たな貫通らせん転位と結合生成されることでエピタキシャル膜中に導入された基底面内欠陥を、それぞれ非破壊的に検出し、
前記検出により得られた、ウェハ面内における検査対象領域全体の前記Ｘ線回折に関するマッピングデータに基づいて取得された、ウェハ面内における前記基底面内欠陥の位置情報に基づいて、ウェハ面内における各半導体素子の形成位置を決定し、
前記決定された形成位置に半導体素子を形成し、
半導体素子形成過程を完了した後、前記ウェハから各半導体素子を切断分離する過程を含むことを特徴としている。
炭化珪素単結晶基板の上にエピタキシャル膜が形成された半導体素子製造用の炭化珪素
単結晶ウェハから炭化珪素半導体素子を製造する方法であって、
半導体素子形成前において、前記炭化珪素単結晶ウェハのウェハ面内における反射Ｘ線トポグラフィー測定を行い、
前記測定により得られた、ウェハ面内におけるＸ線回折データから、
（ａ）前記エピタキシャル膜形成前における炭化珪素単結晶基板のウェハ面に貫通らせん転位が存在し、かつ、該エピタキシャル膜形成後において、該貫通らせん転位が消失する代わりに、フランク型の積層欠陥を伴う基底面内欠陥が発現するという回折パターン、および、
（ｂ）前記エピタキシャル膜形成後における炭化珪素単結晶基板のウェハ面に貫通らせん転位とフランク型の積層欠陥を伴う基底面内欠陥とが同時に発現しており、かつ、該エピタキシャル膜形成前においては、該貫通らせん転位及び該基底面内欠陥のいずれも存在していないという回折パターン
を識別することにより、
前記単結晶基板上にエピタキシャル膜を形成する工程において、単結晶基板中に含まれる貫通らせん転位が構造変換することでエピタキシャル膜中に導入された基底面内欠陥、及び、新たな貫通らせん転位と結合生成されることでエピタキシャル膜中に導入された基底面内欠陥を、それぞれ非破壊的に検出し、
前記検出により得られた、ウェハ面内における検査対象領域全体の前記Ｘ線回折に関するマッピングデータに基づいて取得された、ウェハ面内における前記基底面内欠陥の位置情報に基づいて、ウェハ面内における各半導体素子の形成位置を決定し、
前記決定された形成位置に半導体素子を形成し、
半導体素子形成過程を完了した後、前記ウェハから各半導体素子を切断分離する過程を含むことを特徴としている。
本発明に係る第３の炭化珪素半導体素子の製造方法は、
炭化珪素単結晶基板の上にエピタキシャル膜が形成された半導体素子製造用の炭化珪素単結晶ウェハから炭化珪素半導体素子を製造する方法であって、
半導体素子形成前または半導体素子形成過程において、前記炭化珪素単結晶ウェハのウェハ面内における反射Ｘ線トポグラフィー測定を行い、
前記測定により得られた、ウェハ面内におけるＸ線回折データから、
（ａ）前記エピタキシャル膜形成前における炭化珪素単結晶基板のウェハ面に貫通らせん転位が存在し、かつ、該エピタキシャル膜形成後において、該貫通らせん転位が消失する代わりに、フランク型の積層欠陥を伴う基底面内欠陥が発現するという回折パターン、および、
（ｂ）前記エピタキシャル膜形成後における炭化珪素単結晶基板のウェハ面に貫通らせん転位とフランク型の積層欠陥を伴う基底面内欠陥とが同時に発現しており、かつ、該エピタキシャル膜形成前においては、該貫通らせん転位及び該基底面内欠陥のいずれも存在していないという回折パターン
を識別することにより、
前記単結晶基板上にエピタキシャル膜を形成する工程において、単結晶基板中に含まれる貫通らせん転位が構造変換することでエピタキシャル膜中に導入された基底面内欠陥、及び、新たな貫通らせん転位と結合生成されることでエピタキシャル膜中に導入された基底面内欠陥を、それぞれ非破壊的に検出し、
前記検出により得られた、ウェハ面内における検査対象領域全体の前記Ｘ線回折に関するマッピングデータに基づいて取得された、ウェハ面内における前記基底面内欠陥の位置情報に基づいて、
半導体素子の形成過程を完了した後または半導体素子の形成過程において、前記転位及び／または積層欠陥が存在する部分に対して、当該部分の素子特性に対する影響を低減するために当該部分を不活性化する構造を付加する不活性化処理を行い、
その後、前記ウェハから各半導体素子を切断分離する工程を含むことを特徴としている
。
炭化珪素単結晶基板の上にエピタキシャル膜が形成された半導体素子製造用の炭化珪素単結晶ウェハから炭化珪素半導体素子を製造する方法であって、
半導体素子形成前または半導体素子形成過程において、前記炭化珪素単結晶ウェハのウェハ面内における反射Ｘ線トポグラフィー測定を行い、
前記測定により得られた、ウェハ面内におけるＸ線回折データから、
（ａ）前記エピタキシャル膜形成前における炭化珪素単結晶基板のウェハ面に貫通らせん転位が存在し、かつ、該エピタキシャル膜形成後において、該貫通らせん転位が消失する代わりに、フランク型の積層欠陥を伴う基底面内欠陥が発現するという回折パターン、および、
（ｂ）前記エピタキシャル膜形成後における炭化珪素単結晶基板のウェハ面に貫通らせん転位とフランク型の積層欠陥を伴う基底面内欠陥とが同時に発現しており、かつ、該エピタキシャル膜形成前においては、該貫通らせん転位及び該基底面内欠陥のいずれも存在していないという回折パターン
を識別することにより、
前記単結晶基板上にエピタキシャル膜を形成する工程において、単結晶基板中に含まれる貫通らせん転位が構造変換することでエピタキシャル膜中に導入された基底面内欠陥、及び、新たな貫通らせん転位と結合生成されることでエピタキシャル膜中に導入された基底面内欠陥を、それぞれ非破壊的に検出し、
前記検出により得られた、ウェハ面内における検査対象領域全体の前記Ｘ線回折に関するマッピングデータに基づいて取得された、ウェハ面内における前記基底面内欠陥の位置情報に基づいて、
半導体素子の形成過程を完了した後または半導体素子の形成過程において、前記転位及び／または積層欠陥が存在する部分に対して、当該部分の素子特性に対する影響を低減するために当該部分を不活性化する構造を付加する不活性化処理を行い、
その後、前記ウェハから各半導体素子を切断分離する工程を含むことを特徴としている
。
前記第３の炭化珪素半導体素子の製造方法において、
前記半導体素子を、ショットキー接合型半導体素子とするとともに、
ショットキー接合が形成される位置におけるエピタキシャル膜内のフランク型の積層欠陥を伴う基底面内欠陥が存在する部分に対して、前記不活性化処理として、当該エピタキシャル膜の表面部分に、当該エピタキシャル膜の導電型とは反対の導電型の領域を局所的に形成することができる。
前記半導体素子を、ショットキー接合型半導体素子とするとともに、
ショットキー接合が形成される位置におけるエピタキシャル膜内のフランク型の積層欠陥を伴う基底面内欠陥が存在する部分に対して、前記不活性化処理として、当該エピタキシャル膜の表面部分に、当該エピタキシャル膜の導電型とは反対の導電型の領域を局所的に形成することができる。
また、前記第３の炭化珪素半導体素子の製造方法において、
前記半導体素子を、ＭＯＳゲート型半導体素子とするとともに、
前記不活性化処理として、前記エピタキシャル膜内における基底面内欠陥が存在する部分の表面に形成されたＭＯＳゲート構造を除去することができる。
前記半導体素子を、ＭＯＳゲート型半導体素子とするとともに、
前記不活性化処理として、前記エピタキシャル膜内における基底面内欠陥が存在する部分の表面に形成されたＭＯＳゲート構造を除去することができる。
本発明によれば、炭化珪素単結晶基板上にエピタキシャル膜を形成する工程において、単結晶基板中に含まれる貫通らせん転位が構造変換することによりエピタキシャル膜中に導入されたフランク型の積層欠陥を伴う基底面内欠陥、及び、新たな貫通らせん転位と結合生成されることによりエピタキシャル膜中に導入されたフランク型の積層欠陥を伴う基底面内欠陥の位置を非破壊的に特定することが可能となり、これに基づいて、結晶欠陥による素子特性への影響がない炭化珪素半導体素子を製造することができる。
以下、図面を参照しながら本発明の実施形態について説明する。
［炭化珪素単結晶ウェハの欠陥検出方法］
本発明に係る炭化珪素単結晶ウェハの欠陥検出方法は、炭化珪素単結晶基板の上にエピタキシャル膜が形成された炭化珪素単結晶ウェハにつき、該エピタキシャル膜の形成後に前記炭化珪素単結晶ウェハのウェハ面内における反射Ｘ線トポグラフィー測定を行い、該測定により得られた、ウェハ面内におけるＸ線回折データから、特定の結晶欠陥を非破壊的に検出し、ウェハ面内における前記両基底面内欠陥の位置情報を取得する方法である。
［炭化珪素単結晶ウェハの欠陥検出方法］
本発明に係る炭化珪素単結晶ウェハの欠陥検出方法は、炭化珪素単結晶基板の上にエピタキシャル膜が形成された炭化珪素単結晶ウェハにつき、該エピタキシャル膜の形成後に前記炭化珪素単結晶ウェハのウェハ面内における反射Ｘ線トポグラフィー測定を行い、該測定により得られた、ウェハ面内におけるＸ線回折データから、特定の結晶欠陥を非破壊的に検出し、ウェハ面内における前記両基底面内欠陥の位置情報を取得する方法である。
本発明に係る炭化珪素単結晶ウェハの欠陥検出方法において検出対象となる結晶欠陥の種類には、炭化珪素単結晶基板上にエピタキシャル膜を形成する工程において単結晶基板中に含まれる貫通らせん転位が構造変換することによりエピタキシャル膜中に導入されたフランク型の積層欠陥を伴う基底面内欠陥と、新たな貫通らせん転位と結合生成されることによりエピタキシャル膜中に導入されたフランク型の積層欠陥を伴う基底面内欠陥とが含まれる。
ここで、本発明において「フランク型の積層欠陥」という場合には、c[0001]方向のバ
ーガーズベクトル成分を有する基底面内の積層欠陥を指す。
（1）検査対象となるエピタキシャル膜付き炭化珪素単結晶ウェハ
本発明に係る炭化珪素単結晶ウェハの欠陥検出方法においては、炭化珪素単結晶基板の上に基板と同一の結晶型のエピタキシャル膜を成長させた炭化珪素単結晶ウェハが検査対象に含まれる。検査対象の炭化珪素単結晶ウェハにおけるエピタキシャル膜や基板の結晶型、結晶面、オフ角などは特に限定されるものではなく、例えば、ｎ型４Ｈ−ＳｉＣ基板上にｎ型４Ｈ−ＳｉＣ膜をエピタキシャル成長させたもの、ｎ型４Ｈ−ＳｉＣエピタキシャル膜にイオン打ち込みによってｐ型層を形成したものなど、各種の炭化珪素単結晶ウェハが検査対象となる。また、エピタキシャル膜上に酸化膜、窒化膜等の絶縁膜が形成されたもの、エピタキシャル膜表面にエッチング加工が施されたもの等も検査対象となる。また、本発明に係る欠陥検出方法の検査対象となる炭化珪素単結晶ウェハは、半導体素子用
の炭化珪素単結晶ウェハに限定されず、その他の用途に用いられる炭化珪素単結晶ウェハであってもよい。
（2）欠陥等の位置情報の取得
＜マーカーの形成＞
本発明に係る炭化珪素単結晶ウェハの欠陥検出方法においては、図１に示すように、検査対象となる炭化珪素単結晶ウェハ３１のエピタキシャル膜側のウェハ面３１Ａにあらかじめ微小なマーカー４１を形成する。このマーカー４１は、結晶欠陥の位置をコンピュータへ電子的に格納するときに、ウェハ面３１Ａ内における位置を特定するための基準となる。
ーガーズベクトル成分を有する基底面内の積層欠陥を指す。
（1）検査対象となるエピタキシャル膜付き炭化珪素単結晶ウェハ
本発明に係る炭化珪素単結晶ウェハの欠陥検出方法においては、炭化珪素単結晶基板の上に基板と同一の結晶型のエピタキシャル膜を成長させた炭化珪素単結晶ウェハが検査対象に含まれる。検査対象の炭化珪素単結晶ウェハにおけるエピタキシャル膜や基板の結晶型、結晶面、オフ角などは特に限定されるものではなく、例えば、ｎ型４Ｈ−ＳｉＣ基板上にｎ型４Ｈ−ＳｉＣ膜をエピタキシャル成長させたもの、ｎ型４Ｈ−ＳｉＣエピタキシャル膜にイオン打ち込みによってｐ型層を形成したものなど、各種の炭化珪素単結晶ウェハが検査対象となる。また、エピタキシャル膜上に酸化膜、窒化膜等の絶縁膜が形成されたもの、エピタキシャル膜表面にエッチング加工が施されたもの等も検査対象となる。また、本発明に係る欠陥検出方法の検査対象となる炭化珪素単結晶ウェハは、半導体素子用
の炭化珪素単結晶ウェハに限定されず、その他の用途に用いられる炭化珪素単結晶ウェハであってもよい。
（2）欠陥等の位置情報の取得
＜マーカーの形成＞
本発明に係る炭化珪素単結晶ウェハの欠陥検出方法においては、図１に示すように、検査対象となる炭化珪素単結晶ウェハ３１のエピタキシャル膜側のウェハ面３１Ａにあらかじめ微小なマーカー４１を形成する。このマーカー４１は、結晶欠陥の位置をコンピュータへ電子的に格納するときに、ウェハ面３１Ａ内における位置を特定するための基準となる。
マーカー４１は、リアクティブイオンエッチングなどの手法を用いてウェハ面３１Ａの表面に凹凸をつけることで形成することができ、このマーカー４１は通常、ウェハ面３１Ａ内に多数形成される（図１では簡略化して４個のみ示している）。
また、本発明の欠陥検査方法が半導体素子の製造に用いられる場合、マーカー４１は、半導体素子形成後において、ウェハ面内に形成する該半導体素子の素子形成領域Ｄ１、Ｄ２・・・の位置情報を取得する基準としても用いられる（図２、図８及び図１０）。
＜反射Ｘ線トポグラフィーの測定＞
本発明においては、反射Ｘ線トポグラフィーを用いて炭化珪素単結晶ウェハからのＸ線回折光を測定することにより、ウェハ面内における結晶欠陥の位置を検出し取得する。反射Ｘ線トポグラフィーを用いることにより、エッチング等破壊的な手法を併用することなく、結晶欠陥の位置の検出を非破壊的に行うことができるという利点がある。図３は、本発明に係る炭化珪素単結晶ウェハの欠陥検出方法に用いられる検査装置の概略構成を示した図である。図３において、１１は測定サンプルとしての炭化珪素単結晶ウェハ、１２はＸ線源、１３はモノクロメーター、１４は記録媒体、１０はＸ線回折記録用コンピュータである。
本発明においては、反射Ｘ線トポグラフィーを用いて炭化珪素単結晶ウェハからのＸ線回折光を測定することにより、ウェハ面内における結晶欠陥の位置を検出し取得する。反射Ｘ線トポグラフィーを用いることにより、エッチング等破壊的な手法を併用することなく、結晶欠陥の位置の検出を非破壊的に行うことができるという利点がある。図３は、本発明に係る炭化珪素単結晶ウェハの欠陥検出方法に用いられる検査装置の概略構成を示した図である。図３において、１１は測定サンプルとしての炭化珪素単結晶ウェハ、１２はＸ線源、１３はモノクロメーター、１４は記録媒体、１０はＸ線回折記録用コンピュータである。
本発明において用いられるＸ線源１２としては、例えば、シンクロトロン放射光又は平行Ｘ線ビームが挙げられる。特定の波長のＸ線を測定に用いる目的で、必要に応じてモノクロメーター１３を用いることができる。Ｘ線の波長としては、本発明の目的を果たすことができる限り特に制限はないが、エピタキシャル膜表面からのＸ線の侵入深さがエピタキシャル膜厚よりも大きくならないようにするために、Ｓｉ（111）あるいはＳｉ（333）などによるモノクロメーターを用いて、0.5〜2Å、通常は1.54Å程度の波長を有するＸ線を入射光として反射Ｘ線トポグラフィーの測定を行う。Ｘ線を回折させる際の回折ベクトル（ｇ-vector）としては、本発明の目的を果たすことができる限り特に制限はないが、
４Ｈ−ＳｉＣ結晶に対しては11-28あるいは1-108を用いるのが通常である。
４Ｈ−ＳｉＣ結晶に対しては11-28あるいは1-108を用いるのが通常である。
Ｘ線源１２から発せられたＸ線を測定サンプル１１に照射し、該サンプルから反射してきた回折光を検出することにより、トポグラフ像を得ることができる。このトポグラフ像の取得には、欠陥種を判定するために十分な解像度を得るために、高解像度のＸ線フィルム、原子核乾板などの記録媒体１４が用いられる。
記録媒体１４に記録されたトポグラフ像は、光学顕微鏡を用いて欠陥拡大イメージとした状態にてＣＣＤカメラ等の適当な撮影機器に取り込まれ、その後、一旦電気信号に変換され、増幅され、さらにＡ／Ｄ変換された状態でＸ線回折記録用コンピュータ１０に取り込まれる。この場合、トポグラフ像の全体を一度に撮影機器に取り込んでもよく、一定領域毎に数回に分割して撮影機器に取り込んでもよい。解像度を上げる目的からは、一定領域毎に数回に分割して撮影機器に取り込むことが好ましい。例えば、図４に示すように、ウェハ面３１Ａ内に配列された多数の素子形成領域Ｄ１、Ｄ２・・・の中の各一括測定領
域Ａ（ｘ１，ｙ１）、Ａ（ｘ２，ｙ１）・・・を単位として１回の撮影を行う。その後、一つの素子形成領域（例えばＤ１）内の全ての一括測定領域Ａ（ｘ１，ｙ１），Ａ（ｘ２，ｙ１）・・・についての撮影データを合わせることで、該素子形成領域全体についてのトポグラフ像に関する情報を取得する。さらに、ウェハ面３１Ａ内における全ての素子形成領域Ｄ１、Ｄ２・・・についてこのような測定をすることにより、全ての素子形成領域Ｄ１、Ｄ２・・・について、すなわちウェハ面３１Ａ内における検査対象領域全体についてのトポグラフ像に関するマッピングデータを取得する、という手順によりトポグラフ像を取得する方法が挙げられる。
域Ａ（ｘ１，ｙ１）、Ａ（ｘ２，ｙ１）・・・を単位として１回の撮影を行う。その後、一つの素子形成領域（例えばＤ１）内の全ての一括測定領域Ａ（ｘ１，ｙ１），Ａ（ｘ２，ｙ１）・・・についての撮影データを合わせることで、該素子形成領域全体についてのトポグラフ像に関する情報を取得する。さらに、ウェハ面３１Ａ内における全ての素子形成領域Ｄ１、Ｄ２・・・についてこのような測定をすることにより、全ての素子形成領域Ｄ１、Ｄ２・・・について、すなわちウェハ面３１Ａ内における検査対象領域全体についてのトポグラフ像に関するマッピングデータを取得する、という手順によりトポグラフ像を取得する方法が挙げられる。
＜トポグラフ像の解析＞
コンピュータ１０は、前記欠陥拡大イメージとして得られるトポグラフ像を、撮影機器により取り込んだ後、演算処理装置によって解析し、転位や積層欠陥などの結晶欠陥の種類及びその位置情報を算出する。具体的には、前記撮影機器のピクセルに基づくマッピングデータに対して解析処理を行い、結晶欠陥の種類及びその位置情報を算出する。
コンピュータ１０は、前記欠陥拡大イメージとして得られるトポグラフ像を、撮影機器により取り込んだ後、演算処理装置によって解析し、転位や積層欠陥などの結晶欠陥の種類及びその位置情報を算出する。具体的には、前記撮影機器のピクセルに基づくマッピングデータに対して解析処理を行い、結晶欠陥の種類及びその位置情報を算出する。
結晶欠陥の有無は、トポグラフ像における回折光の強度によって判別することができる。例えば、結晶欠陥のない炭化珪素単結晶ウェハのトポグラフ像を検査開始前に予め測定してコンピュータ１０の記憶部に格納しておき、ウェハの測定により得られたトポグラフ像を、前記結晶欠陥のない炭化珪素単結晶ウェハのトポグラフ像と比較することにより結晶欠陥の有無を判定することができる。
また、コントラスト等として把握される欠陥形状について、画像解析等を行うことにより、転位、積層欠陥等の結晶欠陥の種類を判別することができる。本発明において判別する必要のある結晶欠陥は、単結晶基板上にエピタキシャル膜を形成する工程において単結晶基板中に含まれる貫通らせん転位が構造変換することによってエピタキシャル膜中に導入された基底面内欠陥（以下「ＴＳＤ→ＳＦ変換欠陥」）、及び新たな貫通らせん転位と結合生成されることによってエピタキシャル膜中に導入された基底面内欠陥（以下「ＴＳＤ−ＳＦ結合生成欠陥」）である。本発明において前記２つの基底面内欠陥を他の欠陥から特に識別する理由としては、これらの基底面内欠陥は、フランク型の積層欠陥を含むものであり、他種の転位や積層欠陥に比較して素子性能や長期信頼性を大きく低下させるからである。したがって、これらのフランク型の積層欠陥を伴う基底面内欠陥を他の転位や積層欠陥と識別する必要がある。
ＴＳＤ→ＳＦ変換欠陥が生じているトポグラフ像の一例を図５に示す。図５（ａ）はエピタキシャル膜形成後のウェハ面、図５（ｂ）は図５（ａ）に対応するエピタキシャル膜形成前の炭化珪素単結晶基板のウェハ面についてのトポグラフ像である。ここで、貫通らせん転位は大きな円形の明るいコントラストを有しており、基底面内欠陥及び積層欠陥は線状の明暗コントラストを有している。図５（ａ）及び図５（ｂ）を対比すると、エピタキシャル膜形成前における炭化珪素単結晶基板のウェハ面においては、図中Ｃで示される貫通らせん転位が大きな円形の明るいコントラストを示して存在している（図５（ｂ））。一方、エピタキシャル膜形成後のウェハ面においては、Ｃで示される貫通らせん転位が消失し、代わりに図中Ａで示される基底面内欠陥が、前記Ｃに向かう太い線状（細長いナイフ形状）のコントラストとして出現している。このことは、単結晶基板に存在していた貫通らせん転位Ｃが構造変換することにより、エピタキシャル膜に基底面内欠陥Ａが導入されたことを示唆している。したがって、前記欠陥Ａによるパターンの発現をもとにして、この場所においてＴＳＤ→ＳＦ変換欠陥が存在していると推測することができる。
ＴＳＤ→ＳＦ変換欠陥が生じているトポグラフ像のもう一つの例を図６に示す。図６（ａ）はエピタキシャル膜形成後のウェハ面、図６（ｂ）は図６（ａ）に対応するエピタキシャル膜形成前の炭化珪素単結晶基板のウェハ面についてのトポグラフ像である。ここで
、貫通らせん転位は大きな円形の明るいコントラストを有しており、基底面内欠陥及び積層欠陥は線状の明暗コントラストを有している。図６（ａ）及び図６（ｂ）を対比すると、エピタキシャル膜形成前における炭化珪素単結晶基板のウェハ面においては、図中Ｅで示される貫通らせん転位が大きな円形の明るいコントラストを示して存在している（図６（ｂ））。一方、エピタキシャル膜形成後のウェハ面においては、Ｅで示される貫通らせん転位が消失し、代わりに基底面内欠陥が、前記Ｅに向かう図中Ａで示す太い直線状のコントラスト及びこれに引き続く図中Ｂで示す曲線状のコントラストとして出現している。このことは、単結晶基板に存在していた貫通らせん転位Ｅが構造変換することにより、エピタキシャル膜に欠陥が導入されたことを示している。この欠陥は、一般にキャロット型欠陥（参考文献：Benamara et al., Applied Physics Letters, Vol. 86, 021905 (2005)）と呼ばれているものであり、フランク型の積層欠陥を伴う基底面内欠陥とプリズム面積層欠陥とが合体した構造を有することが知られている。図６（ａ）においては、フランク型の積層欠陥とプリズム面積層欠陥との両者の存在によって、図中Ａで示す太い直線状のコントラストと、Ｂで示す曲線状のコントラストとがトポグラフ像として現れている。このキャロット型欠陥も、前記のＴＳＤ→ＳＦ変換欠陥の一種として考えることができるが、そのトポグラフ像の回折パターンはこれまでに知られていなかった。したがって、この場合においては、前記回折パターンＡ及び回折パターンＢの発現をもとにして、この場所においてＴＳＤ→ＳＦ変換欠陥が存在していると推測することができる。
、貫通らせん転位は大きな円形の明るいコントラストを有しており、基底面内欠陥及び積層欠陥は線状の明暗コントラストを有している。図６（ａ）及び図６（ｂ）を対比すると、エピタキシャル膜形成前における炭化珪素単結晶基板のウェハ面においては、図中Ｅで示される貫通らせん転位が大きな円形の明るいコントラストを示して存在している（図６（ｂ））。一方、エピタキシャル膜形成後のウェハ面においては、Ｅで示される貫通らせん転位が消失し、代わりに基底面内欠陥が、前記Ｅに向かう図中Ａで示す太い直線状のコントラスト及びこれに引き続く図中Ｂで示す曲線状のコントラストとして出現している。このことは、単結晶基板に存在していた貫通らせん転位Ｅが構造変換することにより、エピタキシャル膜に欠陥が導入されたことを示している。この欠陥は、一般にキャロット型欠陥（参考文献：Benamara et al., Applied Physics Letters, Vol. 86, 021905 (2005)）と呼ばれているものであり、フランク型の積層欠陥を伴う基底面内欠陥とプリズム面積層欠陥とが合体した構造を有することが知られている。図６（ａ）においては、フランク型の積層欠陥とプリズム面積層欠陥との両者の存在によって、図中Ａで示す太い直線状のコントラストと、Ｂで示す曲線状のコントラストとがトポグラフ像として現れている。このキャロット型欠陥も、前記のＴＳＤ→ＳＦ変換欠陥の一種として考えることができるが、そのトポグラフ像の回折パターンはこれまでに知られていなかった。したがって、この場合においては、前記回折パターンＡ及び回折パターンＢの発現をもとにして、この場所においてＴＳＤ→ＳＦ変換欠陥が存在していると推測することができる。
ＴＳＤ−ＳＦ結合生成欠陥が生じているトポグラフ像の例を図７に示す。図７（ａ）はエピタキシャル膜形成後のウェハ面、図７（ｂ）は図７（ａ）に対応するエピタキシャル膜形成前の炭化珪素単結晶基板のウェハ面についてのトポグラフ像である。同様に、図７（ａ）及び図７（ｂ）を対比すると、エピタキシャル膜形成前の単結晶基板のウェハ面においては、図中Ａ'で示される貫通らせん転位が大きな円形の明るいコントラストを示し
て現れている（図７（ｂ））。一方、エピタキシャル膜形成後のウェハ面（図７（ａ））においては、前記Ａ'に相当する位置に図中Ａで示される貫通らせん転位が大きな円形の
明るいコントラストを示して現れている。ここで注目すべき点は、エピタキシャル膜形成後のウェハ面（図７（ａ））においては、前記Ａで示される貫通らせん転位Ａの近傍に、エピタキシャル膜形成前の単結晶基板のウェハ面には存在していなかった図中Ｂで示される新たな貫通らせん転位が大きな円形の明るいコントラストを示して発現している点である。さらに注目すべき点は、前記Ｂで示される貫通らせん転位と同時に、図中Ｃで示される基底面内欠陥が、該Ｂで示される転位に向かう太い線状（細長いナイフ形状）のコントラストとして発現している点にある。このことは、単結晶基板に存在していた貫通らせん転位Ａ'がそのままエピタキシャル膜中に導入された貫通らせん転位Ａに加えて、エピタ
キシャル膜形成に際して、新たな貫通らせん転位Ｂとともに基底面内欠陥Ｃがエピタキシャル膜中に新たに導入されたことを示唆している。したがって、前記転位Ｂ及び欠陥Ｃによるパターンの発現をもとにして、この場所においてＴＳＤ−ＳＦ結合生成欠陥が存在していると推測することができるとともに、その近傍にある前記貫通らせん転位Ａ'ないし
Ａと区別することができる。
て現れている（図７（ｂ））。一方、エピタキシャル膜形成後のウェハ面（図７（ａ））においては、前記Ａ'に相当する位置に図中Ａで示される貫通らせん転位が大きな円形の
明るいコントラストを示して現れている。ここで注目すべき点は、エピタキシャル膜形成後のウェハ面（図７（ａ））においては、前記Ａで示される貫通らせん転位Ａの近傍に、エピタキシャル膜形成前の単結晶基板のウェハ面には存在していなかった図中Ｂで示される新たな貫通らせん転位が大きな円形の明るいコントラストを示して発現している点である。さらに注目すべき点は、前記Ｂで示される貫通らせん転位と同時に、図中Ｃで示される基底面内欠陥が、該Ｂで示される転位に向かう太い線状（細長いナイフ形状）のコントラストとして発現している点にある。このことは、単結晶基板に存在していた貫通らせん転位Ａ'がそのままエピタキシャル膜中に導入された貫通らせん転位Ａに加えて、エピタ
キシャル膜形成に際して、新たな貫通らせん転位Ｂとともに基底面内欠陥Ｃがエピタキシャル膜中に新たに導入されたことを示唆している。したがって、前記転位Ｂ及び欠陥Ｃによるパターンの発現をもとにして、この場所においてＴＳＤ−ＳＦ結合生成欠陥が存在していると推測することができるとともに、その近傍にある前記貫通らせん転位Ａ'ないし
Ａと区別することができる。
図５から図７で例示したように、前記ＴＳＤ→ＳＦ変換欠陥及び前記ＴＳＤ−ＳＦ結合生成欠陥である基底面内欠陥は、トポグラフ像においてそれぞれ特有のコントラストを示すパターンを有する。したがって、コンピュータ１０において、炭化珪素単結晶ウェハの測定により得られたトポグラフ像をこれらの基底面内欠陥が有するパターンと照合することにより、それらの基底面内欠陥を有する箇所を特定することができる。そして、それらの基底面内欠陥が存在する位置、範囲等をコンピュータ１０に逐次記録することにより、それらの基底面内欠陥の位置情報を電子データとして直接利用可能な形で取得することができる。
図５，図６，及び図７は、<11-20> 方向に８°のオフ角度を持たせた [0001] 面を表面
とする４Ｈ−ＳｉＣ単結晶基板上に約20ミクロンの膜厚のエピタキシャル膜を成長させた試料に対して、回折ベクトルを 11-28 （オフ角度をもたせた <11-20> 方向からＸ線を入射）として得られたトポグラフ像である。ここで、前記トポグラフ像を取得するにあたり、入射光として用いるＸ線の波長を1.54Å（光源は放射光）とし、記録媒体には原子核乾板を用い、トポグラフ像の電子データ取込には光学顕微鏡に搭載したCCDを用いた。
とする４Ｈ−ＳｉＣ単結晶基板上に約20ミクロンの膜厚のエピタキシャル膜を成長させた試料に対して、回折ベクトルを 11-28 （オフ角度をもたせた <11-20> 方向からＸ線を入射）として得られたトポグラフ像である。ここで、前記トポグラフ像を取得するにあたり、入射光として用いるＸ線の波長を1.54Å（光源は放射光）とし、記録媒体には原子核乾板を用い、トポグラフ像の電子データ取込には光学顕微鏡に搭載したCCDを用いた。
この回折ベクトル11-28を選択した場合には、エピタキシャル膜中に存在する他種の転
位であるバーガーズベクトルが1/3<11-20>である基底面転位（ＢＰＤ）も、同トポグラフ像に現れる。このＢＰＤと、前記ＴＳＤ→ＳＦ変換欠陥及び前記ＴＳＤ−ＳＦ結合生成欠陥である基底面内欠陥とは、回折パターンを比較することにより判別が可能である。実際には、前記ＴＳＤ→ＳＦ変換欠陥及び前記ＴＳＤ−ＳＦ結合生成欠陥である基底面内欠陥による回折パターンは、図５及び図７に示すように、先端が片方にカーブした細長いナイフ状の明るいコントラスト（図５中の矢印Ａ及び図７中の矢印Ｃが示すコントラスト）を有するとともにその片側の側面（ナイフの刃側）に暗いコントラストの縁取りを有する。また、キャロット型の前記ＴＳＤ→ＳＦ変換欠陥の場合には、図６ に示すように太い直
線状のコントラストとそれに引き続く曲線状のコントラストを有する。これに対して、前記ＢＰＤは、直線上あるいはカーブしたより細い線状の回折パターンを有する（図５（ｂ）中の紙面水平方向に伸びる直線状の３本のコントラストが、ＢＰＤに相当する）ので、前記ＴＳＤ→ＳＦ変換欠陥及び前記ＴＳＤ−ＳＦ結合生成欠陥である基底面内欠陥との判別が可能である。また、c軸方向に伝播する貫通らせん転位や貫通刃状転位は、点状の回
折パターンを有するため、前記ＴＳＤ→ＳＦ変換欠陥及び前記ＴＳＤ−ＳＦ結合生成欠陥である基底面内欠陥との判別が可能である。
位であるバーガーズベクトルが1/3<11-20>である基底面転位（ＢＰＤ）も、同トポグラフ像に現れる。このＢＰＤと、前記ＴＳＤ→ＳＦ変換欠陥及び前記ＴＳＤ−ＳＦ結合生成欠陥である基底面内欠陥とは、回折パターンを比較することにより判別が可能である。実際には、前記ＴＳＤ→ＳＦ変換欠陥及び前記ＴＳＤ−ＳＦ結合生成欠陥である基底面内欠陥による回折パターンは、図５及び図７に示すように、先端が片方にカーブした細長いナイフ状の明るいコントラスト（図５中の矢印Ａ及び図７中の矢印Ｃが示すコントラスト）を有するとともにその片側の側面（ナイフの刃側）に暗いコントラストの縁取りを有する。また、キャロット型の前記ＴＳＤ→ＳＦ変換欠陥の場合には、図６ に示すように太い直
線状のコントラストとそれに引き続く曲線状のコントラストを有する。これに対して、前記ＢＰＤは、直線上あるいはカーブしたより細い線状の回折パターンを有する（図５（ｂ）中の紙面水平方向に伸びる直線状の３本のコントラストが、ＢＰＤに相当する）ので、前記ＴＳＤ→ＳＦ変換欠陥及び前記ＴＳＤ−ＳＦ結合生成欠陥である基底面内欠陥との判別が可能である。また、c軸方向に伝播する貫通らせん転位や貫通刃状転位は、点状の回
折パターンを有するため、前記ＴＳＤ→ＳＦ変換欠陥及び前記ＴＳＤ−ＳＦ結合生成欠陥である基底面内欠陥との判別が可能である。
上記のようなＸ線トポグラフ像のパターンによるフランク型の積層欠陥の判別は、c軸
と垂直な結晶面である [0001] 面から任意な方向にゼロ°〜数１０°傾いた結晶面を有する SiC 単結晶基板に対して共通に適用可能である。例えば、[0001] 面の一種である (0001)面と (000-1)面との違い、[0001]面からの傾斜方向及び傾斜角度、並びに、SiC 単結
晶の結晶型の一種である４Ｈ−ＳｉＣと６Ｈ−ＳｉＣ等との違いによって制限を受けることがない。
と垂直な結晶面である [0001] 面から任意な方向にゼロ°〜数１０°傾いた結晶面を有する SiC 単結晶基板に対して共通に適用可能である。例えば、[0001] 面の一種である (0001)面と (000-1)面との違い、[0001]面からの傾斜方向及び傾斜角度、並びに、SiC 単結
晶の結晶型の一種である４Ｈ−ＳｉＣと６Ｈ−ＳｉＣ等との違いによって制限を受けることがない。
一方、<11-20> 方向に任意のオフ角度を持たせた [0001] 面を表面とする４Ｈ−ＳｉＣ単結晶基板上のエピタキシャル膜に対して、そのオフ方向と垂直な <1-100> 方向からＸ
線を入射するような回折ベクトル 1-108 を選択した場合には、バーガーズベクトルが1/3<11-20>であるＢＰＤは、トポグラフ像に現れない。これは、エピタキシャル膜中に伝播
するＢＰＤのほとんどが、基板のオフ方向と平行のバーガーズベクトル 1/3<11-20> を有するとともに、基板のオフ方向に伝播する性質を有することによる。これに対して、前記ＴＳＤ→ＳＦ変換欠陥及び前記ＴＳＤ−ＳＦ結合生成欠陥である基底面内欠陥は、オフ方向と垂直な <1-100> 方向からＸ線を入射するような回折ベクトル 1-108 の場合においても回折パターンが現れる。このため、オフ方向と垂直な <1-100> 方向からＸ線を入射す
るような回折ベクトル 1-108 を選択することで、バーガーズベクトルが1/3<11-20>であ
るＢＰＤがトポグラフ像に現れなくなるため、該ＢＰＤと、前記ＴＳＤ→ＳＦ変換欠陥及び前記ＴＳＤ−ＳＦ結合生成欠陥である基底面内欠陥との判別をより一層簡便に行うことができる。同様な効果は、オフ方向と垂直な <1-100> 方向からＸ線を入射するような他
種の回折ベクトルでも得ることができる。
線を入射するような回折ベクトル 1-108 を選択した場合には、バーガーズベクトルが1/3<11-20>であるＢＰＤは、トポグラフ像に現れない。これは、エピタキシャル膜中に伝播
するＢＰＤのほとんどが、基板のオフ方向と平行のバーガーズベクトル 1/3<11-20> を有するとともに、基板のオフ方向に伝播する性質を有することによる。これに対して、前記ＴＳＤ→ＳＦ変換欠陥及び前記ＴＳＤ−ＳＦ結合生成欠陥である基底面内欠陥は、オフ方向と垂直な <1-100> 方向からＸ線を入射するような回折ベクトル 1-108 の場合においても回折パターンが現れる。このため、オフ方向と垂直な <1-100> 方向からＸ線を入射す
るような回折ベクトル 1-108 を選択することで、バーガーズベクトルが1/3<11-20>であ
るＢＰＤがトポグラフ像に現れなくなるため、該ＢＰＤと、前記ＴＳＤ→ＳＦ変換欠陥及び前記ＴＳＤ−ＳＦ結合生成欠陥である基底面内欠陥との判別をより一層簡便に行うことができる。同様な効果は、オフ方向と垂直な <1-100> 方向からＸ線を入射するような他
種の回折ベクトルでも得ることができる。
以下に、前記検査方法を用いた炭化珪素半導体素子の製造方法の態様を示す。
本発明に係る炭化珪素半導体素子の製造方法によって製造可能な半導体素子には、ショットキーバリヤダイオード（ＳＢＤ）、接合電界効果トランジスタ（Ｊ−ＦＥＴ）、金属／酸化膜／半導体電界効果トランジスタ（ＭＯＳ−ＦＥＴ）などのユニポーラ素子、及びｐｎダイオード、バイポーラ接合トランジスタ（ＢＪＴ）、サイリスタ、ＧＴＯサイリス
タ、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）などのバイポーラ素子が含まれる。
［実施例１］
本実施例は、上記の炭化珪素単結晶ウェハの欠陥検出方法を利用した第１の炭化珪素半導体装置の製造方法に係る。この製造方法によれば、ウェハ面内におけるエピタキシャル膜内に前記基底面内欠陥を内包する半導体素子を特定し、これに基づいて、切断分離された半導体素子をスクリーニングすることから、前記基底面内欠陥による素子特性への影響がない炭化珪素半導体素子を得ることができる。その結果として、素子を組み込んだインバータなどの応用機器の信頼性を向上させることができる。
本発明に係る炭化珪素半導体素子の製造方法によって製造可能な半導体素子には、ショットキーバリヤダイオード（ＳＢＤ）、接合電界効果トランジスタ（Ｊ−ＦＥＴ）、金属／酸化膜／半導体電界効果トランジスタ（ＭＯＳ−ＦＥＴ）などのユニポーラ素子、及びｐｎダイオード、バイポーラ接合トランジスタ（ＢＪＴ）、サイリスタ、ＧＴＯサイリス
タ、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）などのバイポーラ素子が含まれる。
［実施例１］
本実施例は、上記の炭化珪素単結晶ウェハの欠陥検出方法を利用した第１の炭化珪素半導体装置の製造方法に係る。この製造方法によれば、ウェハ面内におけるエピタキシャル膜内に前記基底面内欠陥を内包する半導体素子を特定し、これに基づいて、切断分離された半導体素子をスクリーニングすることから、前記基底面内欠陥による素子特性への影響がない炭化珪素半導体素子を得ることができる。その結果として、素子を組み込んだインバータなどの応用機器の信頼性を向上させることができる。
以下、図面を参照しながら本実施例について工程順に説明する。なお、上記検査方法と同様の構成要素は同一の符号を付してその詳細な説明を省略する。
（1-1）エピタキシャル膜付き炭化珪素単結晶ウェハの用意
最初に、炭化珪素単結晶基板の上に、基板と同一の結晶型のエピタキシャル膜を成長させた炭化珪素単結晶ウェハを用意する。ウェハ状の炭化珪素単結晶基板を切り出すインゴットの製法や、エピタキシャル膜の成長方法としては、前述したように既に各種の方法が開発、実用化され、市販されており、そのいずれの方法を用いて炭化珪素単結晶ウェハを用意してもよい。
（1-1）エピタキシャル膜付き炭化珪素単結晶ウェハの用意
最初に、炭化珪素単結晶基板の上に、基板と同一の結晶型のエピタキシャル膜を成長させた炭化珪素単結晶ウェハを用意する。ウェハ状の炭化珪素単結晶基板を切り出すインゴットの製法や、エピタキシャル膜の成長方法としては、前述したように既に各種の方法が開発、実用化され、市販されており、そのいずれの方法を用いて炭化珪素単結晶ウェハを用意してもよい。
検査対象の炭化珪素単結晶ウェハにおけるエピタキシャル膜や基板の結晶型、結晶面、オフ角などは特に限定されるものではなく、各種の炭化珪素単結晶ウェハが検査対象となる。
（1-2）素子形成領域の位置情報の取得
次に、素子形成領域の位置情報を取得する。すなわち、図２に示すように、マーカー４１を形成した後、これを基準として形成すべき半導体素子の位置座標を算出し、コンピュータの記憶部に格納する。このようにして、ウェハ面内に形成する半導体素子の素子形成領域Ｄ１、Ｄ２・・・の位置情報を取得する。したがって、マーカー４１の形成は、半導体素子の形成に先立ち行われる。
次に、素子形成領域の位置情報を取得する。すなわち、図２に示すように、マーカー４１を形成した後、これを基準として形成すべき半導体素子の位置座標を算出し、コンピュータの記憶部に格納する。このようにして、ウェハ面内に形成する半導体素子の素子形成領域Ｄ１、Ｄ２・・・の位置情報を取得する。したがって、マーカー４１の形成は、半導体素子の形成に先立ち行われる。
最終的にウェハから素子を切断分離する等のために、素子形成領域Ｄ１、Ｄ２・・・はそれぞれ互いに離間している。多くの場合、直径数インチ、例えば２〜６インチの炭化珪素単結晶ウェハ３１内に、１ｍｍ2〜数ｃｍ2の半導体素子が多数形成される。
素子形成領域Ｄ１、Ｄ２・・・の位置情報を取得した後、ウェハ面３１Ａ内における転位や積層欠陥などの各種結晶欠陥の位置を検出する工程を行う前に、素子形成工程の一部を行ってもよい。
（1-3）結晶欠陥の位置情報の取得
前記（1-2）の段階において形成したマーカー４１を基準として、上記（2）において説明した手順に従い、図８に示すように炭化珪素単結晶ウェハ３１のウェハ面３１Ａ内における結晶欠陥の位置５１を取得する。なお、必要に応じて、上述したように結晶欠陥の種類が同時に同定される。
前記（1-2）の段階において形成したマーカー４１を基準として、上記（2）において説明した手順に従い、図８に示すように炭化珪素単結晶ウェハ３１のウェハ面３１Ａ内における結晶欠陥の位置５１を取得する。なお、必要に応じて、上述したように結晶欠陥の種類が同時に同定される。
（1-4）スクリーニングのための素子選別
以上のようにして取得された、ウェハ面内における結晶欠陥の位置及び種類の情報は、コンピュータ１０によって、ウェハ面内における半導体素子の素子形成領域Ｄ１、Ｄ２・・・の位置情報と照合され、各半導体素子の形成領域内に含まれる結晶欠陥の種類及び密度の情報が取得される。
以上のようにして取得された、ウェハ面内における結晶欠陥の位置及び種類の情報は、コンピュータ１０によって、ウェハ面内における半導体素子の素子形成領域Ｄ１、Ｄ２・・・の位置情報と照合され、各半導体素子の形成領域内に含まれる結晶欠陥の種類及び密度の情報が取得される。
当該情報は、予めコンピュータ１０に設定された基準と比較され、良品と不良品とが選別される。
（1-5）素子形成、不活性化処理、及び切断分離
各半導体素子の形成領域内に含まれる結晶欠陥の種類及び密度の情報が取得された後、素子形成前または素子形成過程にあるそれぞれの素子形成領域において半導体素子の形成を完了する。その後、形成された各半導体素子は、ウェハから切断分離される。
（1-5）素子形成、不活性化処理、及び切断分離
各半導体素子の形成領域内に含まれる結晶欠陥の種類及び密度の情報が取得された後、素子形成前または素子形成過程にあるそれぞれの素子形成領域において半導体素子の形成を完了する。その後、形成された各半導体素子は、ウェハから切断分離される。
そして、前記（1-4）において予め得ておいた、良品と不良品のいずれであるかについ
ての選別結果に従って、切断分離された各半導体素子はスクリーニングされる。
［実施例２］
本実施例は、上記の炭化珪素単結晶ウェハの欠陥検出方法を利用した第２の炭化珪素半導体装置の製造方法に係る。この製造方法によれば、ウェハ面内におけるエピタキシャル膜が内包する、前記基底面内欠陥の位置を非破壊的に特定し、これに基づいて、ウェハ面内における長期信頼性などの素子特性に悪影響を与える結晶欠陥が存在しない領域に半導体素子を形成するようにしたので、結晶欠陥による素子特性への影響がない炭化珪素半導体素子を得ることができると共に、前記基底面内欠陥を内包する半導体素子の個数を低減することができる。また、その結果として、素子を組み込んだインバータなどの応用機器の信頼性を向上させることができる。
ての選別結果に従って、切断分離された各半導体素子はスクリーニングされる。
［実施例２］
本実施例は、上記の炭化珪素単結晶ウェハの欠陥検出方法を利用した第２の炭化珪素半導体装置の製造方法に係る。この製造方法によれば、ウェハ面内におけるエピタキシャル膜が内包する、前記基底面内欠陥の位置を非破壊的に特定し、これに基づいて、ウェハ面内における長期信頼性などの素子特性に悪影響を与える結晶欠陥が存在しない領域に半導体素子を形成するようにしたので、結晶欠陥による素子特性への影響がない炭化珪素半導体素子を得ることができると共に、前記基底面内欠陥を内包する半導体素子の個数を低減することができる。また、その結果として、素子を組み込んだインバータなどの応用機器の信頼性を向上させることができる。
以下、図面を参照しながら本実施例について工程順に説明する。なお、上記検査方法と同様の構成要素は同一の符号を付してその詳細な説明を省略する。
（2-1）エピタキシャル膜付き炭化珪素単結晶ウェハの用意
上記（1-1）と同様にして、エピタキシャル膜付き炭化珪素単結晶ウェハを用意する。
（2-1）エピタキシャル膜付き炭化珪素単結晶ウェハの用意
上記（1-1）と同様にして、エピタキシャル膜付き炭化珪素単結晶ウェハを用意する。
（2-2）結晶欠陥の位置情報の取得
上記（2）において説明した手順に従って、図９に示すように、炭化珪素単結晶ウェハ
３１のウェハ面３１Ａ内における結晶欠陥の位置５１を取得する。なお、必要に応じて、上述したように結晶欠陥の種類が同時に同定される。本実施例では現段階では素子形成領域の位置情報は取得されないが、マーカー４１を基準として結晶欠陥の位置座標を算出し、コンピュータの記憶部に格納する。
上記（2）において説明した手順に従って、図９に示すように、炭化珪素単結晶ウェハ
３１のウェハ面３１Ａ内における結晶欠陥の位置５１を取得する。なお、必要に応じて、上述したように結晶欠陥の種類が同時に同定される。本実施例では現段階では素子形成領域の位置情報は取得されないが、マーカー４１を基準として結晶欠陥の位置座標を算出し、コンピュータの記憶部に格納する。
（2-3）半導体素子の形成位置の決定
次に、取得されたウェハ面内における結晶欠陥の位置情報に基づいて、ウェハ面内における各半導体素子の形成位置を決定する。前記（2-2）において、ウェハ面内におけるエ
ピタキシャル膜が内包する、条件に応じた特定種類の結晶欠陥、例えば、素子の長期信頼性を損なう要因となる基底面転位等について、その位置情報が取得されている。これに基づいて、図１０に示すように、結晶欠陥が存在する位置５１を避けて、ウェハ面内における結晶欠陥が存在しない領域にのみ半導体素子を形成するよう、素子形成領域Ｄ１、Ｄ２・・・を決定する。
次に、取得されたウェハ面内における結晶欠陥の位置情報に基づいて、ウェハ面内における各半導体素子の形成位置を決定する。前記（2-2）において、ウェハ面内におけるエ
ピタキシャル膜が内包する、条件に応じた特定種類の結晶欠陥、例えば、素子の長期信頼性を損なう要因となる基底面転位等について、その位置情報が取得されている。これに基づいて、図１０に示すように、結晶欠陥が存在する位置５１を避けて、ウェハ面内における結晶欠陥が存在しない領域にのみ半導体素子を形成するよう、素子形成領域Ｄ１、Ｄ２・・・を決定する。
素子形成領域Ｄ１、Ｄ２・・・の決定は、結晶欠陥の存在位置、ウェハや素子形成領域のサイズ等に基づき、結晶欠陥の存在位置を回避するアルゴリズムが規定されたプログラムに従って行われ、このようにして決定された素子形成領域Ｄ１、Ｄ２・・・の位置情報は、コンピュータの記憶部に格納される。
（2-4）素子形成及び切断分離
素子形成領域Ｄ１、Ｄ２・・・の位置情報を取得した後、素子形成前の状態にあるそれぞれの素子形成領域において半導体素子を形成するための加工を行い、素子形成を完了する。その後、形成された各半導体素子は、ウェハから切断分離される。
［実施例３］
本実施例は、上記の炭化珪素単結晶ウェハの欠陥検出方法を利用した第３の炭化珪素半導体装置の製造方法に係る。
素子形成領域Ｄ１、Ｄ２・・・の位置情報を取得した後、素子形成前の状態にあるそれぞれの素子形成領域において半導体素子を形成するための加工を行い、素子形成を完了する。その後、形成された各半導体素子は、ウェハから切断分離される。
［実施例３］
本実施例は、上記の炭化珪素単結晶ウェハの欠陥検出方法を利用した第３の炭化珪素半導体装置の製造方法に係る。
以下、図面を参照しながら本発明の別の実施例について工程順に説明する。なお、上記検査方法と同様の構成要素は同一の符号を付してその詳細な説明を省略する。
（3-1）エピタキシャル膜付き炭化珪素単結晶ウェハの用意
上記（1-1）と同様にして、エピタキシャル膜付き炭化珪素単結晶ウェハを用意する。
（3-1）エピタキシャル膜付き炭化珪素単結晶ウェハの用意
上記（1-1）と同様にして、エピタキシャル膜付き炭化珪素単結晶ウェハを用意する。
（3-2）素子形成領域の位置情報の取得
上記（1-2）と同様にして、素子形成領域の位置情報を取得する。すなわち、図２に示
すように、マーカー４１を形成した後、これを基準として形成すべき半導体素子の位置座標を算出し、コンピュータの記憶部に格納する。このようにして、ウェハ面内に形成する半導体素子の素子形成領域Ｄ１、Ｄ２・・・の位置情報を取得する。
上記（1-2）と同様にして、素子形成領域の位置情報を取得する。すなわち、図２に示
すように、マーカー４１を形成した後、これを基準として形成すべき半導体素子の位置座標を算出し、コンピュータの記憶部に格納する。このようにして、ウェハ面内に形成する半導体素子の素子形成領域Ｄ１、Ｄ２・・・の位置情報を取得する。
素子形成領域Ｄ１、Ｄ２・・・の位置情報を取得した後、ウェハ面３１Ａ内における転位や積層欠陥などの各種結晶欠陥の位置を検出する工程を行う前に、素子形成工程の一部を行ってもよい。
（3-3）結晶欠陥の位置情報の取得
前記（3-2）の段階において形成したマーカー４１を基準として、上記（2）において説明した手順に従い、図８に示すように、炭化珪素単結晶ウェハ３１のウェハ面３１Ａ内における結晶欠陥の位置５１を取得する。なお、必要に応じて、上述したように結晶欠陥の種類が同時に同定される。
前記（3-2）の段階において形成したマーカー４１を基準として、上記（2）において説明した手順に従い、図８に示すように、炭化珪素単結晶ウェハ３１のウェハ面３１Ａ内における結晶欠陥の位置５１を取得する。なお、必要に応じて、上述したように結晶欠陥の種類が同時に同定される。
（3-4）素子形成、不活性化処理、及び切断分離
ウェハ面内における結晶欠陥の位置を取得した後、前記（3-2）において予め得ておい
た素子形成領域Ｄ１、Ｄ２・・・の位置情報に従って半導体素子６１を形成する。
ウェハ面内における結晶欠陥の位置を取得した後、前記（3-2）において予め得ておい
た素子形成領域Ｄ１、Ｄ２・・・の位置情報に従って半導体素子６１を形成する。
その後、前記（3-3）において予め得ておいた結晶欠陥の位置情報に基づいて、結晶欠
陥が存在する部分に対して、当該部分の素子特性に対する影響を低減するために当該部分を不活性化する構造を付加する不活性化処理を行う。これにより、図１１に示すように、半導体素子６１内における結晶欠陥が存在する各部分に対して不活性化処理部６２が形成される。ここで、不活性化処理として、結晶欠陥が存在する部分のエピタキシャル膜の導電型とは反対の導電型の領域を局所的に形成する処理、結晶欠陥が存在する部分に設けられた電極がある場合には該電極を除去する処理などが挙げられる。
陥が存在する部分に対して、当該部分の素子特性に対する影響を低減するために当該部分を不活性化する構造を付加する不活性化処理を行う。これにより、図１１に示すように、半導体素子６１内における結晶欠陥が存在する各部分に対して不活性化処理部６２が形成される。ここで、不活性化処理として、結晶欠陥が存在する部分のエピタキシャル膜の導電型とは反対の導電型の領域を局所的に形成する処理、結晶欠陥が存在する部分に設けられた電極がある場合には該電極を除去する処理などが挙げられる。
このようにして結晶欠陥が存在する各部分を不活性化した後、ウェハから各半導体素子を切断分離する。
以下、前記不活性化処理が適用される好適な具体例について説明する。
［実施例３−１］
本実施例では、上記不活性化処理は、ショットキーバリヤダイオードなどのショットキー接合型半導体素子、すなわち、ＳｉＣ単結晶と、金属または異種半導体とのショットキー障壁の整流作用を利用した炭化珪素半導体素子における、長期信頼性などの素子特性に悪影響を与える転位や積層欠陥が存在する表面部位に適用される。
以下、前記不活性化処理が適用される好適な具体例について説明する。
［実施例３−１］
本実施例では、上記不活性化処理は、ショットキーバリヤダイオードなどのショットキー接合型半導体素子、すなわち、ＳｉＣ単結晶と、金属または異種半導体とのショットキー障壁の整流作用を利用した炭化珪素半導体素子における、長期信頼性などの素子特性に悪影響を与える転位や積層欠陥が存在する表面部位に適用される。
このようなショットキー接合型半導体素子は、エピタキシャル膜内の転位や積層欠陥部分における局所的なショットキー障壁高さの低下や不安定性に起因したショットキー界面特性の長期信頼性の低下が問題となっており、転位や積層欠陥部分におけるショットキー界面特性の安定性向上、長期信頼性確保が課題となっていた。
上記不活性化処理として、具体的には、ショットキー接合が形成される位置におけるエピタキシャル膜内の転位または積層欠陥が存在する部分に対して、当該エピタキシャル膜の表面部分に、当該エピタキシャル膜の導電型とは反対の導電型の領域を局所的に形成する。
例えば、形成する素子がショットキーバリヤダイオードである場合、素子内の転位や積層欠陥の存在する部位に対して、ｎ型エピタキシャル膜の使用時にはｐ型、ｐ型エピタキシャル膜の使用時にはｎ型となるようなイオン注入を局所的に行う。このとき、ショットキーバリヤダイオードの活性領域において、ショットキー界面特性を不安定化させる可能性のある結晶欠陥の部分にはショットキー接合は形成されずに、安定性の高いｐｎ接合が形成され、素子特性の長期信頼性が保たれる。
図１２は、前記の不活性化処理が施されたショットキーバリヤダイオードを模式的に示した断面図である。同図において、ショットキーバリヤダイオード７１は、ｎ型の炭化珪素単結晶基板３１ａの表面からエピタキシャル膜３１ｂを成長させた構造を有している。ショットキーバリヤダイオード７１においてエピタキシャル膜３１ｂの表面にはショットキー電極７２が形成され、炭化珪素単結晶基板３１ａ側の裏面にはオーミック電極７３が形成されている。７４は、ｐ型のドーパントをイオン注入することによって、ショットキー電極７２の周縁部に形成されたガードリング構造である。
ショットキーバリヤダイオード７１のエピタキシャル膜３１ｂ内には、基底面内欠陥７５が内包されており、これは上記実施例３の手順に従ってその位置が検出され、予めコンピュータに格納されている。
この基底面内欠陥７５の位置情報に従って、素子をウェハから切断分離する前に、基底面内欠陥７５の位置のエピタキシャル膜３１ｂ表面部に、ｐ型のドーパントをイオン注入する不活性化処理を行い、ｐ型イオン注入層７６を形成し、これによりショットキー電極７２との界面近傍にｐｎ接合を形成する。
このようにして基底面内欠陥７５の位置が不活性化されたショットキーバリヤダイオード７１は、ショットキー界面特性の不安定化が抑制され、素子特性の長期信頼性が保たれる。
［実施例３−２］
本実施例では、上記不活性化処理は、ＭＯＳＦＥＴやＩＧＢＴなどのＭＯＳ(Metal-Oxide-Semiconductor)ゲート構造を有する炭化珪素半導体素子における、長期信頼性などの
素子特性に悪影響を与える転位や積層欠陥が存在する表面部位に適用される。
［実施例３−２］
本実施例では、上記不活性化処理は、ＭＯＳＦＥＴやＩＧＢＴなどのＭＯＳ(Metal-Oxide-Semiconductor)ゲート構造を有する炭化珪素半導体素子における、長期信頼性などの
素子特性に悪影響を与える転位や積層欠陥が存在する表面部位に適用される。
このようなＭＯＳゲート型の炭化珪素半導体素子では、エピタキシャル膜内の転位や積層欠陥部分における局所的なＭＯＳゲート酸化膜の絶縁破壊電界の低下や不安定性などに起因したＭＯＳゲート特性の長期信頼性の低下が問題となっており、転位や積層欠陥部分におけるＭＯＳゲート特性の安定性向上、長期信頼性確保が課題となっていた。
本実施例では、上記不活性化処理として、ウェハ内に素子を形成した後、素子を切断分離する前に、予め得ておいた結晶欠陥の位置情報に基づいて、エピタキシャル膜内における結晶欠陥が存在する部分の表面に形成されたＭＯＳゲート構造を除去する処理を行う。
具体的には、例えば、ゲート酸化膜の長期信頼性等のような素子特性に悪影響を与える転位や積層欠陥が存在する表面部位に対して、ＭＯＳゲート構造が形成されないように、例えばゲート電極を局所的に取り除くなどの方法によって、ゲート構造パターンを局所的に変更する。
これによって、ＭＯＳゲート構造における酸化膜の絶縁性能を不安定化させる可能性のある結晶欠陥の部分にはＭＯＳゲート構造が形成されない状態となり、素子の安定性が向上する。すなわち、転位や積層欠陥は、ＭＯＳゲート構造における酸化膜の絶縁特性の長期信頼性を著しく低下させるものの、ＭＯＳゲート構造素子のその他の部位に対しては長期信頼性に対する影響が小さいため、結果として高い信頼性を有するＭＯＳゲート素子が得られる。
図１３は、前記の不活性化処理が施されたＭＯＳＦＥＴを模式的に示した断面図である。同図において、ＭＯＳＦＥＴ８１は、ｎ型の炭化珪素単結晶基板３１ａの表面からｎ型のエピタキシャル膜３１ｂを成長させた構造を有している。ＭＯＳＦＥＴ８１においてエピタキシャル膜３１ｂの表面にはゲート酸化膜８５が形成され、その上にゲート電極８２が形成されている。
エピタキシャル膜３１ｂ内には、ｐ型ドーパントのイオン注入によるウェル領域８７と、ｎ型ドーパントのイオン注入によるコンタクト領域８６が形成されている。コンタクト領域８６の上にはソース電極８３が形成され、炭化珪素単結晶基板３１ａ側の裏面にはドレイン電極８４が形成されている。
ＭＯＳＦＥＴ８１のエピタキシャル膜３１ｂ内には、基底面内欠陥７５が内包されており、これは上記実施例３の手順に従ってその位置が検出され、予めコンピュータに格納されている。
この基底面内欠陥７５の位置情報に従って、素子をウェハから切断分離する前に、基底面内欠陥７５の位置におけるゲート酸化膜８５の上にあるゲート電極８２をエッチング等により除去する。図１３において、符号８８で示される破線部は除去されたゲート電極を表わす。このようにしてゲート電極を局所的に取り除く不活性化処理を行うことにより基底面内欠陥７５の位置が不活性化されたＭＯＳＦＥＴ８１は、基底面内欠陥７５の部分にはＭＯＳゲート構造が形成されない状態となり、素子の安定性が向上する。
以上、実施例に基づき本発明を説明したが、本発明はこれらの実施例に何ら限定されることはなく、その要旨を逸脱しない範囲内において各種の変形、変更が可能である。
１０ コンピュータ
１１ サンプル（炭化珪素ウェハ）
１２ Ｘ線源
１３ モノクロメーター
１４ 記録媒体
３１ 炭化珪素単結晶ウェハ
３１ａ 炭化珪素単結晶基板
３１ｂ エピタキシャル膜
３１Ａ ウェハ面
３３ シンクロトロン放射光又は平行Ｘ線ビーム
３４ 反射光
４１ マーカー
５１ 結晶欠陥の位置
６１ 炭化珪素半導体素子
６２ 不活性化処理部
７１ ショットキーバリヤダイオード
７２ ショットキー電極
７３ オーミック電極
７４ ガードリング構造
７５ 基底面内欠陥
７６ 基底面内欠陥へのイオン注入層
８１ ＭＯＳＦＥＴ
８２ ゲート電極
８３ ソース電極
８４ ドレイン電極
８５ ゲート酸化膜
８６ コンタクト領域
８７ ウェル領域
８８ 除去されたゲート電極
Ａ 一括測定領域
Ｄ 素子形成領域
１１ サンプル（炭化珪素ウェハ）
１２ Ｘ線源
１３ モノクロメーター
１４ 記録媒体
３１ 炭化珪素単結晶ウェハ
３１ａ 炭化珪素単結晶基板
３１ｂ エピタキシャル膜
３１Ａ ウェハ面
３３ シンクロトロン放射光又は平行Ｘ線ビーム
３４ 反射光
４１ マーカー
５１ 結晶欠陥の位置
６１ 炭化珪素半導体素子
６２ 不活性化処理部
７１ ショットキーバリヤダイオード
７２ ショットキー電極
７３ オーミック電極
７４ ガードリング構造
７５ 基底面内欠陥
７６ 基底面内欠陥へのイオン注入層
８１ ＭＯＳＦＥＴ
８２ ゲート電極
８３ ソース電極
８４ ドレイン電極
８５ ゲート酸化膜
８６ コンタクト領域
８７ ウェル領域
８８ 除去されたゲート電極
Ａ 一括測定領域
Ｄ 素子形成領域
Claims (6)
- 炭化珪素単結晶基板の上にエピタキシャル膜が形成された炭化珪素単結晶ウェハにつき、
前記エピタキシャル膜の形成後において、前記炭化珪素単結晶ウェハのウェハ面内における反射Ｘ線トポグラフィー測定を行い、
前記測定により得られた、ウェハ面内におけるＸ線回折データから、
（ａ）前記エピタキシャル膜形成前における炭化珪素単結晶基板のウェハ面に貫通らせん転位が存在し、かつ、該エピタキシャル膜形成後において、該貫通らせん転位が消失する代わりに、フランク型の積層欠陥を伴う基底面内欠陥が発現するという回折パターン、および、
（ｂ）前記エピタキシャル膜形成後における炭化珪素単結晶基板のウェハ面に貫通らせん転位とフランク型の積層欠陥を伴う基底面内欠陥とが同時に発現しており、かつ、該エピタキシャル膜形成前においては、該貫通らせん転位及び該基底面内欠陥のいずれも存在していないという回折パターン
を識別することにより、
前記単結晶基板上にエピタキシャル膜を形成する工程において、単結晶基板中に含まれる貫通らせん転位が構造変換することでエピタキシャル膜中に導入された基底面内欠陥、及び、新たな貫通らせん転位と結合生成されることでエピタキシャル膜中に導入された基底面内欠陥を、それぞれ非破壊的に検出し、
ウェハ面内における前記両基底面内欠陥の位置情報を取得することを特徴とする炭化珪素単結晶ウェハの欠陥検出方法。 - 炭化珪素単結晶基板の上にエピタキシャル膜が形成された半導体素子製造用の炭化珪素単結晶ウェハから炭化珪素半導体素子を製造する方法であって、
半導体素子形成前または半導体素子形成過程において、前記炭化珪素単結晶ウェハのウェハ面内における反射Ｘ線トポグラフィー測定を行い、
前記測定により得られた、ウェハ面内におけるＸ線回折データから、
（ａ）前記エピタキシャル膜形成前における炭化珪素単結晶基板のウェハ面に貫通らせん転位が存在し、かつ、該エピタキシャル膜形成後において、該貫通らせん転位が消失する代わりに、フランク型の積層欠陥を伴う基底面内欠陥が発現するという回折パターン、および、
（ｂ）前記エピタキシャル膜形成後における炭化珪素単結晶基板のウェハ面に貫通らせん転位とフランク型の積層欠陥を伴う基底面内欠陥とが同時に発現しており、かつ、該エピタキシャル膜形成前においては、該貫通らせん転位及び該基底面内欠陥のいずれも存在していないという回折パターン
を識別することにより、
前記単結晶基板上にエピタキシャル膜を形成する工程において、単結晶基板中に含まれる貫通らせん転位が構造変換することでエピタキシャル膜中に導入された基底面内欠陥、及び、新たな貫通らせん転位と結合生成されることでエピタキシャル膜中に導入された基底面内欠陥を、それぞれ非破壊的に検出し、
前記検出により得られた、ウェハ面内における検査対象領域全体の前記Ｘ線回折に関するマッピングデータに基づいて取得された、ウェハ面内における前記基底面内欠陥の位置情報に基づいて、
半導体素子形成過程を完了した後、前記ウェハから各半導体素子を切断分離し、さらに、該切断分離された各半導体素子をスクリーニングする過程を含むことを特徴とする炭化珪素半導体素子の製造方法。 - 炭化珪素単結晶基板の上にエピタキシャル膜が形成された半導体素子製造用の炭化珪素単結晶ウェハから炭化珪素半導体素子を製造する方法であって、
半導体素子形成前において、前記炭化珪素単結晶ウェハのウェハ面内における反射Ｘ線トポグラフィー測定を行い、
前記測定により得られた、ウェハ面内におけるＸ線回折データから、
（ａ）前記エピタキシャル膜形成前における炭化珪素単結晶基板のウェハ面に貫通らせん転位が存在し、かつ、該エピタキシャル膜形成後において、該貫通らせん転位が消失する代わりに、フランク型の積層欠陥を伴う基底面内欠陥が発現するという回折パターン、および、
（ｂ）前記エピタキシャル膜形成後における炭化珪素単結晶基板のウェハ面に貫通らせん転位とフランク型の積層欠陥を伴う基底面内欠陥とが同時に発現しており、かつ、該エピタキシャル膜形成前においては、該貫通らせん転位及び該基底面内欠陥のいずれも存在していないという回折パターン
を識別することにより、
前記単結晶基板上にエピタキシャル膜を形成する工程において、単結晶基板中に含まれる貫通らせん転位が構造変換することでエピタキシャル膜中に導入された基底面内欠陥、及び、新たな貫通らせん転位と結合生成されることでエピタキシャル膜中に導入された基底面内欠陥を、それぞれ非破壊的に検出し、
前記検出により得られた、ウェハ面内における検査対象領域全体の前記Ｘ線回折に関するマッピングデータに基づいて取得された、ウェハ面内における前記基底面内欠陥の位置情報に基づいて、ウェハ面内における各半導体素子の形成位置を決定し、
前記決定された形成位置に半導体素子を形成し、
半導体素子形成過程を完了した後、前記ウェハから各半導体素子を切断分離する過程を含むことを特徴とする炭化珪素半導体素子の製造方法。 - 炭化珪素単結晶基板の上にエピタキシャル膜が形成された半導体素子製造用の炭化珪素単結晶ウェハから炭化珪素半導体素子を製造する方法であって、
半導体素子形成前または半導体素子形成過程において、前記炭化珪素単結晶ウェハのウェハ面内における反射Ｘ線トポグラフィー測定を行い、
前記測定により得られた、ウェハ面内におけるＸ線回折データから、
（ａ）前記エピタキシャル膜形成前における炭化珪素単結晶基板のウェハ面に貫通らせん転位が存在し、かつ、該エピタキシャル膜形成後において、該貫通らせん転位が消失する代わりに、フランク型の積層欠陥を伴う基底面内欠陥が発現するという回折パターン、および、
（ｂ）前記エピタキシャル膜形成後における炭化珪素単結晶基板のウェハ面に貫通らせん転位とフランク型の積層欠陥を伴う基底面内欠陥とが同時に発現しており、かつ、該エピタキシャル膜形成前においては、該貫通らせん転位及び該基底面内欠陥のいずれも存在していないという回折パターン
を識別することにより、
前記単結晶基板上にエピタキシャル膜を形成する工程において、単結晶基板中に含まれる貫通らせん転位が構造変換することでエピタキシャル膜中に導入された基底面内欠陥、及び、新たな貫通らせん転位と結合生成されることでエピタキシャル膜中に導入された基底面内欠陥を、それぞれ非破壊的に検出し、
前記検出により得られた、ウェハ面内における検査対象領域全体の前記Ｘ線回折に関するマッピングデータに基づいて取得された、ウェハ面内における前記基底面内欠陥の位置情報に基づいて、
半導体素子の形成過程を完了した後または半導体素子の形成過程において、前記転位及び／または積層欠陥が存在する部分に対して、当該部分の素子特性に対する影響を低減するために当該部分を不活性化する構造を付加する不活性化処理を行い、
その後、前記ウェハから各半導体素子を切断分離する工程を含むことを特徴とする炭化珪素半導体素子の製造方法。 - 前記半導体素子は、ショットキー接合型半導体素子であり、
ショットキー接合が形成される位置におけるエピタキシャル膜内のフランク型の積層欠陥を伴う基底面内欠陥が存在する部分に対して、前記不活性化処理として、当該エピタキシャル膜の表面部分に、当該エピタキシャル膜の導電型とは反対の導電型の領域を局所的に形成することを特徴とする請求項４に記載の炭化珪素半導体素子の製造方法。 - 前記半導体素子は、ＭＯＳゲート型半導体素子であり、
前記不活性化処理として、前記エピタキシャル膜内における基底面内欠陥が存在する部分の表面に形成されたＭＯＳゲート構造を除去することを特徴とする請求項４に記載の炭化珪素半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007210008A JP5000424B2 (ja) | 2007-08-10 | 2007-08-10 | 炭化珪素単結晶ウェハの欠陥検出方法、及び炭化珪素半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007210008A JP5000424B2 (ja) | 2007-08-10 | 2007-08-10 | 炭化珪素単結晶ウェハの欠陥検出方法、及び炭化珪素半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009044083A true JP2009044083A (ja) | 2009-02-26 |
| JP5000424B2 JP5000424B2 (ja) | 2012-08-15 |
Family
ID=40444466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007210008A Active JP5000424B2 (ja) | 2007-08-10 | 2007-08-10 | 炭化珪素単結晶ウェハの欠陥検出方法、及び炭化珪素半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5000424B2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011181553A (ja) * | 2010-02-26 | 2011-09-15 | Toyota Central R&D Labs Inc | 半導体ウエハの処理方法と処理済の半導体ウエハ |
| JP2012533889A (ja) * | 2009-07-15 | 2012-12-27 | クリー インコーポレイテッド | 高利得ワイドバンドギャップ・ダーリントン・トランジスタ及び関連する製造方法 |
| JP2013098226A (ja) * | 2011-10-28 | 2013-05-20 | Hitachi Ltd | 半導体装置 |
| JP2014002104A (ja) * | 2012-06-20 | 2014-01-09 | Showa Denko Kk | ＳｉＣ単結晶基板及びＳｉＣエピタキシャルウェハの評価方法、ＳｉＣ単結晶及びＳｉＣエピタキシャルウェハの製造方法、並びに、ＳｉＣ単結晶 |
| WO2014097448A1 (ja) * | 2012-12-20 | 2014-06-26 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
| JP2014204087A (ja) * | 2013-04-09 | 2014-10-27 | 新日鐵住金株式会社 | 炭化ケイ素ショットキーバリアダイオード。 |
| RU2566399C1 (ru) * | 2014-04-17 | 2015-10-27 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" (Госкорпорация "Росатом") | Способ определения структуры молекулярных кристаллов |
| KR20160032155A (ko) | 2013-08-14 | 2016-03-23 | 가부시끼가이샤 히다치 세이사꾸쇼 | 반도체 검사 방법, 반도체 검사 장치, 및 반도체 소자의 제조 방법 |
| JP2016139685A (ja) * | 2015-01-27 | 2016-08-04 | 日立金属株式会社 | 単結晶炭化珪素基板、単結晶炭化珪素基板の製造方法、および単結晶炭化珪素基板の検査方法 |
| CN109478523A (zh) * | 2016-07-20 | 2019-03-15 | 东丽工程株式会社 | 宽带隙半导体基板的缺陷检查装置 |
| KR20190047550A (ko) * | 2017-10-27 | 2019-05-08 | 삼성전자주식회사 | 레이저 가공 방법, 기판 다이싱 방법 및 이를 수행하기 위한 기판 가공 장치 |
| CN112670200A (zh) * | 2020-12-29 | 2021-04-16 | 杭州中欣晶圆半导体股份有限公司 | 检测氧化堆垛层错的方法 |
| CN114318551A (zh) * | 2022-03-14 | 2022-04-12 | 浙江大学杭州国际科创中心 | 一种碳化硅晶片位错腐蚀方法及装置 |
| WO2022074903A1 (ja) * | 2020-10-06 | 2022-04-14 | 住友電気工業株式会社 | 炭化珪素基板、炭化珪素単結晶基板および炭化珪素半導体装置の製造方法 |
| CN115274487A (zh) * | 2022-09-27 | 2022-11-01 | 西安奕斯伟材料科技有限公司 | 用于晶圆表面微损伤的检测方法和检测系统 |
| KR20230037309A (ko) * | 2021-09-09 | 2023-03-16 | 한국전기연구원 | 비파괴분석법을 이용한 탄화규소 결정 결함위치 분석법과 이를 포함하는 분석장치 및 컴퓨터 프로그램 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112611661B (zh) * | 2020-11-30 | 2022-04-12 | 中国科学院金属研究所 | 一种判断位错滑移类型的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141386A (ja) * | 2000-10-31 | 2002-05-17 | Sumitomo Chem Co Ltd | 転位密度の測定方法 |
| JP2002170784A (ja) * | 2000-12-01 | 2002-06-14 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
| JP2007091589A (ja) * | 1994-11-30 | 2007-04-12 | Cree Inc | 炭化ケイ素構造体 |
-
2007
- 2007-08-10 JP JP2007210008A patent/JP5000424B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007091589A (ja) * | 1994-11-30 | 2007-04-12 | Cree Inc | 炭化ケイ素構造体 |
| JP2002141386A (ja) * | 2000-10-31 | 2002-05-17 | Sumitomo Chem Co Ltd | 転位密度の測定方法 |
| JP2002170784A (ja) * | 2000-12-01 | 2002-06-14 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9478537B2 (en) | 2009-07-15 | 2016-10-25 | Cree, Inc. | High-gain wide bandgap darlington transistors and related methods of fabrication |
| JP2012533889A (ja) * | 2009-07-15 | 2012-12-27 | クリー インコーポレイテッド | 高利得ワイドバンドギャップ・ダーリントン・トランジスタ及び関連する製造方法 |
| JP2011181553A (ja) * | 2010-02-26 | 2011-09-15 | Toyota Central R&D Labs Inc | 半導体ウエハの処理方法と処理済の半導体ウエハ |
| JP2013098226A (ja) * | 2011-10-28 | 2013-05-20 | Hitachi Ltd | 半導体装置 |
| JP2014002104A (ja) * | 2012-06-20 | 2014-01-09 | Showa Denko Kk | ＳｉＣ単結晶基板及びＳｉＣエピタキシャルウェハの評価方法、ＳｉＣ単結晶及びＳｉＣエピタキシャルウェハの製造方法、並びに、ＳｉＣ単結晶 |
| WO2014097448A1 (ja) * | 2012-12-20 | 2014-06-26 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
| CN104871301A (zh) * | 2012-12-20 | 2015-08-26 | 三菱电机株式会社 | 碳化硅半导体装置的制造方法 |
| JP5791830B2 (ja) * | 2012-12-20 | 2015-10-07 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
| US9530703B2 (en) | 2012-12-20 | 2016-12-27 | Mitsubishi Electric Corporation | Method for manufacturing silicon carbide semiconductor device |
| JP2014204087A (ja) * | 2013-04-09 | 2014-10-27 | 新日鐵住金株式会社 | 炭化ケイ素ショットキーバリアダイオード。 |
| US9508611B2 (en) | 2013-08-14 | 2016-11-29 | Hitachi, Ltd. | Semiconductor inspection method, semiconductor inspection device and manufacturing method of semiconductor element |
| KR20160032155A (ko) | 2013-08-14 | 2016-03-23 | 가부시끼가이샤 히다치 세이사꾸쇼 | 반도체 검사 방법, 반도체 검사 장치, 및 반도체 소자의 제조 방법 |
| RU2566399C1 (ru) * | 2014-04-17 | 2015-10-27 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" (Госкорпорация "Росатом") | Способ определения структуры молекулярных кристаллов |
| JP2016139685A (ja) * | 2015-01-27 | 2016-08-04 | 日立金属株式会社 | 単結晶炭化珪素基板、単結晶炭化珪素基板の製造方法、および単結晶炭化珪素基板の検査方法 |
| CN109478523A (zh) * | 2016-07-20 | 2019-03-15 | 东丽工程株式会社 | 宽带隙半导体基板的缺陷检查装置 |
| KR20190031233A (ko) | 2016-07-20 | 2019-03-25 | 토레이 엔지니어링 컴퍼니, 리미티드 | 와이드 갭 반도체 기판의 결함 검사 장치 |
| CN109478523B (zh) * | 2016-07-20 | 2022-12-16 | 东丽工程株式会社 | 宽带隙半导体基板的缺陷检查装置 |
| KR102450776B1 (ko) | 2017-10-27 | 2022-10-05 | 삼성전자주식회사 | 레이저 가공 방법, 기판 다이싱 방법 및 이를 수행하기 위한 기판 가공 장치 |
| KR20190047550A (ko) * | 2017-10-27 | 2019-05-08 | 삼성전자주식회사 | 레이저 가공 방법, 기판 다이싱 방법 및 이를 수행하기 위한 기판 가공 장치 |
| WO2022074903A1 (ja) * | 2020-10-06 | 2022-04-14 | 住友電気工業株式会社 | 炭化珪素基板、炭化珪素単結晶基板および炭化珪素半導体装置の製造方法 |
| CN112670200A (zh) * | 2020-12-29 | 2021-04-16 | 杭州中欣晶圆半导体股份有限公司 | 检测氧化堆垛层错的方法 |
| KR20230037309A (ko) * | 2021-09-09 | 2023-03-16 | 한국전기연구원 | 비파괴분석법을 이용한 탄화규소 결정 결함위치 분석법과 이를 포함하는 분석장치 및 컴퓨터 프로그램 |
| KR102567624B1 (ko) | 2021-09-09 | 2023-08-16 | 한국전기연구원 | 비파괴분석법을 이용한 탄화규소 결정 결함위치 분석법과 이를 포함하는 분석장치 및 이를 실행시키기 위하여 기록매체에 저장된 컴퓨터 프로그램 |
| CN114318551B (zh) * | 2022-03-14 | 2022-06-17 | 浙江大学杭州国际科创中心 | 一种碳化硅晶片位错腐蚀方法及装置 |
| CN114318551A (zh) * | 2022-03-14 | 2022-04-12 | 浙江大学杭州国际科创中心 | 一种碳化硅晶片位错腐蚀方法及装置 |
| CN115274487A (zh) * | 2022-09-27 | 2022-11-01 | 西安奕斯伟材料科技有限公司 | 用于晶圆表面微损伤的检测方法和检测系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5000424B2 (ja) | 2012-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5000424B2 (ja) | 炭化珪素単結晶ウェハの欠陥検出方法、及び炭化珪素半導体素子の製造方法 | |
| JP5192661B2 (ja) | 炭化珪素半導体素子の製造方法 | |
| US9337277B2 (en) | High voltage power semiconductor device on SiC | |
| US9166008B2 (en) | SiC single crystal, SiC wafer, and semiconductor device | |
| US9048102B2 (en) | SiC single crystal, SiC wafer, and semiconductor device | |
| Bryan et al. | Strain relaxation by pitting in AlN thin films deposited by metalorganic chemical vapor deposition | |
| JP5192659B2 (ja) | 炭化珪素単結晶ウェハの結晶欠陥検査方法および結晶欠陥検査装置 | |
| US11249027B2 (en) | SiC substrate evaluation method and method for manufacturing SiC epitaxtal wafer | |
| US20220223482A1 (en) | EVALUATION METHOD AND MANUFACTURING METHOD OF SiC EPITAXIAL WAFER | |
| Kato et al. | X-ray topography used to observe dislocations in epitaxially grown diamond film | |
| WO2014162775A1 (ja) | 炭化珪素半導体装置の製造方法 | |
| Chien et al. | Visualizing nanoscale electronic band alignment at the La 2/3 Ca 1/3 MnO 3/Nb: SrTiO 3 interface | |
| Berechman et al. | Electrical and structural investigation of triangular defects in 4H-SiC junction barrier Schottky devices | |
| Shikata et al. | Analysis method of diamond dislocation vectors using reflectance mode X-ray topography | |
| Gallagher et al. | Effect of GaN substrate properties on vertical GaN PiN diode electrical performance | |
| Mondiali et al. | Dislocation engineering in SiGe on periodic and aperiodic Si (001) templates studied by fast scanning X-ray nanodiffraction | |
| JP5192660B2 (ja) | 炭化珪素単結晶の結晶欠陥検査方法および結晶欠陥検査装置 | |
| Tanuma et al. | Two-photon-excited, three-dimensional photoluminescence imaging and dislocation-line analysis of threading dislocations in 4H-SiC | |
| Kröger et al. | Interfacial structure of a-plane GaN grown on r-plane sapphire | |
| Wang | Studies of growth mechanism and defect origins in 4H-silicon carbide substrates and homoepitaxial layers | |
| Kitabatake et al. | The integrated evaluation platform for SiC wafers and epitaxial films | |
| ul Hassan et al. | Influence of Structural Defects on Carrier Lifetime in 4H Epitaxial Layers, Studied by High Resolution Optical Lifetime Mapping | |
| Poust et al. | X-ray diffraction imaging of GaN-based heterostructures on SiC |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100616 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101207 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120302 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120516 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5000424 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |