WO2021025044A1 - エピタキシャル基板 - Google Patents

エピタキシャル基板 Download PDF

Info

Publication number
WO2021025044A1
WO2021025044A1 PCT/JP2020/029943 JP2020029943W WO2021025044A1 WO 2021025044 A1 WO2021025044 A1 WO 2021025044A1 JP 2020029943 W JP2020029943 W JP 2020029943W WO 2021025044 A1 WO2021025044 A1 WO 2021025044A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
less
transparent electrodes
substrate
defect
Prior art date
Application number
PCT/JP2020/029943
Other languages
English (en)
French (fr)
Inventor
大貴 山本
圭太郎 池尻
Original Assignee
住友化学株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友化学株式会社 filed Critical 住友化学株式会社
Publication of WO2021025044A1 publication Critical patent/WO2021025044A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Definitions

  • the present invention relates to an epitaxial substrate.
  • an epitaxial substrate in which a group III nitride layer is grown on a silicon substrate is underway.
  • Such an epitaxial substrate is used as a material for manufacturing a semiconductor device such as a high electron mobility transistor (HEMT) (see Patent Document 1).
  • HEMT high electron mobility transistor
  • One object of the present invention is to provide an epitaxial substrate in which the crystallinity of the group III nitride layer grown on the silicon substrate is improved.
  • a silicon substrate and An epitaxial substrate having a laminated structure formed on the silicon substrate and composed of a group III nitride.
  • Group III arranged below each transparent electrode by applying a voltage between the silicon substrate and each of the plurality of transparent electrodes in a state where a plurality of transparent electrodes are arranged on the surface of the laminated structure.
  • the number N AB of the transparent electrodes of the light emitting occurs at an applied voltage of less than 300 V, and the sum of the number N C of the transparent electrodes of the light emitting occurs at an applied voltage of less than 300 V 800 V, the transparent electrode emission is detected
  • an epitaxial substrate in which the ratio of the total number of N ABCs to the total number of N ELs of the plurality of transparent electrodes is 20% or less.
  • An epitaxial substrate having a laminated structure formed on the silicon substrate and composed of a group III nitride.
  • Group III arranged below each transparent electrode by applying a voltage between the silicon substrate and each of the plurality of transparent electrodes in a state where a plurality of transparent electrodes are arranged on the surface of the laminated structure.
  • An epitaxial substrate having a laminated structure formed on the silicon substrate and composed of a group III nitride.
  • Group III arranged below each transparent electrode by applying a voltage between the silicon substrate and each of the plurality of transparent electrodes in a state where a plurality of transparent electrodes are arranged on the surface of the laminated structure.
  • An epitaxial substrate having a laminated structure formed on the silicon substrate and composed of a group III nitride.
  • Group III arranged below each transparent electrode by applying a voltage between the silicon substrate and each of the plurality of transparent electrodes in a state where a plurality of transparent electrodes are arranged on the surface of the laminated structure.
  • an epitaxial substrate in which the crystallinity of the group III nitride layer grown on the silicon substrate is improved.
  • FIG. 1 is a schematic cross-sectional view showing an epitaxial substrate according to an embodiment of the present invention.
  • FIG. 2A is a schematic plan view (of the measurement sample) of the epitaxial substrate showing an arrangement example of transparent electrodes for evaluation and measurement of crystallinity in one embodiment
  • FIG. 2B is one embodiment.
  • It is a schematic cross-sectional view (of the measurement sample) of an epitaxial substrate which shows the state of evaluation and measurement of crystallinity in a form.
  • FIG. 3 is a schematic oxygen concentration profile in the reaction suppression layer, the intermediate layer and the stress generation layer of the laminated structure according to one embodiment.
  • FIG. 4 is an exemplary schematic diagram of a MOVPE apparatus used in the method for manufacturing an epitaxial substrate according to an embodiment.
  • 5 (a) and 5 (b) are timing charts conceptually illustrating how to control the growth conditions in the growth process of the reaction suppressing layer, the intermediate layer and the stress generating layer according to the embodiment.
  • 6 (a) and 6 (b) are timing charts conceptually illustrating how to control the growth conditions in the growth process of the reaction suppressing layer, the intermediate layer and the stress generating layer according to the embodiment.
  • FIG. 1 is a schematic cross-sectional view showing an epitaxial substrate 100 (hereinafter, also referred to as epi substrate 100) according to the present embodiment.
  • the epi substrate 100 has a silicon (Si) substrate 110 and a laminated structure 180 (hereinafter, also referred to as an epi layer 180) formed on the Si substrate 110 and composed of a group III nitride.
  • the epi substrate 100 according to the embodiment has a feature that the crystallinity of the epi layer 180 is improved as compared with the epi substrate 100 according to the comparative embodiment.
  • the Si substrate 110 is a base substrate for heteroepitaxially growing the epi layer 180.
  • the main surface of the Si substrate 110 as a growth base is preferably the (111) surface.
  • the Si substrate 110 has conductivity due to the addition of boron (B), for example.
  • B boron
  • As the Si substrate 110 for example, one having a large diameter of 6 inches (150 mm) or more is preferably used.
  • the epi layer 180 has a reaction suppressing layer 120, an intermediate layer 130, a stress generating layer 140, and a device forming layer 170.
  • the reaction suppressing layer 120, the intermediate layer 130, the stress generating layer 140, and the device forming layer 170 are each composed of a group III nitride containing at least one of aluminum (Al) and gallium (Ga) as a group III element.
  • the reaction suppression layer 120 is formed on the Si substrate 110.
  • the reaction suppression layer 120 reacts (alloying) Si contained in the Si substrate 110 with Ga contained in the intermediate layer 130, the stress generating layer 140 or the device forming layer 170 arranged above the reaction suppressing layer 120. By suppressing it, the surface of the Si substrate 110 is protected.
  • the reaction suppression layer 120 is preferably made of aluminum nitride (AlN).
  • AlN aluminum nitride
  • the thickness of the reaction suppression layer 120 is, for example, 30 nm or more and 300 nm or less.
  • Al x1 Ga 1-x1 N (0.9 ⁇ x1 ⁇ 1) may be used.
  • the reaction inhibitory layer 120 also has a function of forming an initial nucleus of a group III nitride layer grown above the reaction inhibitory layer 120.
  • a layer made of SiN y (1 ⁇ y ⁇ 2) may be sandwiched between the Si substrate 110 and the reaction suppressing layer 120.
  • An intermediate layer 130 is formed on the reaction suppression layer 120.
  • the intermediate layer 130 is made of a material in which the lattice constant in the bulk crystal of the intermediate layer 130 is larger than the lattice constant in the bulk crystal of the reaction suppression layer 120.
  • the intermediate layer 130 is composed of Al x2 Ga 1-x2 N (0 ⁇ x2 ⁇ 1), and the Al composition x2 of the intermediate layer 130 is smaller than the Al composition x1 of the reaction suppression layer 120. Be selected.
  • the intermediate layer 130 preferably grows coherently with respect to the reaction suppression layer 120. As a result, compressive stress can be generated in the intermediate layer 130 due to the difference between the lattice constant of the reaction suppression layer 120 and the lattice constant of the intermediate layer 130. It is not essential that the intermediate layer 130 grows completely coherently with respect to the reaction suppression layer 120, and lattice relaxation may occur.
  • the thickness of the intermediate layer 130 is, for example, 40 nm or more and 1000 nm or less.
  • the intermediate layer 130 expands the initial nuclei formed in the reaction suppression layer 120 and constitutes the lower ground of the stress generating layer 140 grown above the intermediate layer 130.
  • the intermediate layer 130 has an upper surface that is flatter than the upper surface of the reaction suppression layer 120, and can be said to be a flattening layer.
  • a stress generating layer 140 is formed on the intermediate layer 130.
  • the stress generating layer 140 is located between the Si substrate 110 and the device forming layer 170, and generates compressive stress that reduces the warpage of the entire epi substrate 100.
  • the compressive stress can be generated by the strain superlattice structure of the stress generating layer 140.
  • the stress generating layer 140 has a multi-crystal layer laminated structure in which a plurality of multi-crystal layers 143 formed by laminating a first crystal layer 141 and a second crystal layer 142 having different Al and Ga compositions are repeatedly laminated.
  • the first crystal layer 141 has a lattice constant of a1 in the bulk crystal
  • the second crystal layer 142 has a lattice constant of a2 (a1 ⁇ a2) in the bulk crystal.
  • compressive stress can be generated in the second crystal layer 142.
  • the magnitude of the compressive stress generated by the stress generation layer 140 can be controlled by the number of layers of the multiple crystal layers 143, and can be increased by increasing the number of layers of the multiple crystal layers 143.
  • the first crystal layer 141 is composed of Al x3 Ga 1-x3 N (0 ⁇ x3 ⁇ 1), and the second crystal layer 142 is composed of Al x4 Ga 1-x4 N (0 ⁇ x4 ⁇ 1). ..
  • the Al composition x3 of the first crystal layer 141 preferably satisfies, for example, 0.9 ⁇ x3 ⁇ 1, and the Al composition x4 of the second crystal layer 142 preferably satisfies, for example, 0 ⁇ x4 ⁇ 0.3. preferable.
  • the thickness of the first crystal layer 141 is, for example, 1 nm or more and 20 nm or less (preferably 5.0 nm or more and 20 nm or less).
  • the thickness of the second crystal layer 142 is, for example, 5 nm or more and 300 nm or less (preferably 10 nm or more and 300 nm or less).
  • the number of layers of the multilayer crystal layer 143 is, for example, 2 or more and 500 or less.
  • the overall thickness of the stress generating layer 140 is, for example, 0.5 ⁇ m or more and 6 ⁇ m or less.
  • the mode of the stress generating layer 140 is not limited to that of the above example.
  • the plurality of multiple crystal layers 143 may not be laminated, and may be one layer.
  • the stress generation layer 140 is composed of a multi-crystal layer including a first crystal layer 141 and a second crystal layer 142, and a third crystal layer having a lattice constant of a3 (a2 ⁇ a3) in the bulk crystal. May be good.
  • the stress generation layer 140 may be composed of a graded crystal layer in which the lattice constant in the bulk crystal increases continuously or stepwise as the distance from the Si substrate 110 increases (as it goes upward).
  • the active layer 150 is formed on the stress generating layer 140, and the Schottky layer (barrier layer) 160 is formed on the active layer 150 (above the active layer 150).
  • the device cambium 170 is configured to include an active layer 150 and a Schottky layer 160. Since the Schottky layer 160 is formed above the active layer 150, a two-dimensional electron gas (2DEG) is generated in the active layer 150.
  • the epi substrate 100 is preferably used as, for example, a member for manufacturing a high electron mobility transistor (HEMT) having 2DEG as a channel of the device forming layer 170.
  • HEMT high electron mobility transistor
  • the active layer 150 can have various layer structures, and is preferably formed of one layer or a plurality of layers including a layer composed of Al x5 Ga 1-x5 N (0 ⁇ x5 ⁇ 0.1).
  • the layer made of Al x5 Ga 1-x5 N (0 ⁇ x5 ⁇ 0.1) is more preferably made of gallium nitride (GaN) in order to increase the crystallinity.
  • the thickness of the active layer 150 is, for example, 50 nm or more and 2000 nm or less.
  • the concentration of impurities such as carbon is reduced as much as possible in the active layer 150 in the upper layer portion, that is, in the portion near the interface with the Schottky layer 160. This is to increase the mobility by suppressing carrier scattering caused by impurities.
  • the active layer 150 may be a layer having an increased carbon concentration in the lower layer portion. Withstand voltage can be increased by adding carbon.
  • the Schottky layer 160 may have a variety of layered structures and preferably includes a layer composed of In x6 Al x7 Ga 1-x6-x7 N (0 ⁇ x6 ⁇ 0.25, 0 ⁇ x7 ⁇ 0.5). It is made up of one or more layers. For example, an AlN layer may be formed as the lowermost layer of the Schottky layer 160 (the layer directly above the active layer 150).
  • the layer structure of the Schottky layer 160 (and the layer structure of the active layer 150) is selected so that the Schottky layer 160 is placed above the active layer 150 to generate 2DEGs in the active layer 150.
  • the thickness of the Schottky layer 160 is, for example, 1 nm or more and 100 nm or less.
  • the device forming layer 170 is formed in a high temperature environment (for example, 1000 ° C. or higher) by, for example, organic metal vapor phase growth (MOVPE).
  • MOVPE organic metal vapor phase growth
  • the heat shrinkage of the device forming layer 170 is larger than the heat shrinkage of the Si substrate 110, so that tensile stress is generated in the device forming layer 170.
  • FIG. 2A is a schematic plan view (of the measurement sample 101) of the epi substrate 100 showing an arrangement example of the transparent electrodes 10 for evaluation and measurement of crystallinity.
  • FIG. 2B is a schematic cross-sectional view (of the measurement sample 101) of the epi substrate 100 showing the state of evaluation and measurement of crystallinity.
  • crystallinity is evaluated by emission microscopy.
  • an epi substrate 100 in which a plurality of transparent electrodes 10 are arranged in a square lattice on the surface of the epi layer 180 (on the surface of the device forming layer 170) is prepared.
  • the transparent electrodes 10 are, for example, circular with a diameter of 2.5 mm and are arranged at a center spacing of 3.8 mm.
  • the transparent electrode 10 is formed, for example, by oxygen-annealing a laminate of a gold (Au) layer having a thickness of 5 nm and a nickel (Ni) layer having a thickness of 5 nm.
  • the transparent electrode 10 may be simply referred to as an electrode 10.
  • FIG. 2A shows an example of arrangement of electrodes 10 with respect to an epi substrate 100 having a diameter of 6 inches.
  • the electrodes 10 are arranged in a fan-shaped region having a central angle of 90 ° of the epi substrate 100.
  • the electrodes 10 having a diameter of 2.5 mm are arranged in a square lattice shape with a center spacing of 3.8 mm.
  • the measurement sample 101 may be prepared by arranging in.
  • the region in which the electrodes 10 are arranged is not limited to the fan-shaped region, and may be appropriately selected as needed, and may be the entire surface of the epi substrate 100.
  • each electrode 10 is preferably 4 mm 2 or more and 6 mm 2 or less.
  • the area of the circular electrode 10 having a diameter of 2.5 mm illustrated in FIG. 2A is 4.9 mm 2 .
  • the shape (in plan view) of each electrode 10 may be other than circular.
  • Each electrode 10 is regularly, specifically, for example, arranged on a grid point of a square grid.
  • the adjacent electrodes 10 are arranged apart from each other so as not to come into contact with each other.
  • the area ratio hereinafter, also referred to as electrode coverage
  • the electrodes 10 cover the surface of the epi layer 180 is preferably large to some extent from the viewpoint of accurate measurement.
  • the electrode coverage is preferably 30% or more in a square in which the distance between adjacent lattice points is one side of the square lattice in which the electrodes 10 are arranged.
  • the distance between the square lattices is 3.8 mm, and the diameter of each electrode 10 is 2.5 mm, so that the electrode coverage is 34%.
  • the range in which the electrodes 10 are arranged on the epi layer 180 is wide to some extent, so that the number of electrodes 10 arranged on the epi layer 180 is 20 or more. Is preferable.
  • the number of electrodes 10 in the example shown in FIG. 2A is 253.
  • the epi layer 180 of the measurement sample 101 is provided with an element separation region 175 so that the adjacent electrodes 10 do not conduct with each other.
  • the device separation region 175 is formed to a depth below the upper surface of the active layer 150 so that the 2DEG is divided.
  • the element separation region 175 is formed (as an element separation groove) by removing the device forming layer 170 by, for example, dry etching.
  • the device separation region 175 is also formed, for example, by implanting ions into the device forming layer 170 to eliminate 2DEG.
  • the emission microscope measurement may be performed by forming the electrode 10 on the active layer 150 with the Schottky layer 160 removed. That is, the epi layer 180 to be measured by the emission microscope may not have the Schottky layer 160. In this case, the measurement can be performed without providing the element separation region 175 that divides the 2DEG.
  • the active layer 150 may be formally regarded as the device forming layer 170.
  • Emission microscope measurement is performed by detecting light emission 15 in a state where a measurement voltage, which is a DC voltage, is applied between the Si substrate 110 and the electrode 10 with respect to the measurement sample 101. That is, the measurement is performed in the measurement region arranged below the electrode 10 to which the measurement voltage is applied (Group III nitride constituting the epi layer 180 of the portion arranged below the electrode 10 to which the measurement voltage is applied). It is carried out by detecting (transmitting) the light emission 15 from the light through the electrode 10. Emission microscopy measurements are performed for each electrode 10.
  • a measurement voltage which is a DC voltage
  • the measured voltage may be positive on the electrode 10 side as illustrated in FIG. 2B, or on the contrary, on the Si substrate 110 side.
  • the measured voltage is applied while increasing from 0V to, for example, 800V.
  • the light emission 15 is generated at any applied voltage up to 800 V, it is determined that the group III nitride crystal in the measurement region where the light emission 15 is generated has a defect (crystal disorder).
  • the light emission 15 is detected via the transparent electrode 10.
  • the light emitting position that is, the defect position in the transparent electrode 10 (in a plan view)
  • the maximum value of the current (current associated with the light emission 15) flowing to the defect position by applying the measurement voltage is limited to 1 ⁇ A or less. Therefore, it is possible to prevent the group III nitride crystal at the defect position from being destroyed due to the emission microscope measurement. That is, the emission microscope measurement can be performed as a non-destructive inspection. This makes it possible to closely examine the group III nitride crystal at the defect position with a transmission electron microscope (TEM) or the like after the measurement with the emission microscope.
  • TEM transmission electron microscope
  • the defects detected by the emission microscope measurement of the present embodiment are a defect in which light emission 15 is generated at a relatively low applied voltage of less than 300 V (hereinafter, also referred to as a low voltage defect) and a defect of 300 V or more (less than 800 V). It was found that the defect is roughly classified into a defect in which light emission 15 is generated at a relatively high applied voltage (hereinafter, also referred to as a high voltage defect).
  • the low voltage defects include a defect in which light emission 15 is generated at an applied voltage of less than 100 V (hereinafter, also referred to as defect A) and a defect in which light emission 15 is generated at an applied voltage of 100 V or more and less than 300 V (hereinafter, also referred to as defect B). I got the knowledge that it is roughly divided into. When a high-voltage defect is compared with a defect A or a defect B, it is also referred to as a defect C.
  • Defect A tends to be observed as pits on the surface of the epi layer 180.
  • defects B and C tend not to be observed (not observed as pits) on the surface of the epi layer 180. That is, the defects B and C are not so remarkable crystal disturbances that they appear on the surface of the epi layer 180.
  • the cross section of the epi layer 180 at the defect position was observed by TEM for each of the defect B and the defect C, the crystal disorder was confirmed, and the defect B tended to have a larger crystal disorder than the defect C. all right. From these observations, it can be said that the degree of crystal disorder is the largest in defect A, then the largest in defect B, and the smallest in defect C.
  • the defect A may be referred to as a visible defect
  • the defect B and the defect C may be referred to as an invisible defect.
  • the crystallinity of the epi layer 180 can be evaluated from the viewpoint of the number of defects detected, the composition ratio of the types of defects detected, and the like, and specifically, it is evaluated by the following indexes, for example.
  • the emission microscope measurement of this embodiment is performed for each electrode 10. Therefore, for each electrode 10, it is determined whether the defect A is detected, the defect B is detected, the defect C is detected, or the defect is not detected.
  • the total number of electrodes 10 represented as N EL. Electrode 10 defect A is detected, the electrode 10 is defective B is detected, and, the number of electrodes 10 which defect C is detected, respectively, represented as N A, N B and N C.
  • N A + N B + N C i.e. defect A, the number of electrodes 10 which any defects in the B and C are detected, representing a N ABC.
  • N ABC is also referred to as the number of defect detection electrodes.
  • N A + N B i.e. the number of electrodes 10 which low defect is detected, expressed as N AB.
  • N C can be said that the number of electrodes 10 which pressure defects are detected.
  • N A can be said that the number of electrode 10 visible defects are detected.
  • N B + N C i.e. the number of electrodes 10 invisible defects are detected, representing a N BC.
  • the decrease in the defect occurrence rate represents the decrease in the defects contained in the epi layer 180, and thus indicates the improvement in crystallinity.
  • Low voltage defect ratio ( NAB / NABC )>
  • a decrease in the low-pressure defect ratio indicates a decrease in low-pressure defects having a large degree of crystal disorder, and thus indicates an improvement in crystallinity.
  • ABS defect ratio (N A / N AB)>
  • N A / N AB the ratio of the electrode 10 which defect A is detected
  • a decrease in the AB defect ratio indicates an improvement in crystallinity because it represents a decrease in defects A having a greater degree of crystal disorder in low-pressure defects.
  • BC defect ratio N B / N BC
  • a decrease in the BC defect ratio indicates an improvement in crystallinity because it represents a decrease in defects B in which the degree of crystal disorder is greater in invisible defects.
  • the layer structure of the epi layer 180 of the comparative form is the same as that of the epi layer 180 of the embodiment (see FIG. 1).
  • the inventor of the present application has conducted various studies to improve the crystallinity of the epi layer 180, and although the reason is not clear, the oxygen concentration in the epi layer 180, particularly the reaction suppression layer 120, the intermediate layer 130, and stress generation It was found that the crystallinity can be improved by controlling the oxygen concentration in the laminated portion of the layer 140. The method of controlling the oxygen concentration in the laminated portion will be described later.
  • FIG. 3 is a schematic oxygen concentration profile in the reaction suppressing layer 120, the intermediate layer 130, and the stress generating layer 140 of the epi layer 180 according to the embodiment.
  • the profile conceptually shows the tendency of the oxygen concentration profile measured by secondary ion mass spectrometry (SIMS) with respect to the epi layer 180, and does not show specific measurement data.
  • the oxygen concentration value on the vertical axis is a reference value showing an example.
  • FIG. 3 also shows a schematic oxygen concentration profile in the reaction suppression layer 120, the intermediate layer 130, and the stress generation layer 140 of the epi layer 180 according to the comparative form.
  • the oxygen concentration profile of the embodiment is shown by a solid line
  • the oxygen concentration profile of the comparative embodiment is shown by a broken line.
  • the oxygen concentration profile of the comparative form has a tendency that the oxygen concentrations of the reaction suppressing layer 120 and the intermediate layer 130 decrease monotonically toward the stress generating layer 140.
  • the oxygen concentration profile of the embodiment tends to have a dent in the intermediate layer 130, that is, the oxygen concentration in the intermediate layer 130 tends to be lower than the oxygen concentration in the stress generating layer 140.
  • Various trials were carried out to prepare a plurality of epi substrates 100, and various analyzes were performed on a sample in which the crystallinity of the epi layer 180 was improved as compared with the comparative form. The reason is not clear, but the oxygen concentration. The above-mentioned tendency was found in the profile.
  • the oxygen concentration in each of the reaction suppressing layer 120, the intermediate layer 130, and the stress generating layer 140 is defined as follows, for example.
  • the oxygen concentration in each layer is located in the center of each layer in the thickness direction, and is the thickness in the portion having a thickness of 10% of the thickness of each layer (the portion having a thickness of 5% above and below the center). It is defined by the oxygen concentration averaged in the direction.
  • the oxygen concentration in the oxygen concentration profile of the embodiment is highest in the reaction suppression layer 120, followed by the stress generation layer 140 and the lowest in the intermediate layer 130.
  • the oxygen concentration in the oxygen concentration profile of the comparative form is highest in the reaction suppression layer 120, then in the intermediate layer 130, and in the stress generation layer 140.
  • a plurality of epi-boards 100 of the experimental example according to the embodiment (hereinafter, also simply referred to as examples) and a plurality of epi-boards 100 of the experimental example according to the comparative embodiment (hereinafter, also simply referred to as comparative examples) are produced.
  • the emission microscope measurement as described above was performed, the following improvement in crystallinity was observed in the examples.
  • an epi substrate 100 which is a 6-inch substrate, was produced, an array of electrodes 10 as shown in FIG. 2A was formed, and crystallinity was evaluated.
  • the defect occurrence rate in the comparative example was 22 to 32%.
  • the defect occurrence rate in the examples was 2 to 11% (3 to 7% excluding the minimum and maximum values).
  • the defect occurrence rate can be a value lower than that of the comparative example, for example, 20% or less, preferably 15% or less, more preferably 10% or less, still more preferably 5% or less. ..
  • the visible defect ratio in the comparative example was 79 to 82%.
  • the visible defect ratio in the examples was 0 to 38% (6 to 27% excluding the minimum and maximum values).
  • the visible defect ratio can be a value lower than that of the comparative example, for example, 70% or less, preferably 60% or less, more preferably 50% or less, still more preferably 40% or less. ..
  • the low pressure defect ratio in the comparative example was 96 to 98%.
  • the low-voltage defect ratio in the examples was 29 to 85% (60 to 83% excluding the minimum and maximum values).
  • the low voltage defect ratio can be a value lower than that of the comparative example, for example, 95% or less, preferably 90% or less, more preferably 85% or less, still more preferably 80% or less. ..
  • the AB defect ratio in the comparative example was 82 to 84%.
  • the low-voltage defect ratio in the examples was 0 to 50% (8 to 33% excluding the minimum and maximum values).
  • the AB defect ratio can be a value lower than that of the comparative example, for example, 80% or less, preferably 70% or less, more preferably 60% or less, still more preferably 50% or less. ..
  • the BC defect ratio in the comparative example was 82 to 90%.
  • the low-voltage defect ratio in the examples was 23 to 80% (50 to 78% excluding the minimum and maximum values).
  • the BC defect ratio can be a value lower than that of the comparative example, for example, 80% or less, preferably 75% or less, more preferably 70% or less, still more preferably 65% or less. ..
  • the inventor of the present application has a low defect occurrence rate, visible defect ratio, low voltage defect ratio, AB defect ratio, and BC defect ratio (for example, the defect occurrence rate is 5% or less and the visible defect ratio is 40% or less).
  • Low pressure defect ratio is 80% or less
  • AB defect ratio is 50% or less
  • BC defect ratio is 65% or less
  • the epi substrate 100 can be obtained in the examples.
  • an epi-board 100 having a defect occurrence rate of 3%, a visible defect ratio of 38%, a low-voltage defect ratio of 75%, an AB defect ratio of 50%, and a BC defect ratio of 60% has been obtained.
  • an epi-board 100 having a defect occurrence rate of 4%, a visible defect ratio of 20%, a low-voltage defect ratio of 60%, an AB defect ratio of 33%, and a BC defect ratio of 50% has been obtained.
  • an epi-board 100 having a defect occurrence rate of 4%, a visible defect ratio of 9%, a low-voltage defect ratio of 64%, an AB defect ratio of 14%, and a BC defect ratio of 60% has been obtained.
  • the Si substrate 110 is prepared.
  • the epi substrate 100 is formed by growing the reaction suppressing layer 120, the intermediate layer 130, the stress generating layer 140, and the device forming layer 170, which are the layers constituting the epi layer 180, above the Si substrate 110 by, for example, MOVPE.
  • MOVPE MOVPE
  • the Ga raw material gas among the group III raw material gases for example, trimethylgallium (Ga (CH 3 ) 3 , TMG) gas is used.
  • the Al source gas among the group III source gases for example, trimethylaluminum (Al (CH 3 ) 3 , TMA) gas is used.
  • the nitrogen (N) raw material gas which is a group V raw material gas
  • ammonia NH 3
  • the carrier gas for example, at least one of nitrogen gas (N 2 gas) and hydrogen gas (H 2 gas) can be used.
  • N 2 gas nitrogen gas
  • H 2 gas hydrogen gas
  • the concentration of background impurities taken into the epi layer 180 is reduced by sufficiently reducing the impurities (moisture) in the gas using a gas purification device. be able to.
  • the growth temperature can be selected in the range of, for example, 900 ° C.
  • the V / III ratio which is the flow rate ratio of the group V raw material gas to the group III raw material gas, can be selected in the range of, for example, 10 to 10000. is there.
  • the ratio of the supply amount of each raw material gas is adjusted according to the composition of each layer to be formed.
  • the thickness of each layer to be formed can be controlled by the growth time, for example, by calculating the growth time corresponding to the design thickness from the growth rate obtained in the preliminary experiment.
  • FIG. 4 is an exemplary schematic diagram of the MOVPE apparatus 200 used in the method for manufacturing the epi substrate 100.
  • the MOVPE apparatus 200 includes a reactor 210, and a susceptor 220 for mounting the Si substrate 110 is arranged in the reactor 210.
  • a top plate 242 made of quartz (silicon oxide) is supported and fixed so as to face the upper surface of the susceptor 220 at a distance from each other.
  • the space 250 partitioned between the susceptor 220 and the top plate 242 serves as a flow path for supplying the group III raw material gas Ga1, the group V raw material gas Ga2, and the carrier gas Gb1.
  • the carrier gas supplied together with the group III raw material gas Ga1 and the carrier gas supplied together with the group V raw material gas Ga2 are collectively referred to as a carrier gas Gb1.
  • the space 251 between the top plate 242 and the inner wall of the reactor 210, which is arranged on the opposite side of the top plate 242 to the susceptor 220, serves as a flow path to which the gas Gb2 for cooling the top plate 242 is supplied.
  • the gas Gb2 for example, at least one of N 2 gas and H 2 gas can be used.
  • each of the gases Ga1, Ga2, Gb1 and Gb2 are adjusted by a flow rate adjusting mechanism controlled by the control device 270.
  • gas Ga1, Ga2, Gb1 and Gb2 flow from left to right on the paper surface.
  • a susceptor cover 241 made of quartz is placed on the susceptor 220.
  • the susceptor cover 241 has a function of covering and protecting the susceptor 220 so that the susceptor 220 is not contaminated by the raw material gas.
  • the susceptor cover 241 is provided with an opening 231 on which the Si substrate 110 is placed, and the Si substrate 110 is placed in the opening 231.
  • FIG. 4 illustrates a mode in which the Si substrate 110 is placed via the rotation mechanism 230.
  • the rotation mechanism 230 allows each layer constituting the epi layer 180 to grow while rotating the Si substrate 110.
  • the susceptor 220 is provided with an outer peripheral side heater 261 and an inner peripheral side heater 262.
  • the outer peripheral side heater 261 can heat the susceptor cover 241 mounted on the susceptor 220.
  • the inner peripheral side heater 262 can heat the Si substrate 110 mounted on the susceptor 220 via the rotation mechanism 230.
  • Each of the outer peripheral side heater 261 and the inner peripheral side heater 262 is controlled by the control device 270 so as to reach a predetermined temperature at a predetermined timing.
  • the susceptor cover 241 is placed on the susceptor 220, the top plate 242 is arranged facing the susceptor, and the Si substrate 110 is placed in the opening 231 of the susceptor cover 241.
  • the Si substrate 110 by supplying (at least) the raw material gases Ga1 and Ga2 to the space 250 between the susceptor cover 241 and the top plate 242 while heating the Si substrate 110 in the step of preparing the prepared state. It has a step of forming the epi layer 180. In the step of forming the epi layer 180, the reaction suppressing layer 120, the intermediate layer 130, and the stress generating layer 140 are formed in this order from the Si substrate 110 side.
  • the oxygen concentration of the intermediate layer 130 in the laminated portion of the reaction suppressing layer 120, the intermediate layer 130 and the stress generating layer 140 is suppressed to be low.
  • a method for suppressing the oxygen concentration of the intermediate layer 130 to be low in the step of forming the epi layer 180 will be described.
  • Quartz constituting the susceptor cover 241 and the top plate 242 is one of the factors that generate oxygen mixed in the epi layer 180. Since quartz contains oxygen, when the susceptor cover 241 or top plate 242 made of quartz becomes hot, the quartz is reduced by the atmosphere to generate oxygen, and the amount of oxygen generated is temperature-dependent (high temperature). The more oxygen is generated). By reducing the amount of oxygen generated from the susceptor cover 241 or the top plate 242 during the growth of the intermediate layer 130, or by reducing the amount of oxygen generated from the susceptor cover 241 or the top plate 242 mixed into the intermediate layer 130. Therefore, the oxygen concentration of the intermediate layer 130 can be reduced.
  • oxygen-containing components such as oxygen and water remaining in the reactor 210 can be mentioned.
  • the impurities (moisture) in the gas supplied to the reactor are sufficiently reduced by using the gas purification apparatus, the oxygen taken into the epi layer 180 is mixed from the oxygen-containing components remaining in the reactor 210. Is dominant, so it is considered that the epi layer 180 gradually decreases from the start of growth.
  • the tendency that the oxygen concentrations of the reaction suppressing layer 120 and the intermediate layer 130 decrease monotonically toward the stress generating layer 140 corresponds to such a decrease in the amount of oxygen mixed. It is thought that there is.
  • the growth conditions in the growth process of the reaction suppressing layer 120, the intermediate layer 130, and the stress generating layer 140 were kept constant. That is, the amount of oxygen generated from the susceptor cover 241 or the top plate 242, or the amount of oxygen generated from the susceptor cover 241 or the top plate 242 mixed in, is the amount of the reaction suppressing layer 120, the intermediate layer 130, and the stress generating layer 140.
  • the epi layer 180 was grown under growth conditions that did not change in the growth process. Therefore, in the oxygen concentration profile of the epi layer 180 according to the comparative form, the reaction suppression layer 120 and the reaction suppression layer 120 toward the stress generating layer 140 reflect the change in the amount of oxygen mixed from the oxygen-containing components remaining in the reaction furnace 210. It is considered that the oxygen concentration of the intermediate layer 130 tended to decrease monotonically.
  • the amount of oxygen generated from the susceptor cover 241 or the top plate 242 or the amount of oxygen mixed from the susceptor cover 241 or the top plate 242 is intermediate.
  • the growth conditions are controlled so as to be reduced in the growth process of layer 130.
  • the oxygen concentration in the intermediate layer 130 can be made lower than the oxygen concentration in the stress generating layer 140.
  • FIGS. 5 (a) to 6 (b) conceptually illustrate how to control the growth conditions in the growth process of the reaction suppression layer 120, the intermediate layer 130, and the stress generation layer 140. , Will be described more specifically.
  • the first timing chart from the top of FIG. 5A shows the temperature of the susceptor cover 241.
  • the temperature of the susceptor cover 241 is lowered as compared with the growth step of the reaction suppression layer 120 and the stress generating layer 140.
  • the amount of oxygen generated from the susceptor cover 241 can be reduced in the growth step of the intermediate layer 130.
  • the second, third, and fourth timing charts from the top of FIG. 5A exemplify some specific embodiments for lowering the temperature of the susceptor cover 241 in the growth step of the intermediate layer 130.
  • the second, third, and fourth timing charts from the top of FIG. 5A show the temperature of the outer peripheral heater 261 and the ratio of H 2 gas to N 2 gas in the carrier gas Gb1 (H 2 / N 2 ratio), respectively. ), And the flow rate of the carrier gas Gb1.
  • the temperature of the outer peripheral side heater 261 is lowered as compared with the growth step of the reaction suppression layer 120 and the stress generating layer 140, and H in the carrier gas Gb1. At least one of increasing the 2 / N 2 ratio and increasing the flow rate of the carrier gas Gb1 is performed.
  • the temperature of the susceptor cover 241 can be lowered by lowering the temperature of the outer peripheral side heater 261. Since the H 2 gas has high heat transfer property, increasing the H 2 / N 2 ratio in the carrier gas Gb1 increases the amount of heat that the carrier gas Gb1 takes from the susceptor cover 241. Therefore, the temperature of the susceptor cover 241 can be lowered. it can. Further, by increasing the flow rate of the carrier gas Gb1, the amount of heat that the carrier gas Gb1 takes from the susceptor cover 241 increases, so that the temperature of the susceptor cover 241 can be lowered.
  • the susceptor cover 241 is directly mounted on the susceptor 220, and the Si substrate 110 is indirectly mounted on the susceptor 220 via the rotation mechanism 230.
  • the mode in which it is placed is illustrated. Therefore, when the outer peripheral side heater 261 is heated under the same conditions as the inner peripheral side heater 262, the susceptor cover 241 is more likely to be heated than the Si substrate 110, so that the temperature tends to be higher.
  • the first timing chart from the top of FIG. 5B shows the temperature of the top plate 242.
  • the temperature of the top plate 242 is lowered as compared with the growth step of the reaction suppression layer 120 and the stress generating layer 140.
  • the amount of oxygen generated from the top plate 242 can be reduced in the growth step of the intermediate layer 130.
  • the second and third timing charts from the top of FIG. 5B exemplify some specific embodiments for lowering the temperature of the top plate 242 in the growth step of the intermediate layer 130.
  • the step of growing the intermediate layer 130 in the step of growing the intermediate layer 130, as compared to the growth step of the reaction suppression layer 120 and the stress generation layer 140, for example, to increase the H 2 / N 2 ratio in the gas Gb2, and, At least one of increasing the flow rate of the gas Gb2 is performed.
  • the amount of heat that the gas Gb1 takes from the top plate 242 increases, so that the temperature of the top plate 242 can be lowered. Further, by increasing the flow rate of the gas Gb2, the amount of heat taken by the gas Gb2 from the top plate 242 increases, so that the temperature of the top plate 242 can be lowered.
  • the amount of oxygen generated from the susceptor cover 241 or the top plate 242 is reduced in the intermediate layer 130.
  • the method of reducing the oxygen concentration of the intermediate layer 130 will be described. By this method, the amount of oxygen generated from factors other than the susceptor cover 241 or the top plate 242 can be reduced in the intermediate layer 130.
  • the first timing chart from the top of FIG. 6A shows the temperature of the Si substrate 110.
  • the temperature of the Si substrate 110 is raised as compared with the growth step of the reaction suppression layer 120 and the stress generating layer 140.
  • oxygen (O) can be made difficult to be taken into the intermediate layer 140, so that the amount of oxygen mixed in the intermediate layer 130 can be reduced.
  • the second timing chart from the top of FIG. 6A shows a mode of raising the temperature of the inner peripheral side heater 262 as a specific mode for raising the temperature of the Si substrate 110 in the growth step of the intermediate layer 130. Since the inner peripheral side heater 262 is provided for heating the Si substrate 110, the temperature of the Si substrate 110 can be raised by raising the temperature of the inner peripheral side heater 262.
  • the temperature of the susceptor cover 241 may be lowered in the growth step of the intermediate layer 130, and the temperature may be excessively lowered to the temperature of the Si substrate 110. Therefore, the temperature drop of the Si substrate 110 may be suppressed by raising the temperature of the inner peripheral side heater 262.
  • the timing chart of FIG. 6B shows the growth rate of the reaction suppression layer 120 and the like grown on the Si substrate 110.
  • the growth rate is increased as compared with the growth step of the reaction suppression layer 120 and the stress generating layer 140.
  • the proportion of oxygen in the intermediate layer 130 is relatively reduced, so that the amount of oxygen mixed in the intermediate layer 130 can be reduced.
  • the growth rate can be adjusted by the V / III ratio, for example, when the supply amount of the nitrogen (N) raw material gas is constant.
  • the method of increasing the flow rate of the carrier gas Gb1 in the growth step of the intermediate layer 130 shown in the fourth timing chart from the top of FIG. 5A reduces the gas phase concentration of oxygen generated from the susceptor cover 241. It also has the effect of suppressing the uptake of oxygen at high flow velocities. Therefore, this method can also reduce the amount of oxygen mixed in the intermediate layer 130. The same applies to the method of increasing the flow rate of the gas Gb2 in the growth step of the intermediate layer 130 shown in the third timing chart from the top of FIG. 5B.
  • any one of the methods illustrated in FIGS. 5 (a) to 6 (b) may be carried out individually, or a plurality of methods may be carried out in combination.
  • Various growth conditions are prepared, for example, so that the oxygen concentration of the intermediate layer 130 in the laminated portion of the reaction suppressing layer 120, the intermediate layer 130 and the stress generating layer 140 is a condition for obtaining good crystallinity of the epi layer 180. It may be adjusted as appropriate based on experiments and the like.
  • the epi substrate 100 having improved crystallinity in the epi layer 180 as compared with the comparative embodiment.
  • the crystallinity of the epi substrate 100 according to the embodiment can be summarized as follows.
  • the epi substrate 100 is transparent by applying a voltage between the Si substrate 110 and each of the plurality of transparent electrodes 10 in a state where a plurality of transparent electrodes 10 are arranged on the surface of the epi layer 180.
  • the ratio (defect rate) to the total number N EL plurality of transparent electrodes 10 is 20% or less, preferably of 15% or less, more preferably is 10% or less, more preferably
  • the epi-electrode 100 is 5% or less.
  • Epitaxial substrate 100 when performing the emission microscopy, the number N A of the transparent electrode 10 emission 15 occurs at an applied voltage of less than 100 V, ratio defect detection electrode number N ABC (visible defect ratio) of , 70% or less, preferably 60% or less, more preferably 50% or less, still more preferably 40% or less.
  • ratio defect detection electrode number N ABC visible defect ratio
  • Epitaxial substrate 100 when performing the emission microscopy, the number N AB transparent electrode 10 emission 15 occurs at an applied voltage of less than 300 V, ratio defect detection electrode number N ABC (low defect ratio) of , 95% or less, preferably 90% or less, more preferably 85% or less, still more preferably 80% or less.
  • ratio defect detection electrode number N ABC low defect ratio
  • Epitaxial substrate 100 when performing the emission microscopy, the number N A of the transparent electrode 10 emission 15 occurs at an applied voltage of less than 100 V, the light emitting 15 at an applied voltage of less than 300V is transparent electrodes 10 caused
  • the epi substrate 100 has a ratio (AB defect ratio) to the number of NABs of 80% or less, preferably 70% or less, more preferably 60% or less, and further preferably 50% or less.
  • the epi substrate 100 according to the embodiment has improved crystallinity as compared with the epi substrate 100 according to the comparative embodiment. As a result, when various semiconductor devices are manufactured using the epi substrate 100 of the embodiment, the yield, performance, and the like can be improved.
  • the number N AB of the transparent electrodes of the light emitting occurs at an applied voltage of less than 300 V, and the sum of the number N C of the transparent electrodes of the light emitting occurs at an applied voltage of less than 300 V 800 V, the transparent electrode emission is detected
  • the ratio (defect occurrence rate) of the total number of N ABCs to the total number of N ELs of the plurality of transparent electrodes is 20% or less, preferably 15% or less, more preferably 10% or less, still more preferably 5. % Or less, epitaxial substrate.
  • the number N A of the transparent electrodes of the light emitting occurs at an applied voltage of less than 100 V, the ratio for the number N ABC (visible defect ratio) becomes the 70% or less, preferably 60%
  • the ratio of the number N AB to the number N ABC (low voltage defect ratio) was 95% or less, preferably 90% or less, more preferably 85% or less, still more preferable.
  • the number N A of the transparent electrodes of the light emitting occurs at an applied voltage of less than 100 V, the ratio for the number N AB (AB defect ratio) becomes the 80% or less, preferably 70%
  • the ratio of the number N B of the transparent electrodes that emit light at an applied voltage of 100 V or more and less than 300 V to the number N BC of the number of transparent electrodes that emit light at an applied voltage of 100 V or more and less than 800 V (Appendix 5)
  • the epitaxial substrate according to any one of Supplementary note 1 to 4, wherein the BC defect ratio) is 80% or less, preferably 75% or less, more preferably 70% or less, and further preferably 65% or less.
  • the transparent electrode that emits light at an applied voltage of less than 300 V is pitted at a position where light emission occurs on the surface of a group III nitride arranged below the transparent electrode. Is observed, Among the transparent electrodes that emit light at an applied voltage of less than 300 V, the position where the surface of the group III nitride arranged below the transparent electrode emits light is generated for the transparent electrode that emits light at an applied voltage of 100 V or more and less than 300 V.
  • the epitaxial substrate according to any one of Supplementary note 1 to 5, wherein no pits are observed.
  • Appendix 7 With respect to the transparent electrode that emits light at an applied voltage of 300 V or more and less than 800 V, no pit is observed at a position where light emission occurs on the surface of the group III nitride arranged below the transparent electrode, any one of Appendix 1 to 6.
  • the ratio to the number N ABC of the transparent electrodes of the light emitting applied voltage of less than 800V is generated (visible defect ratio) becomes the 70% or less, preferably An epitaxial substrate having a value of 60% or less, more preferably 50% or less, and even more preferably 40% or less.
  • the ratio to the number N ABC of the transparent electrodes of the light emitting applied voltage of less than 800V becomes the 95% or less, preferably An epitaxial substrate having a value of 90% or less, more preferably 85% or less, and even more preferably 80% or less.
  • the ratio at an applied voltage of less than 300V to the number N AB of the transparent electrodes of the light emitting occurs becomes the 80% or less, preferably An epitaxial substrate having 70% or less, more preferably 60% or less, still more preferably 50% or less.
  • the ratio in applied voltage less than 100 V 800 V to the number N BC of the transparent electrodes of the light emitting occurs is 80% or less
  • the epitaxial substrate is preferably 75% or less, more preferably 70% or less, and further preferably 65% or less.
  • the emission microscope measurement is performed with the plurality of transparent electrodes arranged in a square lattice on the surface of the laminated structure.
  • the area of each transparent electrode is 4 mm 2 or more and 6 mm 2 or less.
  • the area ratio of the transparent electrode covering the surface of the laminated structure in the square of the square lattice on which the transparent electrode is arranged has the distance between adjacent lattice points as one side is 30% or more.
  • the epitaxial substrate according to any one of Supplementary note 1 to 11, wherein the number of the plurality of transparent electrodes is 20 or more.
  • Appendix 13 Any of Appendix 1 to 12, wherein the emission microscope measurement is performed in a state where circular transparent electrodes having a diameter of 2.5 mm are arranged in a square grid pattern at a center interval of 3.8 mm on the surface of the laminated structure.
  • the epitaxial substrate according to one.
  • the laminated structure includes a reaction suppression layer arranged above the silicon substrate, an intermediate layer arranged above the reaction suppression layer, a stress generation layer arranged above the intermediate layer, and the stress generation. It has a device forming layer, which is arranged above the layer,
  • the reaction suppression layer, the intermediate layer, the stress generation layer, and the device cambium are each composed of a group III nitride containing at least one of aluminum and gallium as a group III element.
  • the reaction suppressing layer suppresses the reaction between the silicon contained in the silicon substrate and gallium contained in the intermediate layer, the stress generating layer or the device forming layer.
  • the intermediate layer has an aluminum composition smaller than that of the reaction suppressing layer, and has an upper surface flatter than the upper surface of the reaction suppressing layer.
  • the stress-generating layer has a structure in which a plurality of first crystal layers and second crystal layers having different compositions of aluminum and gallium are repeatedly laminated, and generates compressive stress to reduce the warp of the epitaxial substrate.
  • the epitaxial substrate according to any one of Appendix 1 to 15, wherein the device forming layer has a two-dimensional electron gas.
  • Appendix 18 The epitaxial substrate according to Appendix 16 or 17, wherein the reaction suppression layer has a thickness of 30 nm or more and 300 nm or less.
  • Appendix 19 The epitaxial substrate according to any one of Appendix 16 to 18, wherein the intermediate layer is composed of Al x2 Ga 1-x2 N (0 ⁇ x2 ⁇ 1).
  • the first crystal layer is composed of Al x3 Ga 1-x3 N (0.9 ⁇ x3 ⁇ 1), and the second crystal layer is Al x4 Ga 1-x4 N (0 ⁇ ).
  • the thickness of the first crystal layer is 1 nm or more and 20 nm or less, and the thickness of the second crystal layer is 5 nm or more and 300 nm or less, according to any one of the appendices 16 to 21.
  • Appendix 24 The epitaxial substrate according to any one of Appendix 16 to 23, wherein the thickness of the stress generating layer is 0.5 ⁇ m or more and 6 ⁇ m or less.
  • the device cambium has an active layer and The active layer according to any one of Supplementary note 16 to 24, wherein the active layer includes a layer composed of Al x5 Ga 1-x5 N (0 ⁇ x5 ⁇ 0.1) and is formed of one layer or a plurality of layers. Epitaxial substrate.
  • Appendix 26 The epitaxial substrate according to Appendix 25, wherein the thickness of the active layer is 50 nm or more and 2000 nm or less.
  • the device cambium has a Schottky layer located above the active layer.
  • the Schottky layer includes a layer composed of In x6 Al x7 Ga 1-x6-x7 N (0 ⁇ x6 ⁇ 0.25, 0 ⁇ x7 ⁇ 0.5) and is formed of one layer or a plurality of layers.
  • the epitaxial substrate according to any one of Appendix 16 to 26.
  • Appendix 28 The epitaxial substrate according to Appendix 27, wherein the Schottky layer has a thickness of 1 nm or more and 100 nm or less.
  • Appendix 29 The epitaxial substrate according to any one of Appendix 16 to 28, wherein the oxygen concentration in the intermediate layer is lower than the oxygen concentration in the stress generating layer.
  • 10 transparent electrode, 15 ... light emission, 100 ... epitaxial substrate, 101 ... measurement sample, 110 ... silicon substrate, 120 ... reaction suppression layer, 130 ... intermediate layer, 140 ... stress generation layer, 141 ... first crystal layer, 142 ... Second crystal layer, 143 ... Multiple crystal layer, 150 ... Active layer, 160 ... Schottky layer, 170 ... Device cambium, 175 ... Element separation region, 180 ... Laminated structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

エピタキシャル基板は、シリコン基板と、シリコン基板上に形成され、ＩＩＩ族窒化物で構成された積層構造と、を有し、積層構造の表面上に複数の透明電極が配列された状態で、シリコン基板と、複数の透明電極のそれぞれとの間への電圧印加により、各透明電極の下方に配置されたＩＩＩ族窒化物からの発光を検出するエミッション顕微鏡測定を行ったとき、３００Ｖ未満の印加電圧で発光が生じる透明電極の個数ＮＡＢ、および、３００Ｖ以上８００Ｖ未満の印加電圧で発光が生じる透明電極の個数ＮＣの和である、発光が検出される透明電極の全個数ＮＡＢＣの、複数の透明電極の全個数ＮＥＬに対する比率が、２０％以下となる。

Description

エピタキシャル基板
　本発明は、エピタキシャル基板に関する。
　シリコン基板上にＩＩＩ族窒化物層を成長させたエピタキシャル基板の開発が進められている。このようなエピタキシャル基板は、例えば、高電子移動度トランジスタ（ＨＥＭＴ）等の半導体装置を作製するための材料として用いられる（特許文献１参照）。
　このようなエピタキシャル基板においては、ＩＩＩ族窒化物層をシリコン基板上にヘテロエピタキシャル成長させるため、ＩＩＩ族窒化物層における結晶性を高めることが難しい。
特開２０１８－８８５０２号公報
　本発明の一目的は、シリコン基板上に成長したＩＩＩ族窒化物層における結晶性の向上が図られたエピタキシャル基板を提供することである。
　本発明の一態様によれば
　シリコン基板と、
　前記シリコン基板上に形成され、ＩＩＩ族窒化物で構成された積層構造と、を有するエピタキシャル基板であって、
　前記積層構造の表面上に複数の透明電極が配列された状態で、前記シリコン基板と、前記複数の透明電極のそれぞれとの間への電圧印加により、各透明電極の下方に配置されたＩＩＩ族窒化物からの発光を検出するエミッション顕微鏡測定を行ったとき、
　３００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＡＢ、および、３００Ｖ以上８００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＣの和である、発光が検出される前記透明電極の全個数ＮＡＢＣの、前記複数の透明電極の全個数ＮＥＬに対する比率が、２０％以下となる、エピタキシャル基板が提供される。
　本発明の他の態様によれば、
　シリコン基板と、
　前記シリコン基板上に形成され、ＩＩＩ族窒化物で構成された積層構造と、を有するエピタキシャル基板であって、
　前記積層構造の表面上に複数の透明電極が配列された状態で、前記シリコン基板と、前記複数の透明電極のそれぞれとの間への電圧印加により、各透明電極の下方に配置されたＩＩＩ族窒化物からの発光を検出するエミッション顕微鏡測定を行ったとき、
　１００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＡの、８００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＡＢＣに対する比率が、７０％以下となる、エピタキシャル基板が提供される。
　本発明のさらに他の態様によれば、
　シリコン基板と、
　前記シリコン基板上に形成され、ＩＩＩ族窒化物で構成された積層構造と、を有するエピタキシャル基板であって、
　前記積層構造の表面上に複数の透明電極が配列された状態で、前記シリコン基板と、前記複数の透明電極のそれぞれとの間への電圧印加により、各透明電極の下方に配置されたＩＩＩ族窒化物からの発光を検出するエミッション顕微鏡測定を行ったとき、
　３００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＡＢの、８００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＡＢＣに対する比率が、９５％以下となる、エピタキシャル基板が提供される。
　本発明のさらに他の態様によれば、
　シリコン基板と、
　前記シリコン基板上に形成され、ＩＩＩ族窒化物で構成された積層構造と、を有するエピタキシャル基板であって、
　前記積層構造の表面上に複数の透明電極が配列された状態で、前記シリコン基板と、前記複数の透明電極のそれぞれとの間への電圧印加により、各透明電極の下方に配置されたＩＩＩ族窒化物からの発光を検出するエミッション顕微鏡測定を行ったとき、
　１００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＡの、３００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＡＢに対する比率が、８０％以下となる、エピタキシャル基板が提供される。
　本発明のさらに他の態様によれば、
　シリコン基板と、
　前記シリコン基板上に形成され、ＩＩＩ族窒化物で構成された積層構造と、を有するエピタキシャル基板であって、
　前記積層構造の表面上に複数の透明電極が配列された状態で、前記シリコン基板と、前記複数の透明電極のそれぞれとの間への電圧印加により、各透明電極の下方に配置されたＩＩＩ族窒化物からの発光を検出するエミッション顕微鏡測定を行ったとき、
　１００Ｖ以上３００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＢの、１００Ｖ以上８００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＢＣに対する比率が、８０％以下となる、エピタキシャル基板が提供される。
　シリコン基板上に成長したＩＩＩ族窒化物層における結晶性の向上が図られたエピタキシャル基板が提供される。
図１は、本発明の一実施形態によるエピタキシャル基板を示す概略断面図である。 図２（ａ）は、一実施形態における結晶性の評価測定のための透明電極の配列例を示す、エピタキシャル基板の（測定試料の）概略平面図であり、図２（ｂ）は、一実施形態における結晶性の評価測定の状況を示す、エピタキシャル基板の（測定試料の）概略断面図である。 図３は、一実施形態による積層構造の反応抑制層、中間層および応力発生層における概略的な酸素濃度プロファイルである。 図４は、一実施形態によるエピタキシャル基板の製造方法に用いられるＭＯＶＰＥ装置の例示的な概略図である。 図５（ａ）および図５（ｂ）は、一実施形態にかかる、反応抑制層、中間層および応力発生層の成長工程における成長条件の制御の仕方を概念的に例示するタイミングチャートである。 図６（ａ）および図６（ｂ）は、一実施形態にかかる、反応抑制層、中間層および応力発生層の成長工程における成長条件の制御の仕方を概念的に例示するタイミングチャートである。
＜本発明の一実施形態＞
　本発明の一実施形態によるエピタキシャル基板１００について説明する。図１は、本実施形態によるエピタキシャル基板１００（以下、エピ基板１００ともいう）を示す概略断面図である。エピ基板１００は、シリコン（Ｓｉ）基板１１０と、Ｓｉ基板１１０上に形成され、ＩＩＩ族窒化物で構成された積層構造１８０（以下、エピ層１８０ともいう）と、を有する。詳細は後述するように、実施形態によるエピ基板１００は、比較形態によるエピ基板１００と比べて、エピ層１８０の結晶性が改善されているという特徴を有する。
　まず、エピ基板１００の層構成について説明する。Ｓｉ基板１１０は、エピ層１８０をヘテロエピタキシャル成長させるための下地基板である。Ｓｉ基板１１０の、成長下地となる主面は、好ましくは（１１１）面である。Ｓｉ基板１１０は、例えばホウ素（Ｂ）が添加されていることで、導電性を有する。Ｓｉ基板１１０としては、例えば直径が６インチ（１５０ｍｍ）以上の大口径のものが好ましく使用される。
　エピ層１８０は、反応抑制層１２０と、中間層１３０と、応力発生層１４０と、デバイス形成層１７０と、を有する。反応抑制層１２０、中間層１３０、応力発生層１４０およびデバイス形成層１７０は、それぞれ、ＩＩＩ族元素としてアルミニウム（Ａｌ）およびガリウム（Ｇａ）の少なくとも一方を含むＩＩＩ族窒化物で構成されている。
　Ｓｉ基板１１０上に、反応抑制層１２０が形成されている。反応抑制層１２０は、Ｓｉ基板１１０が含むＳｉと、反応抑制層１２０よりも上方に配置された中間層１３０、応力発生層１４０またはデバイス形成層１７０が含むＧａとの反応を（合金化を）抑制することで、Ｓｉ基板１１０の表面を保護する。反応抑制層１２０は、好ましくは窒化アルミニウム（ＡｌＮ）で構成される。反応抑制層１２０の厚さは、例えば、３０ｎｍ以上３００ｎｍ以下である。なお、反応抑制層１２０を構成する材料として、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０．９≦ｘ１≦１）を用いてよい。反応抑制層１２０は、また、反応抑制層１２０よりも上方に成長されるＩＩＩ族窒化物層の初期核を形成する働きも有する。なお、Ｓｉ基板１１０と反応抑制層１２０との間に、ＳｉＮｙ（１≦ｙ≦２）からなる層を挟んでもよい。
　反応抑制層１２０上に、中間層１３０が形成されている。中間層１３０は、中間層１３０のバルク結晶における格子定数が、反応抑制層１２０のバルク結晶における格子定数よりも大きい材料で構成される。具体的には、中間層１３０は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２＜１）で構成され、中間層１３０のＡｌ組成ｘ２は、反応抑制層１２０のＡｌ組成ｘ１よりも小さい値に選択される。中間層１３０は、反応抑制層１２０に対しコヒーレントに成長していることが好ましい。これにより、反応抑制層１２０の格子定数と中間層１３０の格子定数との差に起因して、中間層１３０に圧縮応力を発生させることができる。なお、中間層１３０が反応抑制層１２０に対し完全にコヒーレント成長していることが必須ではなく、格子緩和が生じていてもよい。
　中間層１３０の厚さは、例えば、４０ｎｍ以上１０００ｎｍ以下である。中間層１３０は、反応抑制層１２０に形成された初期核を拡大し、中間層１３０の上方に成長される応力発生層１４０の下地面を構成する。中間層１３０は、反応抑制層１２０の上面よりも平坦な上面を有し、平坦化層ということもできる。
　中間層１３０上に、応力発生層１４０が形成されている。応力発生層１４０は、Ｓｉ基板１１０とデバイス形成層１７０との間に位置し、エピ基板１００全体の反りを低減する圧縮応力を発生させる。圧縮応力は、応力発生層１４０が有する歪超格子構造により発生させることができる。
　応力発生層１４０は、ＡｌおよびＧａの組成が互いに異なる第１結晶層１４１および第２結晶層１４２の積層による多重結晶層１４３が、繰り返し複数積層された、多重結晶層積層構造を有する。第１結晶層１４１は、バルク結晶における格子定数がａ１であり、第２結晶層１４２は、バルク結晶における格子定数がａ２（ａ１＜ａ２）である。これにより、多重結晶層１４３において、第２結晶層１４２に圧縮応力を発生させることができる。応力発生層１４０が発生する圧縮応力の大きさは、多重結晶層１４３の積層数により制御することができ、多重結晶層１４３の積層数を増やすことで大きくすることができる。
　第１結晶層１４１は、Ａｌｘ３Ｇａ１－ｘ３Ｎ（０＜ｘ３≦１）で構成され、第２結晶層１４２は、Ａｌｘ４Ｇａ１－ｘ４Ｎ（０≦ｘ４＜１）で構成される。第１結晶層１４１のＡｌ組成ｘ３は、例えば、０．９≦ｘ３≦１を満たすことが好ましく、第２結晶層１４２のＡｌ組成ｘ４は、例えば、０≦ｘ４≦０．３を満たすことが好ましい。第１結晶層１４１の厚さは、例えば、１ｎｍ以上２０ｎｍ以下（好ましくは５．０ｎｍ以上２０ｎｍ以下）である。第２結晶層１４２の厚さは、例えば、５ｎｍ以上３００ｎｍ以下（好ましくは１０ｎｍ以上３００ｎｍ以下）である。多重結晶層１４３の積層数は、例えば、２以上５００以下である。応力発生層１４０の全体的な厚さは、例えば、０．５μｍ以上６μｍ以下である。
　なお、応力発生層１４０の態様は、上述の例のものに限定されない。例えば、多重結晶層１４３は、複数積層されなくてもよく、１層であってもよい。また例えば、応力発生層１４０は、第１結晶層１４１および第２結晶層１４２に加え、バルク結晶における格子定数がａ３（ａ２＜ａ３）である第３結晶層を含む多重結晶層により構成されてもよい。また例えば、応力発生層１４０は、バルク結晶における格子定数が、Ｓｉ基板１１０から遠ざかるに従い（上方に行くに従い）連続的またはステップ的に大きくなるグレーディッド結晶層で構成されてもよい。
　応力発生層１４０上に、活性層１５０が形成され、活性層１５０上に（活性層１５０上方に）、ショットキ層（障壁層）１６０が形成されている。デバイス形成層１７０は、活性層１５０およびショットキ層１６０を有して構成されている。活性層１５０の上方にショットキ層１６０が形成されていることで、活性層１５０内に２次元電子ガス（２ＤＥＧ）が生成されている。エピ基板１００は、例えば、デバイス形成層１７０が有する２ＤＥＧをチャネルとする高電子移動度トランジスタ（ＨＥＭＴ）を作製するための部材として、好ましく用いられる。
　活性層１５０は、多様な層構造を取り得、好ましくは、Ａｌｘ５Ｇａ１－ｘ５Ｎ（０≦ｘ５≦０．１）で構成された層を含み一層または複数層で形成されている。Ａｌｘ５Ｇａ１－ｘ５Ｎ（０≦ｘ５≦０．１）で構成された層は、結晶性を高めるために、より好ましくは窒化ガリウム（ＧａＮ）で構成される。活性層１５０の厚さは、例えば、５０ｎｍ以上２０００ｎｍ以下である。
　活性層１５０は、上層部分においては、つまりショットキ層１６０との界面近傍部分においては、炭素等の不純物の濃度が極力減らされていることが好ましい。不純物に起因するキャリア散乱を抑制することで、移動度を高めるためである。活性層１５０は、下層部分においては、炭素濃度が高められた層であってもよい。炭素添加により、耐電圧を高めることができる。
　ショットキ層１６０は、多様な層構造を取り得、好ましくは、Ｉｎｘ６Ａｌｘ７Ｇａ１－ｘ６―ｘ７Ｎ（０≦ｘ６≦０．２５、０≦ｘ７≦０．５）で構成された層を含み一層または複数層で形成されている。ショットキ層１６０の最下層（活性層１５０の直上の層）として、例えば、ＡｌＮ層が形成されていてもよい。ショットキ層１６０の層構造（および、活性層１５０の層構造）は、活性層１５０の上方にショットキ層１６０が配置されることで活性層１５０内に２ＤＥＧが生成されるように、選択される。ショットキ層１６０の厚さは、例えば、１ｎｍ以上１００ｎｍ以下である。
　デバイス形成層１７０は、後述のように、例えば有機金属気相成長（ＭＯＶＰＥ）により、高温環境下（例えば１０００℃以上）で形成される。結晶成長温度から室温（例えば２５℃）まで降温させる際、デバイス形成層１７０の熱収縮がＳｉ基板１１０の熱収縮よりも大きいため、デバイス形成層１７０に、引張応力が発生する。応力発生層１４０に発生させた圧縮応力により、デバイス形成層１７０に発生する引張応力を相殺させることにより、室温への降温後のエピ基板１００における反りを抑制することができる。
　次に、エピ基板１００のエピ層１８０における結晶性の評価方法について説明する。以下、エピ層１８０の結晶性を、単に、結晶性ともいう。図２（ａ）は、結晶性の評価測定のための透明電極１０の配列例を示す、エピ基板１００の（測定試料１０１の）概略平面図である。図２（ｂ）は、結晶性の評価測定の状況を示す、エピ基板１００の（測定試料１０１の）概略断面図である。
　本実施形態において、結晶性は、エミッション顕微鏡測定により評価される。エミッション顕微鏡測定の測定試料１０１として、エピ層１８０の表面上に（デバイス形成層１７０の表面上に）、正方格子状に複数の透明電極１０を配列したエピ基板１００を用意する。透明電極１０は、例えば、直径２．５ｍｍの円形であって、３．８ｍｍの中心間隔で配列される。透明電極１０は、例えば、厚さ５ｎｍの金（Ａｕ）層と厚さ５ｎｍのニッケル（Ｎｉ）層との積層を酸素アニールすることで形成される。以下、透明電極１０を、単に、電極１０ということもある。
　図２（ａ）は、直径６インチのエピ基板１００に対する電極１０の配列例を示す。本例では、エピ基板１００の中心角９０°の扇形領域に、電極１０が配列されている。なお、本例と異なる直径または形状のエピ基板１００に対して、結晶性の評価を行う際にも、上述のように、直径２．５ｍｍの電極１０を、中心間隔３．８ｍｍで正方格子状に配列することで、測定試料１０１を用意すればよい。電極１０が配列される領域は、扇形領域に限定されず、必要に応じて適宜選択されてよく、エピ基板１００の全面であってもよい。
　電極１０に関する、より一般的な条件について説明する。各電極１０の面積は、好ましくは４ｍｍ２以上６ｍｍ２以下である。図２（ａ）に例示する直径２．５ｍｍの円形の電極１０の面積は、４．９ｍｍ２である。各電極１０の（平面視における）形状は、円形以外であってもよい。各電極１０は、規則的に、具体的には例えば、正方格子の格子点上に配置される。隣接する電極１０同士は、接触しないように離れて配置される。電極１０が配列されている範囲において、電極１０がエピ層１８０の表面を覆う面積比率（以下、電極被覆率ともいう）は、測定を正確にする観点から、ある程度大きいことが好ましい。具体的には、電極１０が配置された正方格子の、隣接する格子点同士の間隔を一辺とする正方形内における、電極被覆率は、３０％以上であることが好ましい。図２（ａ）に示す例では、正方格子の間隔が３．８ｍｍであり、各電極１０の直径が２．５ｍｍであるため、電極被覆率は３４％となる。また、測定を正確にする観点から、エピ層１８０上で電極１０が配列されている範囲はある程度広いことが好ましいため、エピ層１８０上に配列される電極１０の個数は、２０個以上であることが好ましい。図２（ａ）に示す例の電極１０の個数は、２５３個である。
　測定試料１０１のエピ層１８０には、隣接する電極１０間が導通しないように素子分離領域１７５を設けておくことが好ましい。素子分離領域１７５は、２ＤＥＧが分断されるように、活性層１５０の上面よりも下方に達する深さまで形成される。素子分離領域１７５は、例えば、ドライエッチングによりデバイス形成層１７０を除去することで（素子分離溝として）形成される。素子分離領域１７５は、また例えば、デバイス形成層１７０にイオン注入することで２ＤＥＧを消失させることにより形成される。なお、ショットキ層１６０が除去された状態で、活性層１５０上に電極１０を形成することにより、エミッション顕微鏡測定を行ってもよい。つまり、エミッション顕微鏡測定の対象とするエピ層１８０は、ショットキ層１６０を有しないものであってもよい。この場合は、２ＤＥＧを分断する素子分離領域１７５を設けずに、当該測定を行うことが可能である。なお、エピ層１８０がショットキ層１６０を有しない構造において、形式的に、活性層１５０をデバイス形成層１７０と捉えてもよい。
　エミッション顕微鏡測定は、測定試料１０１に対して、Ｓｉ基板１１０と、電極１０との間に、直流電圧である測定電圧を印加した状態で、発光１５を検出することで行われる。つまり、当該測定は、測定電圧が印加された電極１０の下方に配置された測定領域（測定電圧が印加された電極１０の下方に配置された部分のエピ層１８０を構成するＩＩＩ族窒化物）からの発光１５を、当該電極１０を介して（透過させて）検出することで行われる。エミッション顕微鏡測定は、電極１０ごとに行われる。素子分離領域１７５が設けられていることにより、測定電圧の印加される電極１０に隣接する電極１０の下方まで測定電圧による電界が及ぶことが、抑制されるので、電極１０ごとに独立した測定を行うことができる。なお、測定電圧は、図２（ｂ）に例示するように電極１０側が正であってもよいし、その反対にＳｉ基板１１０側が正であってもよい。
　測定電圧は、０Ｖから例えば８００Ｖまで増加させながら印加される。８００Ｖに至るまでのいずれかの印加電圧で発光１５が生じた場合、当該発光１５が生じた測定領域のＩＩＩ族窒化物結晶が、欠陥（結晶の乱れ）を有すると判定される。
　本実施形態のエミッション顕微鏡測定では、透明電極１０を介して発光１５を検出する。これにより、（平面視での）透明電極１０内における発光位置、つまり欠陥位置を特定することができる。また、本実施形態のエミッション顕微鏡測定では、測定電圧の印加により欠陥位置に流れる電流（発光１５に伴う電流）の最大値を、１μＡ以下に制限する。このため、欠陥位置のＩＩＩ族窒化物結晶が、エミッション顕微鏡測定に起因して破壊されることを抑制できる。つまり、非破壊検査としてエミッション顕微鏡測定を行うことができる。これにより、エミッション顕微鏡測定後に、欠陥位置のＩＩＩ族窒化物結晶を、透過型電子顕微鏡（ＴＥＭ）等で精査することが可能となる。
　本願発明者は、本実施形態のエミッション顕微鏡測定により検出される欠陥は、３００Ｖ未満の比較的低い印加電圧で発光１５が生じる欠陥（以下、低圧欠陥ともいう）と、３００Ｖ以上（８００Ｖ未満）の比較的高い印加電圧で発光１５が生じる欠陥（以下、高圧欠陥ともいう）と、に大別されるという知見を得た。また、低圧欠陥は、１００Ｖ未満の印加電圧で発光１５が生じる欠陥（以下、欠陥Ａともいう）と、１００Ｖ以上３００Ｖ未満の印加電圧で発光１５が生じる欠陥（以下、欠陥Ｂともいう）と、に大別されるという知見を得た。なお、高圧欠陥を、欠陥Ａまたは欠陥Ｂと対比する場合は、欠陥Ｃともいう。
　欠陥Ａは、エピ層１８０の表面にピットとして観察される傾向を有する。これに対し、欠陥Ｂおよび欠陥Ｃは、エピ層１８０の表面には観察されない（ピットとして観察されない）傾向を有する。つまり、欠陥Ｂおよび欠陥Ｃは、エピ層１８０の表面に現れるほどの顕著な結晶の乱れではない。ただし、欠陥Ｂおよび欠陥Ｃのそれぞれについて、欠陥位置におけるエピ層１８０の断面をＴＥＭで観察したところ、結晶の乱れが確認され、欠陥Ｂのほうが、欠陥Ｃよりも結晶の乱れが大きいという傾向がわかった。これらの観察より、結晶の乱れの程度は、欠陥Ａが最も大きく、次に欠陥Ｂが大きく、欠陥Ｃが最も小さいといえる。つまり、発光１５が生じる印加電圧が小さいほど、欠陥における結晶の乱れの程度が大きいといえ、低圧欠陥（欠陥ＡまたはＢ）の方が、高圧欠陥（欠陥Ｃ）よりも、結晶の乱れの程度が大きいといえる。以下、欠陥Ａを可視欠陥と称することもあり、これと対比する観点から、欠陥Ｂおよび欠陥Ｃを、不可視欠陥と称することもある。
　エピ層１８０の結晶性は、検出される欠陥の個数、検出される欠陥の種類の構成比率等の観点から評価することができ、具体的には例えば、以下のような指標により評価される。
　本実施形態のエミッション顕微鏡測定は、電極１０ごとに行われる。このため、各電極１０に対して、欠陥Ａが検出されるか、欠陥Ｂが検出されるか、欠陥Ｃが検出されるか、欠陥が検出されないか、が判別される。電極１０の全個数をＮＥＬと表す。欠陥Ａが検出される電極１０、欠陥Ｂが検出される電極１０、および、欠陥Ｃが検出される電極１０の個数を、それぞれ、ＮＡ、ＮＢおよびＮＣと表す。ＮＡ＋ＮＢ＋ＮＣ、つまり欠陥Ａ、ＢおよびＣのいずれかの欠陥が検出される電極１０の個数を、ＮＡＢＣと表す。ＮＡＢＣを、欠陥検出電極個数ともいう。ＮＡ＋ＮＢ、つまり低圧欠陥が検出される電極１０の個数を、ＮＡＢと表す。ＮＣは、高圧欠陥が検出される電極１０の個数ということもできる。ＮＡは、可視欠陥が検出される電極１０の個数ということもできる。ＮＢ＋ＮＣ、つまり不可視欠陥が検出される電極１０の個数を、ＮＢＣと表す。図２（ａ）に示す６インチ基板の例では、電極１０の全個数ＮＥＬ＝２５３個である。
＜欠陥発生率（ＮＡＢＣ／ＮＥＬ）＞
　全電極１０のうち、欠陥検出電極個数の比率（＝ＮＡＢＣ／ＮＥＬ）を、「欠陥発生率」と称する。欠陥発生率の低下は、エピ層１８０が有する欠陥の減少を表すため、結晶性の向上を示す。
＜可視欠陥比率（ＮＡ／ＮＡＢＣ）＞
　欠陥検出電極個数のうち、欠陥Ａ（可視欠陥）が検出される電極１０の比率（＝ＮＡ／ＮＡＢＣ）、を、「可視欠陥比率」と称する。可視欠陥比率の低下は、結晶の乱れの程度が特に大きい可視欠陥の減少を表すため、結晶性の向上を示す。
＜低圧欠陥比率（ＮＡＢ／ＮＡＢＣ）＞
　欠陥検出電極個数のうち、欠陥Ａまたは欠陥Ｂ（低圧欠陥）が検出される電極１０の比率（＝ＮＡＢ／ＮＡＢＣ）を、「低圧欠陥比率」と称する。低圧欠陥比率の低下は、結晶の乱れの程度が大きい低圧欠陥の減少を表すため、結晶性の向上を示す。
＜ＡＢ欠陥比率（ＮＡ／ＮＡＢ）＞
　欠陥Ａまたは欠陥Ｂ（低圧欠陥）が検出される電極１０のうち、欠陥Ａが検出される電極１０の比率（＝ＮＡ／ＮＡＢ）を、「ＡＢ欠陥比率」と称する。ＡＢ欠陥比率の低下は、低圧欠陥において、結晶の乱れの程度がより大きい欠陥Ａの減少を表すため、結晶性の向上を示す。
＜ＢＣ欠陥比率（ＮＢ／ＮＢＣ）＞
　欠陥Ｂまたは欠陥Ｃ（不可視欠陥）が検出される電極１０のうち、欠陥Ｂが検出される電極１０の比率（＝ＮＢ／ＮＢＣ）を、「ＢＣ欠陥比率」と称する。ＢＣ欠陥比率の低下は、不可視欠陥において、結晶の乱れの程度がより大きい欠陥Ｂの減少を表すため、結晶性の向上を示す。
　次に、実施形態によるエピ層１８０の結晶性を、比較形態によるエピ層１８０の結晶性と対比しつつ、説明する。比較形態のエピ層１８０の層構成は、実施形態のエピ層１８０と同様である（図１参照）。
　本願発明者は、エピ層１８０の結晶性を向上させるために種々の検討を行ったところ、理由は明確でないが、エピ層１８０における酸素濃度、特に、反応抑制層１２０、中間層１３０および応力発生層１４０の積層部分における酸素濃度を制御することで、結晶性を向上させることが可能であるという知見を得た。当該積層部分における酸素濃度の制御方法については、後述する。
　図３は、実施形態によるエピ層１８０の反応抑制層１２０、中間層１３０および応力発生層１４０における概略的な酸素濃度プロファイルである。なお、当該プロファイルは、エピ層１８０に対して２次イオン質量分析（ＳＩＭＳ）により測定される酸素濃度プロファイルの傾向を概念的に示すものであり、特定の測定データを示すものではない。また、縦軸の酸素濃度の値は、一例を示す参考値である。図３に、比較形態によるエピ層１８０の反応抑制層１２０、中間層１３０および応力発生層１４０における概略的な酸素濃度プロファイルも示す。実施形態の酸素濃度プロファイルを実線で示し、比較形態の酸素濃度プロファイルを破線で示す。
　比較形態の酸素濃度プロファイルは、応力発生層１４０にむけて反応抑制層１２０および中間層１３０の酸素濃度が単調に減少するという傾向を有する。これに対し、実施形態の酸素濃度プロファイルは、中間層１３０に凹みを有するという傾向、つまり、応力発生層１４０における酸素濃度よりも中間層１３０における酸素濃度が低くなっているという傾向を有する。種々の試行を行って複数のエピ基板１００を作製し、比較形態と比べてエピ層１８０の結晶性向上が見られた試料に対して各種分析を行ったところ、理由は明確でないが、酸素濃度プロファイルにおいて上述のような傾向が見出された。
　なお、反応抑制層１２０、中間層１３０および応力発生層１４０の各層における酸素濃度は、例えば以下のように規定される。各層における酸素濃度は、各層の厚さ方向の中心に位置し、各層の厚さの１０％分の厚さを有する部分（中心から上下それぞれに５％分の厚さの部分）における、厚さ方向に平均された酸素濃度で規定される。実施形態の酸素濃度プロファイルにおける酸素濃度は、反応抑制層１２０が最も高く、次に応力発生層１４０が高く、中間層１３０が最も低い。これに対し比較形態の酸素濃度プロファイルにおける酸素濃度は、反応抑制層１２０が最も高く、次に中間層１３０が高く、応力発生層１４０が最も低い。
　実施形態に係る実験例のエピ基板１００（以下単に、実施例ともいう）と、比較形態に係る実験例のエピ基板１００（以下単に、比較例ともいう）と、をそれぞれ複数枚作製して、上述のようなエミッション顕微鏡測定を行ったところ、実施例では、以下のような結晶性の向上が見られた。本実験例では、６インチ基板であるエピ基板１００を作製し、図２（ａ）のような電極１０の配列を形成して、結晶性を評価した。
＜欠陥発生率（ＮＡＢＣ／ＮＥＬ）＞
　比較例における欠陥発生率は、２２～３２％であった。これに対し、実施例における欠陥発生率は、２～１１％（最小値と最大値を除くと３～７％）であった。実施例では、欠陥発生率を、比較例よりも低い値、例えば２０％以下とすることができ、好ましくは１５％以下、より好ましくは１０％以下、さらに好ましくは５％以下とすることができる。
＜可視欠陥比率（ＮＡ／ＮＡＢＣ）＞
　比較例における可視欠陥比率は、７９～８２％であった。これに対し、実施例における可視欠陥比率は、０～３８％（最小値と最大値を除くと６～２７％）であった。実施例では、可視欠陥比率を、比較例よりも低い値、例えば７０％以下とすることができ、好ましくは６０％以下、より好ましくは５０％以下、さらに好ましくは４０％以下とすることができる。
＜低圧欠陥比率（ＮＡＢ／ＮＡＢＣ）＞
　比較例における低圧欠陥比率は、９６～９８％であった。これに対し、実施例における低圧欠陥比率は、２９～８５％（最小値と最大値を除くと６０～８３％）であった。実施例では、低圧欠陥比率を、比較例よりも低い値、例えば９５％以下とすることができ、好ましくは９０％以下、より好ましくは８５％以下、さらに好ましくは８０％以下とすることができる。
＜ＡＢ欠陥比率（ＮＡ／ＮＡＢ）＞
　比較例におけるＡＢ欠陥比率は、８２～８４％であった。これに対し、実施例における低圧欠陥比率は、０～５０％（最小値と最大値を除くと８～３３％）であった。実施例では、ＡＢ欠陥比率を、比較例よりも低い値、例えば８０％以下とすることができ、好ましくは７０％以下、より好ましくは６０％以下、さらに好ましくは５０％以下とすることができる。　
＜ＢＣ欠陥比率（ＮＢ／ＮＢＣ）＞
　比較例におけるＢＣ欠陥比率は、８２～９０％であった。これに対し、実施例における低圧欠陥比率は、２３～８０％（最小値と最大値を除くと５０～７８％）であった。実施例では、ＢＣ欠陥比率を、比較例よりも低い値、例えば８０％以下とすることができ、好ましくは７５％以下、より好ましくは７０％以下、さらに好ましくは６５％以下とすることができる。　　
　なお、本願発明者は、欠陥発生率、可視欠陥比率、低圧欠陥比率、ＡＢ欠陥比率、および、ＢＣ欠陥比率のいずれも低い（例えば、欠陥発生率が５％以下、可視欠陥比率が４０％以下、低圧欠陥比率が８０％以下、ＡＢ欠陥比率が５０％以下、および、ＢＣ欠陥比率が６５％以下である）エピ基板１００が、実施例において得られることを確認している。例えば、欠陥発生率が３％、可視欠陥比率が３８％、低圧欠陥比率が７５％、ＡＢ欠陥比率が５０％、かつ、ＢＣ欠陥比率が６０％であるエピ基板１００が得られている。また例えば、欠陥発生率が４％、可視欠陥比率が２０％、低圧欠陥比率が６０％、ＡＢ欠陥比率が３３％、かつ、ＢＣ欠陥比率が５０％であるエピ基板１００が得られている。また例えば、欠陥発生率が４％、可視欠陥比率が９％、低圧欠陥比率が６４％、ＡＢ欠陥比率が１４％、かつ、ＢＣ欠陥比率が６０％であるエピ基板１００が得られている。
　次に、実施形態によるエピ基板１００の製造方法について説明する。Ｓｉ基板１１０を準備する。Ｓｉ基板１１０の上方に、エピ層１８０を構成する各層である、反応抑制層１２０、中間層１３０、応力発生層１４０およびデバイス形成層１７０を、例えばＭＯＶＰＥにより成長させることで、エピ基板１００を形成する。ＩＩＩ族原料ガスのうちＧａ原料ガスとしては、例えばトリメチルガリウム（Ｇａ（ＣＨ３）３、ＴＭＧ）ガスが用いられる。ＩＩＩ族原料ガスのうちＡｌ原料ガスとしては、例えばトリメチルアルミニウム（Ａｌ（ＣＨ３）３、ＴＭＡ）ガスが用いられる。Ｖ族原料ガスである窒素（Ｎ）原料ガスとしては、例えばアンモニア（ＮＨ３）が用いられる。キャリアガスとしては、例えば、窒素ガス（Ｎ２ガス）および水素ガス（Ｈ２ガス）の少なくとも一方を用いることができる。反応炉に供給されるＮＨ３、Ｎ２、Ｈ２について、ガス精製装置を用いてガス中の不純物（水分）を充分に減少させることによって、エピ層１８０に取り込まれるバックグラウンドの不純物濃度を下げることができる。成長温度は、例えば、９００℃～１２６０℃の範囲で選択可能であり、ＩＩＩ族原料ガスに対するＶ族原料ガスの流量比であるＶ／ＩＩＩ比は、例えば、１０～１００００の範囲で選択可能である。形成する各層の組成に応じて、各原料ガスの供給量の比率が調整される。形成する各層の厚さは、たとえば予備実験で得た成長速度から設計厚さに対応する成長時間を算出することで、成長時間により制御できる。
　図４は、エピ基板１００の製造方法に用いられるＭＯＶＰＥ装置２００の例示的な概略図である。ＭＯＶＰＥ装置２００は、反応炉２１０を備えており、反応炉２１０内には、Ｓｉ基板１１０を載置するためのサセプタ２２０が配置されている。サセプタ２２０の上方には、サセプタ２２０の上面と相互に間隔をあけて対向するように、石英（酸化シリコン）で構成された天板２４２が支持固定されている。
　サセプタ２２０と天板２４２との間に区画形成される空間２５０は、ＩＩＩ族原料ガスＧａ１、Ｖ族原料ガスＧａ２およびキャリアガスＧｂ１が供給される流路となる。ＩＩＩ族原料ガスＧａ１とともに供給されるキャリアガスと、Ｖ族原料ガスＧａ２とともに供給されるキャリアガスと、をまとめて、キャリアガスＧｂ１と表す。天板２４２のサセプタ２２０と反対側に配置される、天板２４２と反応炉２１０の内壁との間の空間２５１は、天板２４２を冷却するガスＧｂ２が供給される流路となる。ガスＧｂ２としては、例えば、Ｎ２ガスおよびＨ２ガスの少なくとも一方を用いることができる。ガスＧａ１、Ｇａ２、Ｇｂ１およびＧｂ２のそれぞれの流量および組成は、制御装置２７０に制御される流量調整機構により調整される。図４では、紙面の左から右へガスＧａ１、Ｇａ２、Ｇｂ１およびＧｂ２が流れる。
　サセプタ２２０上に石英で構成されたサセプタカバー２４１が載置される。サセプタカバー２４１は、サセプタ２２０が原料ガスにより汚染されないようにサセプタ２２０を被覆保護する機能等を有する。サセプタカバー２４１には、Ｓｉ基板１１０を載置する開口部２３１が設けられており、開口部２３１内に、Ｓｉ基板１１０が載置される。図４は、Ｓｉ基板１１０が、回転機構２３０を介して載置される態様を例示する。回転機構２３０により、Ｓｉ基板１１０を回転させながら、エピ層１８０を構成する各層を成長させることができる。
　サセプタ２２０に、外周側ヒータ２６１と内周側ヒータ２６２とが設けられている。外周側ヒータ２６１により、サセプタ２２０上に載置されたサセプタカバー２４１を加熱することができる。内周側ヒータ２６２により、サセプタ２２０上に回転機構２３０を介して載置されたＳｉ基板１１０を加熱することができる。外周側ヒータ２６１および内周側ヒータ２６２のそれぞれは、所定のタイミングで所定の温度となるように、制御装置２７０により制御される。
　本実施形態のエピ基板１００の製造工程は、サセプタカバー２４１がサセプタ２２０上に載置され、サセプタと対向して天板２４２が配置され、サセプタカバー２４１の開口部２３１にＳｉ基板１１０が載置された状態を準備する工程と、Ｓｉ基板１１０を加熱しつつ、サセプタカバー２４１と天板２４２との間の空間２５０に（少なくとも）原料ガスＧａ１およびＧａ２を供給することにより、Ｓｉ基板１１０上にエピ層１８０を形成する工程と、を有する。エピ層１８０を形成する工程では、Ｓｉ基板１１０側から順に、（少なくとも）反応抑制層１２０、中間層１３０および応力発生層１４０を形成する。
　上述のように、実施形態によるエピ基板１００では、反応抑制層１２０、中間層１３０および応力発生層１４０の積層部分における中間層１３０の酸素濃度が低く抑制されている。以下、エピ層１８０を形成する工程において、中間層１３０の酸素濃度を低く抑制するための方法について説明する。
　サセプタカバー２４１および天板２４２を構成する石英は、エピ層１８０へ混入する酸素を発生させる要因の１つである。石英は酸素を含むため、石英からなるサセプタカバー２４１または天板２４２が高温となることで、石英が雰囲気により還元されて酸素が発生し、この酸素の発生量は、温度依存性を持つ（高温ほど酸素の発生量が多い）ことが分かっている。サセプタカバー２４１または天板２４２から発生する酸素の量を中間層１３０の成長時に低減させることで、あるいは、サセプタカバー２４１または天板２４２から発生した酸素が中間層１３０に混入する量を低減させることで、中間層１３０の酸素濃度を低減できる。
　なお、エピ層１８０へ混入する酸素を発生させるその他の要因として、反応炉２１０内に残留する酸素、水分等の酸素含有成分も挙げられる。ガス精製装置を用いて、反応炉に供給するガス中の不純物（水分）が十分に下げられている場合、エピ層１８０に取り込まれる酸素は、反応炉２１０内に残留する酸素含有成分からの混入が支配的となるため、エピ層１８０の成長開始から徐々に減少していくと考えられる。比較形態によるエピ層１８０の酸素濃度プロファイルにおいて、応力発生層１４０にむけて反応抑制層１２０および中間層１３０の酸素濃度が単調に減少する傾向は、このような酸素の混入量減少に対応しているものと考えられる。
　比較形態のエピ基板１００を製造する際には、反応抑制層１２０、中間層１３０および応力発生層１４０の成長工程における成長条件を、一定としていた。つまり、サセプタカバー２４１または天板２４２から発生する酸素の量が、あるいは、サセプタカバー２４１または天板２４２から発生した酸素が混入する量が、反応抑制層１２０、中間層１３０および応力発生層１４０の成長工程で特に変化しないような成長条件で、エピ層１８０の成長を行っていた。このため、比較形態によるエピ層１８０の酸素濃度プロファイルにおいては、反応炉２１０内に残留する酸素含有成分からの酸素の混入量の変化を反映し、応力発生層１４０にむけて反応抑制層１２０および中間層１３０の酸素濃度が単調に減少する傾向が見られたものと考えられる。
　一方、実施形態によるエピ基板１００を製造する際には、サセプタカバー２４１または天板２４２から発生する酸素の量を、あるいは、サセプタカバー２４１または天板２４２から発生した酸素が混入する量を、中間層１３０の成長工程において低減させるように、成長条件を制御する。これにより、中間層１３０における酸素濃度を、応力発生層１４０における酸素濃度よりも低くすることが可能となる。
　以下、反応抑制層１２０、中間層１３０および応力発生層１４０の成長工程における成長条件の制御の仕方を概念的に例示するタイミングチャート（図５（ａ）～図６（ｂ））を参照して、より具体的に説明する。
　まず、図５（ａ）のタイミングチャートを参照して、サセプタカバー２４１から（単位時間当たりに）発生する酸素の量を低減させることで、中間層１３０の酸素濃度を低減させる方法について説明する。図５（ａ）の上から１番目のタイミングチャートは、サセプタカバー２４１の温度を示す。中間層１３０の成長工程では、反応抑制層１２０および応力発生層１４０の成長工程と比べて、サセプタカバー２４１の温度を下げる。これにより、中間層１３０の成長工程において、サセプタカバー２４１から発生する酸素の量を低減させることができる。
　図５（ａ）の上から２番目、３番目および４番目のタイミングチャートは、中間層１３０の成長工程でサセプタカバー２４１の温度を下げるための具体的な態様のいくつかを例示する。図５（ａ）の上から２番目、３番目および４番目のタイミングチャートは、それぞれ、外周側ヒータ２６１の温度、キャリアガスＧｂ１におけるＮ２ガスに対するＨ２ガスの比率（Ｈ２／Ｎ２比率）、および、キャリアガスＧｂ１の流量を示す。
　サセプタカバー２４１の温度を下げるため、中間層１３０の成長工程では、反応抑制層１２０および応力発生層１４０の成長工程と比べて、例えば、外周側ヒータ２６１の温度を下げること、キャリアガスＧｂ１におけるＨ２／Ｎ２比率を上げること、および、キャリアガスＧｂ１の流量を増やすこと、の少なくともいずれかを行う。
　外周側ヒータ２６１は、サセプタカバー２４１の加熱用に設けられているため、外周側ヒータ２６１の温度を下げることで、サセプタカバー２４１の温度を下げることができる。Ｈ２ガスは、熱伝達性が高いので、キャリアガスＧｂ１におけるＨ２／Ｎ２比率を上げることで、キャリアガスＧｂ１がサセプタカバー２４１から奪う熱量が増えるため、サセプタカバー２４１の温度を下げることができる。また、キャリアガスＧｂ１の流量を増やすことによっても、キャリアガスＧｂ１がサセプタカバー２４１から奪う熱量が増えるため、サセプタカバー２４１の温度を下げることができる。
　なお、図４を参照して説明したように、本実施形態では、サセプタカバー２４１はサセプタ２２０上に直接的に載置され、Ｓｉ基板１１０はサセプタ２２０上に回転機構２３０を介して間接的に載置される態様を例示している。このため、外周側ヒータ２６１を内周側ヒータ２６２と同様な条件で加熱した場合、Ｓｉ基板１１０と比べて、サセプタカバー２４１は、加熱されやすいので高温になりやすい。
　次に、図５（ｂ）のタイミングチャートを参照して、天板２４２から（単位時間当たりに）発生する酸素の量を低減させることで、中間層１３０の酸素濃度を低減させる方法について説明する。図５（ｂ）の上から１番目のタイミングチャートは、天板２４２の温度を示す。中間層１３０の成長工程では、反応抑制層１２０および応力発生層１４０の成長工程と比べて、天板２４２の温度を下げる。これにより、中間層１３０の成長工程において、天板２４２から発生する酸素の量を低減させることができる。
　図５（ｂ）の上から２番目および３番目のタイミングチャートは、中間層１３０の成長工程で天板２４２の温度を下げるための具体的な態様のいくつかを例示する。図５（ｂ）の上から２番目および３番目のタイミングチャートは、それぞれ、ガスＧｂ２におけるＨ２／Ｎ２比率、および、ガスＧｂ２の流量を示す。
　天板２４２の温度を下げるため、中間層１３０の成長工程では、反応抑制層１２０および応力発生層１４０の成長工程と比べて、例えば、ガスＧｂ２におけるＨ２／Ｎ２比率を上げること、および、ガスＧｂ２の流量を増やすこと、の少なくともいずれかを行う。
　ガスＧｂ２におけるＨ２／Ｎ２比率を上げることで、ガスＧｂ１が天板２４２から奪う熱量が増えるため、天板２４２の温度を下げることができる。また、ガスＧｂ２の流量を増やすことによっても、ガスＧｂ２が天板２４２から奪う熱量が増えるため、天板２４２の温度を下げることができる。
　次に、図６（ａ）および図６（ｂ）のタイミングチャートを参照して、サセプタカバー２４１または天板２４２から発生した酸素が中間層１３０に混入する（取り込まれる）量を低減させることで、中間層１３０の酸素濃度を低減させる方法について説明する。なお、この方法により、サセプタカバー２４１または天板２４２以外の他の要因から発生した酸素についても、中間層１３０に混入する量を低減させることができる。
　図６（ａ）の上から１番目のタイミングチャートは、Ｓｉ基板１１０の温度を示す。中間層１３０の成長工程では、反応抑制層１２０および応力発生層１４０の成長工程と比べて、Ｓｉ基板１１０の温度を上げる。これにより、酸素（Ｏ）が中間層１４０に取り込まれにくくすることができるため、中間層１３０に混入する酸素の量を低減させることができる。
　図６（ａ）の上から２番目のタイミングチャートは、中間層１３０の成長工程でＳｉ基板１１０の温度を上げるための具体的な態様として、内周側ヒータ２６２の温度を上げる態様を示す。内周側ヒータ２６２は、Ｓｉ基板１１０の加熱用に設けられているため、内周側ヒータ２６２の温度を上げることで、Ｓｉ基板１１０の温度を上げることができる。
　なお、図５（ａ）を参照して説明した方法では、中間層１３０の成長工程でサセプタカバー２４１の温度を下げることに伴い、Ｓｉ基板１１０の温度まで過度に下がってしまう可能性がある。このため、内周側ヒータ２６２の温度を上げることで、Ｓｉ基板１１０の温度低下を抑制してもよい。
　図６（ｂ）のタイミングチャートは、Ｓｉ基板１１０上に成長させる反応抑制層１２０等の成長レートを示す。中間層１３０の成長工程では、反応抑制層１２０および応力発生層１４０の成長工程と比べて、成長レートを高くする。これにより、中間層１３０中の酸素の割合が相対的に低下することとなるため、中間層１３０に混入する酸素の量を低減させることができる。成長レートは、例えば、窒素（Ｎ）原料ガスの供給量が一定の場合にＶ／ＩＩＩ比により調整することができる。
　なお、図５（ａ）の上から４番目のタイミングチャートに示した、中間層１３０の成長工程でキャリアガスＧｂ１の流量を増やす方法は、サセプタカバー２４１から発生した酸素の気相濃度を低下させ、また高流速で酸素の取り込みを抑制する効果も有する。したがって、この方法によっても、中間層１３０に混入する酸素の量を低減させることができる。図５（ｂ）の上から３番目のタイミングチャートに示した、中間層１３０の成長工程でガスＧｂ２の流量を増やす方法についても、同様である。
　以上、図５（ａ）～図６（ｂ）に例示した方法は、どれか１つを単独で実施してもよいし、複数のものを組み合わせて実施してもよい。各種の成長条件は、反応抑制層１２０、中間層１３０および応力発生層１４０の積層部分における中間層１３０の酸素濃度が、エピ層１８０の良好な結晶性を得られる条件となるように、例えば予備実験等に基づいて、適宜調整されてよい。
　以上説明したように、本実施形態によれば、比較形態と比べて、エピ層１８０における結晶性が向上したエピ基板１００を得ることができる。実施形態によるエピ基板１００の結晶性について、以下のようにまとめることができる。
＜欠陥発生率（ＮＡＢＣ／ＮＥＬ）による評価＞
　実施形態によるエピ基板１００は、エピ層１８０の表面上に複数の透明電極１０が配列された状態で、Ｓｉ基板１１０と、複数の透明電極１０のそれぞれとの間への電圧印加により、各透明電極１０の下方に配置されたＩＩＩ族窒化物からの発光１５を検出するエミッション顕微鏡測定を行ったとき、３００Ｖ未満の印加電圧で発光１５が生じる透明電極１０の個数ＮＡＢ（＝ＮＡ＋ＮＢ）、および、３００Ｖ以上８００Ｖ未満の印加電圧で発光１５が生じる透明電極１０の個数ＮＣの和である、発光１５が検出される透明電極１０の全個数ＮＡＢＣ（＝ＮＡ＋ＮＢ＋ＮＣ、欠陥検出電極個数）の、複数の透明電極１０の全個数ＮＥＬに対する比率（欠陥発生率）が、２０％以下となり、好ましくは１５％以下となり、より好ましくは１０％以下となり、さらに好ましくは５％以下となる、エピ基板１００である。
＜可視欠陥比率（ＮＡ／ＮＡＢＣ）による評価＞
　実施形態によるエピ基板１００は、当該エミッション顕微鏡測定を行ったとき、１００Ｖ未満の印加電圧で発光１５が生じる透明電極１０の個数ＮＡの、欠陥検出電極個数ＮＡＢＣに対する比率（可視欠陥比率）が、７０％以下となり、好ましくは６０％以下となり、より好ましくは５０％以下となり、さらに好ましくは４０％以下となる、エピ基板１００である。
＜低圧欠陥比率（ＮＡＢ／ＮＡＢＣ）による評価＞
　実施形態によるエピ基板１００は、当該エミッション顕微鏡測定を行ったとき、３００Ｖ未満の印加電圧で発光１５が生じる透明電極１０の個数ＮＡＢの、欠陥検出電極個数ＮＡＢＣに対する比率（低圧欠陥比率）が、９５％以下となり、好ましくは９０％以下となり、より好ましくは８５％以下となり、さらに好ましくは８０％以下となる、エピ基板１００である。
＜ＡＢ欠陥比率（ＮＡ／ＮＡＢ）による評価＞
　実施形態によるエピ基板１００は、当該エミッション顕微鏡測定を行ったとき、１００Ｖ未満の印加電圧で発光１５が生じる透明電極１０の個数ＮＡの、３００Ｖ未満の印加電圧で発光１５が生じる透明電極１０の個数ＮＡＢに対する比率（ＡＢ欠陥比率）が、８０％以下となり、好ましくは７０％以下となり、より好ましくは６０％以下となり、さらに好ましくは５０％以下となる、エピ基板１００である。
＜ＢＣ欠陥比率（ＮＢ／ＮＢＣ）による評価＞
　実施形態によるエピ基板１００は、当該エミッション顕微鏡測定を行ったとき、１００Ｖ以上３００Ｖ未満の印加電圧で発光１５が生じる透明電極１０の個数ＮＢの、１００Ｖ以上８００Ｖ未満の印加電圧で発光１５が生じる透明電極１０の個数ＮＢＣに対する比率（ＢＣ欠陥比率）が、８０％以下となり、好ましくは７５％以下となり、より好ましくは７０％以下となり、さらに好ましくは６５％以下となる、エピ基板１００である。
　実施形態によるエピ基板１００は、比較形態によるエピ基板１００と比べて、結晶性が向上している。これにより、実施形態のエピ基板１００を用いて各種半導体装置を作製する際に、歩留まりの向上、性能の向上等が図られる。
＜本発明の好ましい態様＞
　以下、本発明の好ましい態様について付記する。
（付記１）
　シリコン基板と、
　前記シリコン基板上に形成され、ＩＩＩ族窒化物で構成された積層構造と、を有するエピタキシャル基板であって、
　前記積層構造の表面上に複数の透明電極が配列された状態で、前記シリコン基板と、前記複数の透明電極のそれぞれとの間への電圧印加により、各透明電極の下方に配置されたＩＩＩ族窒化物からの発光を検出するエミッション顕微鏡測定を行ったとき、
　３００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＡＢ、および、３００Ｖ以上８００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＣの和である、発光が検出される前記透明電極の全個数ＮＡＢＣの、前記複数の透明電極の全個数ＮＥＬに対する比率（欠陥発生率）が、２０％以下となり、好ましくは１５％以下となり、より好ましくは１０％以下となり、さらに好ましくは５％以下となる、エピタキシャル基板。
（付記２）
　前記エミッション顕微鏡測定を行ったとき、１００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＡの、前記個数ＮＡＢＣに対する比率（可視欠陥比率）が、７０％以下となり、好ましくは６０％以下となり、より好ましくは５０％以下となり、さらに好ましくは４０％以下となる、付記１に記載のエピタキシャル基板。
（付記３）
　前記エミッション顕微鏡測定を行ったとき、前記個数ＮＡＢの、前記個数ＮＡＢＣに対する比率（低圧欠陥比率）が、９５％以下となり、好ましくは９０％以下となり、より好ましくは８５％以下となり、さらに好ましくは８０％以下となる、付記１または２に記載のエピタキシャル基板。
（付記４）
　前記エミッション顕微鏡測定を行ったとき、１００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＡの、前記個数ＮＡＢに対する比率（ＡＢ欠陥比率）が、８０％以下となり、好ましくは７０％以下となり、より好ましくは６０％以下となり、さらに好ましくは５０％以下となる、付記１～３のいずれか１つに記載のエピタキシャル基板。
（付記５）
　前記エミッション顕微鏡測定を行ったとき、１００Ｖ以上３００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＢの、１００Ｖ以上８００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＢＣに対する比率（ＢＣ欠陥比率）が、８０％以下となり、好ましくは７５％以下となり、より好ましくは７０％以下となり、さらに好ましくは６５％以下となる、付記１～４のいずれか１つに記載のエピタキシャル基板。
（付記６）
　３００Ｖ未満の印加電圧で発光が生じる前記透明電極のうち１００Ｖ未満の印加電圧で発光が生じる前記透明電極について、当該透明電極の下方に配置されたＩＩＩ族窒化物の表面の発光が生じる位置にピットが観察され、
　３００Ｖ未満の印加電圧で発光が生じる前記透明電極のうち１００Ｖ以上３００Ｖ未満の印加電圧で発光が生じる前記透明電極について、当該透明電極の下方に配置されたＩＩＩ族窒化物の表面の発光が生じる位置にピットが観察されない、付記１～５のいずれか１つに記載のエピタキシャル基板。
（付記７）
　３００Ｖ以上８００Ｖ未満の印加電圧で発光が生じる前記透明電極について、当該透明電極の下方に配置されたＩＩＩ族窒化物の表面の発光が生じる位置にピットが観察されない、付記１～６のいずれか１つに記載のエピタキシャル基板。
（付記８）
　シリコン基板と、
　前記シリコン基板上に形成され、ＩＩＩ族窒化物で構成された積層構造と、を有するエピタキシャル基板であって、
　前記積層構造の表面上に複数の透明電極が配列された状態で、前記シリコン基板と、前記複数の透明電極のそれぞれとの間への電圧印加により、各透明電極の下方に配置されたＩＩＩ族窒化物からの発光を検出するエミッション顕微鏡測定を行ったとき、
　１００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＡの、８００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＡＢＣに対する比率（可視欠陥比率）が、７０％以下となり、好ましくは６０％以下となり、より好ましくは５０％以下となり、さらに好ましくは４０％以下となる、エピタキシャル基板。
（付記９）
　シリコン基板と、
　前記シリコン基板上に形成され、ＩＩＩ族窒化物で構成された積層構造と、を有するエピタキシャル基板であって、
　前記積層構造の表面上に複数の透明電極が配列された状態で、前記シリコン基板と、前記複数の透明電極のそれぞれとの間への電圧印加により、各透明電極の下方に配置されたＩＩＩ族窒化物からの発光を検出するエミッション顕微鏡測定を行ったとき、
　３００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＡＢの、８００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＡＢＣに対する比率（低圧欠陥比率）が、９５％以下となり、好ましくは９０％以下となり、より好ましくは８５％以下となり、さらに好ましくは８０％以下となる、エピタキシャル基板。
（付記１０）
　シリコン基板と、
　前記シリコン基板上に形成され、ＩＩＩ族窒化物で構成された積層構造と、を有するエピタキシャル基板であって、
　前記積層構造の表面上に複数の透明電極が配列された状態で、前記シリコン基板と、前記複数の透明電極のそれぞれとの間への電圧印加により、各透明電極の下方に配置されたＩＩＩ族窒化物からの発光を検出するエミッション顕微鏡測定を行ったとき、
　１００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＡの、３００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＡＢに対する比率（ＡＢ欠陥比率）が、８０％以下となり、好ましくは７０％以下となり、より好ましくは６０％以下となり、さらに好ましくは５０％以下となる、エピタキシャル基板。
（付記１１）
　シリコン基板と、
　前記シリコン基板上に形成され、ＩＩＩ族窒化物で構成された積層構造と、を有するエピタキシャル基板であって、
　前記積層構造の表面上に複数の透明電極が配列された状態で、前記シリコン基板と、前記複数の透明電極のそれぞれとの間への電圧印加により、各透明電極の下方に配置されたＩＩＩ族窒化物からの発光を検出するエミッション顕微鏡測定を行ったとき、
　１００Ｖ以上３００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＢの、１００Ｖ以上８００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＢＣに対する比率（ＢＣ欠陥比率）が、８０％以下となり、好ましくは７５％以下となり、より好ましくは７０％以下となり、さらに好ましくは６５％以下となる、エピタキシャル基板。
（付記１２）
　前記積層構造の表面上に、前記複数の透明電極が、正方格子状に配列された状態で、前記エミッション顕微鏡測定が行われ、
　各透明電極の面積は、４ｍｍ２以上６ｍｍ２以下であり、
　透明電極が配置された正方格子の、隣接する格子点同士の間隔を一辺とする正方形内において、透明電極が前記積層構造の表面を覆う面積比率が、３０％以上であり、
　前記複数の透明電極の個数は、２０個以上である、付記１～１１のいずれか１つに記載のエピタキシャル基板。
（付記１３）
　前記積層構造の表面上に、直径２．５ｍｍの円形の透明電極が、正方格子状に３．８ｍｍの中心間隔で配列された状態で、前記エミッション顕微鏡測定が行われる、付記１～１２のいずれか１つに記載のエピタキシャル基板。
（付記１４）
　前記エミッション顕微鏡測定が行われる際、隣接する前記透明電極間が導通しないよう、前記積層構造に素子分離領域が設けられる、付記１～１３のいずれか１つに記載のエピタキシャル基板。
（付記１５）
　前記エミッション顕微鏡測定が行われる際、前記発光に伴い前記積層構造に流れる電流は、１μＡ以下に制限される、付記１～１４のいずれか１つに記載のエピタキシャル基板。
（付記１６）
　前記積層構造は、前記シリコン基板の上方に配置された反応抑制層と、前記反応抑制層の上方に配置された中間層と、前記中間層の上方に配置された応力発生層と、前記応力発生層の上方に配置されたデバイス形成層と、を有し、
　前記反応抑制層、前記中間層、前記応力発生層およびデバイス形成層は、それぞれ、ＩＩＩ族元素としてアルミニウムおよびガリウムの少なくとも一方を含むＩＩＩ族窒化物で構成されており、
　前記反応抑制層は、前記シリコン基板が含むシリコンと、前記中間層、前記応力発生層または前記デバイス形成層が含むガリウムとの反応を抑制し、
　前記中間層は、前記反応抑制層と比べて小さいアルミニウム組成を有し、前記反応抑制層の上面よりも平坦な上面を有し、
　前記応力発生層は、アルミニウムおよびガリウムの組成が互いに異なる第１結晶層および第２結晶層の積層が繰り返し複数積層された構造を有し、前記エピタキシャル基板の反りを低減する圧縮応力を発生し、
　前記デバイス形成層は、２次元電子ガスを有する、付記１～１５のいずれか１つに記載のエピタキシャル基板。
（付記１７）
　前記反応抑制層は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０．９≦ｘ１≦１）により構成されている、付記１６に記載のエピタキシャル基板。
（付記１８）
　前記反応抑制層の厚さは、３０ｎｍ以上３００ｎｍ以下である、付記１６または１７に記載のエピタキシャル基板。
（付記１９）
　前記中間層は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２＜１）により構成されている、付記１６～１８のいずれか１つに記載のエピタキシャル基板。
（付記２０）
　前記中間層の厚さは、４０ｎｍ以上１０００ｎｍ以下である、付記１６～１９のいずれか１つに記載のエピタキシャル基板。
（付記２１）
　前記応力発生層において、前記第１結晶層は、Ａｌｘ３Ｇａ１－ｘ３Ｎ（０．９≦ｘ３≦１）で構成され、前記第２結晶層は、Ａｌｘ４Ｇａ１－ｘ４Ｎ（０≦ｘ４≦０．３）で構成されている、付記１６～２０のいずれか１つに記載のエピタキシャル基板。
（付記２２）
　前記応力発生層において、前記第１結晶層の厚さは、１ｎｍ以上２０ｎｍ以下であり、前記第２結晶層の厚さは、５ｎｍ以上３００ｎｍ以下である、付記１６～２１のいずれか１つに記載のエピタキシャル基板。
（付記２３）
　前記応力発生層において、前記第１結晶層および前記第２結晶層の積層が繰り返し積層されている数は、２以上５００以下である、付記１６～２２のいずれか１つに記載のエピタキシャル基板。
（付記２４）
　前記応力発生層の厚さは、０．５μｍ以上６μｍ以下である、付記１６～２３のいずれか１つに記載のエピタキシャル基板。
（付記２５）
　前記デバイス形成層は、活性層を有し、
　前記活性層は、Ａｌｘ５Ｇａ１－ｘ５Ｎ（０≦ｘ５≦０．１）で構成された層を含み一層または複数層で形成されている、付記１６～２４のいずれか１つに記載のエピタキシャル基板。
（付記２６）
　前記活性層の厚さは、５０ｎｍ以上２０００ｎｍ以下である、付記２５に記載のエピタキシャル基板。
（付記２７）
　前記デバイス形成層は、前記活性層の上方に配置されたショットキ層を有し、
　前記ショットキ層は、Ｉｎｘ６Ａｌｘ７Ｇａ１－ｘ６―ｘ７Ｎ（０≦ｘ６≦０．２５、０≦ｘ７≦０．５）で構成された層を含み一層または複数層で形成されている、付記１６～２６のいずれか１つに記載のエピタキシャル基板。
（付記２８）
　前記ショットキ層の厚さは、１ｎｍ以上１００ｎｍ以下である、付記２７に記載のエピタキシャル基板。
（付記２９）
　前記中間層における酸素濃度は、前記応力発生層における酸素濃度よりも低い、付記１６～２８のいずれか１つに記載のエピタキシャル基板。
１０…透明電極、１５…発光、１００…エピタキシャル基板、１０１…測定試料、１１０…シリコン基板、１２０…反応抑制層、１３０…中間層、１４０…応力発生層、１４１…第１結晶層、１４２…第２結晶層、１４３…多重結晶層、１５０…活性層、１６０…ショットキ層、１７０…デバイス形成層、１７５…素子分離領域、１８０…積層構造

Claims (7)

  1. 　シリコン基板と、
    　前記シリコン基板上に形成され、ＩＩＩ族窒化物で構成された積層構造と、を有するエピタキシャル基板であって、
    　前記積層構造の表面上に複数の透明電極が配列された状態で、前記シリコン基板と、前記複数の透明電極のそれぞれとの間への電圧印加により、各透明電極の下方に配置されたＩＩＩ族窒化物からの発光を検出するエミッション顕微鏡測定を行ったとき、
    　３００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＡＢ、および、３００Ｖ以上８００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＣの和である、発光が検出される前記透明電極の全個数ＮＡＢＣの、前記複数の透明電極の全個数ＮＥＬに対する比率が、２０％以下となる、エピタキシャル基板。
  2. 　３００Ｖ未満の印加電圧で発光が生じる前記透明電極のうち１００Ｖ未満の印加電圧で発光が生じる前記透明電極について、当該透明電極の下方に配置されたＩＩＩ族窒化物の表面の発光が生じる位置にピットが観察され、
    　３００Ｖ未満の印加電圧で発光が生じる前記透明電極のうち１００Ｖ以上３００Ｖ未満の印加電圧で発光が生じる前記透明電極について、当該透明電極の下方に配置されたＩＩＩ族窒化物の表面の発光が生じる位置にピットが観察されない、請求項１に記載のエピタキシャル基板。
  3. 　３００Ｖ以上８００Ｖ未満の印加電圧で発光が生じる前記透明電極について、当該透明電極の下方に配置されたＩＩＩ族窒化物の表面の発光が生じる位置にピットが観察されない、請求項１または２に記載のエピタキシャル基板。
  4. 　シリコン基板と、
    　前記シリコン基板上に形成され、ＩＩＩ族窒化物で構成された積層構造と、を有するエピタキシャル基板であって、
    　前記積層構造の表面上に複数の透明電極が配列された状態で、前記シリコン基板と、前記複数の透明電極のそれぞれとの間への電圧印加により、各透明電極の下方に配置されたＩＩＩ族窒化物からの発光を検出するエミッション顕微鏡測定を行ったとき、
    　１００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＡの、８００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＡＢＣに対する比率が、７０％以下となる、エピタキシャル基板。
  5. 　シリコン基板と、
    　前記シリコン基板上に形成され、ＩＩＩ族窒化物で構成された積層構造と、を有するエピタキシャル基板であって、
    　前記積層構造の表面上に複数の透明電極が配列された状態で、前記シリコン基板と、前記複数の透明電極のそれぞれとの間への電圧印加により、各透明電極の下方に配置されたＩＩＩ族窒化物からの発光を検出するエミッション顕微鏡測定を行ったとき、
    　３００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＡＢの、８００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＡＢＣに対する比率が、９５％以下となる、エピタキシャル基板。
  6. 　シリコン基板と、
    　前記シリコン基板上に形成され、ＩＩＩ族窒化物で構成された積層構造と、を有するエピタキシャル基板であって、
    　前記積層構造の表面上に複数の透明電極が配列された状態で、前記シリコン基板と、前記複数の透明電極のそれぞれとの間への電圧印加により、各透明電極の下方に配置されたＩＩＩ族窒化物からの発光を検出するエミッション顕微鏡測定を行ったとき、
    　１００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＡの、３００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＡＢに対する比率が、８０％以下となる、エピタキシャル基板。
  7. 　シリコン基板と、
    　前記シリコン基板上に形成され、ＩＩＩ族窒化物で構成された積層構造と、を有するエピタキシャル基板であって、
    　前記積層構造の表面上に複数の透明電極が配列された状態で、前記シリコン基板と、前記複数の透明電極のそれぞれとの間への電圧印加により、各透明電極の下方に配置されたＩＩＩ族窒化物からの発光を検出するエミッション顕微鏡測定を行ったとき、
    　１００Ｖ以上３００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＢの、１００Ｖ以上８００Ｖ未満の印加電圧で発光が生じる前記透明電極の個数ＮＢＣに対する比率が、８０％以下となる、エピタキシャル基板。
PCT/JP2020/029943 2019-08-08 2020-08-05 エピタキシャル基板 WO2021025044A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-146696 2019-08-08
JP2019146696A JP2021027299A (ja) 2019-08-08 2019-08-08 エピタキシャル基板

Publications (1)

Publication Number Publication Date
WO2021025044A1 true WO2021025044A1 (ja) 2021-02-11

Family

ID=74503063

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/029943 WO2021025044A1 (ja) 2019-08-08 2020-08-05 エピタキシャル基板

Country Status (3)

Country Link
JP (1) JP2021027299A (ja)
TW (1) TW202107072A (ja)
WO (1) WO2021025044A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318029A (ja) * 2006-05-29 2007-12-06 Central Res Inst Of Electric Power Ind 炭化珪素単結晶ウェハの結晶欠陥検査方法および結晶欠陥検査装置
JP2017195299A (ja) * 2016-04-21 2017-10-26 富士通株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318029A (ja) * 2006-05-29 2007-12-06 Central Res Inst Of Electric Power Ind 炭化珪素単結晶ウェハの結晶欠陥検査方法および結晶欠陥検査装置
JP2017195299A (ja) * 2016-04-21 2017-10-26 富士通株式会社 半導体装置及び半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MONTES BAJO, M. ET AL.: "On the link between electroluminescence, gate current leakage, and surface defects in AlGaN/GaN high electron mobility transistors upon off-state stress", APPLIED PHYSICS LETTERS, vol. 101, 2012, XP012163994, DOI: 10.1063/1.4737904 *

Also Published As

Publication number Publication date
JP2021027299A (ja) 2021-02-22
TW202107072A (zh) 2021-02-16

Similar Documents

Publication Publication Date Title
US8212288B2 (en) Compound semiconductor substrate comprising a multilayer buffer layer
US10763332B2 (en) Semiconductor wafer and method of inspecting semiconductor wafer
US9748410B2 (en) N-type aluminum nitride single-crystal substrate and vertical nitride semiconductor device
JP6573076B2 (ja) 紫外線発光素子
JP4510934B2 (ja) 窒化物系半導体発光素子およびその製造方法
US20160181474A1 (en) Optoelectronic devices incorporating single crystalline aluminum nitride substrate
JPWO2009011394A1 (ja) 電子デバイスを作製する方法、エピタキシャル基板を作製する方法、ｉｉｉ族窒化物半導体素子及び窒化ガリウムエピタキシャル基板
KR20120128085A (ko) 질화물 반도체 소자, 질화물 반도체 웨이퍼 및 질화물 반도체층의 제조 방법
JP2017139447A (ja) 紫外線発光素子
EP2821532B1 (en) Method for treating a group-iii nitride substrate and method for manufacturing an epitaxial substrate
KR102361371B1 (ko) n형 질화 알루미늄 단결정 기판
JP6784861B1 (ja) 窒化物半導体基板
WO2021025044A1 (ja) エピタキシャル基板
JP7429522B2 (ja) Ｉｉｉ族窒化物積層基板および半導体素子
US20070034144A1 (en) Oxide crystal growth apparatus and fabrication method using the same
WO2013054916A1 (ja) 結晶積層構造体及びその製造方法、並びに半導体素子
US8216367B2 (en) Method for production of silicon carbide layer, gallium nitride semiconductor device and silicon substrate
CN108140698B (zh) 氮化物半导体发光器件
US9536955B2 (en) Nitride semiconductor substrate
WO2021024670A1 (ja) 窒化物半導体基板
US9923050B2 (en) Semiconductor wafer and a method for producing the semiconductor wafer
Godlewski et al. Cathodoluminescence and depth-profiling cathodoluminescence studies of interface properties in MOCVD-grown InGaN/GaN/sapphire structures: role of GaN buffer layer
JPWO2017221863A1 (ja) Ｉｉｉ族窒化物積層体、及び該積層体を備えた縦型半導体デバイス
JP2013026374A (ja) 半導体素子及び半導体素子の製造方法
JP2021150446A (ja) 窒化物半導体基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20849036

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20849036

Country of ref document: EP

Kind code of ref document: A1