JP2017195299A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2017195299A
JP2017195299A JP2016085263A JP2016085263A JP2017195299A JP 2017195299 A JP2017195299 A JP 2017195299A JP 2016085263 A JP2016085263 A JP 2016085263A JP 2016085263 A JP2016085263 A JP 2016085263A JP 2017195299 A JP2017195299 A JP 2017195299A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
semiconductor
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016085263A
Other languages
English (en)
Other versions
JP6658253B2 (ja
Inventor
山田　敦史
Atsushi Yamada
敦史 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2016085263A priority Critical patent/JP6658253B2/ja
Priority to US15/461,042 priority patent/US10032875B2/en
Publication of JP2017195299A publication Critical patent/JP2017195299A/ja
Application granted granted Critical
Publication of JP6658253B2 publication Critical patent/JP6658253B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0891—Source or drain regions of field-effect devices of field-effect transistors with Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Abstract

【課題】電子供給層にＡｌＧａＮを用いたＨＥＭＴにおいて、シート抵抗を低くすることができ、高出力にすることができる半導体装置を提供する。【解決手段】基板１１０の上に、窒化物半導体により形成された第１の半導体層１２１と、第１の半導体層１２１の上に、窒化物半導体により形成された第２の半導体層１２２と、第２の半導体層１２２の上に、窒化物半導体により形成された第３の半導体層１２３と、第３の半導体層の上に形成されたゲート電極１３１、ソース電極１３２及びドレイン電極１３３と、を有する。第２の半導体層１２２に含まれる酸素の濃度は、５．０×１０１８ｃｍ−３未満であり、第３の半導体層１２３に含まれる酸素の濃度は、５．０×１０１８ｃｍ−３以上である。【選択図】図６

Description

本発明は、半導体装置及び半導体装置の製造方法に関するものである。
窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮ等または、これらの混晶である材料は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等として用いられている。このうち、高出力デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field-Effect Transistor）、特に、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）に関する技術が開発されている（例えば、特許文献１）。このような窒化物半導体を用いたＨＥＭＴは、高出力・高効率増幅器、大電力スイッチングデバイス等に用いられる。
窒化物半導体を用いた電界効果型トランジスタとしては、電子走行層にＧａＮを用い電子供給層にＡｌＧａＮを用いたＨＥＭＴがある。このＨＥＭＴでは、ＡｌＧａＮとＧａＮの格子定数差に起因した歪みがＡｌＧａＮに生じ、これにより発生したピエゾ分極により、電子走行層において高濃度の２ＤＥＧ（Two-Dimensional Electron Gas）が生成される。また、高出力化に対応するため電子走行層にＧａＮを用い電子供給層にＩｎＡｌＮを用いたＨＥＭＴもある。ＩｎＡｌＮは自発分極が大きいため、電子供給層に用いることにより、高濃度の２ＤＥＧを誘起することができ、電子供給層にＡｌＧａＮを用いたＨＥＭＴよりもドレイン電流を多く流すことができる。このため、ＨＥＭＴの高出力化や高効率化の要求に対応することができる。
特開２００２−３５９２５６号公報 特開２０１１−２２８４２８号公報 特開２０１４−９００６５号公報
J. Kuzmik, "Power electronics on InAlN/(In)GaN: Prospect for a record performance," IEEE Electron Device Lett., 22, 510 (2001).
しかしながら、電子供給層にＩｎＡｌＮを用いたＨＥＭＴの場合、製造工程におけるプロセスの温度が高いと、ＩｎＡｌＮにおけるＩｎが抜けてしまい、シート抵抗が高くなり、所望の特性が得られなくなる。従って、選択することのできる製造プロセスが制限される。
このため、電子供給層にＡｌＧａＮを用いたＨＥＭＴにおいて、シート抵抗が低く、高出力な半導体装置が求められている。
本実施の形態の一観点によれば、基板の上に、窒化物半導体により形成された第１の半導体層と、前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、前記第２の半導体層の上に、窒化物半導体により形成された第３の半導体層と、前記第３の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、を有し、前記第２の半導体層に含まれる酸素の濃度は、５．０×１０１８ｃｍ−３未満であり、前記第３の半導体層に含まれる酸素の濃度は、５．０×１０１８ｃｍ−３以上であることを特徴とする。
開示の半導体装置によれば、電子供給層にＡｌＧａＮを用いたＨＥＭＴにおいて、シート抵抗を低くすることができ、高出力にすることができる。
ｉ−ＧａＮ層の上にＡｌＧａＮ層が形成された試料の説明図（１） ＡｌＧａＮにおけるＡｌ組成とシート抵抗との相関図 ＡｌＧａＮにおけるＡｌ組成とａ軸の格子定数及びシート抵抗との関係図 ｉ−ＧａＮ層の上にＡｌＧａＮ層が形成された試料の説明図（２） 図４に示す試料におけるシート抵抗の説明図 第１の実施の形態における半導体装置の構造図 第１の実施の形態における半導体装置の製造方法の工程図（１） 第１の実施の形態における半導体装置の製造方法の工程図（２） 第１の実施の形態における半導体装置の製造方法の工程図（３） 第２の実施の形態における半導体装置の構造図 第２の実施の形態における半導体装置の製造方法の工程図（１） 第２の実施の形態における半導体装置の製造方法の工程図（２） 第２の実施の形態における半導体装置の製造方法の工程図（３） 第３の実施の形態における半導体装置の構造図 第３の実施の形態における半導体装置の製造方法の工程図（１） 第３の実施の形態における半導体装置の製造方法の工程図（２） 第３の実施の形態における半導体装置の製造方法の工程図（３） 第３の実施の形態における半導体装置の製造方法の工程図（４） 第４の実施の形態における半導体装置の製造方法の工程図（１） 第４の実施の形態における半導体装置の製造方法の工程図（２） 第４の実施の形態における半導体装置の製造方法の工程図（３） 第４の実施の形態における半導体装置の製造方法の工程図（４） 第５の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図 第５の実施の形態における電源装置の回路図 第５の実施の形態における高周波増幅器の構造図
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第１の実施の形態〕
ところで、電子走行層にＧａＮを用い、電子供給層にＡｌＧａＮを用いたＨＥＭＴにおいて、シート抵抗を低くする方法としては、電子供給層におけるＡｌ組成を増やす方法が考えられる。しかしながら、電子供給層を形成しているＡｌＧａＮにおけるＡｌ組成を増やすと、ＧａＮとの格子定数差による歪みが大きくなり、Ａｌ組成がある値以上になると、クラック等が発生するため、シート抵抗がかえって高くなってしまう。尚、本願においては、ＡｌＧａＮにおけるＡｌ組成とは、ＡｌｘＧａ１−ｘＮとした場合におけるｘの値を意味するものとする。
このことを図１及び図２に基づき説明する。図１（ａ）は、基板１０の上に、電子走行層となるｉ−ＧａＮ層２１、電子供給層となるｉ−ＡｌＧａＮ層２２が形成された試料の構造図である。この構造の試料では、電子走行層となるｉ−ＧａＮ層２１において、ｉ−ＧａＮ層２１とｉ−ＡｌＧａＮ層２２との界面近傍には、２ＤＥＧ２１ａが生成される。尚、電子走行層にＧａＮを用い、電子供給層にＡｌＧａＮを用いたＨＥＭＴは、図１（ａ）に示す試料のｉ−ＡｌＧａＮ層２２の上に、ゲート電極、ソース電極、ドレイン電極を形成することにより作製される。
図２は、図１（ａ）に示す試料において、電子供給層となるｉ−ＡｌＧａＮ層２２のＡｌ組成とシート抵抗との関係を示す。シート抵抗は、渦電流を用いた非接触の方式で測定した値である。図２に示されるように、電子供給層となるｉ−ＡｌＧａＮ層２２のＡｌ組成を増やすと、０．４程度までは、シート抵抗は減少するが、０．４以上では、シート抵抗が高くなり、０．５を超えると急激に高くなる。図３は、図２におけるＡｌＧａＮのＡｌ組成におけるａ軸の格子定数及びシート抵抗の値を示す。図３に示されるように、ＡｌＧａＮのＡｌ組成を増やすと、ＡｌＧａＮのａ軸の格子定数は減少し、ＧａＮのａ軸の格子定数である約０．３１８ｎｍとの差が大きくなるため、格子定数差が大きくなる。これに伴い、歪みが大きくなるため、Ａｌ組成が少ない範囲では、Ａｌ組成を増やすとシート抵抗が徐々に減少し、Ａｌ組成が０．３６のときに３５１．１Ω／□となる。しかしながら、ＡｌＧａＮのＡｌ組成が増えて、略０．４以上になると、逆にシート抵抗が高くなり、Ａｌ組成が０．５５の場合では、４６６７０Ω／□と急激に高くなる。これは、電子供給層となるｉ−ＡｌＧａＮ層２２のＡｌ組成が略０．４以上になると、ＧａＮとＡｌＧａＮとの間の歪みが大きくなり、図１（ｂ）に示すようなクラック４０が発生するためと考えられる。このようなクラック４０が、２ＤＥＧ２１ａを形成している領域まで入ると、２ＤＥＧ２１ａは、クラック４０を超えて移動することができず、電子の移動度が低くなるため、シート抵抗が高くなるものと考えられる。
このため、発明者は鋭意検討を行ったところ、電子供給層となるＡｌＧａＮに所定の濃度以上の酸素をドープすることにより、クラックの発生を抑制し、シート抵抗を低くすることができることを見出した。更に、ＧａＮと酸素がドープされたＡｌＧａＮとの間にノンドープのＡｌＧａＮを形成することにより、より一層、シート抵抗を低くすることができることを見出した。
具体的には、図４に示される試料４Ａ、４Ｂ、４Ｃを作製して、上記と同様の方法により、シート抵抗の測定を行い検討を行った。試料４Ａは、図４（ａ）に示すように、不図示の基板の上に形成された膜厚が約１μｍのｉ−ＧａＮ層２１の上に、膜厚が８ｎｍのノンドープのｉ−ＡｌＧａＮ層２２を形成した構造のものである。ノンドープのｉ−ＡｌＧａＮ層２２に含まれる酸素濃度は、約１．９×１０１８ｃｍ−３である。試料４Ｂは、図４（ｂ）に示すように、不図示の基板の上に形成された膜厚が約１μｍのｉ−ＧａＮ層２１の上に、膜厚が８ｎｍの酸素ドープのＡｌＧａＮ（ＡｌＧａＮ：Ｏ）層２３を形成した構造のものである。酸素ドープのＡｌＧａＮ（ＡｌＧａＮ：Ｏ）層２３に含まれる酸素濃度は、約１．６×１０１９ｃｍ−３である。試料４Ｃは、図４（ｃ）に示すように、不図示の基板の上に形成された膜厚が約１μｍのｉ−ＧａＮ層２１の上に、膜厚が２ｎｍのノンドープのｉ−ＡｌＧａＮ層３２、膜厚が６ｎｍの酸素ドープのＡｌＧａＮ（ＡｌＧａＮ：Ｏ）層３３を積層した構造のものである。ノンドープのｉ−ＡｌＧａＮ層３２に含まれる酸素濃度は、約１．９×１０１８ｃｍ−３であり、酸素ドープのＡｌＧａＮ（ＡｌＧａＮ：Ｏ）層３３に含まれる酸素濃度は、約１．６×１０１９ｃｍ−３である。尚、ノンドープのｉ−ＡｌＧａＮ層２２、酸素ドープのＡｌＧａＮ（ＡｌＧａＮ：Ｏ）層２３、ノンドープのｉ−ＡｌＧａＮ層３２、酸素ドープのＡｌＧａＮ（ＡｌＧａＮ：Ｏ）層３３におけるＡｌ組成は、０．５である。
図５に示されるように、ｉ−ＧａＮ層２１の上に、膜厚が８ｎｍのノンドープのｉ−ＡｌＧａＮ層２２を形成した試料４Ａでは、シート抵抗は約５２０Ω／□であった。これに対し、ｉ−ＧａＮ層２１の上に、同じ８ｎｍの膜厚の酸素ドープのＡｌＧａＮ（ＡｌＧａＮ：Ｏ）層２３を形成した試料４Ｂでは、シート抵抗は約３３０Ω／□であった。従って、ＡｌＧａＮ層におけるＡｌ組成が０．５の場合では、ｉ−ＧａＮ層の上に形成されるＡｌＧａＮ層に酸素ドープすることにより、シート抵抗を低くすることができる。これは、ＡｌＧａＮ層に酸素をドープすることにより、クラック等の発生が抑制されるためと考えられる。
具体的には、Ａｌの酸化物であるＡｌ２Ｏ３（酸化アルミニウム）のａ軸の格子定数は、０．４７５８ｎｍであるため、酸素が増加することによりＡｌ２Ｏ３に近い結晶構造が現れる。その結果、酸素がドープされていないＡｌＧａＮ層と比較して、酸素がドープされたＡｌＧａＮ層の格子定数が大きくなり、ＧａＮ層との格子定数差に起因する応力が緩和されるため、クラック等の発生が抑制されるものと推察される。尚、試料４Ｂにおけるシート抵抗は、図２に示されるノンドープのＡｌＧａＮのシート抵抗の値のうち、最も低いものよりも低い値であった。
また、ｉ−ＧａＮ層２１の上に、膜厚が２ｎｍのノンドープのｉ−ＡｌＧａＮ層３２、膜厚が６ｎｍの酸素ドープのＡｌＧａＮ（ＡｌＧａＮ：Ｏ）層３３を積層した試料４Ｃでは、シート抵抗は約２９０Ω／□であった。従って、ｉ−ＧａＮ層と酸素ドープのＡｌＧａＮ（ＡｌＧａＮ：Ｏ）層との間に、ノンドープのｉ−ＡｌＧａＮ層を形成することにより、更にシート抵抗を低くすることができる。このように、試料４Ｃが試料４Ｂよりも、シート抵抗が低くなるのは、ノンドープのｉ−ＡｌＧａＮ層を形成することにより、酸素ドープのＡｌＧａＮ（ＡｌＧａＮ：Ｏ）層における酸素による不純物散乱が抑制されるためと考えられる。
尚、発明者の知見によれば、ノンドープのｉ−ＡｌＧａＮ層に含まれる酸素濃度は、５．０×１０１８ｃｍ−３未満であることが好ましい。また、酸素ドープのＡｌＧａＮ（ＡｌＧａＮ：Ｏ）層に含まれる酸素濃度は、５．０×１０１８ｃｍ−３以上であることが好ましく、更には、１．０×１０１９ｃｍ−３以上であることが好ましい。本実施の形態における半導体装置は、上述した実験の結果等に基づくものである。
（半導体装置）
次に、第１の実施の形態における半導体装置について、図６に基づき説明する。
本実施の形態における半導体装置は、ＳｉＣ等により形成された基板１１０のＳｉ面の上に、窒化物半導体のエピタキシャル成長により、バッファ層１１１、電子走行層１２１、スペーサ層１２２、電子供給層１２３が積層されている。これにより、電子走行層１２１において、電子走行層１２１とスペーサ層１２２との界面近傍には、２ＤＥＧ１２１ａが生成される。本願においては、電子走行層１２１を第１の半導体層と記載し、スペーサ層１２２を第２の半導体層と記載し、電子供給層１２３を第３の半導体層と記載する場合がある。
バッファ層１１１は、ＡｌＮやＧａＮ等により形成されている。電子走行層１２１は、膜厚が約２μｍのｉ−ＧａＮにより形成されている。尚、エピタキシャル成長により形成された電子走行層１２１の表面となる主面は、ｃ面、即ち、（０００１）面となっている。
スペーサ層１２２は、膜厚が約２ｎｍのｉ−ＡｌＧａＮにより形成されており、Ａｌ組成は０．５であり、不純物元素等はドープされてはいないため、スペーサ層１２２における酸素濃度は、５．０×１０１８ｃｍ−３未満である。スペーサ層１２２におけるＡｌ組成は、ＡｌｙＧａ１−ｙＮで表した場合に、ｙの値が、０．３以上、１．０以下であることが好ましく、膜厚は０．５ｎｍ以上、４．０ｎｍ以下であることが好ましい。
電子供給層１２３は、膜厚が約８ｎｍのＡｌＧａＮに、酸素がドープされたＡｌＧａＮ：Ｏにより形成されており、Ａｌ組成は０．５であり、電子供給層１２３における酸素濃度は、約２．０×１０１９ｃｍ−３である。電子供給層１２３における酸素濃度は、５．０×１０１８ｃｍ−３以上であることが好ましく、更には、１．０×１０１９ｃｍ−３以上であることが好ましい。電子供給層１２３におけるＡｌ組成は、ＡｌｚＧａ１−ｚＮで表した場合に、ｚの値が、０．４以上、０．８以下であることが好ましく、膜厚は４ｎｍ以上、２０ｎｍ以下であることが好ましい。
尚、電子供給層１２３におけるＡｌ組成が０．４未満である場合は、シート抵抗を小さくすることができない可能性があり、Ａｌ組成が０．８を超える場合は、酸素をドープしていても歪みを緩和しきれない可能性がある。よって、電子供給層１２３におけるＡｌ組成は、０．４以上、０．８以下であることが好ましい。また、電子供給層１２３における膜厚が４ｎｍ未満である場合は、（２次元電子ガスの発生量が少なく）シート抵抗が高くなる可能性があり、膜厚が２０ｎｍを超える場合は、ゲート電極から２次元電子ガスまでの距離が離れることで、高周波特性が悪くなる可能性がある。よって、電子供給層１２３における膜厚は、４ｎｍ以上、２０ｎｍ以下であることが好ましい。
電子供給層１２３の上には、ゲート電極１３１、ソース電極１３２及びドレイン電極１３３が形成されている。また、ゲート電極１３１とソース電極１３２の間、ゲート電極１３１とドレイン電極１３３の間における電子供給層１２３の上には、ＳｉＮ等により保護膜１４０が形成されている。
本実施の形態における半導体装置においては、ｉ−ＧａＮにより形成された電子走行層１２１の上に、ｉ−ＡｌＧａＮによりスペーサ層１２２、ＡｌＧａＮ：Ｏにより電子供給層１２３が、順に積層されている。このため、シート抵抗を低くすることができ、ドレイン電流を増やすことができる。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図７〜図９に基づき説明する。
最初に、図７（ａ）に示すように、基板１１０の上に、窒化物半導体層をエピタキシャル成長させることにより、バッファ層１１１、電子走行層１２１、スペーサ層１２２、電子供給層１２３を形成する。これにより、電子走行層１２１において、電子走行層１２１とスペーサ層１２２との界面近傍には、２ＤＥＧ１２１ａが生成される。基板１１０にはＳｉＣ基板が用いられている。窒化物半導体層は、基板１１０のＳｉ面の上に、ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）によるエピタキシャル成長により形成する。
基板１１０は、ＳｉＣ基板により形成されているが、これ以外にも、サファイア基板、Ｓｉ基板、ＧａＮ基板等を用いることができる。バッファ層１１１は、ＡｌＮ、ＡｌＧａＮ等により形成されている。電子走行層１２１はｉ−ＧａＮにより形成されており、スペーサ層１２２はｉ−Ａｌ０．５Ｇａ０．５Ｎにより形成されており、電子供給層１２３はＡｌ０．５Ｇａ０．５Ｎ：Ｏにより形成されている。
これら窒化物半導体層をＭＯＶＰＥにより成膜する際には、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が用いられ、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が用いられる。また、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられる。尚、バッファ層１１１及び電子走行層１２１を形成する際には、これらの原料ガスは、水素（Ｈ２）をキャリアガスとしてＭＯＶＰＥ装置の反応炉に供給され、成長温度は、６００℃〜１２００℃である。また、窒化物半導体層をＭＯＶＰＥによるエピタキシャル成長により形成する際の成長圧力は、５ｋＰａ〜１００ｋＰａである。
本実施の形態においては、スペーサ層１２２を形成する際には、基板温度を１０００℃にするとともに、水素（Ｈ２）をキャリアガスとしてＭＯＶＰＥ装置の反応炉に供給する。水素は還元性を有しており、原料ガス等に含まれる酸素と結合するため、酸素成分を除去することができ、これにより形成されるスペーサ層１２２における酸素濃度を５．０×１０１８ｃｍ−３未満と低くすることができる。電子供給層１２３を形成する際には、基板温度をスペーサ層１２２を形成する際の基板温度よりも低い７００℃にして、窒素（Ｎ２）をキャリアガスとしてＭＯＶＰＥ装置の反応炉に供給する。窒素は水素のような還元性は有していないため、原料ガス等に含まれる酸素成分を除去する働きはなく、電子供給層１２３には、酸素がオートドーピングされる。これにより、形成される電子供給層１２３の酸素濃度を約２．０×１０１９ｃｍ−３にすることができる。
この後、図示はしないが、素子を分離するための素子分離領域を形成する。具体的には、電子供給層１２３の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、素子分離領域が形成される領域に開口を有するレジストパターンを形成する。この後、レジストパターンの形成されていない領域の窒化物半導体層にアルゴン（Ａｒ）イオンを注入することにより素子分離領域を形成する。素子分離領域は、レジストパターンの形成されていない領域の窒化物半導体層の一部をＲＩＥ（Reactive Ion Etching）等によるドライエッチングにより除去することにより形成してもよい。素子分離領域を形成した後、レジストパターンは、有機溶剤等により除去する。
次に、図７（ｂ）に示すように、電子供給層１２３の上に、ソース電極１３２及びドレイン電極１３３を形成する。具体的には、電子供給層１２３の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極１３２及びドレイン電極１３３が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、Ｔａ／Ａｌにより形成される金属積層膜を真空蒸着により成膜した後、有機溶剤に浸漬させることにより、レジストパターンの上に形成されている金属積層膜をレジストパターンとともにリフトオフにより除去する。これにより、残存している金属積層膜によりソース電極１３２及びドレイン電極１３３が形成される。尚、Ｔａ／Ａｌにより形成される金属積層膜は、電子供給層１２３の上に、膜厚が約２０ｎｍのＴａ膜、膜厚が約２００ｎｍのＡｌ膜の順に形成する。この後、窒素雰囲気中において、４００℃〜１０００℃の間、例えば、５５０℃の温度で熱処理することにより、ソース電極１３２及びドレイン電極１３３をオーミックコンタクトさせる。
次に、図８（ａ）に示すように、電子供給層１２３の上に、保護膜１４０を形成する。保護膜１４０は、ＡＬＤ（chemical vapor deposition）、スパッタリング等により、膜厚が２ｎｍ〜５００ｎｍの間、例えば、１００ｎｍのＳｉＮを成膜することにより形成する。尚、本実施の形態においては、保護膜１４０は、ＳｉＮ以外にも、Ｓｉ、Ａｌ、Ｈｆ、Ｚｒ、Ｔｉ、Ｔａ、Ｗの酸化物、窒化物、酸窒化物により形成してもよい。
次に、図８（ｂ）に示すように、保護膜１４０において、ゲート電極１３１が形成される領域に開口部１４０ａを形成する。具体的には、保護膜１４０の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極１３１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、レジストパターンの開口において露出しているＳｉＮ膜をフッ素系ガスをエッチングガスとして用いたＲＩＥ等のドライエッチングにより除去し、電子供給層１２３を露出させる。これにより、保護膜１４０において、ゲート電極１３１が形成される領域に開口部１４０ａを形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。尚、保護膜１４０に開口部１４０ａを形成する際には、エッチングガスとして塩素系ガスを用いてもよく、また、フッ酸やバッファードフッ酸等を用いたウェットエッチングにより形成してもよい。
次に、図９に示すように、保護膜１４０の開口部１４０ａにおいて露出している電子供給層１２３の上にゲート電極１３１を形成する。具体的には、保護膜１４０、電子供給層１２３、ソース電極１３２及びドレイン電極１３３の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極１３１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、Ｎｉ／Ａｕにより形成される金属積層膜を真空蒸着により成膜した後、有機溶剤に浸漬させることにより、レジストパターンの上に形成されている金属積層膜をレジストパターンとともにリフトオフにより除去する。これにより、残存している金属積層膜によりゲート電極１３１が形成される。尚、Ｎｉ／Ａｕにより形成される金属積層膜は、電子供給層１２３の上に、膜厚が約３０ｎｍのＮｉ膜、膜厚が約４００ｎｍのＡｕ膜の順に形成する。
以上の工程により、本実施の形態における半導体装置を作製することができる。
尚、上記におけるゲート電極１３１、ソース電極１３２、ドレイン電極１３３は、一例であり、単層、多層を問わず他の構成を用いてもよく、異なる材料により形成してもよい。また、ゲート電極１３１、ソース電極１３２、ドレイン電極１３３の形成方法については、他の方法により形成してもよい。ソース電極１３２及びドレイン電極１３３において、成膜直後にオーミックコンタクトが得られる場合には、熱処理は行わなくともよい。また、ゲート電極１３１を成膜した後、熱処理を行ってもよい。また、本実施の形態における半導体装置は、上記におけるショットキー型ゲート構造以外にもＭＩＳ（Metal Insulator Semiconductor）型ゲート構造のものであってもよく。また、ゲート電極１３１の直下の電子供給層１２３の一部を除去することによりゲートリセスを形成してもよい。
〔第２の実施の形態〕
（半導体装置）
次に、第２の実施の形態における半導体装置について、図１０に基づき説明する。
本実施の形態における半導体装置は、第１の実施の形態における半導体装置の電子供給層１２３の上に、ｎ−ＧａＮ等によりキャップ層１２４が形成されている構造の半導体装置である。キャップ層１２４と電子走行層１２１は、同じＧａＮにより形成されており、格子定数が等しい。従って、同じ格子定数のＧａＮにより形成されている電子走行層１２１とキャップ層１２４により、スペーサ層１２２及び電子供給層１２３を挟むことにより、クラック等の発生を更に抑制することができ、オン抵抗を低くすることができる。
本実施の形態においては、キャップ層１２４は、膜厚が５ｎｍのｎ−ＧａＮにより形成されており、ｎ型となる不純物元素としてＳｉが、約５．０×１０１８ｃｍ−３の濃度でドープされている。尚、本実施の形態においては、ゲート電極１３１は、キャップ層１２４の上に形成されており、保護膜１４０は、キャップ層１２４の上に形成されている。
本願においては、キャップ層１２４を第４の半導体層と記載する場合がある。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図１１〜図１３に基づき説明する。
最初に、図１１（ａ）に示すように、基板１１０の上に、窒化物半導体層をエピタキシャル成長させることにより、バッファ層１１１、電子走行層１２１、スペーサ層１２２、電子供給層１２３、キャップ層１２４を形成する。
キャップ層１２４を成膜する際には、Ｇａの原料ガスにはＴＭＧが用いられ、Ｎの原料ガスにはＮＨ３が用いられ、ｎ型の不純物元素となるＳｉをドープするためシラン（ＳｉＨ４）が用いられる。これらの原料ガスは、水素（Ｈ２）をキャリアガスとしてＭＯＶＰＥ装置の反応炉に供給され、成長温度は、６００℃〜１２００℃であり、成長圧力は、５ｋＰａ〜１００ｋＰａである。これにより、ｎ−ＧａＮによりキャップ層１２４が形成される。形成されるキャップ層１２４は、膜厚が５ｎｍであり、ｎ型となる不純物元素としてＳｉが、約５．０×１０１８ｃｍ−３の濃度でドープされている。この後、図示はしないが、素子を分離するための素子分離領域を形成する。
次に、図１１（ｂ）に示すように、ソース電極１３２及びドレイン電極１３３が形成される領域におけるキャップ層１２４を除去し、開口部１２４ａ及び１２４ｂを形成することにより、電子供給層１２３を露出させる。具体的には、キャップ層１２４の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極１３２及びドレイン電極１３３が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、レジストパターンの開口において露出しているキャップ層１２４を塩素系ガスをエッチングガスとして用いたＲＩＥ等のドライエッチングにより除去し、電子供給層１２３を露出させる。これにより、キャップ層１２４において、ソース電極１３２及びドレイン電極１３３が形成される領域に開口部１２４ａ及び１２４ｂを形成する。
次に、図１２（ａ）に示すように、キャップ層１２４の開口部１２４ａ及び１２４ｂにおいて露出している電子供給層１２３の上に、ソース電極１３２及びドレイン電極１３３を形成する。これにより、キャップ層１２４の開口部１２４ａにおいて露出している電子供給層１２３の上に、ソース電極１３２を形成し、開口部１２４ｂにおいて露出している電子供給層１２３の上に、ドレイン電極１３３を形成する。
次に、図１２（ｂ）に示すように、キャップ層１２４の上に、保護膜１４０を形成する。
次に、図１３（ａ）に示すように、保護膜１４０において、ゲート電極１３１が形成される領域に開口部１４０ａを形成し、キャップ層１２４を露出させる。
次に、図１３（ｂ）に示すように、保護膜１４０の開口部１４０ａにおいて露出しているキャップ層１２４の上にゲート電極１３１を形成する。
以上の工程により、本実施の形態における半導体装置を作製することができる。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第３の実施の形態〕
（半導体装置）
次に、第３の実施の形態における半導体装置について、図１４に基づき説明する。
本実施の形態における半導体装置は、第２の実施の形態における半導体装置のソース電極１３２及びドレイン電極１３３の直下の領域の窒化物半導体層に、コンタクト領域３３２及び３３３を形成した構造のものである。本実施の形態では、コンタクト領域３３２及び３３３は、ｎ型となる不純物元素がドープされたｎ−ＧａＮを再成長させることにより形成する。本実施の形態においては、コンタクト領域３３２及び３３３には、ｎ型となる不純物元素としてＳｉが、約５．０×１０１８ｃｍ−３の濃度でドープされている。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図１５〜図１８に基づき説明する。
最初に、図１５（ａ）に示すように、基板１１０の上に、窒化物半導体層をエピタキシャル成長させることにより、バッファ層１１１、電子走行層１２１、スペーサ層１２２、電子供給層１２３、キャップ層１２４を形成する。
次に、図１５（ｂ）に示すように、ソース電極１３２及びドレイン電極１３３が形成される領域のキャップ層１２４、電子供給層１２３、スペーサ層１２２、電子走行層１２１の一部を除去する。具体的には、キャップ層１２４の上に、熱ＣＶＤ（chemical vapor deposition）によりＳｉＯ２膜を成膜し、この後、ＳｉＯ２膜の上にフォトレジストを塗布し、露光装置による露光、現像を行う。これにより、ソース電極１３２及びドレイン電極１３３が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、エッチングガスとしてフッ素系ガスを用いたＲＩＥ等のドライエッチングにより、レジストパターンが形成されていない領域のＳｉＯ２膜を除去することにより、残存するＳｉＯ２膜によりＳｉＯ２ハードマスク３４０を形成する。この後、不図示のレジストパターンは、有機溶剤等により除去する。この後、ＳｉＯ２ハードマスク３４０が形成されていない領域のキャップ層１２４、電子供給層１２３、スペーサ層１２２、電子走行層１２１の一部をＲＩＥ等のドライエッチングにより除去することにより、開口部３３０ａ及び３３０ｂを形成する。このドライエッチングでは、エッチングガスとして塩素系ガスを用いる。
次に、図１６（ａ）に示すように、開口部３３０ａ及び３３０ｂにおいて、ＭＯＶＰＥにより、ｎ−ＧａＮをエピタキシャル成長させることにより、コンタクト領域３３２及び３３３を形成する。ｎ−ＧａＮのエピタキシャル成長は、電子走行層１２１を形成しているｉ−ＧａＮの結晶面の上において結晶成長し、結晶状態がアモルファスであるＳｉＯ２ハードマスク３４０の上には、結晶成長しない。従って、開口部３３０ａ及び３３０ｂにおいて、エピタキシャル成長したｎ−ＧａＮによりコンタクト領域３３２及び３３３が形成される。
コンタクト領域３３２及び３３３を形成する際には、Ｇａの原料ガスにはＴＭＧが用いられ、Ｎの原料ガスにはＮＨ３が用いられ、ｎ型の不純物元素となるＳｉをドープするためシラン（ＳｉＨ４）が用いられる。これらの原料ガスは、水素（Ｈ２）をキャリアガスとしてＭＯＶＰＥ装置の反応炉に供給され、成長温度は、６００℃〜１２００℃であり、成長圧力は、５ｋＰａ〜１００ｋＰａである。これにより、ｎ型となる不純物元素としてＳｉが、約５．０×１０１８ｃｍ−３の濃度でドープされているｎ−ＧａＮにより、コンタクト領域３３２及び３３３が形成される。このようにして、開口部３３０ａにはコンタクト領域３３２が形成され、開口部３３０ｂにはコンタクト領域３３３が形成される。
次に、図１６（ｂ）に示すように、ＳｉＯ２ハードマスク３４０を除去した後、素子を分離するための素子分離領域を形成し、更に、コンタクト領域３３２及び３３３の上に、ソース電極１３２及びドレイン電極１３３を形成する。具体的には、ＳｉＯ２ハードマスク３４０を除去した後、図示はしないが、素子を分離するための素子分離領域を形成する。この後、キャップ層１２４、コンタクト領域３３２及び３３３の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極１３２及びドレイン電極１３３が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、Ｔａ／Ａｌにより形成される金属積層膜を真空蒸着により成膜した後、有機溶剤に浸漬させることにより、レジストパターンの上に形成されている金属積層膜をレジストパターンとともにリフトオフにより除去する。これにより、残存している金属積層膜によりソース電極１３２及びドレイン電極１３３が形成される。この後、窒素雰囲気中において、４００℃〜１０００℃の間、例えば、５５０℃の温度で熱処理することにより、ソース電極１３２及びドレイン電極１３３をオーミックコンタクトさせる。
次に、図１７（ａ）に示すように、キャップ層１２４の上に、保護膜１４０を形成する。
次に、図１７（ｂ）に示すように、保護膜１４０において、ゲート電極１３１が形成される領域に開口部１４０ａを形成し、キャップ層１２４を露出させる。
次に、図１８に示すように、保護膜１４０の開口部１４０ａにおいて露出しているキャップ層１２４の上にゲート電極１３１を形成する。
以上の工程により、本実施の形態における半導体装置を作製することができる。
本実施の形態における半導体装置は、電子供給層１２３がＡｌＧａＮにより形成されている。従って、電子供給層１２３を形成した後、温度の高いプロセスであるエピタキシャル成長により、コンタクト領域３３２及び３３３を形成することが可能である。
尚、上記以外の内容については、第２の実施の形態と同様である。
〔第４の実施の形態〕
次に、第４の実施の形態について説明する。本実施の形態は、第３の実施の形態における半導体装置と同様の構造の半導体装置を第３の実施の形態とは異なる方法により製造する製造方法である。本実施の形態では、コンタクト領域３３２及び３３３は、ソース電極１３２及びドレイン電極１３３の直下の領域のキャップ層１２４、電子供給層１２３、スペーサ層１２２、電子走行層１２１の一部に、ｎ型となる不純物元素をイオン注入することにより形成する。
本実施の形態における半導体装置の製造方法について、図１９〜図２２に基づき説明する。
最初に、図１９（ａ）に示すように、基板１１０の上に、窒化物半導体層をエピタキシャル成長させることにより、バッファ層１１１、電子走行層１２１、スペーサ層１２２、電子供給層１２３、キャップ層１２４を形成する。
次に、図１９（ｂ）に示すように、ソース電極１３２及びドレイン電極１３３が形成される領域のキャップ層１２４、電子供給層１２３、スペーサ層１２２、電子走行層１２１の一部にイオン注入し、更に、ＳｉＯ２膜３５０を形成した後、熱処理を行う。具体的には、キャップ層１２４の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極１３２及びドレイン電極１３３が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、レジストパターンが形成されていない領域のキャップ層１２４、電子供給層１２３、スペーサ層１２２、電子走行層１２１の一部に、ドーズ量が約１×１０１３ｃｍ−３、加速電圧が２０ｋｅＶで、ｎ型となる不純物元素としてＳｉをイオン注入する。この後、熱ＣＶＤによりＳｉＯ２膜３５０を成膜し、１０００℃以上、例えば、１１００℃の温度で熱処理を行うことにより、イオン注入したＳｉを活性化させるとともに、結晶性の回復を行う。これにより、コンタクト領域３３２及び３３３を形成する。
次に、図２０（ａ）に示すように、ウェットエッチングにより、ＳｉＯ２膜３５０を除去する。この後、図示はしないが、素子を分離するための素子分離領域を形成する。
次に、図２０（ｂ）に示すように、コンタクト領域３３２及び３３３の上に、ソース電極１３２及びドレイン電極１３３を形成する。
次に、図２１（ａ）に示すように、キャップ層１２４の上に、保護膜１４０を形成する。
次に、図２１（ｂ）に示すように、保護膜１４０において、ゲート電極１３１が形成される領域に開口部１４０ａを形成し、キャップ層１２４を露出させる。
次に、図２２に示すように、保護膜１４０の開口部１４０ａにおいて露出しているキャップ層１２４の上にゲート電極１３１を形成する。
以上の工程により、本実施の形態における半導体装置を作製することができる。
尚、上記以外の内容については、第３の実施の形態と同様である。
〔第５の実施の形態〕
次に、第５の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
本実施の形態における半導体デバイスは、第１から第４の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図２３に基づき説明する。尚、図２３は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１から第４の実施の形態に示されているものとは、異なっている。また、本実施の形態においては、第１から第４の実施の形態における半導体装置においてＨＥＭＴまたはＵＭＯＳ構造のトランジスタを１つ形成した場合について説明する場合がある。
最初に、第１から第４の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴ等の半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。尚、この半導体チップ４１０は、第１から第４の実施の形態におけるいずれかの半導体装置に相当するものである。
次に、ゲート電極４１１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４１２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４１３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３はＡｌ等の金属材料により形成されている。また、本実施の形態においては、ゲート電極４１１はゲート電極パッドであり、第１から第４の実施の形態における半導体装置のゲート電極１３１と接続されている。また、ソース電極４１２はソース電極パッドであり、第１から第４の実施の形態における半導体装置のソース電極１３２と接続されている。また、ドレイン電極４１３はドレイン電極パッドであり、第１から第４の実施の形態における半導体装置のドレイン電極１３３と接続されている。
次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴ等のディスクリートパッケージされている半導体デバイスを作製することができる。
次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第１から第４の実施の形態におけるいずれかの半導体装置を用いた電源装置及び高周波増幅器である。
最初に、図２４に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図２４に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図２４に示す例では３つ）４６８を備えている。図２４に示す例では、第１から第４の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いている。尚、一次側回路４６１のスイッチング素子４６６及び４６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）を用いている。
次に、図２５に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。図２５に示す例では、パワーアンプ４７３は、第１から第４の実施の形態における半導体装置を有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。図２５に示す回路では、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に、窒化物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に、窒化物半導体により形成された第３の半導体層と、
前記第３の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
を有し、
前記第２の半導体層に含まれる酸素の濃度は、５．０×１０１８ｃｍ−３未満であり、
前記第３の半導体層に含まれる酸素の濃度は、５．０×１０１８ｃｍ−３以上であることを特徴とする半導体装置。
（付記２）
前記第１の半導体層は、ＧａＮを含む材料により形成されており、
前記第２の半導体層及び前記第３の半導体層は、ＡｌＧａＮを含む材料により形成されていることを特徴とする付記１に記載の半導体装置。
（付記３）
前記第３の半導体層に含まれる酸素の濃度は、１．０×１０１９ｃｍ−３以上であることを特徴とする付記１または２に記載の半導体装置。
（付記４）
基板の上に、窒化物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に、窒化物半導体により形成された第３の半導体層と、
前記第３の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
を有し、
前記第１の半導体層は、ＧａＮを含む材料により形成されており、
前記第１の半導体層の主面は、ｃ面であって、
前記第２の半導体層及び前記第３の半導体層は、ＡｌＧａＮを含む材料により形成されており、
前記第３の半導体層に含まれる酸素の濃度は、前記第２の半導体層に含まれる酸素の濃度よりも高いことを特徴とする半導体装置。
（付記５）
前記第２の半導体層に含まれる酸素の濃度は、５．０×１０１８ｃｍ−３未満であり、
前記第３の半導体層に含まれる酸素の濃度は、５．０×１０１８ｃｍ−３以上であることを特徴とする付記４に記載の半導体装置。
（付記６）
前記第２の半導体層におけるＡｌ組成は、０．３以上であり、
前記第３の半導体層におけるＡｌ組成は、０．４以上であることを特徴とする付記１から５のいずれかに記載の半導体装置。
（付記７）
前記第２の半導体層における膜厚は、０．５ｎｍ以上、４．０ｎｍ以下であることを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記８）
前記第３の半導体層における膜厚は、４ｎｍ以上、２０ｎｍ以下であることを特徴とする付記１から７のいずれかに記載の半導体装置。
（付記９）
前記第３の半導体層の上には、ｎ−ＧａＮを含む材料により第４の半導体層が形成されており、
前記ゲート電極、前記ソース電極及び前記ドレイン電極は、前記第３の半導体層、または、前記第４の半導体層の上に形成されていることを特徴とする付記１から８のいずれかに記載の半導体装置。
（付記１０）
前記ソース電極及び前記ドレイン電極の直下には、窒化物半導体にｎ型となる不純物元素がドープされているコンタクト領域が形成されていることを特徴とする付記１から９のいずれかに記載の半導体装置。
（付記１１）
基板の上に、窒化物半導体により第１の半導体層を形成する工程と、
前記第１の半導体層の上に、窒化物半導体により第２の半導体層を形成する工程と、
前記第２の半導体層の上に、窒化物半導体により第３の半導体層を形成する工程と、
前記第３の半導体層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
を有し、
前記第２の半導体層に含まれる酸素の濃度は、５．０×１０１８ｃｍ−３未満であり、
前記第３の半導体層に含まれる酸素の濃度は、５．０×１０１８ｃｍ−３以上であることを特徴とする半導体装置の製造方法。
（付記１２）
前記第１の半導体層、前記第２の半導体層及び前記第３の半導体層は、ＭＯＶＰＥにより形成されており、
前記第２の半導体層を形成する際には、キャリアガスとして水素を流し、
前記第３の半導体層を形成する際には、キャリアガスとして窒素を流し、
前記第３の半導体層を形成する際の温度は、前記第２の半導体層を形成する際の温度よりも低いことを特徴とする付記１１に記載の半導体装置の製造方法。
（付記１３）
基板の上に、窒化物半導体により第１の半導体層を形成する工程と、
前記第１の半導体層の上に、窒化物半導体により第２の半導体層を形成する工程と、
前記第２の半導体層の上に、窒化物半導体により第３の半導体層を形成する工程と、
前記第３の半導体層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
を有し、
前記第１の半導体層、前記第２の半導体層及び前記第３の半導体層は、ＭＯＶＰＥにより形成されており、
前記第２の半導体層を形成する際には、キャリアガスとして水素を流し、
前記第３の半導体層を形成する際には、キャリアガスとして窒素を流し、
前記第３の半導体層を形成する際の温度は、前記第２の半導体層を形成する際の温度よりも低いことを特徴とする半導体装置の製造方法。
（付記１４）
前記第１の半導体層は、ＧａＮを含む材料により形成されており、
前記第２の半導体層及び前記第３の半導体層は、ＡｌＧａＮを含む材料により形成されていることを特徴とする付記１１から１３のいずれかに記載の半導体装置の製造方法。
（付記１５）
前記第３の半導体層の上に、ｎ型の窒化物半導体により第４の半導体層を形成する工程を有し、
ゲート電極、ソース電極及びドレイン電極は、前記第３の半導体層、または、前記第４の半導体層の上に形成することを特徴とする付記１１から１４のいずれかに記載の半導体装置の製造方法。
（付記１６）
前記第３の半導体層を形成した後、
前記ソース電極及び前記ドレイン電極の直下における前記第３の半導体層、前記第２の半導体層、前記第１の半導体層の一部を除去し、開口部を形成する工程と、
前記開口部において、ＭＯＶＰＥによりｎ型となる窒化物半導体を成長させることにより、コンタクト領域を形成する工程と、
前記コンタクト領域の上に、前記ソース電極及び前記ドレイン電極を形成する工程と、
を有することを特徴とする付記１１から１５のいずれかに記載の半導体装置の製造方法。
（付記１７）
前記第３の半導体層を形成した後、
前記ソース電極及び前記ドレイン電極の直下における前記第３の半導体層、前記第２の半導体層、前記第１の半導体層の一部に、ｎ型となる不純物元素をイオン注入する工程と、
前記イオン注入した後、熱処理を行うことにより、前記イオン注入した領域にコンタクト領域を形成する工程と、
前記コンタクト領域の上に、前記ソース電極及び前記ドレイン電極を形成する工程と、
を有することを特徴とする付記１１から１５のいずれかに記載の半導体装置の製造方法。
（付記１８）
前記ｎ型となる不純物元素は、Ｓｉであることを特徴とする付記１１から１７のいずれかに記載の半導体装置の製造方法。
（付記１９）
付記１から１０のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記２０）
付記１から１０のいずれかに記載の半導体装置を有することを特徴とする増幅器。
１０ 基板
２１ ｉ−ＧａＮ層
２１ａ ２ＤＥＧ
２２ ｉ−ＡｌＧａＮ層
２３ ＡｌＧａＮ（ＡｌＧａＮ：Ｏ）層
３２ ｉ−ＡｌＧａＮ層
３３ ＡｌＧａＮ（ＡｌＧａＮ：Ｏ）層
１１０ 基板
１２１ 電子走行層（第１の半導体層）
１２１ａ ２ＤＥＧ
１２２ スペーサ層（第２の半導体層）
１２３ 電子供給層（第３の半導体層）
１３１ ゲート電極
１３２ ソース電極
１３３ ドレイン電極
１４０ 保護膜

Claims (10)

  1. 基板の上に、窒化物半導体により形成された第１の半導体層と、
    前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、
    前記第２の半導体層の上に、窒化物半導体により形成された第３の半導体層と、
    前記第３の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
    を有し、
    前記第２の半導体層に含まれる酸素の濃度は、５．０×１０１８ｃｍ−３未満であり、
    前記第３の半導体層に含まれる酸素の濃度は、５．０×１０１８ｃｍ−３以上であることを特徴とする半導体装置。
  2. 前記第１の半導体層は、ＧａＮを含む材料により形成されており、
    前記第２の半導体層及び前記第３の半導体層は、ＡｌＧａＮを含む材料により形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 基板の上に、窒化物半導体により形成された第１の半導体層と、
    前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、
    前記第２の半導体層の上に、窒化物半導体により形成された第３の半導体層と、
    前記第３の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
    を有し、
    前記第１の半導体層は、ＧａＮを含む材料により形成されており、
    前記第１の半導体層の主面は、ｃ面であって、
    前記第２の半導体層及び前記第３の半導体層は、ＡｌＧａＮを含む材料により形成されており、
    前記第３の半導体層に含まれる酸素の濃度は、前記第２の半導体層に含まれる酸素の濃度よりも高いことを特徴とする半導体装置。
  4. 前記第２の半導体層におけるＡｌ組成は、０．３以上であり、
    前記第３の半導体層におけるＡｌ組成は、０．４以上であることを特徴とする請求項１から３のいずれかに記載の半導体装置。
  5. 前記ソース電極及び前記ドレイン電極の直下には、窒化物半導体にｎ型となる不純物元素がドープされているコンタクト領域が形成されていることを特徴とする請求項１から４のいずれかに記載の半導体装置。
  6. 基板の上に、窒化物半導体により第１の半導体層を形成する工程と、
    前記第１の半導体層の上に、窒化物半導体により第２の半導体層を形成する工程と、
    前記第２の半導体層の上に、窒化物半導体により第３の半導体層を形成する工程と、
    前記第３の半導体層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
    を有し、
    前記第２の半導体層に含まれる酸素の濃度は、５．０×１０１８ｃｍ−３未満であり、
    前記第３の半導体層に含まれる酸素の濃度は、５．０×１０１８ｃｍ−３以上であることを特徴とする半導体装置の製造方法。
  7. 前記第１の半導体層、前記第２の半導体層及び前記第３の半導体層は、ＭＯＶＰＥにより形成されており、
    前記第２の半導体層を形成する際には、キャリアガスとして水素を流し、
    前記第３の半導体層を形成する際には、キャリアガスとして窒素を流し、
    前記第３の半導体層を形成する際の温度は、前記第２の半導体層を形成する際の温度よりも低いことを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 基板の上に、窒化物半導体により第１の半導体層を形成する工程と、
    前記第１の半導体層の上に、窒化物半導体により第２の半導体層を形成する工程と、
    前記第２の半導体層の上に、窒化物半導体により第３の半導体層を形成する工程と、
    前記第３の半導体層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
    を有し、
    前記第１の半導体層、前記第２の半導体層及び前記第３の半導体層は、ＭＯＶＰＥにより形成されており、
    前記第２の半導体層を形成する際には、キャリアガスとして水素を流し、
    前記第３の半導体層を形成する際には、キャリアガスとして窒素を流し、
    前記第３の半導体層を形成する際の温度は、前記第２の半導体層を形成する際の温度よりも低いことを特徴とする半導体装置の製造方法。
  9. 前記第３の半導体層を形成した後、
    前記ソース電極及び前記ドレイン電極の直下における前記第３の半導体層、前記第２の半導体層、前記第１の半導体層の一部を除去し、開口部を形成する工程と、
    前記開口部において、ＭＯＶＰＥによりｎ型となる窒化物半導体を成長させることにより、コンタクト領域を形成する工程と、
    前記コンタクト領域の上に、前記ソース電極及び前記ドレイン電極を形成する工程と、
    を有することを特徴とする請求項６から８のいずれかに記載の半導体装置の製造方法。
  10. 前記第３の半導体層を形成した後、
    前記ソース電極及び前記ドレイン電極の直下における前記第３の半導体層、前記第２の半導体層、前記第１の半導体層の一部に、ｎ型となる不純物元素をイオン注入する工程と、
    前記イオン注入した後、熱処理を行うことにより、前記イオン注入した領域にコンタクト領域を形成する工程と、
    前記コンタクト領域の上に、前記ソース電極及び前記ドレイン電極を形成する工程と、
    を有することを特徴とする請求項６から８のいずれかに記載の半導体装置の製造方法。
JP2016085263A 2016-04-21 2016-04-21 半導体装置及び半導体装置の製造方法 Active JP6658253B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016085263A JP6658253B2 (ja) 2016-04-21 2016-04-21 半導体装置及び半導体装置の製造方法
US15/461,042 US10032875B2 (en) 2016-04-21 2017-03-16 Semiconductor device and method for manufacturing the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016085263A JP6658253B2 (ja) 2016-04-21 2016-04-21 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017195299A true JP2017195299A (ja) 2017-10-26
JP6658253B2 JP6658253B2 (ja) 2020-03-04

Family

ID=60090424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016085263A Active JP6658253B2 (ja) 2016-04-21 2016-04-21 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10032875B2 (ja)
JP (1) JP6658253B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021024670A1 (ja) * 2019-08-08 2021-02-11 住友化学株式会社 窒化物半導体基板
WO2021025044A1 (ja) * 2019-08-08 2021-02-11 住友化学株式会社 エピタキシャル基板
US20210151572A1 (en) * 2018-02-19 2021-05-20 Sumitomo Electric Industries, Ltd. Process of forming a high electron mobility transistor including a gate electrode layer spaced apart from a silicon nitride film
KR102621470B1 (ko) * 2022-12-20 2024-01-09 웨이브로드 주식회사 에피택시 다이를 이용한 그룹3족 질화물 전력반도체 소자 제조 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106981507B (zh) * 2017-03-29 2020-02-14 苏州捷芯威半导体有限公司 半导体器件及其制造方法
JP7013710B2 (ja) * 2017-08-07 2022-02-01 住友電気工業株式会社 窒化物半導体トランジスタの製造方法
TWI811394B (zh) 2019-07-09 2023-08-11 聯華電子股份有限公司 高電子遷移率電晶體及其製作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144285A (ja) * 1999-11-11 2001-05-25 Hitachi Cable Ltd Ｉｉｉ−ｖ族化合物半導体製造方法
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
JP4939749B2 (ja) * 2004-12-22 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 化合物半導体スイッチ回路装置
JP2008270521A (ja) * 2007-04-20 2008-11-06 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JP2009114035A (ja) * 2007-11-08 2009-05-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体製造装置および製造方法
JP5702058B2 (ja) * 2009-08-28 2015-04-15 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
JP2011228428A (ja) 2010-04-19 2011-11-10 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体からなる半導体装置およびその製造方法、電力変換装置
WO2012026396A1 (ja) * 2010-08-25 2012-03-01 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、半導体素子用エピタキシャル基板の作製方法、および半導体素子の作製方法
US20120315742A1 (en) * 2011-06-08 2012-12-13 Sumitomo Electric Industries, Ltd. Method for forming nitride semiconductor device
JP2014090065A (ja) 2012-10-30 2014-05-15 Hitachi Cable Ltd 窒化物系半導体エピタキシャルウエハ及び窒化物系電界効果型トランジスタ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210151572A1 (en) * 2018-02-19 2021-05-20 Sumitomo Electric Industries, Ltd. Process of forming a high electron mobility transistor including a gate electrode layer spaced apart from a silicon nitride film
US11710773B2 (en) * 2018-02-19 2023-07-25 Sumitomo Electric Industries, Ltd. Process of forming a high electron mobility transistor including a gate electrode layer spaced apart from a silicon nitride film
WO2021024670A1 (ja) * 2019-08-08 2021-02-11 住友化学株式会社 窒化物半導体基板
WO2021025044A1 (ja) * 2019-08-08 2021-02-11 住友化学株式会社 エピタキシャル基板
KR102621470B1 (ko) * 2022-12-20 2024-01-09 웨이브로드 주식회사 에피택시 다이를 이용한 그룹3족 질화물 전력반도체 소자 제조 방법

Also Published As

Publication number Publication date
JP6658253B2 (ja) 2020-03-04
US20170309712A1 (en) 2017-10-26
US10032875B2 (en) 2018-07-24

Similar Documents

Publication Publication Date Title
JP5784440B2 (ja) 半導体装置の製造方法及び半導体装置
US9269782B2 (en) Semiconductor device
JP6136571B2 (ja) 半導体装置及び半導体装置の製造方法
JP6658253B2 (ja) 半導体装置及び半導体装置の製造方法
US20140264364A1 (en) Semiconductor device
JP5913816B2 (ja) 半導体装置の製造方法
JP5784441B2 (ja) 半導体装置及び半導体装置の製造方法
JP2014072431A (ja) 半導体装置
JP2013074068A (ja) 半導体装置及び半導体装置の製造方法
JP2014072429A (ja) 半導体装置
JP6575304B2 (ja) 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP2015070064A (ja) 半導体装置及び半導体装置の製造方法
US10964805B2 (en) Compound semiconductor device
JP2014072428A (ja) 半導体結晶基板の製造方法、半導体装置の製造方法、半導体結晶基板及び半導体装置
US10084059B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6252122B2 (ja) 半導体装置及び半導体装置の製造方法
JP2014072427A (ja) 半導体装置及び半導体装置の製造方法
JP5966289B2 (ja) 半導体基板の製造方法及び半導体装置の製造方法
US10312344B2 (en) Semiconductor device, manufacturing method of semiconductor device, power unit, and amplifier
JP2017085014A (ja) 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法
JP6642200B2 (ja) 半導体装置及び半導体装置の製造方法
JP2020088104A (ja) 半導体装置、半導体装置の製造方法、電源装置及び増幅器
JP7103145B2 (ja) 半導体装置、半導体装置の製造方法、電源装置及び増幅器
JP2017212325A (ja) 半導体装置及び半導体装置の製造方法
JP2017168862A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191008

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200120

R150 Certificate of patent or registration of utility model

Ref document number: 6658253

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150