CN108369893B - 碳化硅单晶衬底、碳化硅外延衬底及制造碳化硅半导体器件的方法 - Google Patents

碳化硅单晶衬底、碳化硅外延衬底及制造碳化硅半导体器件的方法 Download PDF

Info

Publication number
CN108369893B
CN108369893B CN201680068455.4A CN201680068455A CN108369893B CN 108369893 B CN108369893 B CN 108369893B CN 201680068455 A CN201680068455 A CN 201680068455A CN 108369893 B CN108369893 B CN 108369893B
Authority
CN
China
Prior art keywords
silicon carbide
main surface
orientation plane
single crystal
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680068455.4A
Other languages
English (en)
Other versions
CN108369893A (zh
Inventor
堀勉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN108369893A publication Critical patent/CN108369893A/zh
Application granted granted Critical
Publication of CN108369893B publication Critical patent/CN108369893B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Abstract

一种碳化硅单晶衬底包括第一主表面和取向平面。取向平面在<11‑20>方向上延伸。第一主表面包括从第一主表面的外周延伸至多5mm的端部区域。在垂直于第一主表面的方向上，与取向平面连续的端部区域的翘曲量不大于3μm。

Description

碳化硅单晶衬底、碳化硅外延衬底及制造碳化硅半导体器件 的方法
技术领域
本公开涉及一种碳化硅单晶衬底、一种碳化硅外延衬底以及一种制造碳化硅半导体器件的方法。本申请要求于2015年11月24日提交的日本专利申请号2015-228517的优先权，其全部内容通过引用并入本文。
背景技术
日本专利特开第2014-170891号(PTD 1)公开一种在碳化硅单晶衬底上外延生长碳化硅层的方法。
引用文献列表
专利文献
PTD 1：日本专利特开：第2014-170891号
发明内容
根据本公开的碳化硅单晶衬底包括第一主表面和取向平面。所述取向平面沿<11-20>方向延伸。所述第一主表面包括从所述第一主表面的外周延伸至多5mm的端部区域。在垂直于所述第一主表面的方向上，与所述取向平面连续的所述端部区域的翘曲量不大于3μm。
附图说明
图1是示出根据本实施例的碳化硅单晶衬底的构造的示意立体图。
图2是示出根据本实施例的碳化硅单晶衬底的构造的示意平面图。
图3是示出第一主表面的相对高度与第一主表面上的位置之间关系的第一示例的图。
图4是图3中区域IV的放大图。
图5是示出第一主表面的相对高度与第一主表面上的位置之间关系的第二示例的图。
图6是示出用于测量碳化硅单晶衬底的第一主表面的相对高度的设备的构造的示意图。
图7是示出根据本实施例的碳化硅外延衬底的构造的示意立体图。
图8是示出根据本实施例的碳化硅单晶衬底的第一变型的构造的示意平面图。
图9是示出根据本实施例的碳化硅单晶衬底的第二变型的构造的示意平面图。
图10是示出根据本实施例的碳化硅单晶衬底的第三变型的构造的示意平面图。
图11是示出根据本实施例的制造碳化硅单晶衬底的方法的第一步骤的示意立体图。
图12是示出根据本实施例的制造碳化硅单晶衬底的方法的第二步骤的示意剖视图。
图13是示出根据本实施例的制造碳化硅单晶衬底的方法的第三步骤的示意立体图。
图14是示出根据本实施例的制造碳化硅单晶衬底的方法的第四步骤的示意剖视图。
图15是示出根据本实施例的制造碳化硅单晶衬底的方法的第五步骤的示意立体图。
图16是示出根据本实施例的制造碳化硅单晶衬底的方法的第六步骤的示意剖视图。
图17是示出根据本实施例的制造碳化硅单晶衬底的方法的第七步骤的示意剖视图。
图18是示出根据本实施例的制造碳化硅外延衬底的方法的示意剖视图。
图19是示意性示出根据本实施例的制造碳化硅半导体器件的方法的流程图。
图20是示出根据本实施例的制造碳化硅半导体器件的方法的第一步骤的示意剖视图。
图21是示出根据本实施例的制造碳化硅半导体器件的方法的第二步骤的示意剖视图。
图22是示出根据本实施例的制造碳化硅半导体器件的方法的第三步骤的示意剖视图。
具体实施方式
[本公开实施例的概况]
首先将描述本公开实施例的概况。在下文的描述中，相同或相对应的元素具有相同的附图标记，并且不再重复其相同的描述。关于本文的晶体学符号，分别以[]、<>、()和{}示出单个取向、群取向、单个平面、和群平面。晶体学负指数通常由上带横线“-”的数字表示，而本文的负号在数字前。
(1)根据本公开的碳化硅单晶衬底10包括第一主表面11和取向平面31。取向平面31沿<11-20>方向延伸。第一主表面11包括从第一主表面11的外周105延伸至多5mm的端部区域103。在垂直于第一主表面11的方向上，与取向平面31连续的端部区域103的翘曲101的量不大于3μm。
碳化硅单晶衬底通常通过用线锯切割碳化硅单晶锭来获得。在用线锯切割碳化硅锭的过程中，理想地，线锯基本上垂直于碳化硅单晶锭的侧表面来引入。然而，在开始切割时，线锯的相对于碳化硅单晶锭的侧表面的引入的角度并不稳定，并且线锯可能倾斜地被引入到侧表面中。在物理上，碳平面比硅平面更容易切割。因而，线锯趋于朝向碳平面移动。因此，碳化硅单晶锭的切割面(换言之，切出的碳化硅单晶衬底的正面和背面)趋于在开始切割碳化硅单晶锭时朝向碳平面弯曲。因而，切出的碳化硅单晶衬底的正面的外缘可能在背离碳化硅单晶衬底的背面的方向上向上翘曲，或者反之，在朝向背面的方向上向下翘曲。
特别是，当与取向平面连续的碳化硅单晶衬底的正面的端部区域发生很大翘曲(具体地，大于3μm)时，通过外延生长在碳化硅单晶衬底上形成碳化硅层的过程中，堆垛层错趋于从取向平面发展到碳化硅层中。因而，期望使端部区域的翘曲量(即，向上或向下的翘曲量)减小(具体地，减小到3μm或更小)。
作为研究结果，本发明人已经设想，在用线锯切割碳化硅单晶锭时，在碳化硅单晶锭的取向平面上布置呈板状的保护部，之后首先切割该保护部，随后再切割碳化硅单晶锭。尽管首先切割的保护部的切割面可能相对于保护部的侧表面弯曲，但切割面将逐渐基本上垂直于侧表面。因而，继保护部之后切割的碳化硅锭基本上垂直于其侧表面被切割。因此，能够减小端部区域的翘曲量。具体地，端部区域的翘曲量能够不大于3μm。因此，能够减轻在外延生长期间从取向平面发展到碳化硅层中的堆垛层错。
(2)在根据(1)所述的碳化硅单晶衬底10中，当观察在垂直于第一主表面11的方向上观察时将取向平面31垂直地分成两个相等区段的截面时，端部区域103可以在背离与第一主表面11相反的表面13的方向上、朝向取向平面31、向上翘曲。翘曲量101可以表示取向平面31与第一主表面11之间的接触点7和从区域102中的所述第一主表面11的横截面轮廓15算出的最小二乘线4与取向平面31相交的点6之间的距离，该区域从朝向第一主表面11的中心5距离取向平面31为3mm的位置延伸至距离该取向平面31为5mm的位置。
(3)在根据(1)所述的碳化硅单晶衬底10中，当观察在垂直于第一主表面11的方向上观察时将取向平面31垂直地分成两个相等区段的截面时，端部区域103可以在朝向与第一主表面11相反的表面13的方向上、朝向取向平面31、向下翘曲。翘曲量101可以表示取向平面31与第一主表面11之间的接触点7和从区域102中的所述第一主表面11的横截面轮廓15算出的最小二乘线4与沿取向平面31延伸的虚拟面相交的点6之间的距离，该区域从朝向第一主表面11的中心5距离取向平面31为3mm的位置延伸至距离该取向平面31为5mm的位置。
(4)在根据(1)至(3)中的任一项所述的碳化硅单晶衬底10中，翘曲量101可以不大于2μm。
(5)在根据(4)所述的碳化硅单晶衬底10中，翘曲量101可以不大于1μm。
(6)根据本公开的碳化硅外延衬底100可以包括(1)至(5)中的任一项中所述的碳化硅单晶衬底10以及碳化硅层20。碳化硅层20位于第一主表面11上。碳化硅层20包括与接触第一主表面11的表面14相反的第二主表面12。第二主表面12不带有在<1-100>方向上从取向平面31延伸并且长度不短于1mm的堆垛层错。
(7)在根据(1)至(5)中的任一项所述的碳化硅单晶衬底10中，当在垂直于第一主表面11的方向上观察时将取向平面31垂直地分成两个相等区段的线段3被分成四个相等区段时，第一主表面11可以包括从取向平面31延伸至与线段3的1/4相对应的位置44的下部区域41。与下部区域41的端部33连续的端部区域103的翘曲量101不大于3μm。
(8)根据本公开的碳化硅外延衬底100可以包括(7)中所述的碳化硅单晶衬底10以及碳化硅层20。碳化硅层20位于第一主表面11上。碳化硅层20包括与接触第一主表面11的表面14相反的第二主表面12。第二主表面12不带有在<1-100>方向从下部区域41的端部33延伸并且长度不短于1mm的堆垛层错。
(9)在根据(1)至(5)中的任一项所述的碳化硅单晶衬底10中，当在垂直于第一主表面11的方向上观察时将取向平面31垂直地分成两个相等区段的线段3被分成四个相等区段时，第一主表面11可以包括从与取向平面31相反的端部35延伸至与线段的1/4相对应的位置45的上部区域43。与上部区域43的端部35连续的端部区域103的翘曲量101不大于3μm。
(10)根据本公开的碳化硅外延衬底100可以包括(9)中所述的碳化硅单晶衬底10以及碳化硅层20。碳化硅层20位于第一主表面11上。碳化硅层20包括与接触第一主表面11的表面14相反的第二主表面12。第二主表面12不带有在<1-100>方向上从上部区域43的端部35延伸并且长度不短于1mm的堆垛层错。
(11)在根据(1)至(5)中的任一项所述的碳化硅单晶衬底10中，当在垂直于第一主表面11的方向上观察时将取向平面31垂直地分成两个相等区段的线段3被分成四个相等区段时，第一主表面11可以包括从取向平面31延伸至与线段的1/4相对应的位置44的下部区域41以及从与取向平面31相反的端部35延伸至与线段的1/4相对应的位置45的上部区域43。与下部区域41的端部33连续的端部区域103的翘曲量101不大于3μm，并且与上部区域43的端部35连续的端部区域103的翘曲量101不大于3μm。
(12)根据本公开的碳化硅外延衬底100可以包括(11)中所述的碳化硅单晶衬底10以及碳化硅层20。碳化硅层20位于第一主表面11上。碳化硅层20包括与接触第一主表面11的表面14相反的第二主表面12。第二主表面12不带有在<1-100>方向上从下部区域41的端部33延伸并且长度不短于1mm的堆垛层错并且不带有在<1-100>方向上从上部区域43的端部35延伸并且长度不短于1mm的堆垛层错。
(13)根据本公开的制造碳化硅半导体器件300的方法包括以下步骤。制备(6)、(8)、(10)和(12)中的任一项中所述的碳化硅外延衬底100。处理碳化硅外延衬底100。
[本公开实施例的细节]
下面将描述对本公开实施例的详情。
(碳化硅单晶衬底)
最初将描述根据本实施例的碳化硅单晶衬底的构造。如图1和图2所示，碳化硅单晶衬底10包括第一主表面11、与第一主表面11相反的第三主表面13、以及位于第一主表面11与第三主表面13之间的侧端面30。侧端面30由平面的取向平面31和弯曲的曲部32构成。取向平面31沿<11-20>方向延伸。取向平面31基本上呈矩形。取向平面31的纵向方向是<11-20>方向。垂直于取向平面31的方向可以是<1-100>方向。
如图2所示，在从垂直于第一主表面11的方向上观察时，侧端面30包括呈直线的取向平面31和呈弧形的曲部32。由曲部32上的任意三点形成的三角形的外接圆的中心可以被定义为第一主表面11的中心5。碳化硅单晶衬底10(下文可以简称为“单晶衬底”)由碳化硅单晶制成。碳化硅单晶的多型例如是4H-SiC。与其他多型相比，4H-SiC的电子迁移率和介电强度更高。碳化硅单晶衬底10包含诸如氮(N)的n型杂质。碳化硅单晶衬底10例如具有n型导电类型。
第一主表面11例如是{0001}平面或者从{0001}平面倾斜至多8°的表面。当第一主表面11从{0001}平面倾斜时，第一主表面11的法线的倾斜的方向(偏离方向)例如是<11-20>方向。从{0001}平面的倾斜的角(偏离角)可以不小于1°或不小于2°。偏离角可以不大于7°或不大于6°。第一主表面11具有例如不小于100mm的最大直径(直径)。最大直径可以不小于150mm、不小于200mm、或不小于250mm。最大直径的上限不被特别地限制。最大直径的上限可以例如被设定为300mm。当第一主表面11位于(0001)平面侧时，第三主表面13位于(000-1)平面侧。反之，当第一主表面11位于(000-1)平面侧时，第三主表面13位于(0001)平面侧。第一主表面11包括从第一主表面11的外周105朝向中心5延伸至多5mm的端部区域103(第一端部区域)以及由端部区域103围绕的中央区域104。端部区域103与取向平面31连续。
现将描述端部区域的翘曲量。
图3示出在垂直于第一主表面11的方向上观察时，此刻观察到将取向平面31垂直地分成两个相等区段的截面时的第一主表面11的横截面轮廓15。在图3中，纵坐标表示第一主表面11的相对高度，横坐标表示第一主表面上的在垂直于取向平面31的方向上的位置。稍后将描述测量相对高度的方法。第一位置1是指当在垂直于第一主表面11的方向上观察时取向平面的中心中的位置。第二位置2是指当在第一主表面11的中心5观察时曲部32的与第一位置1相反的位置。如图3所示，在截面图中，朝向取向平面31，端部区域103可以在背离与第一主表面11相反的第三主表面13的方向上向上翘曲。第一主表面11的相对高度可以在第二位置2处最低。第一主表面11的相对高度可以从第二位置2朝向第一位置1逐渐增大。
图4是图3中区域IV的放大图。在图4中，横坐标表示在垂直于取向平面31的方向上与取向平面31的距离。横坐标上的位置0是指取向平面31的位置。假设最小二乘线4，其由从与取向平面31相距3mm的位置朝向第一主表面11的中心5延伸至与从该定相平面相距5mm的位置的区域102中的第一主表面11的横截面轮廓15算出。翘曲量101表示其中最小二乘线4与取向平面31相交的点6和取向平面31与第一主表面11之间的接触点7之间的距离。接触点7可以在垂直于第一主表面11的方向上位于取向平面31中的最高位置。
如图5所示，在截面图中，朝向取向平面31，端部区域103可以在朝向与第一主表面11相反的第三主表面13的方向上向下翘曲。在图5中的横坐标表示在垂直于取向平面31的方向上与取向平面31的距离。横坐标上的位置0是指取向平面31的位置。假设最小二乘线4，其由从与取向平面31相距3mm的位置朝向第一主表面11的中心5延伸至与该定相平面相距5mm的位置的区域102中的第一主表面11的横截面轮廓15算出。翘曲量101表示其中最小二乘线4与沿取向平面31延伸的虚拟面36相交的点8和取向平面31与第一主表面11之间的接触点7之间的距离。接触点7可以是在垂直于第一主表面11的方向上位于取向平面31中的最低位置。
如上所述，朝向外周105，端部区域103可以在背离碳化硅单晶衬底10的第三主表面13的方向上向上翘曲，或者反之，可以在朝向第三主表面13的方向上向下翘曲。第三主表面13包括从第三主表面13的外周延伸至多5mm的第二端部区域。第二端部区域与取向平面31连续。当第一端部区域103向上翘曲时，第二端部区域可能向下翘曲。反之，当第一端部区域103向下翘曲时，第二端部区域可能向上翘曲。在垂直于第一主表面11的方向上，第一端部区域103的翘曲量101不大于3μm。翘曲量101优选不大于2μm，并且更优选不大于1μm。类似地，在垂直于第三主表面13的方向上，第二端部区域的翘曲量101可以不大于3μm、不大于2μm或不大于1μm。
现将描述一种测量翘曲量的方法。
例如，能够利用由Kohzu Precision Co.,Ltd.制造的Dyvoce系列表面轮廓系统来测量翘曲量。如图6所示，表面仿形系统57主要包括例如激光位移计50和XY载台55。激光位移计50主要包括光发射元件51和光接收元件52。光发射元件51例如通过半导体激光器来实现。
如图6所示，碳化硅单晶衬底10被布置在XY载台55上。用来自光发射元件51的入射光53照射碳化硅单晶衬底10的第一主表面11。由光接收元件52感测来自第一主表面11的反射光54。因此，能够测量激光位移计50到第一主表面11的距离。通过使XY载台55在二维平面内移动，能够测量沿第一主表面11的径向方向的表面的相对高度的轮廓。
垂直于第一主表面11的直线58与入射光53的入射的方向之间的角度是例如不小于0°且不大于60°。当角度大于60°时，由于特别是在第一主表面11的外周附近上的漫射而导致噪声是较高的，并且难以精确地测量碳化硅单晶衬底10的表面轮廓。在本实施例中，通过将该角度设定为较小，能够精确地测量第一主表面11的外周附近的表面轮廓(特别是，第一主表面11与侧端面30之间的切线7附近的轮廓)。
例如，沿着图2中的线段3测量第一主表面11的相对高度。然后，使用XY载台55，将碳化硅单晶衬底10例如沿<11-20>方向上移位10mm。然后，沿平行于线段3的线段测量第一主表面11的相对高度。如上所述，以10mm间隔测量第一主表面11的相对高度曲线。
当在垂直于第一主表面11的方向上观察时，与取向平面31连续的端部区域103的翘曲量101不大于3μm意旨，当在取向平面31的延伸方向(即，<11-20>方向)上以10mm间隔在测量位置处测量端部区域103的翘曲量101时，所有测量位置处的端部区域103的翘曲量101不大于3μm。
(碳化硅外延衬底)
现将描述根据本实施例的碳化硅外延衬底的构造。如图7所示，碳化硅外延衬底100包括碳化硅单晶衬底10和碳化硅层20。碳化硅层20位于第一主表面11上。碳化硅层20包括与第一主表面11接触的第四主表面14以及与第四主表面14相反的第二主表面12。第二主表面12不带有从取向平面31在<1-100>方向上延伸并且长度不短于1mm的堆垛层错。第二主表面优选地不带有长度不短于1.5mm的堆垛层错，并且更优选不带有长度不短于2mm的堆垛层错。堆垛层错的长度被定义为在<1-100>方向上的长度。第二主表面12可以包括从与取向平面31不同的区域延伸的堆垛层错、在与<1-100>方向不同的方向上延伸的堆垛层错、或者具有短于1mm的长度的堆垛层错。
碳化硅层20是通过外延生长形成的外延层。碳化硅层20包含诸如氮的n型杂质。碳化硅层20中包含的n型杂质的浓度可以低于碳化硅单晶衬底10中包含的n型杂质的浓度。碳化硅层20限定第二主表面12。碳化硅层20可以具有例如不小于5μm、不小于10μm或不小于15μm的厚度。
(观察堆垛层错的方法)
现将描述一种观察堆垛层错的方法。例如，使用由Photon Design Corporation制造的光致发光成像设备用于观察堆垛层错。当用激发光照射碳化硅外延衬底100的第二主表面12时，在第二主表面12中观察到光致发光。例如，采用白光作为激发光。白光例如穿过313nm带通滤波器并且发射到第二主表面12。光致发光例如穿过740nm低通滤波器并于此后到达诸如相机的光接收元件。如上所述，拍摄第二主表面12上的测量区域的光致发光图像。
例如，通过在使碳化硅外延衬底100在平行于第二主表面12的方向上移动的同时来拍摄第二主表面12的光致发光图像，映射整个第二主表面12上的光致发光图像。在光致发光图像中，从取向平面31呈线性伸的白色条纹被识别为堆垛层错。
(碳化硅单晶衬底的第一变型)
如图8所示，假设一个示例，当在垂直于第一主表面11的方向上观察时，将取向平面31垂直地分成两个相等区段的线段3在碳化硅单晶衬底10中分成四个相等区段。第一主表面11包括从取向平面31延伸到与线段3的1/4相对应的位置44的下部区域41。线段3位于第一主表面11上。线段3穿过第一主表面11的中心5。位置44定义与线段3垂直的线段。当线段3分成四个相等区段时，位置44位于与第一位置1相距对应于线段3的1/4长度的位置处，该第一位置表示线段3与取向平面31之间的接触点。
当在垂直于第一主表面11的方向观察时，呈弧形的曲部32包括下弧部33、中央弧部34和上弧部35。中央弧部34位于下弧部33与上弧部35之间。下弧部33由下部区域41限定。与下部区域41的端部33连续的端部区域103的翘曲量101不大于3μm。当在垂直于第一主表面11的方向上观察时，端部区域103的翘曲量101不大于3μm意旨，当在沿端部33的方向上以10mm间隔在多个测量位置处测量端部区域103的翘曲量101时，所有测量位置处的端部区域103的翘曲量101不大于3μm。端部区域103的翘曲量101优选不大于2μm，更优选不大于1μm。
(碳化硅外延衬底的第一变型)
如图7所示，根据第一变型的碳化硅外延衬底100包括根据第一变型的碳化硅单晶衬底10以及碳化硅层20。碳化硅层20位于第一主表面11上。碳化硅层20包括与第一主表面11接触的第四主表面14以及与第四主表面14相反的第二主表面12。第二主表面12不带有从下部区域41的端部33在<1-100>方向上延伸并且长度不短于1mm的堆垛层错。第二主表面12可以包括从与下部区域41的端部33不同的区域延伸的堆垛层错、在与<1-100>方向不同的方向上延伸的堆垛层错、或者具有短于1mm长度的堆垛层错。
(碳化硅单晶衬底的第二变型)
如图9所示，假设一个示例，当在垂直于第一主表面11的方向上观察时，将取向平面31垂直分成两个相等区段的线段3在根据第二变型的碳化硅单晶衬底10中分成四个相等区段。第一主表面11包括从与取向平面31相反的端部35延伸到与线段的1/4相对应的位置45的上部区域43。线段3位于第一主表面11上。线段3穿过第一主表面11的中心5。位置45定义与线段3垂直的线段。当将线段3分成四个相等区段时，位置45位于与第二位置2相距与线段3的1/4长度相对应的位置处，该第二位置2表示线段3与端部35之间的接触点。
当在垂直于第一主表面11的方向观察时，呈弧形的曲部32包括下弧部33、中央弧部34、和上弧部35。中央弧部34位于下弧部33与上弧部35之间。上弧部35由上部区域43限定。与上部区域43的端部35连续的端部区域103的翘曲量101不大于3μm。当在垂直于第一主表面11的方向上观察时，与上部区域43的端部35连续的端部区域103的翘曲量101不大于3μm意旨，当在沿端部35的方向上以10mm间隔在测量位置处测量端部区域103的翘曲量101时，所有测量位置处的端部区域103的翘曲量101不大于3μm。端部区域103的翘曲量101优选不大于2μm，更优选不大于1μm。
(碳化硅外延衬底的第二变型)
如图7所示，根据第二变型的碳化硅外延衬底100包括根据第二变型的碳化硅单晶衬底10以及碳化硅层20。碳化硅层20位于第一主表面11上。碳化硅层20包括与接触第一主表面11的表面14相反的第二主表面12。第二主表面12不带有从上部区域43的端部35沿<1-100>方向上延伸并且长度不短于1mm的堆垛层错。第二主表面12可以包括从与上部区域43的端部35不同的区域延伸的堆垛层错、在与<1-100>方向不同的方向延伸的堆垛层错、或者具有短于1mm长度的堆垛层错。
(碳化硅单晶衬底的第三变型)
如图10所示，假设一个示例，当在垂直于第一主表面11的方向上观察时，将取向平面31垂直分成两个相等区段的线段3在根据第三变型的碳化硅单晶衬底10中分成四个相等区段。第一主表面11包括从取向平面31延伸到与线段的1/4相对应的位置44的下部区域41以及从与取向平面31相反的端部35延伸到与线段的1/4相对应的位置45的上部区域43。线段3位于第一主表面11上。线段3穿过第一主表面11的中心5。位置44定义与线段3垂直的线段。当将线段3分成四个相等区段时，位置44位于与第一位置1相距对应于线段3的1/4长度的位置处，该第一位置1表示线段3与取向平面31之间的接触点。当将线段3分成四个相等区段时，位置45位于与第二位置2相距对应于线段3的1/4长度的位置处，该第二位置2表示线段3与端部35之间的接触点。
当在垂直于第一主表面11的方向上观察时，呈弧形的曲部32包括下弧部33、中央弧部34、和上弧部35。中央弧部34位于下弧部33与上弧部35之间。上弧部35由上部区域43限定。下弧部33由下部区域41限定。
与下部区域41的端部33连续的端部区域103的翘曲量101不大于3μm。当在垂直于第一主表面11的方向上观察时，与下部区域41的端部33连续的端部区域103的翘曲量101不大于3μm意旨，当在沿端部33的方向上以10mm间隔在测量位置处测量端部区域103的翘曲量101时，所有测量位置处的端部区域103的翘曲量101不大于3μm。端部区域103的翘曲量101优选不大于2μm，更优选不大于1μm。
与上部区域43的端部35连续的端部区域103的翘曲量101不大于3μm。当在垂直于第一主表面11的方向观察时，与上部区域43的端部35连续的端部区域103的翘曲量101不大于3μm意旨，当在沿端部35的方向上以10mm间隔在测量位置处测量端部区域103的翘曲量101时，所有测量位置处的端部区域103的翘曲量101不大于3μm。端部区域103的翘曲量101优选不大于2μm，更优选不大于1μm。
(碳化硅外延衬底的第三变型)
如图7所示，根据第三变型的碳化硅外延衬底100包括根据第三变型所述的碳化硅单晶衬底10以及碳化硅层20。碳化硅层20位于第一主表面11上。碳化硅层20包括与接触第一主表面11的表面14相反的第二主表面12。第二主表面12不带有从下部区域41的端部33沿<1-100>方向延伸并且长度不短于1mm的堆垛层错，并且不带有从上部区域43的端部35在<1-100>方向上延伸并且长度不短于1mm的堆垛层错。第二主表面12可以包括从与上部区域43的端部35和下部区域41的端部33不同的区域延伸的堆垛层错、在与<1-100>方向不同的方向上延伸的堆垛层错、或者具有短于1mm长度的堆垛层错。
(制造碳化硅单晶衬底的方法)
现将描述根据本实施例的制造碳化硅单晶衬底的方法。
例如利用升华法制造多型4H的碳化硅单晶锭80。如图11所示，碳化硅单晶锭80包括上表面81、下表面82、和侧表面83。侧表面83位于上表面81与下表面82之间。侧表面83被连续设置到上表面81并且被连续设置到下表面82。上表面81例如呈凸状弯曲。下表面82例如基本上呈平面并且基本上呈圆形。在截面图中，侧表面83具有从下表面82朝上表面81增加的宽度。当使用坩埚以升华法制造碳化硅单晶时，上表面81面向碳化硅源材料，并且下表面82面向晶种衬底。
然后，成形碳化硅单晶锭80。具体地，准备第一磨石61和第二磨石62。第一磨石61被布置成面向侧表面83。第二磨石62被布置成面向上表面81。碳化硅单晶锭80的下表面82被固定到支架65。支架65例如由不锈钢制成。通过使支架65围绕旋转轴67旋转，使固定到支架65的碳化硅单晶锭80旋转。随着将第一磨石61压靠在碳化硅单晶锭80的侧表面83上，同时使碳化硅单晶锭80旋转，研磨侧表面83。类似地，随着将第二磨石62压靠在碳化硅单晶锭80的上表面81上，同时使碳化硅单晶锭80旋转，研磨上表面81。因此，碳化硅单晶锭80被成形成大致呈柱状的形状(参见图13)。碳化硅单晶锭80具有大致呈圆形的上表面81、大致呈圆形的下表面82和大致呈圆柱形的侧表面83。支架65从碳化硅单晶锭80的下表面82移开。
然后，将支架71附接到碳化硅单晶锭80的下表面82。当碳化硅单晶锭80被静止固定到支架71时，第三磨石68被压靠在碳化硅单晶锭80的侧表面83上。随着在用箭头所示的方向70上压靠第三磨石68，同时其沿平行于侧表面83的方向69进行往复运动，研磨侧表面83。因此，在碳化硅单晶锭80中形成取向平面84(参见图15)。侧表面83由平面的取向平面84和曲面部85限定。取向平面84基本上呈矩形。
然后，将保护部92附接到取向平面84。设置保护部92以覆盖整个平面的取向平面84(见图16)。保护部92例如用粘合剂固定到取向平面84。虽然保护部92的形状不受特别限制，但其例如呈板状。例如，采用碳化硅作为保护部92的材料。保护部92可以由单晶碳化硅或多晶碳化硅构成。呈板状的保护部92具有不小于10mm的厚度。
如图16所示，碳化硅单晶锭80被保持在基座91上，而取向平面84用保护部92覆盖。基座91的表面96被设置有呈弧形的凹部95。碳化硅单晶锭80的侧表面83的曲面部85被布置在凹部95中。碳化硅单晶锭80例如用粘合剂固定到基座91。碳化硅单晶锭80的取向平面84相对于基座91的表面96倾斜。保护部92可以远离表面96。
然后，切割碳化硅单晶锭80。如图17所示，当从碳化硅单晶锭80观察时，线锯93被布置在基座91的相反侧。随着底座91在用箭头所示的方向94上移动，同时线锯93摆动，用线锯93切割碳化硅单晶锭80。多个线锯93可以在垂直于上表面81的方向上对齐。线锯93在与碳化硅单晶锭80接触之前与保护部92接触。在切开保护部92的一部分之后，线锯93开始切割碳化硅单晶锭80。
在用线锯93切割碳化硅单晶锭80时，理想地，线锯93大致垂直地引入到碳化硅单晶锭80的侧表面83中。然而，在开始切割时，线锯93到碳化硅单晶锭80的侧表面83中的引入的角度并不稳定，并且线锯93可能倾斜地被引入到侧表面83中。当在不需要使用保护部92就开始用线锯93切割碳化硅单晶锭80时，线锯93趋于倾斜地引入到侧表面83。
在本实施例中，保护部92覆盖取向平面84的整个表面。尽管首先切割的保护部92的切割面可能相对于保护部92的侧表面弯曲，但切割面将逐渐基本上垂直于侧表面。因而，继保护部92之后切割的碳化硅单晶锭80被切割为基本上垂直于碳化硅单晶锭80的侧表面83。因此，能够减小与定位平面31连续的端部区域103的翘曲量101(参见图4)。如上所述，制备碳化硅单晶衬底10(参见图1)。
(制造碳化硅外延衬底的方法)
现将描述一种制造碳化硅外延衬底的方法。例如，通过热壁化学气相沉积(CVD)，通过外延生长在碳化硅单晶衬底10上形成碳化硅层20。具体地，将碳化硅单晶衬底10布置在CVD反应室内。例如，在反应室内的压力从大气压降到约1×10-6Pa之后，开始碳化硅单晶衬底10的温升。在温升期间，将代表载气的氢(H2)气引入到反应室中。
在反应室中的温度例如达到约1600℃之后，将源气体和掺杂气体引入到反应室内。源气体包括Si源气体和C源气体。例如，能够使用硅烷(SiH4)气作为Si源气体。例如，能够使用丙烷(C3H8)气作为C源气体。硅烷气和丙烷气的流量例如分别设定为46sccm和14sccm。硅烷气与氢气的体积比例如设定为0.04％。源气体的C/Si比例如设定为0.9。
例如，使用氨(NH3)气作为掺杂气体。氨气比具有三键的氮气更容易热分解。通过使用氨气，能够预期载体浓度的平面内均匀性的提高。氨气相对于氢气的浓度例如设定为1ppm。通过将载气体、源气体、和掺杂气体引入到反应室中，同时将碳化硅单晶衬底10加热到约1600℃，通过外延生长在碳化硅单晶衬底10上形成碳化硅层20(参见图7和图18)。因此，制成包括碳化硅单晶衬底10和碳化硅层20的碳化硅外延衬底100。
(制造碳化硅半导体器件的方法)
现将描述根据本实施例的制造碳化硅半导体器件300的方法。
根据本实施例的制造碳化硅半导体器件的方法主要包括外延衬底制备步骤(图19：S10)和衬底处理步骤(图19：S20)。
起初，执行外延衬底制备步骤(图19：S10)。具体地，利用前述的制造碳化硅外延衬底的方法，制备碳化硅外延衬底100(参见图7和图18)。
然后，执行衬底处理步骤(图19：S20)。具体地，通过处理碳化硅外延衬底来制造碳化硅半导体器件。“处理”包括各种类型的处理，诸如离子注入、热处理、蚀刻、氧化膜的形成、电极的形成、和切割(dicing)。衬底处理步骤可以至少包括离子注入、热处理、蚀刻、氧化膜的形成、电极的形成和切割中的任何处理。
下面将描述制造代表碳化硅半导体器件的一个示例的金属氧化物半导体场效应晶体管(MOSFET)的方法。衬底处理步骤(图19：S20包括离子注入步骤(图19：S21)、氧化膜形成步骤(图19：S22)、电极形成步骤(图19：S23)和切割步骤(图19：S24)。
首先，执行离子注入步骤(图19：S21)。将诸如铝(Al)的p型杂质注入到第二主表面12中，其中形成设置有开口的掩模(未示出)。因此，形成具有p型导电类型的体区132。然后，将诸如磷(P)的n型杂质注入到体区132中的规定位置中。因此，形成具有n型导电类型的源区133。然后，将诸如铝的p型杂质注入到源区133中的规定位置。因此，形成具有p型导电类型的接触区134(参见图20)。
碳化硅层20中除体区132、源区133、和接触区134之外的部分是漂移区131。源区133通过体区132与漂移区131间隔开。通过将碳化硅外延衬底100加热到大约不低于300℃且不高于600℃的温度，可以注入离子。在离子注入之后，碳化硅外延衬底100经受活化退火。注入在碳化硅层20中的杂质通过激活退火而活化，从而在每个区域中产生载体。用于活化退火的气氛可以例如是氩(Ar)气氛。活化退火的温度可以例如设定为约1800℃。活化退火的时间段可以例如设定为约30分钟。
然后，执行氧化膜形成步骤(图19：S22)。例如，随着在含氧气氛中加热碳化硅外延衬底100，在第二主表面12上形成氧化膜136(参见图21)。氧化膜136例如由二氧化硅(SiO2)构成。氧化膜136充当栅极绝缘膜。用于热氧化处理的温度可以例如设定为约1300℃。热氧化处理的时间可以例如设定为约30分钟。
在形成氧化膜136之后，可以在氮气氛中进一步执行热处理。例如，可以在一氧化氮(NO)或一氧化二氮(N2O)气氛中在约1100℃下进行热处理约达一小时。此后，可以在氩气氛中进一步进行热处理。例如，可以在约1100℃至1500℃的温度下在氩气氛中进行热处理约达1小时。
然后，执行电极形成步骤(图19：S23)。在氧化膜136上形成第一电极141。第一电极141充当栅电极。例如，用CVD形成第一电极141。第一电极141例如由通过含有杂质而导电的多晶硅构成。在面向源区133和体区132的位置处形成第一电极141。
然后，形成覆盖第一电极141的层间绝缘膜137。例如，用CVD形成层间绝缘膜137。层间绝缘膜137例如由二氧化硅构成。层间绝缘膜137被形成为与第一电极141和氧化膜136接触。然后，蚀刻掉规定位置处的氧化膜136和层间绝缘膜137。因此，透过氧化膜136暴露源区133和接触区134。
例如，利用溅射在该暴露部分中形成第二电极142。第二电极142充当源电极。第二电极142例如由钛、铝、和硅构成。在形成第二电极142之后，在例如约900℃至1100℃的温度下加热第二电极142和碳化硅外延衬底100。因此，使第二电极142与碳化硅外延衬底100彼此呈欧姆接触。然后，互连层138被形成为与第二电极142接触。互连层138由例如含有铝的材料构成。
然后，在第三主表面13上形成第三电极143。第三电极143充当漏电极。第三电极143例如由含有镍和硅的合金(例如，NiSi)构成。
然后，执行切割步骤(图19：S24)。例如，随着沿切割线切割碳化硅外延衬底100，碳化硅外延衬底100被分成多个半导体芯片。如上所述，制成碳化硅半导体器件300(参见图22)。
尽管上文参照MOSFET描述了根据本公开的制造碳化硅半导体器件的方法，但根据本公开的制造方法不限于此。根据本公开的制造方法可应用于各种碳化硅半导体器件，诸如绝缘栅双极晶体管(IGBT)、肖特基势垒二极管(SBD)、晶闸管、门极可关断晶闸管(GTO)和PiN二极管。
应当理解，本文公开的实施例在各方面皆是说明性而非限制性。本发明的范围由权利要求的术语限定，而非由上述实施例限定，并且旨在包括在与权利要求的用语等价的范围和含义内的任何修改。
附图标记列表
1第一位置；2第二位置；3线段；4最小二乘线；5中心；6,8点；7,9接触点、切线；10单晶衬底；11第一主表面；12第二主表面；13第三主表面(表面)；14第四主表面(表面)；15横截面轮廓；20碳化硅层；30侧端面；31,84取向平面；32曲部；33下弧部(端部)；34中央弧部；35上弧部(端部)；36虚拟表面；41下部区域；43上部区域；50激光位移计；51光发射元件；52光接收元件；53入射光；54反射光；55载台；57表面仿形系统；61第一磨石；62第二磨石；65,71支架；67旋转轴；68第三磨石；80单晶锭；81上表面；82下表面；83侧表面；85曲面部；91基座；92保护部；93线锯；95凹部；96表面；100碳化硅外延衬底；101翘曲量；102区域；103端部区域(第一端部区域)；104中央区；105外周；131漂移区；132体区；133源区；134接触区；136氧化膜；137层间绝缘膜；138互连层；141第一电极；142第二电极；143第三电极；300碳化硅半导体器件。

Claims (17)

1.一种碳化硅单晶衬底，包括：
第一主表面；以及
在<11-20>方向上延伸的取向平面，
所述第一主表面包括从所述第一主表面的外周延伸至多5mm的端部区域，并且
在垂直于所述第一主表面的方向上，与所述取向平面连续的所述端部区域的翘曲量不大于3μm，其中
当观察下述截面时，所述端部区域在背离与所述第一主表面相反的表面的方向上、朝向所述取向平面、向上翘曲，所述截面在垂直于所述第一主表面的方向上观察时将所述取向平面垂直地分成两个相等区段，并且
所述翘曲量表示所述取向平面与所述第一主表面之间的接触点和由下述区域中的所述第一主表面的横截面轮廓算出的最小二乘线与所述取向平面交叉的点之间的距离，所述区域从朝向所述第一主表面的中心距离所述取向平面3mm的位置延伸至距离所述取向平面5mm的位置。
2.根据权利要求1所述的碳化硅单晶衬底，其中
所述翘曲量不大于2μm。
3.根据权利要求2所述的碳化硅单晶衬底，其中
所述翘曲量不大于1μm。
4.根据权利要求1至3中的任一项所述的碳化硅单晶衬底，其中
当在垂直于所述第一主表面的方向上观察时将所述取向平面垂直地分成两个相等区段的线段被分成四个相等区段时，所述第一主表面包括从所述取向平面延伸至与所述线段的1/4相对应的位置的下部区域，并且
与所述下部区域的端部连续的所述端部区域的翘曲量不大于3μm。
5.根据权利要求1至3中的任一项所述的碳化硅单晶衬底，其中
当在垂直于所述第一主表面的方向上观察时将所述取向平面垂直地分成两个相等区段的线段被分成四个相等区段时，所述第一主表面包括从与所述取向平面相反的端部延伸至与所述线段的1/4相对应的位置的上部区域，并且
与所述上部区域的所述端部连续的所述端部区域的翘曲量不大于3μm。
6.根据权利要求1至3中的任一项所述的碳化硅单晶衬底，其中
当在垂直于所述第一主表面的方向上观察时将所述取向平面垂直地分成两个相等区段的线段被分成四个相等区段时，所述第一主表面包括从所述取向平面延伸至与所述线段的1/4相对应的位置的下部区域以及从与所述取向平面相反的端部延伸至与所述线段的1/4相对应的位置的上部区域，并且
与所述下部区域的端部连续的所述端部区域的翘曲量不大于3μm，并且与所述上部区域的所述端部连续的所述端部区域的翘曲量不大于3μm。
7.一种碳化硅单晶衬底，包括：
第一主表面；以及
在<11-20>方向上延伸的取向平面，
所述第一主表面包括从所述第一主表面的外周延伸至多5mm的端部区域，并且
在垂直于所述第一主表面的方向上，与所述取向平面连续的所述端部区域的翘曲量不大于3μm，其中
当观察下述截面时，所述端部区域在朝向与所述第一主表面相反的表面的方向上、朝向所述取向平面、向下翘曲，所述截面在垂直于所述第一主表面的方向上观察时将所述取向平面垂直地分成两个相等区段，并且
所述翘曲量表示所述取向平面与所述第一主表面的接触点和由下述区域中的所述第一主表面的横截面轮廓算出的最小二乘线与沿着所述取向平面延伸的虚拟面相交的点之间的距离，所述区域从朝向所述第一主表面的中心距离所述取向平面3mm的位置延伸至距离所述取向平面5mm的位置。
8.根据权利要求7所述的碳化硅单晶衬底，其中
所述翘曲量不大于2μm。
9.根据权利要求8所述的碳化硅单晶衬底，其中
所述翘曲量不大于1μm。
10.根据权利要求7至9中的任一项所述的碳化硅单晶衬底，其中
当在垂直于所述第一主表面的方向上观察时将所述取向平面垂直地分成两个相等区段的线段被分成四个相等区段时，所述第一主表面包括从所述取向平面延伸至与所述线段的1/4相对应的位置的下部区域，并且
与所述下部区域的端部连续的所述端部区域的翘曲量不大于3μm。
11.根据权利要求7至9中的任一项所述的碳化硅单晶衬底，其中
当在垂直于所述第一主表面的方向上观察时将所述取向平面垂直地分成两个相等区段的线段被分成四个相等区段时，所述第一主表面包括从与所述取向平面相反的端部延伸至与所述线段的1/4相对应的位置的上部区域，并且
与所述上部区域的所述端部连续的所述端部区域的翘曲量不大于3μm。
12.根据权利要求7至9中的任一项所述的碳化硅单晶衬底，其中
当在垂直于所述第一主表面的方向上观察时将所述取向平面垂直地分成两个相等区段的线段被分成四个相等区段时，所述第一主表面包括从所述取向平面延伸至与所述线段的1/4相对应的位置的下部区域以及从与所述取向平面相反的端部延伸至与所述线段的1/4相对应的位置的上部区域，并且
与所述下部区域的端部连续的所述端部区域的翘曲量不大于3μm，并且与所述上部区域的所述端部连续的所述端部区域的翘曲量不大于3μm。
13.一种碳化硅外延衬底，包括：
根据权利要求1至3和7至9中的任一项所述的碳化硅单晶衬底；以及
碳化硅层，所述碳化硅层在所述第一主表面上，
所述碳化硅层包括与接触所述第一主表面的表面相反的第二主表面，并且
所述第二主表面不带有在<1-100>方向上从所述取向平面延伸并且长度不短于1mm的堆垛层错。
14.一种碳化硅外延衬底，包括：
根据权利要求4或10所述的碳化硅单晶衬底；以及
碳化硅层，所述碳化硅层在所述第一主表面上，
所述碳化硅层包括与接触所述第一主表面的表面相反的第二主表面，并且
所述第二主表面不带有在<1-100>方向上从所述下部区域的所述端部延伸并且长度不短于1mm的堆垛层错。
15.一种碳化硅外延衬底，包括：
根据权利要求5或11所述的碳化硅单晶衬底；以及
碳化硅层，所述碳化硅层在所述第一主表面上，
所述碳化硅层包括与接触所述第一主表面的表面相反的第二主表面，并且
所述第二主表面不带有在<1-100>方向上从所述上部区域的所述端部延伸并且长度不短于1mm的堆垛层错。
16.一种碳化硅外延衬底，包括：
根据权利要求6或12所述的碳化硅单晶衬底；以及
碳化硅层，所述碳化硅层在所述第一主表面上，
所述碳化硅层包括与接触所述第一主表面的表面相反的第二主表面，并且
所述第二主表面不带有在<1-100>方向上从所述下部区域的所述端部延伸并且长度不短于1mm的堆垛层错，并且不带有在<1-100>方向上从所述上部区域的所述端部延伸并且长度不短于1mm的堆垛层错。
17.一种制造碳化硅半导体器件的方法，包括：
制备根据权利要求13、14、15和16中的任一项所述的碳化硅外延衬底；以及
处理所述碳化硅外延衬底。
CN201680068455.4A 2015-11-24 2016-08-03 碳化硅单晶衬底、碳化硅外延衬底及制造碳化硅半导体器件的方法 Active CN108369893B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015228517 2015-11-24
JP2015-228517 2015-11-24
PCT/JP2016/072775 WO2017090279A1 (ja) 2015-11-24 2016-08-03 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN108369893A CN108369893A (zh) 2018-08-03
CN108369893B true CN108369893B (zh) 2022-07-19

Family

ID=58763336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680068455.4A Active CN108369893B (zh) 2015-11-24 2016-08-03 碳化硅单晶衬底、碳化硅外延衬底及制造碳化硅半导体器件的方法

Country Status (4)

Country Link
US (3) US10283596B2 (zh)
CN (1) CN108369893B (zh)
DE (1) DE112016005373T5 (zh)
WO (1) WO2017090279A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6597381B2 (ja) * 2016-02-22 2019-10-30 住友電気工業株式会社 炭化珪素基板の製造方法、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
WO2019216024A1 (ja) * 2018-05-09 2019-11-14 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6585799B1 (ja) 2018-10-15 2019-10-02 昭和電工株式会社 ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003327497A (ja) * 2002-05-13 2003-11-19 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板、窒化物系半導体素子及びその製造方法
US7422634B2 (en) * 2005-04-07 2008-09-09 Cree, Inc. Three inch silicon carbide wafer with low warp, bow, and TTV
JP2007301688A (ja) 2006-05-12 2007-11-22 Naoetsu Electronics Co Ltd ワーク切断方法
JP2010098253A (ja) * 2008-10-20 2010-04-30 Sumitomo Electric Ind Ltd 半導体基板、半導体基板の製造方法および半導体装置の製造方法
EP2490247A1 (en) * 2009-10-13 2012-08-22 Sumitomo Electric Industries, Ltd. Silicon carbide substrate manufacturing method and silicon carbide substrate
EP2654075B1 (de) 2010-03-31 2016-09-28 EV Group E. Thallner GmbH Verfahren zum permanenten Verbinden zweier Metalloberflächen
JP2011243770A (ja) * 2010-05-19 2011-12-01 Sumitomo Electric Ind Ltd 炭化珪素基板、半導体装置、炭化珪素基板の製造方法
JP2012038973A (ja) * 2010-08-09 2012-02-23 Siltronic Ag シリコンウエハ及びその製造方法
TW201232772A (en) * 2010-11-15 2012-08-01 Hoya Corp Silicon carbide substrate, semiconductor device and method for manufacturing silicon carbide substrate
JP2012201543A (ja) * 2011-03-25 2012-10-22 Sumitomo Electric Ind Ltd 炭化珪素基板
JP2013008769A (ja) * 2011-06-23 2013-01-10 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法
US10063643B2 (en) * 2011-07-07 2018-08-28 Telefonaktiebolaget Lm Ericcson (Publ) Media stream grouping in multimedia communication networks
US9041010B2 (en) * 2012-05-29 2015-05-26 William F. Seng Wide band gap semiconductor wafers grown and processed in a microgravity environment and method of production
JP2013258243A (ja) * 2012-06-12 2013-12-26 Sumitomo Electric Ind Ltd 化合物半導体基板の製造方法および製造装置
JP6131605B2 (ja) * 2013-01-21 2017-05-24 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2014170891A (ja) 2013-03-05 2014-09-18 Sumitomo Electric Ind Ltd 炭化珪素基板、炭化珪素基板の製造方法および炭化珪素半導体装置の製造方法
JP6197461B2 (ja) * 2013-08-06 2017-09-20 住友電気工業株式会社 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
JP6230112B2 (ja) * 2014-01-17 2017-11-15 旭ダイヤモンド工業株式会社 ウェハの製造方法およびウェハの製造装置
JP2015192006A (ja) * 2014-03-28 2015-11-02 セイコーエプソン株式会社 半導体ウェハー、受光センサー製造方法及び受光センサー
JP5839069B2 (ja) 2014-03-28 2016-01-06 住友電気工業株式会社 炭化珪素単結晶基板、炭化珪素エピタキシャル基板およびこれらの製造方法

Also Published As

Publication number Publication date
US10700169B2 (en) 2020-06-30
US20190221647A1 (en) 2019-07-18
CN108369893A (zh) 2018-08-03
US20180323262A1 (en) 2018-11-08
US10283596B2 (en) 2019-05-07
US20200287000A1 (en) 2020-09-10
DE112016005373T5 (de) 2018-08-09
US10998406B2 (en) 2021-05-04
WO2017090279A1 (ja) 2017-06-01

Similar Documents

Publication Publication Date Title
US10998406B2 (en) Silicon carbide single crystal substrate, silicon carbide epitaxial substrate, and method of manufacturing silicon carbide semiconductor device
US10697086B2 (en) Method for manufacturing silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and apparatus for manufacturing silicon carbide epitaxial substrate
US20190013198A1 (en) Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
US20170275779A1 (en) Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
US10811500B2 (en) Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
US10825903B2 (en) Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JP6954316B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2017108179A (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7415558B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6930640B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN112074928B (zh) 碳化硅外延衬底和制造碳化硅半导体器件的方法
JPWO2020115951A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP7400715B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US20230059737A1 (en) Silicon carbide epitaxial substrate and method of manufacturing silicon carbide semiconductor device
US11862684B2 (en) Recycle wafer of silicon carbide and method for manufacturing silicon carbide semiconductor device
US10526699B2 (en) Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant