TWI709671B - ＳｉＣ基板之評價方法及ＳｉＣ磊晶晶圓之製造方法 - Google Patents

ＳｉＣ基板之評價方法及ＳｉＣ磊晶晶圓之製造方法 Download PDF

Info

Publication number
TWI709671B
TWI709671B TW108136891A TW108136891A TWI709671B TW I709671 B TWI709671 B TW I709671B TW 108136891 A TW108136891 A TW 108136891A TW 108136891 A TW108136891 A TW 108136891A TW I709671 B TWI709671 B TW I709671B
Authority
TW
Taiwan
Prior art keywords
sic substrate
sic
band
epitaxial layer
defect
Prior art date
Application number
TW108136891A
Other languages
English (en)
Other versions
TW202024404A (zh
Inventor
西原禎孝
亀井宏二
Original Assignee
日商昭和電工股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商昭和電工股份有限公司 filed Critical 日商昭和電工股份有限公司
Publication of TW202024404A publication Critical patent/TW202024404A/zh
Application granted granted Critical
Publication of TWI709671B publication Critical patent/TWI709671B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8806—Specially adapted optical and illumination features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8806—Specially adapted optical and illumination features
    • G01N2021/8845—Multiple wavelengths of illumination or detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Materials Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

在此SiC基板之評價方法，對層積磊晶層前的SiC基板的第1面照射激發光，取出從前述第1面發光的光致發光光之中405nm以上445nm以下的波段的光，觀察帶狀層積缺陷。

Description

ＳｉＣ基板之評價方法及ＳｉＣ磊晶晶圓之製造方法
本發明涉及SiC基板之評價方法及SiC磊晶晶圓之製造方法。 本案以在2018年10月15日在日本申請的特願2018－194020號為基礎主張優先權，於此採用其內容。
碳化矽(SiC)擊穿電場比矽(Si)大1數量級，能隙大3倍。另外，碳化矽(SiC)具有熱導率比矽(Si)高3倍程度等的特性。碳化矽(SiC)受期待應用於功率裝置、高頻裝置、高溫動作裝置等。
使用SiC之半導體等的裝置(以下稱為SiC裝置)形成於在SiC基板上形成磊晶層的SiC磊晶晶圓。以下，將形成磊晶層前的晶圓稱為SiC基板，將形成磊晶層後的晶圓稱為SiC磊晶晶圓。
SiC基板是將SiC晶棒切片而獲得。SiC磊晶晶圓具有SiC基板與磊晶層。磊晶層是在SiC基板的一面被透過化學氣相沉積法(Chemical Vapor Deposition：CVD)等而層積。磊晶層作為SiC裝置的活性區域。
廣泛用於半導體裝置的Si基板可高品質地製作，不需要磊晶層。相對於此，SiC基板是缺陷比Si基板多。磊晶層是為了SiC裝置的高品質化而被形成。
專利文獻1已記載將形成磊晶層後的SiC磊晶晶圓的表面以光致發光法進行評價。
[發明所欲解決之問題]
SiC裝置在順向地施加電壓之際，有時特性降低(發生雙極性劣化)。雙極性劣化是單肖克利(single Shockley)型層積缺陷被認為是原因之一。單肖克利型層積缺陷是在施加電壓於在作用區包含基面差排的SiC裝置的順向時，由於此基面差排發生擴張因而形成。此雙極性劣化無法在初始特性評價中發現，恐會外流。為此，在應解決之課題方面雙極性劣化佔大的比重。
化學蝕刻法及光致發光法皆為特定出成為雙極性劣化的原因之缺陷的代表性的方法。化學蝕刻法是以鹼性就SiC結晶的表面進行化學蝕刻。化學蝕刻法為破壞性檢查，無法將使用的基板用於裝置製作。
光致發光法是對基板的表面照射激發光並觀測獲得的光致發光光的方法。光致發光法為非破壞性，可將使用的基板用於裝置製作。
另一方面，光致發光法被認為雖對層積磊晶層後的SiC磊晶晶圓的評價為有用，惟難以進行層積磊晶層前的SiC基板之評價。原因在於，SiC基板比磊晶層具有多數個雜質能階。相對於磊晶層的雜質濃度為例如1×10 15atom/cm 3～1×10 16atom/cm 3程度，SiC基板為例如1×10 18atom/cm 3程度。雜質濃度高時，獲得的光致發光光譜變寬，難以特定出特定的缺陷。
成為雙極性劣化的原因的缺陷之中，亦存在SiC基板的缺陷承接到磊晶層者。只要在SiC基板的時點可特定出缺陷，即可提高高品質的SiC磊晶晶圓之製造良率。需要能以非破壞性方式區別出特定的缺陷之方法。
本發明為鑒於上述問題而創作者，目的在於提供一種SiC基板之評價方法，可在層積磊晶層前的SiC基板的時點，特定出帶狀層積缺陷。 [解決問題之技術手段]
成為雙極性劣化的原因之缺陷已知基面差排等。基面差排隨著結晶成長技術的進步而減少。隨著基面差排的減少，正在檢討特定出其他缺陷並加以抑制。基於如此的檢討，新的缺陷方面注意到帶狀層積缺陷，於是發現可在SiC基板的時點，亦即在SiC基板層積磊晶層前的時點特定出帶狀層積缺陷的方法。 亦即，本發明為了解決上述課題，提供以下的手段。
涉及第1態樣之SiC基板之評價方法是在層積磊晶層前的SiC基板對相對於{0001}面具有偏移角之第1面，將激發光以1msec以上且10sec以下的照射時間、1W/cm 2以下的強度進行照射，取出從前述第1面發光的光致發光光之中405nm以上且445nm以下的波段的光，觀察帶狀層積缺陷，前述帶狀層積缺陷為帶狀地延伸於相對於為將前述{0001}面的法線向量投影於前述SiC基板的前述第1面上之向量的方向之偏移方向大致正交之方向，相對於偏移方向的寬度，與偏移方向大致正交之方向的長度長，寬高比(長度/寬度)為2以上者。 於涉及上述態樣之SiC基板之評價方法，前述激發光的波長可為200nm以上且390nm以下。 於涉及上述態樣之SiC基板之評價方法，前述帶狀層積缺陷為帶狀地延伸於相對於偏移方向大致正交的方向之單肖克利型的層積缺陷。 涉及第2態樣之SiC磊晶晶圓之製造方法具有：評價程序，其為使用涉及第1態樣之SiC基板之評價方法而評價前述SiC基板的前述第1面者；判定程序，其為根據前述評價程序的結果，判定是否層積磊晶層者；和層積程序，其為根據前述判定程序的結果，將前述第1面層積於磊晶層者。
涉及第3態樣之SiC基板之評價方法是對層積磊晶層前的SiC基板的第1面照射激發光，取出從前述第1面發光的光致發光光之中405nm以上且445nm以下的波段的光，觀察帶狀層積缺陷。
涉及上述的態樣的SiC基板之評價方法優選上包含以下的特徵。優選上亦可組合一個以上的示於以下的特徵。於涉及上述態樣之SiC基板之評價方法，前述激發光的波長可為200nm以上且390nm以下。
於涉及上述態樣之SiC基板之評價方法，前述帶狀層積缺陷可為帶狀地延伸於相對於偏移方向大致正交的方向之單肖克利型的層積缺陷。
於涉及上述態樣之SiC基板之評價方法，前述激發光的照射時間可為1msec以上且10sec以下。
於涉及上述態樣之SiC基板之評價方法，前述激發光的強度可為1W/cm 2以下。
涉及第4態樣之SiC磊晶晶圓之製造方法具有：評價程序，其為使用涉及上述態樣之SiC基板之評價方法而評價前述SiC基板的前述第1面者；判定程序，其為根據前述評價程序的結果，判定是否層積磊晶層者；和層積程序，其為根據前述判定程序的結果，將前述第1面層積於磊晶層者。
涉及第5態樣之SiC磊晶晶圓具備SiC基板和在前述SiC基板的第1面層積的磊晶層，前述磊晶層中帶狀層積缺陷佔的面積為前述磊晶層的面積的1/4以下。
於涉及上述態樣之SiC磊晶晶圓，前述帶狀層積缺陷的密度為10個/cm 2以下。 [對照先前技術之功效]
依於涉及上述態樣之SiC基板之評價方法時，可在層積磊晶層前的SiC基板的時點，特定出帶狀層積缺陷。此外使用該SiC基板之評價方法，使得可製造帶狀層積缺陷少的SiC磊晶晶圓。
以下，就本實施方式的優選之例，一面酌情參照圖式一面詳細進行說明。在以下的說明使用的圖式是有時方便起見將作為特徵之部分放大顯示，各構成要素的尺寸比率等有時與實際不同。於以下的說明中例示的材質、尺寸等為一例，本發明未限定於該等，可在發揮其功效的範圍酌情變更而實施。除非有特別限制，可就數量、尺寸、位置、材料、比率、形狀等依所需而變更、追加、省略。
「SiC磊晶晶圓之製造方法」 涉及本實施方式的SiC磊晶晶圓之製造方法具有SiC晶棒製作程序、SiC基板的製作程序、SiC基板之評價程序、SiC基板的判定程序、和磊晶層的層積程序。
SiC晶棒為SiC的塊狀的單晶。SiC晶棒能以升華再結晶法等製作。
從製作的SiC晶棒製作SiC基板。SiC基板是將SiC晶棒切片而獲得。SiC基板的表面是進行研磨為優選。
接著，評價SiC基板的第1面。第1面為在後述的程序層積磊晶層之面。第1面是以光致發光法進行評價。
光致發光法為對物質照射激發光並就在受激發的電子返回基底狀態之際發光的光進行測定的方法。對SiC基板的第1面，照射具有比SiC的能隙大的能量的激發光，測定從SiC基板發光的光致發光的強度。將光致發光法應用於SiC基板，從而特定出SiC基板的缺陷、雜質的凝聚處等。
圖1為將層積磊晶層前的SiC基板的光致發光光譜、和層積磊晶層後的SiC磊晶晶圓的光致發光光譜進行比較下的圖形。任一個圖形皆在390nm附近具有發光峰值。此發光峰值為4H－SiC的帶端發光所致。SiC磊晶晶圓是390nm附近的發光峰值的發光強度明顯比其他波段的發光強度大。另一方面，SiC基板是相對於390nm附近的發光峰值的發光強度，其他波段的發光強度亦大。原因在於，SiC基板比磊晶層具有多數個雜質能階。
光致發光法是利用因無缺陷的正常結晶部的能隙、和缺陷由於該構造而具有的擬似的能隙的差而產生的光致發光光的發光強度的差異而區別缺陷。光致發光光譜越寬越難以進行缺陷的區別。
圖2為SiC基板的第1面的光致發光像。圖2為如下的圖：使用透射313nm的波段的帶通濾波器將激發光照射於SiC基板的第1面，使用透射近紅外光波長(660nm以上的波長)之高通濾波器，測定帶狀層積缺陷的光致發光像。圖2(a)與圖2(b)為以同條件進行測定者。
圖2(a)是對於無缺陷的正常結晶部呈現白色的帶狀層積缺陷。相對於此，圖2(b)是對於無缺陷的正常結晶部呈現黑色的帶狀層積缺陷。亦即，僅管以同條件進行測定，帶狀層積缺陷的外形不同。此外帶狀層積缺陷與無缺陷的正常結晶部的對比度的差異小，觀測到模糊的帶狀層積缺陷，特定困難。因此，恐看漏帶狀層積缺陷及恐將基面差排誤分類。
此處就帶狀層積缺陷進行說明。圖3為就將SiC基板層積於磊晶層後的SiC磊晶晶圓的表面的光致發光像進行觀測的圖。圖3為如下的圖：使用透射313nm的波段的帶通濾波器將激發光照射於SiC磊晶晶圓的表面，使用透射近紅外光波長(660nm以上的波長)之高通濾波器，測定帶狀層積缺陷的光致發光像。
帶狀層積缺陷是形成為帶狀的單肖克利型的層積缺陷。單肖克利型的層積缺陷是原子的排列偏移1原子份因而產生。帶狀層積缺陷帶狀地延伸於相對於偏移方向大致正交的方向。帶狀層積缺陷是相對於偏移方向的寬度，與偏移方向大致正交之方向的長度長，寬高比(長度/寬度)為2以上。此帶狀的單肖克利型層積缺陷為與基面差排的部分差排同種者，故可預料對包含其之雙極性裝置順向地施加長時間電流時，此層積缺陷擴張而發生雙極性劣化。另外，6H等的多晶型所致的層積缺陷不會缺陷擴張，故能以初始特性評價發現並除外。
偏移方向是將{0001}面的法線向量投影於SiC基板的第1面(結晶成長面)上的向量的方向。圖3中的偏移方向為左右方向，左側為偏移上游側、右側為偏移下游側。「偏移上游」是指將{0001}面的法線向量投影於SiC基板的第1面(結晶成長面)上的向量的頂端朝向的方向，「偏移下游」指與偏移上游相反之方向。換言之，「偏移上游」於SiC基板指階梯流成長之上游側(起點側)，「偏移下游」於SiC基板指階梯流成長的下游側。
帶狀層積缺陷是俯視層積磊晶層後的SiC磊晶晶圓時，呈現偏移上游為上底的梯形。在SiC基板之帶狀層積缺陷被承接於磊晶層並擴張至偏移下游側所致。圖3中在帶狀層積缺陷內沿著偏移方向延伸的白線應為基面差排。帶狀層積缺陷為形成於SiC晶棒內並含於SiC基板的層積缺陷被承接於磊晶層者。帶狀層積缺陷因差排等的線缺陷而起的層積缺陷在光致發光像中的缺陷像不同。於磊晶層中，前者的缺陷像為梯形，而後者的缺陷像是起點為線缺陷故為三角形。
如示於圖2，帶狀層積缺陷在層積磊晶層前的SiC基板難以特定出。另外如示於圖3，帶狀層積缺陷是在層積磊晶層後的SiC磊晶晶圓不同於因差排而生的層積缺陷，缺陷內的白線(基面差排)的對比度強，故層積缺陷方面的分類精度恐降低。
於是，涉及本實施方式的SiC基板之評價程序是對層積磊晶膜前的SiC基板的第1面照射激發光，取出從第1面發光的光致發光光之中405nm以上且445nm以下的波段的光，觀察帶狀層積缺陷。
圖4為SiC基板的第1面的光致發光像。圖2為如下的圖：使用透射313nm的波段的帶通濾波器將激發光照射於SiC基板的第1面，就將425nm附近的光從第1面發光的光致發光光取出後的光致發光像進行測定。圖4(a)與圖4(b)為與圖2(a)及圖2(b)的各者相同的位置的測定結果，在觀測的波長為近紅外光或425nm附近的波段的光方面不同。
如示於圖1，於SiC磊晶晶圓的光致發光光譜，420nm附近的波段為相對於390nm附近的發光峰值的底部較平坦部的部分。420nm附近的波段是沿襲在SiC磊晶晶圓之光致發光測定的條件時，為在SiC基板之評價中亦難以選擇的波段。另一方面，SiC基板的光致發光光譜是390nm以外的基底的發光強度大，390nm附近的發光峰值的強度相對小。為此，於SiC基板之評價，可使用420nm附近的波段。
如示於圖4，取出425nm附近的波段的光時，帶狀層積缺陷相對於無缺陷的正常結晶部呈現白色。在此波段進行測定之際的帶狀缺陷的S/N為4.5以上，比起在660nm以上的近紅外光波長帶進行測定時的S/N＝3.8，可明確地特定出帶狀層積缺陷。另外，不會變成測定條件相同卻成為不同的外形(圖2(a)及圖2(b)參照)的情形。
因此，依涉及本實施方式之SiC基板之評價方法時，在層積磊晶層前的SiC基板的時點，可特定出成為裝置的致命缺陷之帶狀層積缺陷。
將從SiC基板的第1面發光的光致發光光之中405nm以上445nm以下的波段的光取出的方法雖不特別論究，惟可使用例如帶通濾波器。特定波長的帶通濾波器使特定波長±20nm程度的波段的光通過。例如，使用特定波長為425nm的帶通濾波器時，可取出405nm以上且445nm以下的波段的光。
激發光的光源方面，可使用例如水銀燈。激發光的照射時間是優選上為1msec以上且10sec以下，較優選上為10msec以上且1sec以下。充分照射激發光時，BPD與其他區域的對比度雖變明確，惟另一方面恐產生激發光所致的「燃燒」，同時亦引起檢測感度的降低。為此，優選上將照射的激發光的強度抑制為低，具體而言優選上為1W/cm 2以下，500mW/cm 2以下更優選。照射的激發光的波長是200nm以上390nm以下為優選。使用水銀燈時可將照射的激發光的強度抑制為低。
接著，根據上述的SiC基板之評價程序的結果，判定是否在SiC基板的第1面層積磊晶層(SiC基板的判定程序)。
例如，於SiC基板，帶狀層積缺陷佔的面積為SiC基板的表面積的1/4以上的情況下，不層積磊晶層。在SiC基板的第1面的帶狀層積缺陷被承接於磊晶層並擴張。原因在於，在SiC基板的時點，帶狀層積缺陷佔的面積為SiC基板的表面積的1/4以上的情況下，在層積磊晶層後的SiC磊晶晶圓為表面積的1/4以上。
此外例如，亦可根據帶狀層積缺陷的個數、密度、長度等進行判定。例如，在SiC基板確認到10個/cm 2以上的帶狀層積缺陷的情況下，不層積磊晶層。此外例如，在SiC基板確認到晶圓的徑長的1/2以上的帶狀層積缺陷的情況下，不層積磊晶層。
此外判定程序是除是否層積磊晶層的第1判定程序以外，亦可具有就層積的磊晶層的膜厚進行決定的第2判定程序。如上述，在SiC基板的第1面的帶狀層積缺陷是被承接於磊晶層並擴張。磊晶層的膜厚越厚帶狀層積缺陷越擴張，在磊晶層的表面確認到的帶狀層積缺陷的大小變大。
帶狀層積缺陷的擴張的程度與磊晶層的厚度的關係可根據基於實測之校準曲線而求出，亦可從SiC基板的偏移角算出。
最後，根據判定程序的結果，在前述第1面層積磊晶層(SiC基板的層積程序)。
進行判定程序，使得可獲得例如具備SiC基板和在SiC基板的第1面層積的磊晶層，且於磊晶層中帶狀層積缺陷佔的面積為磊晶層的面積的1/4以下之SiC磊晶晶圓。此外例如亦可獲得不具有帶狀層積缺陷之SiC磊晶晶圓。
[圖1]將層積磊晶層前的SiC基板的光致發光光譜、和層積磊晶層後的SiC磊晶晶圓的光致發光光譜進行比較下的圖形。 [圖2]SiC基板的第1面的光致發光像，(a)為對於無缺陷的正常結晶部顯示白色的帶狀層積缺陷的情況，(b)為以與(a)同條件進行測定而對於無缺陷的正常結晶部顯示黑色的帶狀層積缺陷的情況。 [圖3]就將SiC基板層積於磊晶層後的SiC磊晶晶圓的表面的光致發光像進行觀測的圖。 [圖4]SiC基板的第1面的光致發光像，(a)為與圖2(a)相同的位置的測定結果，觀測的波長為近紅外光的情況，(b)為與圖2(b)相同的位置的測定結果，觀測的波長為425nm附近的波段的光的情況。

Claims (4)

  1. 一種SiC基板之評價方法，在層積磊晶層前的SiC基板的相對於{0001}面具有偏移角之第1面，將激發光以1msec以上且10sec以下的照射時間、1W/cm2以下的強度進行照射，取出從前述第1面發光的光致發光光之中405nm以上且445nm以下的波段的光，觀察帶狀層積缺陷，前述帶狀層積缺陷為帶狀地延伸於相對於為將前述{0001}面的法線向量投影於前述SiC基板的前述第1面上之向量的方向之偏移方向大致正交之方向，相對於偏移方向的寬度，與偏移方向大致正交之方向的長度較長，長寬比(長度/寬度)為2以上者。
  2. 如請求項1的SiC基板之評價方法，其中，前述激發光的波長為200nm以上且390nm以下。
  3. 如請求項1的SiC基板之評價方法，其中，前述帶狀層積缺陷為帶狀地延伸於相對於偏移方向大致正交的方向之單肖克利型的層積缺陷。
  4. 一種SiC磊晶晶圓之製造方法，具有：評價程序，其為使用如請求項1~3中任一項的SiC基板之評價方法就前述SiC基板的前述第1面進行評價者；判定程序，其為根據前述評價程序的結果，判定是否層積磊晶層者；和層積程序，其為根據前述判定程序的結果，將磊晶層層積於前述第1面者。
TW108136891A 2018-10-15 2019-10-14 ＳｉＣ基板之評價方法及ＳｉＣ磊晶晶圓之製造方法 TWI709671B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-194020 2018-10-15
JP2018194020A JP6585799B1 (ja) 2018-10-15 2018-10-15 ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法

Publications (2)

Publication Number Publication Date
TW202024404A TW202024404A (zh) 2020-07-01
TWI709671B true TWI709671B (zh) 2020-11-11

Family

ID=68095398

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108136891A TWI709671B (zh) 2018-10-15 2019-10-14 ＳｉＣ基板之評價方法及ＳｉＣ磊晶晶圓之製造方法

Country Status (6)

Country Link
US (2) US10697898B2 (zh)
JP (1) JP6585799B1 (zh)
KR (1) KR102099054B1 (zh)
CN (2) CN112018166B (zh)
DE (1) DE102019127412B4 (zh)
TW (1) TWI709671B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7363423B2 (ja) * 2019-12-02 2023-10-18 株式会社デンソー 炭化珪素単結晶の製造方法
WO2021166161A1 (ja) * 2020-02-20 2021-08-26 株式会社日立ハイテク 欠陥検査システム、欠陥検査方法及び教師データの作成方法
JP6937861B1 (ja) 2020-03-31 2021-09-22 日本発條株式会社 コイルばね装置
KR102567624B1 (ko) 2021-09-09 2023-08-16 한국전기연구원 비파괴분석법을 이용한 탄화규소 결정 결함위치 분석법과 이를 포함하는 분석장치 및 이를 실행시키기 위하여 기록매체에 저장된 컴퓨터 프로그램

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI445054B (zh) * 2002-12-16 2014-07-11 Japan Science & Tech Agency 藉由氫化物汽相磊晶術生長減少差排密度之非極性氮化鎵

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3419137A1 (de) * 1984-05-23 1985-11-28 Bayer Ag, 5090 Leverkusen Verfahren und vorrichtung zur herstellung von halbleiterfolien
US7427555B2 (en) 2002-12-16 2008-09-23 The Regents Of The University Of California Growth of planar, non-polar gallium nitride by hydride vapor phase epitaxy
US8652255B2 (en) 2007-10-12 2014-02-18 The United States Of America, As Represented By The Secretary Of The Navy Method of producing epitaxial layers with low basal plane dislocation concentrations
US10256090B2 (en) 2009-08-20 2019-04-09 The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial SiC using an in-situ etch process
JP4887418B2 (ja) * 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
US20130062536A1 (en) * 2010-01-04 2013-03-14 BT Imaging Pty. Ltd. Illumination Systems and Methods for Photoluminescence Imaging of Photovoltaic Cells and Wafers
JP5515991B2 (ja) * 2010-04-06 2014-06-11 新日鐵住金株式会社 炭化珪素バルク単結晶基板の欠陥検査方法、及びこの方法を用いた炭化珪素バルク単結晶基板の欠陥検査システム
JP2012160655A (ja) * 2011-02-02 2012-08-23 Bridgestone Corp 炭化珪素単結晶の積層欠陥検査方法
WO2012144614A1 (ja) * 2011-04-21 2012-10-26 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
JP5682858B2 (ja) * 2011-05-20 2015-03-11 株式会社Sumco シリコンウェーハの評価方法および製造方法
JP5897834B2 (ja) * 2011-07-19 2016-03-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP5961357B2 (ja) 2011-09-09 2016-08-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP5696630B2 (ja) * 2011-09-21 2015-04-08 住友電気工業株式会社 炭化珪素基板およびその製造方法
JP5811977B2 (ja) * 2012-09-18 2015-11-11 株式会社デンソー 炭化珪素半導体装置
US9551672B2 (en) * 2013-12-18 2017-01-24 Lasertec Corporation Defect classifying method and optical inspection apparatus for silicon carbide substrate
CN105658847B (zh) * 2014-02-28 2018-08-10 昭和电工株式会社 外延碳化硅晶片的制造方法
JP2016025241A (ja) 2014-07-22 2016-02-08 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US10030319B2 (en) * 2014-11-27 2018-07-24 Sumitomo Electric Industries, Ltd. Silicon carbide substrate, method for producing same, and method for manufacturing silicon carbide semiconductor device
JP2016132604A (ja) 2015-01-21 2016-07-25 住友電気工業株式会社 炭化珪素基板および炭化珪素基板の製造方法
US10494735B2 (en) 2015-01-21 2019-12-03 Sumitomo Electric Industries, Ltd. Crystal growth apparatus, method for manufacturing silicon carbide single crystal, silicon carbide single crystal substrate, and silicon carbide epitaxial substrate
JP6295969B2 (ja) * 2015-01-27 2018-03-20 日立金属株式会社 単結晶炭化珪素基板、単結晶炭化珪素基板の製造方法、および単結晶炭化珪素基板の検査方法
WO2016121628A1 (ja) * 2015-01-28 2016-08-04 東レエンジニアリング株式会社 ワイドギャップ半導体基板の欠陥検査方法及び欠陥検査装置
JP2015129087A (ja) * 2015-02-06 2015-07-16 住友電気工業株式会社 炭化珪素基板
WO2016140051A1 (ja) * 2015-03-03 2016-09-09 昭和電工株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造方法
JP5850447B1 (ja) * 2015-04-06 2016-02-03 レーザーテック株式会社 検査装置
JP6296001B2 (ja) * 2015-05-20 2018-03-20 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及び評価方法
JP2017050446A (ja) * 2015-09-03 2017-03-09 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6706786B2 (ja) 2015-10-30 2020-06-10 一般財団法人電力中央研究所 エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置
DE112016005373T5 (de) 2015-11-24 2018-08-09 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Einkristallsubstrat, Siliziumkarbid-Epitaxiesubstrat und Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE112016002106T5 (de) 2015-12-18 2018-03-08 Fuji Electric Co., Ltd. Siliciumcarbid-halbleitersubstrat, verfahren zum herstellen eines siliciumcarbid-halbleitersubstrats, halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
JP6634962B2 (ja) 2016-06-15 2020-01-22 信越半導体株式会社 シリコンエピタキシャルウェーハのエピタキシャル層の評価方法及びシリコンエピタキシャルウェーハの製造方法
JP6688184B2 (ja) * 2016-07-20 2020-04-28 東レエンジニアリング株式会社 ワイドギャップ半導体基板の欠陥検査装置
JP6493690B2 (ja) 2016-08-31 2019-04-03 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、ラージピット欠陥検出方法、欠陥識別方法
CN109791879B (zh) 2016-10-04 2023-07-25 住友电气工业株式会社 碳化硅外延衬底和制造碳化硅半导体器件的方法
JP6931995B2 (ja) 2016-12-28 2021-09-08 昭和電工株式会社 ＳｉＣウェハの欠陥測定方法、標準サンプル及びＳｉＣエピタキシャルウェハの製造方法
JP6762484B2 (ja) 2017-01-10 2020-09-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP2017108179A (ja) * 2017-03-08 2017-06-15 住友電気工業株式会社 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6832240B2 (ja) 2017-05-26 2021-02-24 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP6986944B2 (ja) * 2017-12-06 2021-12-22 昭和電工株式会社 ＳｉＣエピタキシャルウェハの評価方法及び製造方法
JP7163587B2 (ja) 2018-02-07 2022-11-01 富士電機株式会社 炭化珪素エピタキシャル基板の製造方法及び半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI445054B (zh) * 2002-12-16 2014-07-11 Japan Science & Tech Agency 藉由氫化物汽相磊晶術生長減少差排密度之非極性氮化鎵

Also Published As

Publication number Publication date
TW202024404A (zh) 2020-07-01
CN111048431A (zh) 2020-04-21
CN112018166A (zh) 2020-12-01
US10697898B2 (en) 2020-06-30
KR102099054B1 (ko) 2020-04-08
US20200116649A1 (en) 2020-04-16
DE102019127412A1 (de) 2020-04-16
JP2020064890A (ja) 2020-04-23
US11249027B2 (en) 2022-02-15
US20200284732A1 (en) 2020-09-10
DE102019127412B4 (de) 2020-11-26
CN112018166B (zh) 2024-05-31
CN111048431B (zh) 2020-09-29
JP6585799B1 (ja) 2019-10-02

Similar Documents

Publication Publication Date Title
TWI709671B (zh) ＳｉＣ基板之評價方法及ＳｉＣ磊晶晶圓之製造方法
US20140175461A1 (en) Sic epitaxial wafer and method for manufacturing same
JP2006339605A (ja) 化合物半導体部材のダメージ評価方法、化合物半導体部材の製造方法、窒化ガリウム系化合物半導体部材及び窒化ガリウム系化合物半導体膜
JP2019099438A (ja) ＳｉＣエピタキシャルウェハの評価方法及び製造方法
JP2016025241A (ja) 炭化珪素半導体装置の製造方法
CN110062953B (zh) SiC晶片的缺陷测定方法、标准样品及SiC外延晶片的制造方法
JP5741307B2 (ja) 発光素子の検査方法および発光素子の製造方法
US5612539A (en) Method of evaluating lifetime related quality of semiconductor surface
JP7396442B2 (ja) ＳｉＣ基板
JP7065729B2 (ja) 炭化珪素半導体装置の製造方法
TW200835820A (en) Group III nitride semiconductor substrate
JP5975627B2 (ja) 炭化珪素半導体装置の製造方法及びその検査方法、並びに、炭化珪素半導体ウェハの製造方法及びその検査方法
TWI354342B (en) Substrate, substrate inspecting method and methods
Alshehri et al. Synthesis of In0. 1Ga0. 9N/GaN structures grown by MOCVD and MBE for high speed optoelectronics
JP2020126985A (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
JP2004233279A (ja) 半導体ウエハの評価方法および半導体装置の製造方法
CN110890287B (zh) SiC基板的评价方法、SiC外延晶片的制造方法及SiC外延晶片
JP7447392B2 (ja) ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法
Bai et al. Effect of Annealing on the Characteristics of Pd/Au Contacts to p-Type GaN/Al 0.45 Ga 0.55 N
JP7363110B2 (ja) ＳｉＣエピタキシャルウェハ、ＳｉＣ基板及びＳｉＣエピタキシャルウェハの評価方法、及びＳｉＣデバイスの製造方法
JP2010118668A (ja) 化合物半導体部材のダメージ評価方法、化合物半導体部材の製造方法、窒化ガリウム系化合物半導体部材及び窒化ガリウム系化合物半導体膜
JP2022066972A (ja) ＳｉＣ基板の評価方法、ＳｉＣエピタキシャルウェハの製造方法及びＳｉＣデバイスの製造方法
US20230392288A1 (en) SiC SINGLE CRYSTAL SUBSTRATE
TW200816521A (en) Growth of low dislocation density group-III nitrides and related thin-film structures
JP2021038106A (ja) ＳｉＣインゴットの評価方法、ＳｉＣデバイスの製造方法およびＳｉＣ種結晶の評価方法