JP5975627B2 - 炭化珪素半導体装置の製造方法及びその検査方法、並びに、炭化珪素半導体ウェハの製造方法及びその検査方法 - Google Patents
炭化珪素半導体装置の製造方法及びその検査方法、並びに、炭化珪素半導体ウェハの製造方法及びその検査方法 Download PDFInfo
- Publication number
- JP5975627B2 JP5975627B2 JP2011263673A JP2011263673A JP5975627B2 JP 5975627 B2 JP5975627 B2 JP 5975627B2 JP 2011263673 A JP2011263673 A JP 2011263673A JP 2011263673 A JP2011263673 A JP 2011263673A JP 5975627 B2 JP5975627 B2 JP 5975627B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- carbide semiconductor
- semiconductor device
- transparent conductive
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、炭化珪素半導体装置の製造方法及びその検査方法、並びに、炭化珪素半導体ウェハの製造方法及びその検査方法に関する。
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に比べて絶縁破壊電界が1桁大きく、バンドギャップが約３倍大きく、また、熱伝導率が３倍程度高い等の特性を有することから、パワーデバイス、高周波デバイス、高温動作デバイス等への応用が期待されている。特に、ショットキーバリアダイオード（ＳｉＣ−ＳＢＤ）は既に実用化されている。
かかるＳｉＣデバイス（炭化珪素半導体装置）は、昇華再結晶法等で成長させたＳｉＣのバルク単結晶から加工して得られたＳｉＣ単結晶基板上に、化学的気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）等によってデバイスの活性領域となるＳｉＣエピタキシャル膜を成長させたＳｉＣエピタキシャルウェハを用いて作製されるのが一般的である。
ＳｉＣ単結晶基板には多くの結晶欠陥が存在し、その結晶欠陥はエピタキシャル膜に伝播することが知られている。また、エピタキシャル膜の成膜中に欠陥が形成されることもある。
ＳｉＣ単結晶基板やＳｉＣエピタキシャル膜に欠陥を有するＳｉＣエピタキシャルウェハを用いてデバイスを作製すると、耐圧低下やリーク電流の増大等を招いてしまう。従って、ＳｉＣエピタキシャルウェハにおいて欠陥を有さない部分に形成したデバイスと、欠陥を有する部分に形成したデバイスとを識別する必要がある。
また、基板やエピタキシャル膜に欠陥がない場合でも、ＳｉＣデバイスの作製時に欠陥あるいは不良箇所が形成されてしまう場合もある。
ＳｉＣ単結晶基板やＳｉＣエピタキシャル膜に欠陥を有するＳｉＣエピタキシャルウェハを用いてデバイスを作製すると、耐圧低下やリーク電流の増大等を招いてしまう。従って、ＳｉＣエピタキシャルウェハにおいて欠陥を有さない部分に形成したデバイスと、欠陥を有する部分に形成したデバイスとを識別する必要がある。
また、基板やエピタキシャル膜に欠陥がない場合でも、ＳｉＣデバイスの作製時に欠陥あるいは不良箇所が形成されてしまう場合もある。
ＳｉＣエピタキシャルウェハを用いて作製したＳｉＣデバイスが有する欠陥又は不良（故障）箇所（以下、単に「欠陥」という）を検出・評価する方法として、フォトエミッション顕微鏡（ＰＥＭ）法が知られている（例えば、非特許文献１）。ＰＥＭ法は、ＳｉＣデバイス等の半導体デバイスの異常動作に伴い発生する微弱な発光を検出することで、欠陥位置を特定できる手法である。
非特許文献１では、ＰＥＭを用いてＳｉＣのｐｉｎダイオードの欠陥評価の結果が示されている。
非特許文献１では、ＰＥＭを用いてＳｉＣのｐｉｎダイオードの欠陥評価の結果が示されている。
ＰＥＭはリアルタイムのフォトエミッション現象を観察することができ、ＣＣＤカメラを組み合わせて、フォトエミッション像のリアルタイムの変化を記録することもできる。非特許文献２には、ＭＯＳ（ポリシリコン膜／熱酸化膜／ＳｉＣエピタキシャル膜）キャパシタ構造の熱酸化膜について、電流を流してＰＥＭ像をリアルタイムで観察し、熱酸化膜内の絶縁破壊を起こす位置を特定した例が示されている。
以上のように、フォトエミッション顕微鏡（ＰＥＭ）法は、ＳｉＣデバイスの欠陥評価に対して有益な情報を提供することができる。
また、ＳｉＣデバイス等の半導体デバイスの欠陥を検出・評価する他の方法として、デバイス通電時の欠陥の発熱をサーモビューアや液晶の偏光の温度依存性を利用して検出する発熱解析法が知られている（例えば、特許文献１）
Material Science Forum Vols. 483-485 (2005) pp773-776
Material Science Forum Vols. 679-680 (2011) pp378-381
しかしながら、非特許文献1及び２に示すような従来のフォトエミッション顕微鏡（ＰＥＭ）を用いてＳｉＣデバイスの欠陥を評価する場合、表面の電極が発光を観察する際の障害となるため、通常はＳｉＣデバイスの裏面に形成した裏面電極の少なくとも一部を研磨して除去し、基板の裏面から基板を介して発光を観察している。そのため、試料はチップ状態でおもて面側をハンダ付けしなければならず、測定に時間がかかり、また、裏面の研磨を適切に行わないと曇ってしまって、発光が正確に観察できないという問題があった。また、基板の裏面から基板を介して発光を観察するので、基板の厚さの分、高分解能で欠陥の位置情報を得ることは困難であった。さらに、この場合、チップごとに裏面電極を剥がして検査するため、ウェハに作製した全チップを検査するには長時間を要するという問題があった。
また、特許文献１に示すような発熱解析法では、欠陥部位の発熱を金属電極を介して観察したり、または、その上の液晶を通して観察するので、金属や液晶の熱伝導により横方向に広がり、高分解能で欠陥の位置情報を得ることは困難であった。
本発明は、上記事情に鑑みてなされたものであって、従来より簡易に短時間で、より高分解能でかつチップに個片化する前のウェハの状態で、炭化珪素半導体装置の欠陥の有無を検査してその良否を判断することができる炭化珪素半導体装置の製造方法及び炭化珪素半導体ウェハの製造方法を提供することを目的とする。
また、本発明は、従来より簡易に短時間で、より高分解能でかつチップに個片化する前のウェハの状態で、炭化珪素半導体装置の欠陥の有無を検査できる炭化珪素半導体装置の検査方法及び炭化珪素半導体ウェハの検査方法を提供することを目的とする。
上記の目的を達成するために、本発明は以下の手段を提供する。
（１）炭化珪素基板のおもて面に炭化珪素膜と、ショットキー電極として透明導電膜とを順に有する炭化珪素半導体装置の製造方法であって、前記炭化珪素基板の裏面に備える裏面電極と前記透明導電膜との間に逆バイアス電圧を印加することによって発生する発光を前記透明導電膜を介して検出することによって、前記炭化珪素半導体装置が有する欠陥の有無を検査する検査工程を含む、ことを特徴とする炭化珪素半導体装置の製造方法。
（２）前記透明導電膜がＩＴＯ、ＩＺＯ、ＳｎＯ２、ＩＦＯ、ＡＴＯ、ＦＴＯ、ＺnＯ、及び、ＣＴＯの群から選択されたいずれかからなることを特徴とする（１）に記載の炭化珪素半導体装置の製造方法。
（３）おもて面に炭化珪素膜とショットキー電極とを順に有する複数の炭化珪素半導体装置が形成された炭化珪素半導体ウェハの製造方法であって、前記複数の炭化珪素半導体装置のうちの一部の炭化珪素半導体装置は、前記ショットキー電極が透明導電膜からなる検査用炭化珪素半導体装置であり、前記検査用炭化珪素基板の裏面に備える裏面電極と前記透明導電膜との間に逆バイアス電圧を印加することによって発生する発光を前記透明導電膜を介して検出することによって、前記炭化珪素半導体装置が有する欠陥の有無を検査することによって前記ウェハの良否を判定する判定工程を含む、ことを特徴とする炭化珪素半導体ウェハの製造方法。
（４）前記透明導電膜がＩＴＯ、ＩＺＯ、ＳｎＯ２、ＩＦＯ、ＡＴＯ、ＦＴＯ、ＺnＯ、及び、ＣＴＯの群から選択されたいずれかからなることを特徴とする（３）に記載の炭化珪素半導体ウェハの製造方法。
（５）炭化珪素基板のおもて面に炭化珪素膜と、ショットキー電極として透明導電膜とを順に有する炭化珪素半導体装置の検査方法であって、前記炭化珪素基板の裏面に備える裏面電極と前記透明導電膜との間に逆バイアス電圧を印加することによって発生する発光を前記透明導電膜を介して検出することによって、前記炭化珪素半導体装置が有する欠陥の有無を検査する、ことを特徴とする炭化珪素半導体装置の検査方法。
（６）おもて面に炭化珪素膜とショットキー電極とを順に有する複数の炭化珪素半導体装置が形成された炭化珪素半導体ウェハの検査方法であって、前記複数の炭化珪素半導体装置のうちの一部の炭化珪素半導体装置は、前記ショットキー電極が透明導電膜からなる検査用炭化珪素半導体装置であり、前記検査用炭化珪素基板の裏面に備える裏面電極と前記透明導電膜との間に逆バイアス電圧を印加することによって発生する発光を前記透明導電膜を介して検出することによって、前記炭化珪素半導体装置が有する欠陥の有無を検査することによって前記ウェハの良否を判定する、ことを特徴とする炭化珪素半導体ウェハの検査方法。
（１）炭化珪素基板のおもて面に炭化珪素膜と、ショットキー電極として透明導電膜とを順に有する炭化珪素半導体装置の製造方法であって、前記炭化珪素基板の裏面に備える裏面電極と前記透明導電膜との間に逆バイアス電圧を印加することによって発生する発光を前記透明導電膜を介して検出することによって、前記炭化珪素半導体装置が有する欠陥の有無を検査する検査工程を含む、ことを特徴とする炭化珪素半導体装置の製造方法。
（２）前記透明導電膜がＩＴＯ、ＩＺＯ、ＳｎＯ２、ＩＦＯ、ＡＴＯ、ＦＴＯ、ＺnＯ、及び、ＣＴＯの群から選択されたいずれかからなることを特徴とする（１）に記載の炭化珪素半導体装置の製造方法。
（３）おもて面に炭化珪素膜とショットキー電極とを順に有する複数の炭化珪素半導体装置が形成された炭化珪素半導体ウェハの製造方法であって、前記複数の炭化珪素半導体装置のうちの一部の炭化珪素半導体装置は、前記ショットキー電極が透明導電膜からなる検査用炭化珪素半導体装置であり、前記検査用炭化珪素基板の裏面に備える裏面電極と前記透明導電膜との間に逆バイアス電圧を印加することによって発生する発光を前記透明導電膜を介して検出することによって、前記炭化珪素半導体装置が有する欠陥の有無を検査することによって前記ウェハの良否を判定する判定工程を含む、ことを特徴とする炭化珪素半導体ウェハの製造方法。
（４）前記透明導電膜がＩＴＯ、ＩＺＯ、ＳｎＯ２、ＩＦＯ、ＡＴＯ、ＦＴＯ、ＺnＯ、及び、ＣＴＯの群から選択されたいずれかからなることを特徴とする（３）に記載の炭化珪素半導体ウェハの製造方法。
（５）炭化珪素基板のおもて面に炭化珪素膜と、ショットキー電極として透明導電膜とを順に有する炭化珪素半導体装置の検査方法であって、前記炭化珪素基板の裏面に備える裏面電極と前記透明導電膜との間に逆バイアス電圧を印加することによって発生する発光を前記透明導電膜を介して検出することによって、前記炭化珪素半導体装置が有する欠陥の有無を検査する、ことを特徴とする炭化珪素半導体装置の検査方法。
（６）おもて面に炭化珪素膜とショットキー電極とを順に有する複数の炭化珪素半導体装置が形成された炭化珪素半導体ウェハの検査方法であって、前記複数の炭化珪素半導体装置のうちの一部の炭化珪素半導体装置は、前記ショットキー電極が透明導電膜からなる検査用炭化珪素半導体装置であり、前記検査用炭化珪素基板の裏面に備える裏面電極と前記透明導電膜との間に逆バイアス電圧を印加することによって発生する発光を前記透明導電膜を介して検出することによって、前記炭化珪素半導体装置が有する欠陥の有無を検査することによって前記ウェハの良否を判定する、ことを特徴とする炭化珪素半導体ウェハの検査方法。
本発明の炭化珪素半導体装置の製造方法によれば、チップに個片化する前のウェハの状態で、ウェハのおもて面から、ショットキー電極である透明導電膜の直下を直接観察して、炭化珪素半導体装置の欠陥の有無を検査してその良否を判断できる。すなわち、ショットキー界面に欠陥が存在する場合、逆バイアスを印加しても通常はほとんど流れない電圧で電流が流れてしまう。そして、この電流に起因して生ずる発光現象に基づいて欠陥の検出が可能となる。従って、従来より簡易に短時間で、より高分解能で欠陥の有無を検査して、炭化珪素半導体装置の完成後に不良品を直ちに分別することができる。また、発熱解析法と比較すると、ＩＴＯ等の透明導電膜は一般に金属より熱伝導率が低いため、発熱点からの横方向への熱拡散が小さく、より高い分解能で欠陥の位置を特定することが可能となる。
また、本発明の炭化珪素半導体ウェハの製造方法によれば、ウェハに、金属からなるショットキー電極を備えた通常の炭化珪素半導体装置以外に、透明導電膜からなるショットキー電極を備えた検査用の炭化珪素半導体装置を形成して、その検査用炭化珪素半導体装置についておもて面から直接、欠陥の有無やその程度を検査することにより、金属からなるショットキー電極を備えた通常の炭化珪素半導体装置の欠陥の有無の状況を推測することが可能となる。また、上記と同様の効果を得ることができる。
また、本発明の炭化珪素半導体装置の検査方法によれば、チップに個片化する前のウェハの状態で、ウェハのおもて面、ショットキー電極である透明導電膜の直下を直接観察して、炭化珪素半導体装置の欠陥の有無を検査してその良否を判断できるので、従来より簡易に短時間で、より高分解能で欠陥の有無を検査することが可能となる。
また、本発明の炭化珪素半導体ウェハの検査方法によれば、ウェハに、金属からなるショットキー電極を備えた通常の炭化珪素半導体装置以外に、透明導電膜からなるショットキー電極を備えた検査用炭化珪素半導体装置を形成して、その検査用炭化珪素半導体装置についておもて面から直接、欠陥の有無やその程度を検査することにより、金属からなるショットキー電極を備えた通常の炭化珪素半導体装置の欠陥の有無の状況を推測することが可能となる。
以下、本発明を適用した炭化珪素半導体装置の製造方法及びその検査方法、並びに、炭化珪素半導体ウェハの製造方法及びその検査方法について、図面を用いてその構成を説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。また、本発明の趣旨を逸脱しない範囲において種々の変更を加えることも可能である。
本明細書において、ＳｉＣ単結晶基板上に薄膜を形成したものをウェハということがあり、また、炭化珪素半導体装置の完成前の構造体についても炭化珪素半導体装置ということがある。
本明細書において、ＳｉＣ単結晶基板上に薄膜を形成したものをウェハということがあり、また、炭化珪素半導体装置の完成前の構造体についても炭化珪素半導体装置ということがある。
［炭化珪素半導体装置の製造方法］、［炭化珪素半導体装置の検査方法］
本発明の一実施形態である炭化珪素半導体装置の製造方法、及び、本発明の一実施形態である炭化珪素半導体装置の検査方法について、図面を用いて説明する。
なお、炭化珪素半導体装置の検査方法については主な内容は、後述する＜欠陥検査工程＞に記載する。
本発明の一実施形態である炭化珪素半導体装置の製造方法、及び、本発明の一実施形態である炭化珪素半導体装置の検査方法について、図面を用いて説明する。
なお、炭化珪素半導体装置の検査方法については主な内容は、後述する＜欠陥検査工程＞に記載する。
＜ｎ型炭化珪素層形成工程＞
まず、図１に示すように、ＳｉＣ単結晶基板（炭化珪素基板）１上にｎ型エピタキシャル層（ｎ型炭化珪素層）２を形成する。なお、以下の説明において、ＳｉＣ単結晶基板１のｎ型エピタキシャル層２側をおもて面１ａ、その反対側を裏面１ｂという。
次に、ｎ型エピタキシャル層（ｎ型炭化珪素層）２上を清浄化するために洗浄するのが好ましい。洗浄としては例えば、硫酸＋過酸化水素、水酸化アンモニウム＋過酸化水素、塩酸＋過酸化水素、フッ酸水溶液等を用いていわゆるＲＣＡ洗浄を行う。
次に、ｎ型エピタキシャル層２の表面を保護するために、表面に酸化膜を形成する。その後、ＳｉＣ単結晶基板１の裏側のみ、ドライエッチングもしくはＣＭＰ研磨等により、ｎ型エピタキシャル層２の形成時に生成した変性層３を取り除く。
図２は、裏面の変性層を除去した時点の状態を示す断面工程図である。
まず、図１に示すように、ＳｉＣ単結晶基板（炭化珪素基板）１上にｎ型エピタキシャル層（ｎ型炭化珪素層）２を形成する。なお、以下の説明において、ＳｉＣ単結晶基板１のｎ型エピタキシャル層２側をおもて面１ａ、その反対側を裏面１ｂという。
次に、ｎ型エピタキシャル層（ｎ型炭化珪素層）２上を清浄化するために洗浄するのが好ましい。洗浄としては例えば、硫酸＋過酸化水素、水酸化アンモニウム＋過酸化水素、塩酸＋過酸化水素、フッ酸水溶液等を用いていわゆるＲＣＡ洗浄を行う。
次に、ｎ型エピタキシャル層２の表面を保護するために、表面に酸化膜を形成する。その後、ＳｉＣ単結晶基板１の裏側のみ、ドライエッチングもしくはＣＭＰ研磨等により、ｎ型エピタキシャル層２の形成時に生成した変性層３を取り除く。
図２は、裏面の変性層を除去した時点の状態を示す断面工程図である。
＜位置決めマーカー形成工程＞
次に、図３に示すように、素子パターンの形成のために、ｎ型エピタキシャル層２の素子形成領域以外に、位置決めマーカー４を形成する。
具体的には例えば、フォトリソグラフィー法で、ステッパーおよびコーターデベロッパーを用いてレジストをパターニングし、ドライエッチングにより、ｎ型エピタキシャル層２の所定の位置に所定の形状の溝（位置決めマーカー）を形成する。最後にレジストを有機洗浄により除去する。
次に、図３に示すように、素子パターンの形成のために、ｎ型エピタキシャル層２の素子形成領域以外に、位置決めマーカー４を形成する。
具体的には例えば、フォトリソグラフィー法で、ステッパーおよびコーターデベロッパーを用いてレジストをパターニングし、ドライエッチングにより、ｎ型エピタキシャル層２の所定の位置に所定の形状の溝（位置決めマーカー）を形成する。最後にレジストを有機洗浄により除去する。
＜イオン注入工程＞
次に、ｎ型エピタキシャル層２上に例えば、酸化膜（ＳｉＯ２）からなる不純物注入用のマスク（図示せず）を形成する。このマスクは、ステッパーおよびコーターデベロッパーを用いたフォトリソグラフィーによりパターニングして、ｎ型エピタキシャル層２の表面を覆い、不純物注入によってｐ型不純物領域５を形成しようとする領域に開口部を有するように形成する。そして、この開口部から露出するｎ型エピタキシャル層２の表面層にｐ型領域を形成するための不純物、例えばアルミニウム（Ａｌ）イオンを加速電圧（エネルギー）および打ち込み量を例えば、数段階制御する。具体的には例えば、加速電圧を２４０ｋＶ，１５０ｋＶ，９５ｋＶ，５５ｋＶ，２７ｋＶ，１０ｋＶとした合計６段のイオン注入を行ない（６段注入法）、約０．３μmの深さまで均一な濃度分布に打ち込む。こうして、ｐ型不純物領域５を形成する。
その後、フッ化水素（ＨＦ）処理により、酸化膜（ＳｉＯ２）マスクを除去する。
図４は、酸化膜（ＳｉＯ２）マスクを除去した時点の状態を示す断面工程図である。
次に、ｎ型エピタキシャル層２上に例えば、酸化膜（ＳｉＯ２）からなる不純物注入用のマスク（図示せず）を形成する。このマスクは、ステッパーおよびコーターデベロッパーを用いたフォトリソグラフィーによりパターニングして、ｎ型エピタキシャル層２の表面を覆い、不純物注入によってｐ型不純物領域５を形成しようとする領域に開口部を有するように形成する。そして、この開口部から露出するｎ型エピタキシャル層２の表面層にｐ型領域を形成するための不純物、例えばアルミニウム（Ａｌ）イオンを加速電圧（エネルギー）および打ち込み量を例えば、数段階制御する。具体的には例えば、加速電圧を２４０ｋＶ，１５０ｋＶ，９５ｋＶ，５５ｋＶ，２７ｋＶ，１０ｋＶとした合計６段のイオン注入を行ない（６段注入法）、約０．３μmの深さまで均一な濃度分布に打ち込む。こうして、ｐ型不純物領域５を形成する。
その後、フッ化水素（ＨＦ）処理により、酸化膜（ＳｉＯ２）マスクを除去する。
図４は、酸化膜（ＳｉＯ２）マスクを除去した時点の状態を示す断面工程図である。
＜保護膜（炭化膜）形成工程＞
次に、図５に示すように、高温度の活性化アニール処理（活性化熱処理）による表面荒れ及びバンチング、さらに基板の反りを抑制するために、ウェハのおもて面および裏面に保護膜として炭化膜６ｆ及び６ｒを形成する。
具体的には、まず、酸化膜（ＳｉＯ２）マスクを除去したウェハをＲＣＡ洗浄した後、コーターデベロッパーにてレジストをウェハのおもて面および裏面に塗布し、クリーンオーブン中で予備ベーキングにより約３〜５μm程度の膜とする。これを、Ａｒ雰囲気中で８００℃程度で１０分間程度保持して炭化し、ウェハのおもて面および裏面に炭化膜を形成する。
保護膜としての炭化膜は、スパッタ法またはＣＶＤ法による炭化膜、あるいは高周波プラズマＣＶＤ法などによるＤＬＣ（ダイヤモンドライクカーボン）膜などを用いることもできる。
次に、図５に示すように、高温度の活性化アニール処理（活性化熱処理）による表面荒れ及びバンチング、さらに基板の反りを抑制するために、ウェハのおもて面および裏面に保護膜として炭化膜６ｆ及び６ｒを形成する。
具体的には、まず、酸化膜（ＳｉＯ２）マスクを除去したウェハをＲＣＡ洗浄した後、コーターデベロッパーにてレジストをウェハのおもて面および裏面に塗布し、クリーンオーブン中で予備ベーキングにより約３〜５μm程度の膜とする。これを、Ａｒ雰囲気中で８００℃程度で１０分間程度保持して炭化し、ウェハのおもて面および裏面に炭化膜を形成する。
保護膜としての炭化膜は、スパッタ法またはＣＶＤ法による炭化膜、あるいは高周波プラズマＣＶＤ法などによるＤＬＣ（ダイヤモンドライクカーボン）膜などを用いることもできる。
炭化膜の膜厚は、５００〜３０００ｎｍであることが好ましい。炭化膜の膜厚が５００ｎｍ未満であると、後述する活性化熱処理工程において保護膜としての機能が不十分となるため好ましくない。また、炭化膜の膜厚が３０００ｎｍを超えると、基板に反りが生じたり割れたりするため好ましくない。さらに、後述する保護膜除去工程において炭化膜の除去が困難となるため好ましくない。一方、炭化膜の膜厚が上記範囲であれば、活性化熱処理の際に基板に反りや割れが生じることなく、ウェハの表面からのＳｉ原子の昇華を抑制することができるとともに、保護膜除去工程において除去が容易となるため、好ましい。
スパッタ法によって炭化膜を形成する場合は、最初にウェハのおもて面側をスパッタ源側に向け、裏面側を基板載置側に接するように設置して、おもて面側に炭化膜を成膜する。その後、基板を反転して、裏面側をスパッタ源側に向け、おもて面側を基板載置側に接するように設置し、裏面側に成膜する。
ＣＶＤ法によって炭化膜を形成する場合は、最初にウェハのおもて面側を気相反応雰囲気側（プラズマ雰囲気側）に向け、裏面側を基板載置側に接するように設置して、おもて面側に炭化膜を成膜する。その後、基板を反転して、裏面側を気相反応雰囲気側（プラズマ雰囲気側）に向け、おもて面側を基板載置側に接するように設置し、裏面側に成膜する。
ＣＶＤ法によって炭化膜を形成する場合は、最初にウェハのおもて面側を気相反応雰囲気側（プラズマ雰囲気側）に向け、裏面側を基板載置側に接するように設置して、おもて面側に炭化膜を成膜する。その後、基板を反転して、裏面側を気相反応雰囲気側（プラズマ雰囲気側）に向け、おもて面側を基板載置側に接するように設置し、裏面側に成膜する。
＜活性化アニール工程＞
次に、注入した不純物（例えば、Ａｌ）が電気的キャリアとして作用するようにするために、炭化膜を両面の保護膜としてウェハを活性化熱処理（アニール）して不純物ドープ領域を形成する。活性化熱処理は、１×１０―２Ｐａ未満の真空アニール方式によって行うのが好ましい。
加熱温度は、１６００〜２０００℃の範囲が好ましく、１７００〜１９００℃の範囲がより好ましく、１７００〜１８５０℃の範囲がもっとも好ましい。加熱温度が１６００℃未満であると、注入した不純物の活性化が不十分となり好ましくない。また、２０００℃を超えると保護膜があってもウェハの表面が炭化して表面が荒れる可能性があるため好ましくない。
次に、注入した不純物（例えば、Ａｌ）が電気的キャリアとして作用するようにするために、炭化膜を両面の保護膜としてウェハを活性化熱処理（アニール）して不純物ドープ領域を形成する。活性化熱処理は、１×１０―２Ｐａ未満の真空アニール方式によって行うのが好ましい。
加熱温度は、１６００〜２０００℃の範囲が好ましく、１７００〜１９００℃の範囲がより好ましく、１７００〜１８５０℃の範囲がもっとも好ましい。加熱温度が１６００℃未満であると、注入した不純物の活性化が不十分となり好ましくない。また、２０００℃を超えると保護膜があってもウェハの表面が炭化して表面が荒れる可能性があるため好ましくない。
また、加熱時間は、１〜１０分で行うことが好ましく、１〜７分で行うことがより好ましく、１〜５分で行うことが特に好ましい。加熱時間が１分未満であると、不純物の活性化が不十分となるため、好ましくない。また、加熱時間が１０分を超えると、保護膜があってもエピタキシャル基板の表面が炭化して表面が荒れる可能性があるため、好ましくない。
＜保護膜除去工程＞
次に、保護膜として用いた炭化膜６ｆ及び６ｒを除去する。炭化膜の除去は、酸素雰囲気の熱酸化により炭化膜を灰化して除去する。
具体的には、熱酸化炉内に基板を設置し、例えば、流量３．５Ｌ／ｍｉｎの酸素を供給して１１２５℃で９０分間加熱する条件を用いることによって、ｎ型エピタキシャル層２及びｐ型不純物領域５の上の炭化膜６ｆ及びウェハ裏面の炭化膜６ｒを除去することができる。次いで、フッ化水素（ＨＦ）処理により、表面酸化層を除去する。
図６は、炭化膜６ｆ及び６ｒを除去した時点の状態を示す断面工程図である。
次に、保護膜として用いた炭化膜６ｆ及び６ｒを除去する。炭化膜の除去は、酸素雰囲気の熱酸化により炭化膜を灰化して除去する。
具体的には、熱酸化炉内に基板を設置し、例えば、流量３．５Ｌ／ｍｉｎの酸素を供給して１１２５℃で９０分間加熱する条件を用いることによって、ｎ型エピタキシャル層２及びｐ型不純物領域５の上の炭化膜６ｆ及びウェハ裏面の炭化膜６ｒを除去することができる。次いで、フッ化水素（ＨＦ）処理により、表面酸化層を除去する。
図６は、炭化膜６ｆ及び６ｒを除去した時点の状態を示す断面工程図である。
なお、ウェハは酸化炉内の基板載置上（石英ボート等）に基板両面が酸素雰囲気に十分晒されるように設置され、ウェハ両面の炭化膜を同時に灰化して除去することができる。
本実施形態では、アルミニウムの活性化率は約８０％であり、十分な活性化が行なわれる。このような保護膜除去工程により、高い活性化率のｐ型不純物領域５を有すると共に表面が平滑なウェハを製造することができる。
本実施形態では、アルミニウムの活性化率は約８０％であり、十分な活性化が行なわれる。このような保護膜除去工程により、高い活性化率のｐ型不純物領域５を有すると共に表面が平滑なウェハを製造することができる。
なお、活性化熱処理工程は減圧方式の加熱炉を用いて行ったり、アルゴン（Ａｒ）等の不活性ガス雰囲気の加熱炉を用いてもよい。また、加熱方式は、ランプ加熱や高周波方式を用いても良いし、電子線加熱方式を用いてもよい。
また、本実施形態においては、熱酸化を利用して炭化膜を除去したが、酸素を用いたプラズマ処理やオゾン処理によっても、炭化膜を除去することができる
また、本実施形態においては、熱酸化を利用して炭化膜を除去したが、酸素を用いたプラズマ処理やオゾン処理によっても、炭化膜を除去することができる
＜熱酸化膜形成工程＞
次に、電極形成時の表面保護のために、ウェハのおもて面に熱酸化膜（ＳｉＯ２）９ｆを形成する。
具体的にはまず、ウェハをＲＣＡ洗浄後、酸素雰囲気中で１２００℃程度で約３０分間保持して、犠牲酸化として、２０ｎｍ程度の熱酸化膜（ＳｉＯ２）を形成する。これは、ウェハ表面清浄化を目的とするものであり、その後、そのままフッ化水素（ＨＦ）処理により、除去する。
次に、ウェハをＲＣＡ洗浄後、酸素雰囲気中で１２００℃程度で２時間程度保持し、保護膜として５０ｎｍ程度の熱酸化膜９ｆを形成する。この際に、ウェハ裏面にも、熱酸化膜９ｒが形成される。
図７は、熱酸化膜９ｆ及び熱酸化膜９ｒを形成した時点の状態を示す断面工程図である。
次に、電極形成時の表面保護のために、ウェハのおもて面に熱酸化膜（ＳｉＯ２）９ｆを形成する。
具体的にはまず、ウェハをＲＣＡ洗浄後、酸素雰囲気中で１２００℃程度で約３０分間保持して、犠牲酸化として、２０ｎｍ程度の熱酸化膜（ＳｉＯ２）を形成する。これは、ウェハ表面清浄化を目的とするものであり、その後、そのままフッ化水素（ＨＦ）処理により、除去する。
次に、ウェハをＲＣＡ洗浄後、酸素雰囲気中で１２００℃程度で２時間程度保持し、保護膜として５０ｎｍ程度の熱酸化膜９ｆを形成する。この際に、ウェハ裏面にも、熱酸化膜９ｒが形成される。
図７は、熱酸化膜９ｆ及び熱酸化膜９ｒを形成した時点の状態を示す断面工程図である。
＜裏面オーミック電極形成工程＞
次に、ウェハの裏側すなわち、ＳｉＣ単結晶基板１の裏側に、裏面オーミック電極１０を形成する。
具体的にはまず、コーターデベロッパーでウェハのおもて面にレジストを塗布して保護した後、フッ酸処理で裏面の熱酸化膜９ｒを除去する。
次に、例えば、スパッタ法または蒸着法で、ＳｉＣ単結晶基板１の裏面に、例えば、Ｎｉからなる金属膜を１００ｎｍ程度形成する。
次に、熱処理（例えば、９５０℃の熱処理）を不活性ガス雰囲気または真空中で５分間程度行って、ＳｉＣ単結晶基板とオーミックコンタクトをする裏面オーミック電極１０とする。これにより、裏面オーミック電極１０は、ＳｉＣとＮｉの反応層が形成されることにより、ＳｉＣ単結晶基板１の裏面と良好なオーミックコンタクトを形成する。
図８は、裏面オーミック電極１０を形成した時点の状態を示す断面工程図である。
次に、ウェハの裏側すなわち、ＳｉＣ単結晶基板１の裏側に、裏面オーミック電極１０を形成する。
具体的にはまず、コーターデベロッパーでウェハのおもて面にレジストを塗布して保護した後、フッ酸処理で裏面の熱酸化膜９ｒを除去する。
次に、例えば、スパッタ法または蒸着法で、ＳｉＣ単結晶基板１の裏面に、例えば、Ｎｉからなる金属膜を１００ｎｍ程度形成する。
次に、熱処理（例えば、９５０℃の熱処理）を不活性ガス雰囲気または真空中で５分間程度行って、ＳｉＣ単結晶基板とオーミックコンタクトをする裏面オーミック電極１０とする。これにより、裏面オーミック電極１０は、ＳｉＣとＮｉの反応層が形成されることにより、ＳｉＣ単結晶基板１の裏面と良好なオーミックコンタクトを形成する。
図８は、裏面オーミック電極１０を形成した時点の状態を示す断面工程図である。
＜ショットキー電極形成工程＞
次に、ｐ型不純物領域５及びｎ型エピタキシャル層２上に、透明導電膜からなるショットキー電極１１を形成する。
次に、ｐ型不純物領域５及びｎ型エピタキシャル層２上に、透明導電膜からなるショットキー電極１１を形成する。
透明導電膜の材料としては、ＩＴＯ、ＩＺＯ、ＳｎＯ２、ＩＦＯ（Ｆ−ｄｏｐｅｄ ｉｎｄｉｕｍ ｏｘｉｄｅ；Fを添加した酸化インジウム）、ＡＴＯ（Ｓｂ−ｄｏｐｅｄ ｔｉｎ ｏｘｉｄｅ；Ｓｂを添加した酸化スズ）、ＦＴＯ（Ｆ−ｄｏｐｅｄ ｔｉｎ ｏｘｉｄｅ；Fを添加した酸化スズ）、ＺnＯ（ｚｉｎｃ ｏｘｉｄｅ；酸化亜鉛）、及び、ＣＴＯ（ｃａｄｍｉｕｍ ｔｉｎ ｏｘｉｄｅ；酸化スズカドミウム）の群から選択されたいずれかが好ましい。
具体的には、まず、ウェハのおもて面の保護膜（熱酸化膜）９ｆをフッ化水素（ＨＦ）処理で除去して、図９に示すように例えば、スパッタ法により、透明導電膜１１ａ例えば、ＩＴＯ膜を好適には５０〜１０００ｎｍ成膜する。より好ましくは、１００〜５００ｎｍとする。本発明では、おもて面から透明導電膜を介してフォトエミッション現象による発光により欠陥の有無を観察するので、１０００ｎｍを超えると、光の透過率が小さくなり、検出される発光が弱くなることから観察するのが困難になる場合があり、また、５０ｎｍより小さいと、膜質が安定せず、また、膜の強度が落ちるからである。
次に、コーターデベロッパーおよびステッパーを用いたフォトリソグラフィーによりレジストを保護膜としたショットキー電極パターンを形成し、ＩＴＯ膜を溶解するエッチング液を用いたウェットエッチングによって、ＩＴＯからなるショットキー電極１１を形成する。その後、レジストをアセトンやＩＰＡなどの有機溶剤により除去する。
最後に、紫外および可視光に対する透過率の向上および導電性の向上、さらに電気特性の安定なショットキーバリア形成のための熱処理を行う。透過率の向上は、フォトルミネッセンス（ＰＬ）測定を可能にし、欠陥との対応をより詳細に解析できる利点がある。熱処理は例えば、アルゴン雰囲気下で４００〜６００℃の温度で１〜６０分間行うことが好ましい。
こうして、ウェハ上の多数の炭化珪素半導体装置（完成前）のそれぞれについて、透明導電膜からなるショットキー電極１１を形成する。
図１０は、ショットキー電極１１を形成した時点の状態を示すものである。
次に、コーターデベロッパーおよびステッパーを用いたフォトリソグラフィーによりレジストを保護膜としたショットキー電極パターンを形成し、ＩＴＯ膜を溶解するエッチング液を用いたウェットエッチングによって、ＩＴＯからなるショットキー電極１１を形成する。その後、レジストをアセトンやＩＰＡなどの有機溶剤により除去する。
最後に、紫外および可視光に対する透過率の向上および導電性の向上、さらに電気特性の安定なショットキーバリア形成のための熱処理を行う。透過率の向上は、フォトルミネッセンス（ＰＬ）測定を可能にし、欠陥との対応をより詳細に解析できる利点がある。熱処理は例えば、アルゴン雰囲気下で４００〜６００℃の温度で１〜６０分間行うことが好ましい。
こうして、ウェハ上の多数の炭化珪素半導体装置（完成前）のそれぞれについて、透明導電膜からなるショットキー電極１１を形成する。
図１０は、ショットキー電極１１を形成した時点の状態を示すものである。
図１１は、この時点のウェハについて、おもて面側から観察した光学顕微鏡像である。
このウェハは、ショットキー電極としてＩＴＯ膜を２００ｎｍ形成したものである。Ｓ１〜Ｓ６は各炭化珪素半導体装置（完成前）を示すものである。Ｓ１の周囲に配置して観察される十字マーク、及び、Ｓ１とＳ２との間の長方形マークは、複数枚のフォトリソマスクの位置を重ね合わせるためのマーキングである。ＩＴＯ膜とｎ型エピタキシャル層との界面だけでなく、ＩＴＯ膜を介して裏面オーミック電極までが透けて見えているのがわかる。
このウェハは、ショットキー電極としてＩＴＯ膜を２００ｎｍ形成したものである。Ｓ１〜Ｓ６は各炭化珪素半導体装置（完成前）を示すものである。Ｓ１の周囲に配置して観察される十字マーク、及び、Ｓ１とＳ２との間の長方形マークは、複数枚のフォトリソマスクの位置を重ね合わせるためのマーキングである。ＩＴＯ膜とｎ型エピタキシャル層との界面だけでなく、ＩＴＯ膜を介して裏面オーミック電極までが透けて見えているのがわかる。
図１２は、図１１で示したウェハについて、裏面オーミック電極とＩＴＯ膜からなるショットキー電極との間に、順バイアス電圧を印加したときのＩＶ特性を示すグラフである。ショットキー電極側に電圧を印加するプローブはウェハ上の各炭化珪素半導体装置（完成前）ごとに当てることができるので、各炭化珪素半導体装置のＩＶ特性を得ることができる。
欠陥がない炭化珪素半導体装置については、順バイアス電圧が０．４Ｖ程度まで１０−１２Ａ程度だった順方向電流がそれ以上の電圧で上昇し、ショットキー障壁を有することに起因するショットキー接合特有のＩＶ特性が得られていることがわかる。これにより、裏面オーミック電極とＩＴＯ膜からなるショットキー電極との間に、通常の金属からなるショットキー電極の場合と同様な、ショットキー電極が形成されていることが確認できた。
また、欠陥（ダウンフォール(ＤＦ)及び三角欠陥）を有する炭化珪素半導体装置については、ショットキー接合特有のＩＶ特性が得られておらず、このＩＶ特性からも欠陥の有無を確認することができる。
欠陥がない炭化珪素半導体装置については、順バイアス電圧が０．４Ｖ程度まで１０−１２Ａ程度だった順方向電流がそれ以上の電圧で上昇し、ショットキー障壁を有することに起因するショットキー接合特有のＩＶ特性が得られていることがわかる。これにより、裏面オーミック電極とＩＴＯ膜からなるショットキー電極との間に、通常の金属からなるショットキー電極の場合と同様な、ショットキー電極が形成されていることが確認できた。
また、欠陥（ダウンフォール(ＤＦ)及び三角欠陥）を有する炭化珪素半導体装置については、ショットキー接合特有のＩＶ特性が得られておらず、このＩＶ特性からも欠陥の有無を確認することができる。
図１３は、図１１で示したウェハについて、裏面オーミック電極とＩＴＯ膜からなるショットキー電極との間に、逆バイアス電圧を印加したときのＩＶ特性を示すグラフである。
欠陥がない炭化珪素半導体装置の場合に比べて、ダウンフォール及び三角欠陥を有する炭化珪素半導体装置は、５桁以上の高い逆方向電流が流れ、このＩＶ特性からも欠陥の有無を確認することができる。
欠陥がない炭化珪素半導体装置の場合に比べて、ダウンフォール及び三角欠陥を有する炭化珪素半導体装置は、５桁以上の高い逆方向電流が流れ、このＩＶ特性からも欠陥の有無を確認することができる。
図１４は、ショットキーダイオードの理論式に、上記のＩＶ特性実験で得られた結果を代入して得られた、ショットキー障壁Φｂと、ｎ値の結果を示すグラフである。
平均すると、Φｂとして１．４３ｅＶ、ｎ値として１．０４が得られた。なお、通常の金属のショットキー電極の場合は、Φｂは１．０〜１．６ｅＶ程度である。
平均すると、Φｂとして１．４３ｅＶ、ｎ値として１．０４が得られた。なお、通常の金属のショットキー電極の場合は、Φｂは１．０〜１．６ｅＶ程度である。
＜欠陥検査工程＞
次に、炭化珪素基板の裏面に備える裏面オーミック電極（裏面電極）とＩＴＯ膜からなるショットキー電極との間に逆バイアス電圧を印加することによって発生する発光を透明導電膜を介して検出することによって、炭化珪素半導体装置が有する欠陥の有無を検査する。
次に、炭化珪素基板の裏面に備える裏面オーミック電極（裏面電極）とＩＴＯ膜からなるショットキー電極との間に逆バイアス電圧を印加することによって発生する発光を透明導電膜を介して検出することによって、炭化珪素半導体装置が有する欠陥の有無を検査する。
図１５Ａ〜図１５Ｃはそれぞれ、図１１で示したウェハに形成された一の炭化珪素半導体装置について、おもて面側から観察した光学顕微鏡像、その光学顕微鏡像の欠陥部分の拡大像、ＰＥＭ像を示す。
また、 図１６は、図１５Ａ〜図１５Ｃで示した像を得るために用いた、フォトエミッション顕微鏡（ＰＥＭ）を含むシステムの概略と、それを用いてＰＥＭ像を得るところを摸式的に示す図である。図１６において、符号２１は光学顕微鏡、符号２１ａは対物レンズ、符号２２は光検出器、符号２３はＣＣＤカメラ、符号２４は画像処理装置、符号２５はモニター、符号３０はプローブである。
また、 図１６は、図１５Ａ〜図１５Ｃで示した像を得るために用いた、フォトエミッション顕微鏡（ＰＥＭ）を含むシステムの概略と、それを用いてＰＥＭ像を得るところを摸式的に示す図である。図１６において、符号２１は光学顕微鏡、符号２１ａは対物レンズ、符号２２は光検出器、符号２３はＣＣＤカメラ、符号２４は画像処理装置、符号２５はモニター、符号３０はプローブである。
図１５Ａの光学顕微鏡像の下部に観察される黒い点（矢印で示した点）は、図１５Ｂの拡大像で観察されるように、三角欠陥とその先端近傍に存在するダウンフォールの欠陥である。
図１５Ｃはこの炭化珪素半導体装置について、裏面オーミック電極とＩＴＯ膜からなるショットキー電極との間に、逆バイアス電圧を１５０Ｖを印加して観察したＰＥＭ像である。図１５Ａの光学顕微鏡像で観察された欠陥に対応する位置で発光が観察された（矢印）。このとき測定された電流は３ｍＡであった。
このように、本発明の製造方法でウェハ上に、ショットキー電極及び裏面オーミック電極を形成した段階の炭化珪素半導体装置について、裏面オーミック電極とショットキー電極との間に逆バイアス電圧を印加することにより、その炭化珪素半導体装置に内在する欠陥に対応する位置において、発光を観察することができる。この発光の有無から、炭化珪素半導体装置が有する欠陥の有無を調べることができる。また、発光の位置から、炭化珪素半導体装置内の欠陥の位置を特定することができる。
このように、本発明の製造方法でウェハ上に、ショットキー電極及び裏面オーミック電極を形成した段階の炭化珪素半導体装置について、裏面オーミック電極とショットキー電極との間に逆バイアス電圧を印加することにより、その炭化珪素半導体装置に内在する欠陥に対応する位置において、発光を観察することができる。この発光の有無から、炭化珪素半導体装置が有する欠陥の有無を調べることができる。また、発光の位置から、炭化珪素半導体装置内の欠陥の位置を特定することができる。
本発明の炭化珪素半導体装置の検査方法では、炭化珪素半導体装置を完成する前の段階で、その欠陥の有無を検査する。
＜おもて面パッド電極形成工程＞
次に、ショットキー電極１１上に、おもて面パッド電極１２を形成する。
次に、ショットキー電極１１上に、おもて面パッド電極１２を形成する。
具体的には、ショットキー電極１１を形成したｎ型エピタキシャル層２上にレジストを塗布した後、フォトリソグラフィにより、フォトレジストパターンを形成する。
次に例えば、スパッタ法又は蒸着法で、窓部を形成したレジスト上に例えば、ショットキー電極を構成する透明導電膜にオーミックコンタクトする金属例えば、ＩＴＯ膜の場合Ｃｒなどの金属を介してその上にＴｉ，Ａｌ，Ａｕ，Ａｇなどの金属膜を形成する。
次に、そのレジストを除去（リフトオフ）することにより、窓部に形成された金属膜のみをショットキー電極を覆うように残すことができる。
これにより、ショットキー電極に接続されたおもて面パッド電極１２を形成する。
図１７は、この時点の状態を示す断面工程図である。
次に例えば、スパッタ法又は蒸着法で、窓部を形成したレジスト上に例えば、ショットキー電極を構成する透明導電膜にオーミックコンタクトする金属例えば、ＩＴＯ膜の場合Ｃｒなどの金属を介してその上にＴｉ，Ａｌ，Ａｕ，Ａｇなどの金属膜を形成する。
次に、そのレジストを除去（リフトオフ）することにより、窓部に形成された金属膜のみをショットキー電極を覆うように残すことができる。
これにより、ショットキー電極に接続されたおもて面パッド電極１２を形成する。
図１７は、この時点の状態を示す断面工程図である。
＜パッシベーション膜形成工程＞
次に、おもて面パッド電極１２上に、パッシベーション膜１３を形成する。
次に、おもて面パッド電極１２上に、パッシベーション膜１３を形成する。
具体的には、おもて面パッド電極１２を形成したｎ型エピタキシャル層２上に、パッシベーション膜を塗布する。パッシベーション膜としては例えば、感光性ポリイミド膜を用いる。
次に、フォトリソグラフィーにより、パターン化されたパッシベーション膜１０を形成する。次いで、窒素雰囲気中で熱処理を行ってパッシベーション膜１３を硬化させる。
図１８は、この時点の状態を示す断面工程図であって、おもて面パッド電極１２の表面の一部が露出され、おもて面パッド電極１２の端部１２ｃのみを覆うようにパッシベーション膜１３が形成されている。
次に、フォトリソグラフィーにより、パターン化されたパッシベーション膜１０を形成する。次いで、窒素雰囲気中で熱処理を行ってパッシベーション膜１３を硬化させる。
図１８は、この時点の状態を示す断面工程図であって、おもて面パッド電極１２の表面の一部が露出され、おもて面パッド電極１２の端部１２ｃのみを覆うようにパッシベーション膜１３が形成されている。
＜裏面パッド電極形成工程＞
次に、裏面オーミック電極１０上に、裏面パッド電極１４を形成する。
次に、裏面オーミック電極１０上に、裏面パッド電極１４を形成する。
具体的には、逆スパッタにより表面酸化層除去後、例えば、スパッタ法で、裏面オーミック電極１０上に、裏面パッド電極１４として、例えば、Ｔｉ，Ｎｉ，Ａｇなどの金属を用いて裏面パッド電極を形成する。
図１９は、この時点の状態を示す断面工程図である。
図１９は、この時点の状態を示す断面工程図である。
＜ダイシング工程＞
次に、ウェハに作製された炭化珪素半導体装置ごとに、ダイシングして個片化する。
次に、ウェハに作製された炭化珪素半導体装置ごとに、ダイシングして個片化する。
具体的には、例えば、ダイサーでウェハを切断してチップに切り出し、ショットキーバリアダイオード（炭化珪素半導体装置）１００を作製する。
図２０は、この時点の状態を示す断面工程図である。
図２０は、この時点の状態を示す断面工程図である。
欠陥の検査の観点からは、透明導電膜からなるショットキー電極とｎ型エピタキシャル層（ｎ型炭化珪素層）との間に、透明性を妨げる構造を含むことは望ましくないが、透明性を妨げる構造が全面を覆うものでなければ、少なくとも装置の一部については欠陥検査を行うことができるので、本発明で製造する炭化珪素半導体装置には透明性を妨げる構造を一部に備えるものも含む。
［炭化珪素半導体ウェハの製造方法］、［炭化珪素半導体ウェハの検査方法］
次に、本発明の一実施形態である炭化珪素半導体ウェハの製造方法、及び、本発明の一実施形態である炭化珪素半導体ウェハの検査方法について説明する。
次に、本発明の一実施形態である炭化珪素半導体ウェハの製造方法、及び、本発明の一実施形態である炭化珪素半導体ウェハの検査方法について説明する。
本発明の一実施形態である炭化珪素半導体ウェハの製造方法では、ウェハに作製する複数の炭化珪素半導体装置のうちの一部の炭化珪素半導体装置はそのショットキー電極が透明導電膜からなる検査用炭化珪素半導体装置であり、残りの炭化珪素半導体装置はそのショットキー電極は金属膜からなる通常の炭化珪素半導体装置であり、検査用炭化珪素半導体装置の裏面に備える裏面電極と透明導電膜との間に逆バイアス電圧を印加することによって発生する発光を透明導電膜を介して検出することによって、金属膜からなるショットキー電極を備えた炭化珪素半導体装置が有する欠陥の有無を検査することによってウェハの良否を判定する判定工程を含むことを特徴とする。
「ショットキー電極は金属膜からなる通常の炭化珪素半導体装置」としては、ショットキー接合を利用する炭化珪素半導体装置であれば特に制限はなく、例えば、ＭＰＳ構造を有する炭化珪素半導体装置等を含む。ＭＰＳ構造を有する炭化珪素半導体装置のようにｐ型オーミック電極を備える場合は、検査用炭化珪素半導体装置についてはｐ型オーミック電極を備えない構成とする。
「ショットキー電極は金属膜からなる通常の炭化珪素半導体装置」としては、ショットキー接合を利用する炭化珪素半導体装置であれば特に制限はなく、例えば、ＭＰＳ構造を有する炭化珪素半導体装置等を含む。ＭＰＳ構造を有する炭化珪素半導体装置のようにｐ型オーミック電極を備える場合は、検査用炭化珪素半導体装置についてはｐ型オーミック電極を備えない構成とする。
本発明の一実施形態である炭化珪素半導体ウェハの製造方法は、＜ショットキー電極形成工程＞及び＜欠陥検査工程＞以外は上述と同様の工程で行うことができる。
＜ショットキー電極形成工程＞
本実施形態においては、ウェハ上に形成する複数の炭化珪素半導体装置のうちの一部の炭化珪素半導体装置は、透明導電膜からなるショットキー電極を有するものであり、残りは通常の金属膜からなるショットキー電極を有するものなので、それぞれの膜形成を別に行う必要がある。その２種類の膜形成の順番はどちらが先でも構わないが、以下では、金属膜からなるショットキー電極を先に形成し、次に、透明導電膜からなるショットキー電極を形成する例を説明する。
本実施形態においては、ウェハ上に形成する複数の炭化珪素半導体装置のうちの一部の炭化珪素半導体装置は、透明導電膜からなるショットキー電極を有するものであり、残りは通常の金属膜からなるショットキー電極を有するものなので、それぞれの膜形成を別に行う必要がある。その２種類の膜形成の順番はどちらが先でも構わないが、以下では、金属膜からなるショットキー電極を先に形成し、次に、透明導電膜からなるショットキー電極を形成する例を説明する。
まず、図８に示した段階まで形成したウェハにおいて保護膜（熱酸化膜）９ｆをフッ化水素（ＨＦ）処理で除去し、そのおもて面全面にショットキー電極となる金属を蒸着により１００ｎｍ付け、フォトリソグラフィにより金属電極を形成したい部分を保護するようにレジストを残し、むき出し部分を酸性のエッチング液で除去する。その後、レジストを有機溶剤で剥離する。次に、フォトリソグラフィにより透明導電膜からなるショットキー電極を形成したい部分に窓を開けるようにレジストでパターニングし、スパッタ法により透明導電膜例えば、ＩＴＯ膜を成膜する。リフトオフにより、ショットキー電極となる透明導電膜部以外の部分を除去する。これにより、金属電極および透明導電膜電極部が同一のウェハ上に形成される。
最後に、熱処理を行う。アルゴン雰囲気下で４００〜６００℃の温度で１〜６０分間行うことが好ましい。熱処理は、透明導電膜の紫外および可視光に対する透過率の向上および導電性の向上、さらに電気特性の安定なショットキーバリア形成のための熱処理を行う。透過率の向上は、フォトルミネッセンス（ＰＬ）測定を可能にし、欠陥との対応をより詳細に解析できる利点がある。また、金属電極においても炭化珪素膜との密着性が向上し、安定なショットキーバリア特性を示すようになる。
＜欠陥検査工程＞
この工程では、ウェハ上に作製した炭化珪素半導体装置のうち、ショットキー電極が透明導電膜からなる炭化珪素半導体装置を選択して、裏面オーミック電極（裏面電極）とＩＴＯ膜からなるショットキー電極との間に逆バイアス電圧を印加することによって発生する発光を透明導電膜を介して検出することによって、炭化珪素半導体装置が有する欠陥の有無を検査する。
この工程では、ウェハ上に作製した炭化珪素半導体装置のうち、ショットキー電極が透明導電膜からなる炭化珪素半導体装置を選択して、裏面オーミック電極（裏面電極）とＩＴＯ膜からなるショットキー電極との間に逆バイアス電圧を印加することによって発生する発光を透明導電膜を介して検出することによって、炭化珪素半導体装置が有する欠陥の有無を検査する。
欠陥の検査の観点からは、透明導電膜からなるショットキー電極とｎ型エピタキシャル層（ｎ型炭化珪素層）との間に、透明性を妨げる構造を含むことは望ましくないが、透明性を妨げる構造が全面を覆うものでなければ、少なくとも装置の一部については欠陥検査を行うことができるので、本発明で製造する炭化珪素半導体装置ウェハには透明性を妨げる構造を一部に備えるものも含む。
１ ＳｉＣ単結晶基板（炭化珪素基板）
２ ｎ型エピタキシャル層（ｎ型炭化珪素層）
５ ｐ型不純物領域
１０ 裏面オーミック電極
１１ ショットキー電極１１
１００ ショットキーバリアダイオード（炭化珪素半導体装置）
２ ｎ型エピタキシャル層（ｎ型炭化珪素層）
５ ｐ型不純物領域
１０ 裏面オーミック電極
１１ ショットキー電極１１
１００ ショットキーバリアダイオード（炭化珪素半導体装置）
Claims (4)
- 炭化珪素基板のおもて面にｎ型炭化珪素膜と、ショットキー電極として透明導電膜とを順に有し、前記ｎ型炭化珪素膜の表面の一部にｐ型不純物領域を有する炭化珪素半導体装置の製造方法であって、
前記炭化珪素基板の裏面に備える裏面電極と前記透明導電膜との間に逆バイアス電圧を印加することによって発生する発光を前記透明導電膜を介して検出することによって、前記炭化珪素半導体装置が有する欠陥の有無を検査する検査工程を含み、
前記透明導電膜が、ＩＴＯ、ＩＺＯ、ＳｎＯ ２ 、ＩＦＯ、ＡＴＯ、ＦＴＯ、ＺｎＯ、及び、ＣＴＯの群から選択されたいずれかからなることを特徴とする炭化珪素半導体装置の製造方法。 - おもて面にｎ型炭化珪素膜とショットキー電極とを順に有する複数の炭化珪素半導体装置が形成された炭化珪素半導体ウェハの製造方法であって、
前記複数の炭化珪素半導体装置のうちの一部の炭化珪素半導体装置は、前記ショットキー電極が透明導電膜からなる検査用炭化珪素半導体装置であり、
前記検査用炭化珪素半導体装置は、前記ｎ型炭化珪素膜の表面の一部にｐ型不純物領域を有し、
前記検査用炭化珪素基板の裏面に備える裏面電極と前記透明導電膜との間に逆バイアス電圧を印加することによって発生する発光を前記透明導電膜を介して検出することによって、前記炭化珪素半導体装置が有する欠陥の有無を検査することによって前記ウェハの良否を判定する判定工程を含み、
前記透明導電膜が、ＩＴＯ、ＩＺＯ、ＳｎＯ ２ 、ＩＦＯ、ＡＴＯ、ＦＴＯ、ＺｎＯ、及び、ＣＴＯの群から選択されたいずれかからなることを特徴とする炭化珪素半導体ウェハの製造方法。 - 炭化珪素基板のおもて面にｎ型炭化珪素膜と、ショットキー電極として透明導電膜とを順に有する炭化珪素半導体装置の検査方法であって、
前記炭化珪素半導体装置は、前記ｎ型炭化珪素膜の表面の一部にｐ型不純物領域を有し、
前記炭化珪素基板の裏面に備える裏面電極と前記透明導電膜との間に逆バイアス電圧を印加することによって発生する発光を前記透明導電膜を介して検出することによって、前記炭化珪素半導体装置が有する欠陥の有無を検査し、
前記透明導電膜が、ＩＴＯ、ＩＺＯ、ＳｎＯ ２ 、ＩＦＯ、ＡＴＯ、ＦＴＯ、ＺｎＯ、及び、ＣＴＯの群から選択されたいずれかからなることを特徴とする炭化珪素半導体装置の検査方法。 - おもて面にｎ型炭化珪素膜とショットキー電極とを順に有する複数の炭化珪素半導体装置が形成された炭化珪素半導体ウェハの検査方法であって、
前記複数の炭化珪素半導体装置のうちの一部の炭化珪素半導体装置は、前記ショットキー電極が透明導電膜からなる検査用炭化珪素半導体装置であり、
前記検査用炭化珪素半導体装置は、前記ｎ型炭化珪素膜の表面の一部にｐ型不純物領域を有し、
前記検査用炭化珪素基板の裏面に備える裏面電極と前記透明導電膜との間に逆バイアス電圧を印加することによって発生する発光を前記透明導電膜を介して検出することによって、前記炭化珪素半導体装置が有する欠陥の有無を検査することによって前記ウェハの良否を判定し、
前記透明導電膜が、ＩＴＯ、ＩＺＯ、ＳｎＯ ２ 、ＩＦＯ、ＡＴＯ、ＦＴＯ、ＺｎＯ、及び、ＣＴＯの群から選択されたいずれかからなることを特徴とする炭化珪素半導体ウェハの検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011263673A JP5975627B2 (ja) | 2011-12-01 | 2011-12-01 | 炭化珪素半導体装置の製造方法及びその検査方法、並びに、炭化珪素半導体ウェハの製造方法及びその検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011263673A JP5975627B2 (ja) | 2011-12-01 | 2011-12-01 | 炭化珪素半導体装置の製造方法及びその検査方法、並びに、炭化珪素半導体ウェハの製造方法及びその検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013118212A JP2013118212A (ja) | 2013-06-13 |
| JP5975627B2 true JP5975627B2 (ja) | 2016-08-23 |
Family
ID=48712596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011263673A Expired - Fee Related JP5975627B2 (ja) | 2011-12-01 | 2011-12-01 | 炭化珪素半導体装置の製造方法及びその検査方法、並びに、炭化珪素半導体ウェハの製造方法及びその検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5975627B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107958849A (zh) * | 2017-11-21 | 2018-04-24 | 上海华虹宏力半导体制造有限公司 | 无阻挡层金属层功率器件igss失效点定位方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015032686A (ja) * | 2013-08-02 | 2015-02-16 | 信越半導体株式会社 | 半導体素子の評価方法及び半導体素子の評価装置 |
| JP6053645B2 (ja) * | 2013-09-10 | 2016-12-27 | 三菱電機株式会社 | ＳｉＣ半導体装置の製造方法 |
| JP2016025241A (ja) * | 2014-07-22 | 2016-02-08 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5192659B2 (ja) * | 2006-05-29 | 2013-05-08 | 一般財団法人電力中央研究所 | 炭化珪素単結晶ウェハの結晶欠陥検査方法および結晶欠陥検査装置 |
-
2011
- 2011-12-01 JP JP2011263673A patent/JP5975627B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107958849A (zh) * | 2017-11-21 | 2018-04-24 | 上海华虹宏力半导体制造有限公司 | 无阻挡层金属层功率器件igss失效点定位方法 |
| CN107958849B (zh) * | 2017-11-21 | 2019-12-10 | 上海华虹宏力半导体制造有限公司 | 无阻挡层金属层功率器件igss失效点定位方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013118212A (ja) | 2013-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5443908B2 (ja) | 半導体装置の製造方法 | |
| JP5975627B2 (ja) | 炭化珪素半導体装置の製造方法及びその検査方法、並びに、炭化珪素半導体ウェハの製造方法及びその検査方法 | |
| JP6014321B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP6585799B1 (ja) | ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法 | |
| KR20160085505A (ko) | ＳｉＣ 전력 반도체 소자용 열산화막의 제조 방법 및 ＳｉＣ 전력 반도체 소자의 제조 방법 | |
| JP5343721B2 (ja) | シリコン基板の評価方法及び半導体デバイスの製造方法 | |
| JP5967019B2 (ja) | 半導体ウェーハの評価方法 | |
| JP5615251B2 (ja) | 結晶欠陥検出方法、炭化珪素半導体装置の製造方法 | |
| JP7175115B2 (ja) | ＳｉＣデバイスの製造方法および評価方法 | |
| JP5561245B2 (ja) | 半導体基板の評価方法 | |
| JP5794212B2 (ja) | 気相成長装置の汚染評価方法及びシリコンエピタキシャルウェーハの製造方法 | |
| JP5652379B2 (ja) | 半導体基板の評価方法および評価用半導体基板 | |
| JP5463884B2 (ja) | 半導体単結晶基板の結晶欠陥評価方法 | |
| JP5564928B2 (ja) | Ｄｌｔｓ測定用電極及びその製造方法 | |
| JP4501450B2 (ja) | シリコンウェーハの評価方法 | |
| JP7501392B2 (ja) | シリコン単結晶のｄｌｔｓ評価方法 | |
| US9761453B2 (en) | Method for manufacturing a silicon carbide semiconductor element | |
| JP4506181B2 (ja) | 半導体ウェーハの評価方法 | |
| CN112242451B (zh) | 半导体器件 | |
| JP2008244056A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2008147460A (ja) | 半導体ウエーハの評価方法 | |
| JP5630426B2 (ja) | 気相成長装置の清浄度評価方法 | |
| JP2002203881A (ja) | 半導体ウエーハ上のｍｏｓ型半導体装置の酸化膜信頼性特性評価方法 | |
| JP2003100831A (ja) | シリコンウエーハの評価方法 | |
| JP2011151242A (ja) | Ｓｏｉウェーハの検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140918 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160621 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160719 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5975627 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |