JP5615251B2 - 結晶欠陥検出方法、炭化珪素半導体装置の製造方法 - Google Patents
結晶欠陥検出方法、炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5615251B2 JP5615251B2 JP2011264310A JP2011264310A JP5615251B2 JP 5615251 B2 JP5615251 B2 JP 5615251B2 JP 2011264310 A JP2011264310 A JP 2011264310A JP 2011264310 A JP2011264310 A JP 2011264310A JP 5615251 B2 JP5615251 B2 JP 5615251B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- semiconductor device
- silicon carbide
- layer
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
図1は、実施の形態1に係る結晶欠陥検出方法の工程を示すフローチャートであり、図2〜4は、実施の形態1に係る結晶欠陥検出方法を適用したSiCエピタキシャルウェハの断面図である。以下、図1と図2〜4に沿って、実施の形態1に係る結晶欠陥検出方法を説明する。
本実施の形態の結晶欠陥検出方法は、(a)表面にSiCドリフト層2(エピタキシャル層)を形成したSiC基板(SiCエピタキシャルウェハ)を準備する工程と、(b)SiCエピタキシャルウェハをアニール処理して、SiCドリフト層2の表面にCリッチ層4を形成する工程と、(c)工程(b)の後、ドライエッチングによりCリッチ層4を除去する工程と、(d)工程(c)の後、SiCドリフト層2表面の欠陥を検査する工程とを備えるので、SiC基板1を破壊することなく、SiCドリフト層2のエピタキシャル成長中に閉塞された欠陥を露出させて検出することが出来る。
実施の形態1の結晶欠陥検出方法では、デバイス作成プロセスの前に欠陥検査を行ったが、デバイス作成プロセス中に結晶欠陥検出を行っても良い。
本実施の形態の炭化珪素半導体装置の製造方法は、(a)表面にSiCドリフト層2(エピタキシャル層)を形成したSiCエピタキシャルウェハ(SiC基板)を準備する工程と、(b)SiCドリフト層2に各チップの所定の素子構成要素を形成するための所定の処理を行う工程と、(c)工程(b)の後、SiCエピタキシャルウェハをアニール処理して、SiCドリフト層2の表面にCリッチ層4を形成する工程と、(d)工程(c)の後、ドライエッチングによりCリッチ層4を除去する工程と、(e)工程(d)の後、前記エピタキシャル層表面の欠陥を検査する工程と、(f)工程(e)の後、工程(e)の検査結果に基づき各チップのスクリーニングを行う工程と、を備える。デバイス作製プロセス中に工程(c)、(d)で欠陥検査を行い、工程(e)で欠陥検査に基づき不良チップをデバイス特性評価試験の対象から除外することにより、デバイス作製プロセス後のデバイス特性評価試験のコストやスループットを改善することが出来る。
Claims (16)
- (a)表面にエピタキシャル層を形成したSiC基板を準備する工程と、
(b)前記SiC基板をアニール処理して、前記エピタキシャル層の表面にCリッチ層を形成する工程と、
(c)前記工程(b)の後、ドライエッチングにより前記Cリッチ層を除去する工程と、
(d)前記工程(c)の後、前記エピタキシャル層表面の欠陥を検査する工程と、
を備える、結晶欠陥検出方法。 - (e)前記工程(a)と(b)の間に、前記エピタキシャル層表面の欠陥を検査する工程と、
(f)前記工程(e)と前記工程(d)の検査結果を比較する工程と、
を備える、請求項1に記載の結晶欠陥検出方法。 - 前記工程(b)は、前記SiC基板を1600℃以上2000℃未満アニール処理する工程である、
請求項1又は2に記載の結晶欠陥検出方法。 - 前記工程(c)は、O2ガスを用いたドライエッチングを行う工程である、
請求項1〜3のいずれかに記載の結晶欠陥検出方法。 - 前記工程(d)及び前記工程(e)は、前記エピタキシャル層表面の画像を撮影し、予め取得したSiC基板表面の無欠陥画像と前記撮影画像とを比較することにより、前記エピタキシャル層表面の欠陥を検出する工程である、
請求項2〜4のいずれかに記載の結晶欠陥検出方法。 - 前記工程(d)及び前記工程(e)は、前記エピタキシャル層表面に照射したレーザー光を基板表面で散乱させ、前記散乱させたレーザー光を検出することで欠陥を検出する方法である、
請求項2〜4のいずれかに記載の結晶欠陥検出方法。 - (a)表面にエピタキシャル層を形成したSiC基板を準備する工程と、
(b)前記エピタキシャル層に各チップの所定の素子構成要素を形成するための所定の処理を行う工程と、
(c)前記工程(b)の後、前記SiC基板をアニール処理して、前記エピタキシャル層の表面にCリッチ層を形成する工程と、
(d)前記工程(c)の後、ドライエッチングにより前記Cリッチ層を除去する工程と、
(e)前記工程(d)の後、前記エピタキシャル層表面の欠陥を検査する工程と、
(f)前記工程(e)の後、前記工程(e)の検査結果に基づき前記各チップのスクリーニングを行う工程と、
を備える炭化珪素半導体装置の製造方法。 - 前記炭化珪素半導体装置は、
前記SiC基板表面に設けられた第1の主電極と、
前記SiC基板裏面に設けられた第2の主電極と、を備え、
前記SiC基板の厚み方向に主電流が流れる、
請求項7に記載の炭化珪素半導体装置の製造方法。 - (g)前記工程(b)と前記工程(c)の間に、前記エピタキシャル層表面の欠陥を検査する工程をさらに備え、
前記工程(f)は、前記工程(g)と前記工程(e)の検査結果を比較し、前記工程(e)で初めて検出された欠陥を含む前記チップをデバイス特性評価対象から除外する工程である、
請求項7又は8に記載の炭化珪素半導体装置の製造方法。 - 前記工程(b)は、前記エピタキシャル層の表層に不純物領域を形成する工程である、
請求項7〜9のいずれかに記載の炭化珪素半導体装置の製造方法。 - 前記工程(c)は、前記SiC基板を1600℃以上2000℃未満でアニール処理する工程である、
請求項7〜10のいずれかに記載の炭化珪素半導体装置の製造方法。 - 前記工程(d)は、O2ガスを用いたドライエッチングを行う工程である、
請求項7〜11のいずれかに記載の炭化珪素半導体装置の製造方法。 - 前記工程(e)は、前記エピタキシャル層表面の画像を撮影し、予め取得したSiC基板表面の無欠陥画像と前記撮影画像とを比較することにより、前記エピタキシャル層表面の欠陥を検出する工程である、
請求項7〜12のいずれかに記載の炭化珪素半導体装置の製造方法。 - 前記工程(g)は、前記エピタキシャル層表面の画像を撮影し、予め取得したSiC基板表面の無欠陥画像と前記撮影画像とを比較することにより、前記エピタキシャル層表面の欠陥を検出する工程である、
請求項9〜13のいずれかに記載の炭化珪素半導体装置の製造方法。 - 前記工程(e)は、前記エピタキシャル層表面に照射したレーザー光を基板表面で散乱させ、前記散乱させたレーザー光を検出することで前記エピタキシャル層表面の欠陥を検出する工程である、
請求項7〜12のいずれかに記載の炭化珪素半導体装置の製造方法。 - 前記工程(g)は、前記エピタキシャル層表面に照射したレーザー光を基板表面で散乱させ、前記散乱させたレーザー光を検出することで前記エピタキシャル層表面の欠陥を検出する工程である、
請求項9〜12,15のいずれかに記載の炭化珪素半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011264310A JP5615251B2 (ja) | 2011-12-02 | 2011-12-02 | 結晶欠陥検出方法、炭化珪素半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011264310A JP5615251B2 (ja) | 2011-12-02 | 2011-12-02 | 結晶欠陥検出方法、炭化珪素半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013118242A JP2013118242A (ja) | 2013-06-13 |
JP5615251B2 true JP5615251B2 (ja) | 2014-10-29 |
Family
ID=48712613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011264310A Active JP5615251B2 (ja) | 2011-12-02 | 2011-12-02 | 結晶欠陥検出方法、炭化珪素半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5615251B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7175115B2 (ja) * | 2018-07-19 | 2022-11-18 | 昭和電工株式会社 | SiCデバイスの製造方法および評価方法 |
JP2021141199A (ja) * | 2020-03-05 | 2021-09-16 | 日立金属株式会社 | SiCウェハおよびその製造方法 |
CN113035709B (zh) * | 2021-03-01 | 2022-11-08 | 同辉电子科技股份有限公司 | 一种改善SiC器件界面特征的方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10163285A (ja) * | 1996-11-29 | 1998-06-19 | Sumitomo Sitix Corp | 半導体基板の評価方法 |
JP5192660B2 (ja) * | 2006-05-29 | 2013-05-08 | 一般財団法人電力中央研究所 | 炭化珪素単結晶の結晶欠陥検査方法および結晶欠陥検査装置 |
JP4758492B2 (ja) * | 2009-03-24 | 2011-08-31 | トヨタ自動車株式会社 | 単結晶の欠陥密度測定方法 |
JP5443908B2 (ja) * | 2009-09-09 | 2014-03-19 | 株式会社東芝 | 半導体装置の製造方法 |
JP5643140B2 (ja) * | 2011-03-22 | 2014-12-17 | 株式会社デンソー | ダイオードの製造方法 |
-
2011
- 2011-12-02 JP JP2011264310A patent/JP5615251B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013118242A (ja) | 2013-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5443908B2 (ja) | 半導体装置の製造方法 | |
JP6075257B2 (ja) | 炭化珪素半導体装置の検査方法及び検査装置 | |
JP5980024B2 (ja) | 炭化珪素半導体装置の製造方法 | |
US9530703B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP6585799B1 (ja) | SiC基板の評価方法及びSiCエピタキシャルウェハの製造方法 | |
JP5615251B2 (ja) | 結晶欠陥検出方法、炭化珪素半導体装置の製造方法 | |
JP2019099438A (ja) | SiCエピタキシャルウェハの評価方法及び製造方法 | |
JP6014321B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP5343721B2 (ja) | シリコン基板の評価方法及び半導体デバイスの製造方法 | |
JP5975627B2 (ja) | 炭化珪素半導体装置の製造方法及びその検査方法、並びに、炭化珪素半導体ウェハの製造方法及びその検査方法 | |
JP2019125637A (ja) | テスト条件決定装置及びテスト条件決定方法 | |
JP4784192B2 (ja) | シリコンウエーハの評価方法 | |
JP5720560B2 (ja) | 半導体基板の評価方法 | |
JP5853648B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP5967019B2 (ja) | 半導体ウェーハの評価方法 | |
JP6883745B2 (ja) | 半導体装置およびその製造方法 | |
JP6083404B2 (ja) | 半導体基板の評価方法 | |
JP5561245B2 (ja) | 半導体基板の評価方法 | |
JP2020013939A (ja) | SiCデバイスの製造方法および評価方法 | |
JP2020031076A (ja) | 炭化珪素半導体装置の製造方法 | |
JP6806554B2 (ja) | 半導体装置の検査方法 | |
JP2011134815A (ja) | ショットキーダイオードと製造方法と製造装置 | |
JP6658892B2 (ja) | 半導体装置およびその製造方法 | |
JP5720550B2 (ja) | エピタキシャルウエーハの欠陥評価方法 | |
Carbone et al. | Carrot-like crystalline defects on the 4H-SiC powerMOSFET yield and reliability |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140624 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140812 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140909 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5615251 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |