JP2019125637A - テスト条件決定装置及びテスト条件決定方法 - Google Patents
テスト条件決定装置及びテスト条件決定方法 Download PDFInfo
- Publication number
- JP2019125637A JP2019125637A JP2018003978A JP2018003978A JP2019125637A JP 2019125637 A JP2019125637 A JP 2019125637A JP 2018003978 A JP2018003978 A JP 2018003978A JP 2018003978 A JP2018003978 A JP 2018003978A JP 2019125637 A JP2019125637 A JP 2019125637A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial growth
- growth layer
- test condition
- substrate
- condition determination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 79
- 238000000034 method Methods 0.000 title claims description 30
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000005259 measurement Methods 0.000 claims abstract description 40
- 230000007547 defect Effects 0.000 claims abstract description 25
- 239000013078 crystal Substances 0.000 claims abstract description 21
- 230000015556 catabolic process Effects 0.000 claims abstract description 17
- 238000000137 annealing Methods 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 8
- 238000011084 recovery Methods 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 claims description 4
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 claims description 2
- 238000004458 analytical method Methods 0.000 claims description 2
- 238000000691 measurement method Methods 0.000 claims description 2
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 claims description 2
- 229910052753 mercury Inorganic materials 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 22
- 230000008569 process Effects 0.000 description 19
- 230000004048 modification Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
- G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
- G01R31/2858—Measuring of material aspects, e.g. electro-migration [EM], hot carrier injection
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】適切なテスト条件を決定可能な技術を提供することを目的とする。【解決手段】テスト条件決定装置１は、マップ作成部１１と、耐圧推定部１２と、テスト条件決定部１３とを備える。マップ作成部１１は、エピタキシャル成長層の厚さの測定値、エピタキシャル成長層のキャリア濃度の測定値、並びに、エピタキシャル成長層及び基板の結晶欠陥の測定結果に基づいて、チップ２２に関するウエハマップ２５を作成する。耐圧推定部１２は、ウエハマップ２５に基づいてチップ２２の耐圧を推定する。テスト条件決定部１３は、耐圧推定部１２の推定結果に基づいてチップ２２に実施すべきテスト条件を決定する。【選択図】図１
Description
本発明は、テスト条件を決定するテスト条件決定装置、及び、テスト条件決定方法に関する。
半導体装置の品質を高めるために、エピタキシャル成長層が配設された基板をテストする技術が様々に提案されている（例えば特許文献１）。通常、基板とエピタキシャル成長層とを含む半導体素子の耐圧テストは、半導体素子表面に設けられた電極にプローバを接触させて行われる。
しかしながら、エピタキシャル成長層及び基板の結晶欠陥の単位面積あたりの個数が一定の値を超えた場合には、半導体素子の耐圧が低下する。耐圧が低下した半導体素子に定格最大値での耐圧テストを行うと、半導体素子が破損する場合があり、その際、テスター側の電極（ステージ）やプローバなどを破損させてしまうという問題があった。
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、適切なテスト条件を決定可能な技術を提供することを目的とする。
本発明に係るテスト条件決定装置は、エピタキシャル成長層が配設された基板の複数点における、前記エピタキシャル成長層の厚さの測定値、前記エピタキシャル成長層のキャリア濃度の測定値、並びに、前記エピタキシャル成長層及び前記基板の結晶欠陥の測定結果に基づいて、チップに関するウエハマップを作成するマップ作成部と、前記マップ作成部で作成されたウエハマップに基づいて前記チップの耐圧を推定する耐圧推定部と、前記耐圧推定部の推定結果に基づいて前記チップに実施すべきテスト条件を決定するテスト条件決定部とを備える。
本発明によれば、エピタキシャル成長層の厚さの測定値、エピタキシャル成長層のキャリア濃度の測定値、並びに、エピタキシャル成長層及び基板の結晶欠陥の測定結果に基づいてウエハマップを作成し、作成されたウエハマップに基づいてチップの耐圧を推定し、その推定結果に基づいてチップに実施すべきテスト条件を決定する。これにより、適切なテスト条件を決定することができる。
＜実施の形態１＞
図１は、本発明の実施の形態１に係るテスト条件決定装置１の構成を示すブロック図である。テスト条件決定装置１は、エピタキシャル成長層が配設された基板のチップに対してテスト条件を決定する装置である。テスト条件決定装置１は、例えば、ｎ型炭化珪素（ＳｉＣ）エピタキシャル成長層が配設された、当該エピタキシャル成長層よりも不純物濃度が高いｎ型炭化珪素（ＳｉＣ）基板のチップについてテスト条件を決定する。なお以下の説明において、ウエハと基板とは同義であり、チップと半導体素子とは同義であるものとする。
図１は、本発明の実施の形態１に係るテスト条件決定装置１の構成を示すブロック図である。テスト条件決定装置１は、エピタキシャル成長層が配設された基板のチップに対してテスト条件を決定する装置である。テスト条件決定装置１は、例えば、ｎ型炭化珪素（ＳｉＣ）エピタキシャル成長層が配設された、当該エピタキシャル成長層よりも不純物濃度が高いｎ型炭化珪素（ＳｉＣ）基板のチップについてテスト条件を決定する。なお以下の説明において、ウエハと基板とは同義であり、チップと半導体素子とは同義であるものとする。
図１に示すように、テスト条件決定装置１は、マップ作成部１１と、耐圧推定部１２と、テスト条件決定部１３とを備える。
マップ作成部１１は、エピタキシャル成長層が配設された基板の複数個所における、エピタキシャル成長層の厚さの測定値、エピタキシャル成長層のキャリア濃度の測定値、並びに、エピタキシャル成長層及び基板の結晶欠陥の測定結果を取得する。そして、マップ作成部１１は、これら測定に基づいてチップに関するウエハマップを作成する。
図２は、実施の形態１に係るテスト条件決定装置１の動作を模式的に示す図である。
図２の測定結果ａは、エピタキシャル成長層の厚さの測定値に対応している。領域２１ａは、ウエハ２１のうち比較的高い耐圧が見込まれる厚さが測定された領域であり、厚さの閾値によって他の領域と区別される領域である。なお、エピタキシャル成長層の厚さは、フーリエ変換赤外分光光度計を用いた反射干渉解析で測定されることが好ましい。
図２の測定結果ｂは、エピタキシャル成長層のキャリア濃度の測定値に対応している。領域２１ｂは、ウエハ２１のうち比較的高い耐圧が見込まれるキャリア濃度が測定された領域であり、キャリア濃度の閾値によって他の領域と区別される領域である。なお、エピタキシャル成長層のキャリア濃度は、水銀電極を用いたＣ−Ｖ特性測定方法で測定されることが好ましい。
図２の測定結果ｃは、エピタキシャル成長層及び基板の結晶欠陥の測定結果に対応している。領域２１ｃは、ウエハ２１のうち比較的低い耐圧が見込まれる欠陥種及び欠陥密度が測定された領域であり、欠陥種または欠陥密度の閾値によって他の領域と区別される領域である。なお、エピタキシャル成長層及び基板の結晶欠陥の測定結果は、Ｘ線トポグラフ法で測定及び評価されることが好ましい。
マップ作成部１１は、エピタキシャル成長層の厚さの測定値、エピタキシャル成長層のキャリア濃度の測定値、並びに、エピタキシャル成長層及び基板の結晶欠陥の測定結果に基づいて、図２に示すような複数のチップ２２に関するウエハマップ２５を作成する。図２の例では、マップ作成部１１は、測定結果ａ，ｂ，ｃと、複数のチップ２２が配置された素子配置２３とを重ね合わせることによって、ウエハマップ２５を作成している。
耐圧推定部１２は、マップ作成部１１で作成されたウエハマップに基づいて各チップの耐圧を推定する。図２のウエハマップ２５の場合、領域２１ａ，２１ｂ，２１ｃの内側及び外側の組み合わせによって最大８段階の耐圧を推定することができる。もちろんウエハマップの作製に用いられる測定値の区分の数を増やせば、推定される耐圧の段階の数を増やすことは可能である。図２の例では、領域２１ｃに属するチップ２２のうち、大部分の領域が領域２１ａまたは領域２１ｂに属しないチップ２２の耐圧は、他のチップ２２の耐圧よりも低いと推定されている。
テスト条件決定部１３は、耐圧推定部１２の推定結果に基づいてチップに実施すべきテスト条件を決定する。図２の例では、テスト条件決定部１３は、耐圧が比較的低いと推定されたチップ２２、つまり概ね図２のハッチング領域内のチップ２２に対しては、テストフローＡ（星マーク）を決定する。一方、テスト条件決定部１３は、耐圧が比較的低くないと推定されたチップ２２に対しては、テストフローＢ（丸マーク）を決定する。なお、テスト条件決定部１３は、テスト条件の種類だけでなく、例えば印加する電圧の値などの各テスト条件の内容を決定してもよい。
図３は、テスト条件決定装置１が用いられる、本実施の形態１に係る半導体装置の製造方法を示すフローチャートである。
まずステップＳ１にて、基板（ウエハ）を準備する。ステップＳ２にて、基板にエピタキシャル成長層を、エピタキシャル成長によって形成する。
ステップＳ３にて、エピタキシャル成長層の厚さ、エピタキシャル成長層のキャリア濃度、並びに、エピタキシャル成長層及び基板の結晶欠陥を測定する。ステップＳ４にて、例えばウエハに複数のチップを形成するための写真製版やイオン注入などを伴うウエハプロセス（以下、本明細書において「ウエハプロセス」とはエピタキシャル成長後のウエハに対して実施するプロセスを指す）を行う。これによって、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、及び、ダイオードなどの半導体素子を基板に形成する。
半導体素子をテストする直前のステップＳ５にて、マップ作成部１１は、ステップＳ３の測定値及び測定結果に基づいてウエハマップを作成する。ステップＳ６にて、耐圧推定部１２は、ウエハマップに基づいて各チップの耐圧を推定する。ステップＳ７にて、テスト条件決定部１３は、耐圧の推定結果に基づいてチップに実施すべきテスト条件を決定する。
ステップＳ８にて、図示しないテスト装置が、テスト条件決定部１３で決定されたテスト条件に従ってチップにテストを行う。その後、図３の処理が終了する。
＜実施の形態１のまとめ＞
以上のような本実施の形態１に係るテスト条件決定装置１によれば、エピタキシャル成長層の厚さの測定値、エピタキシャル成長層のキャリア濃度の測定値、並びに、エピタキシャル成長層及び基板の結晶欠陥の測定結果に基づいてウエハマップを作成し、ウエハマップに基づいてチップの耐圧を推定し、耐圧の推定結果に基づいてチップに実施すべきテスト条件を決定する。このような構成によれば、半導体素子、電極、プローバ及びテスターなどの破壊を抑制可能なテスト条件、つまり適切なテスト条件を決定することができる。これにより、半導体素子、電極、プローバ及びテスターなどの破壊を抑制することができる。この結果、生産性の向上、または、耐圧が低い半導体素子の有効利用によるチップ脱落の抑制化が期待できる。
以上のような本実施の形態１に係るテスト条件決定装置１によれば、エピタキシャル成長層の厚さの測定値、エピタキシャル成長層のキャリア濃度の測定値、並びに、エピタキシャル成長層及び基板の結晶欠陥の測定結果に基づいてウエハマップを作成し、ウエハマップに基づいてチップの耐圧を推定し、耐圧の推定結果に基づいてチップに実施すべきテスト条件を決定する。このような構成によれば、半導体素子、電極、プローバ及びテスターなどの破壊を抑制可能なテスト条件、つまり適切なテスト条件を決定することができる。これにより、半導体素子、電極、プローバ及びテスターなどの破壊を抑制することができる。この結果、生産性の向上、または、耐圧が低い半導体素子の有効利用によるチップ脱落の抑制化が期待できる。
＜実施の形態１の変形例１＞
テスト条件決定部１３は、テスト条件の決定として、耐圧テストにおける印加電圧、または、耐圧テストの実施の有無を決定してもよい。このような構成によれば、半導体素子、電極、プローバ及びテスターの破壊が生じにくいテストを行うことができる。
テスト条件決定部１３は、テスト条件の決定として、耐圧テストにおける印加電圧、または、耐圧テストの実施の有無を決定してもよい。このような構成によれば、半導体素子、電極、プローバ及びテスターの破壊が生じにくいテストを行うことができる。
＜実施の形態１の変形例２＞
エピタキシャル成長層の厚さ及びキャリア濃度は、一般的なエピタキシャル成長層形成方法によれば、ウエハの同心円状に分布する傾向がある。そこで、エピタキシャル成長層の厚さ及びキャリア濃度の測定は、図４に示すように、ウエハ２１の中心からウエハ２１の半径に沿って一定間隔Ｌ（例えば１ｃｍ）で行われてもよい。図４の例では、エピタキシャル成長層の厚さ及びキャリア濃度が、部分３１，３２，３３，３４，３５において測定されている。
エピタキシャル成長層の厚さ及びキャリア濃度は、一般的なエピタキシャル成長層形成方法によれば、ウエハの同心円状に分布する傾向がある。そこで、エピタキシャル成長層の厚さ及びキャリア濃度の測定は、図４に示すように、ウエハ２１の中心からウエハ２１の半径に沿って一定間隔Ｌ（例えば１ｃｍ）で行われてもよい。図４の例では、エピタキシャル成長層の厚さ及びキャリア濃度が、部分３１，３２，３３，３４，３５において測定されている。
そして、図５に示すように、円形状の領域４１のエピタキシャル成長層の厚さは、部分３１のエピタキシャル成長層の厚さと同じであるとし、環状の領域４２〜４５のエピタキシャル成長層の厚さは、それぞれ部分３２〜３５のエピタキシャル成長層の厚さと同じであるとしてもよい。また同様に、円形状の領域４１のエピタキシャル成長層のキャリア濃度は、部分３１のエピタキシャル成長層のキャリア濃度と同じであるとし、環状の領域４２〜４５のエピタキシャル成長層のキャリア濃度は、それぞれ部分３２〜３５のエピタキシャル成長層のキャリア濃度と同じであるとしてもよい。
このような本変形例２によれば、エピタキシャル成長層の厚さ及びキャリア濃度の測定個所を減らすことができる。なお、図４及び図５の例では、測定個所の数は５か所（部分３１〜３５）であったが、これに限ったものではない。
＜実施の形態１の変形例３＞
実施の形態１では、エピタキシャル成長層及び基板の結晶欠陥は、複数のチップ形成を意図したウエハプロセスの前、すなわち写真製版やイオン注入を用いる前の段階で行われた（図３）が、これに限ったものではない。以下、これについて説明する。
実施の形態１では、エピタキシャル成長層及び基板の結晶欠陥は、複数のチップ形成を意図したウエハプロセスの前、すなわち写真製版やイオン注入を用いる前の段階で行われた（図３）が、これに限ったものではない。以下、これについて説明する。
図６は、本変形例３に係る半導体装置の製造方法を示すフローチャートである。
まずステップＳ１１にて、基板（ウエハ）を準備する。ステップＳ１２にて、基板にエピタキシャル成長層を、エピタキシャル成長によって形成する。
ステップＳ１３にて、エピタキシャル成長層の厚さ、及び、エピタキシャル成長層のキャリア濃度の測定を実施する。本変形例３では、この工程においてエピタキシャル成長層及び基板の結晶欠陥の測定は行わない。
ウエハプロセスの工程であるステップＳ１４にて、エピタキシャル成長層及び基板の少なくとも一方へのイオン注入を行う。
ウエハプロセスの工程であるステップＳ１５にて、結晶性回復及び活性化を行うためのアニールを行う。
ウエハプロセスの工程であるステップＳ１６にて、エピタキシャル成長層及び基板の結晶欠陥を測定する。
ウエハプロセスの工程であるステップＳ１７にて、マップ作成部１１は、ステップＳ１３及びステップＳ１６の測定値及び測定結果に基づいてウエハマップを作成する。
ウエハプロセスの工程であるステップＳ１８にて、耐圧推定部１２は、ウエハマップに基づいて各チップの耐圧を推定する。
ウエハプロセスの工程であるステップＳ１９にて、テスト条件決定部１３は、耐圧の推定結果に基づいてチップに実施すべきテスト条件を決定する。その後、ロットエンドを経てウエハプロセスが終了する。
ステップＳ２０にて、図示しないテスト装置が、テスト条件決定部１３で決定されたテスト条件に従ってチップにテストを行う。その後、図６の処理が終了する。
図７は、本変形例３に係る半導体装置の別の製造方法を示すフローチャートである。なお、図７は、図６の製造方法にステップＳ３１及びＳ３２が追加されたものと同様である。このため、ここでは、ステップＳ３１及びＳ３２について主に説明する。
図６を用いて説明したステップＳ１１〜Ｓ１３が行われた後、ステップＳ１４にて、エピタキシャル成長層及び基板の少なくとも一方へのイオン注入を行う。
その後、ウエハプロセスの工程であるステップＳ３１にて、基板上にアニール用保護膜を形成する。次に、ステップＳ１５にて結晶性回復及び活性化を行うためのアニールを行う。
その後、ウエハプロセスの工程であるステップＳ３２にて、アニール用保護膜を除去する。それから、図６を用いて説明したステップＳ１６以降の処理が行われる。
図６の処理によれば、エピタキシャル成長層及び基板の少なくとも一方へのイオン注入と、結晶性回復のためのアニールとが順に行われた後に、エピタキシャル成長層及び基板の結晶欠陥が測定される。図７の処理によれば、エピタキシャル成長層及び基板の少なくとも一方へのイオン注入と、結晶性回復のためのアニールと、アニール用保護膜の除去とが順に行われた後に、エピタキシャル成長層及び基板の結晶欠陥が測定される。これらの処理によれば、イオン注入工程及びアニール工程で変化する結晶欠陥を用いてテスト条件を決定することができる。このため、テスト条件決定の精度を高めることができる。
＜その他＞
以上では、基板及びエピタキシャル成長層は炭化珪素を含んでいたが、これに限ったものではない。基板及びエピタキシャル成長層は、窒化ガリウム（ＧａＮ）などの他のワイドバンドギャップ半導体を含んでもよいし、珪素などの通常の半導体を含んでもよい。
以上では、基板及びエピタキシャル成長層は炭化珪素を含んでいたが、これに限ったものではない。基板及びエピタキシャル成長層は、窒化ガリウム（ＧａＮ）などの他のワイドバンドギャップ半導体を含んでもよいし、珪素などの通常の半導体を含んでもよい。
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
１ テスト条件決定装置、１１ マップ作成部、１２ 耐圧推定部、１３ テスト条件決定部、２２ チップ、２５ ウエハマップ。
Claims (6)
- エピタキシャル成長層が配設された基板の複数個所における、前記エピタキシャル成長層の厚さの測定値、前記エピタキシャル成長層のキャリア濃度の測定値、並びに、前記エピタキシャル成長層及び前記基板の結晶欠陥の測定結果に基づいて、チップに関するウエハマップを作成するマップ作成部と、
前記マップ作成部で作成されたウエハマップに基づいて前記チップの耐圧を推定する耐圧推定部と、
前記耐圧推定部の推定結果に基づいて前記チップに実施すべきテスト条件を決定するテスト条件決定部と
を備える、テスト条件決定装置。 - 請求項１に記載のテスト条件決定装置であって、
前記エピタキシャル成長層の厚さは、フーリエ変換赤外分光光度計を用いた反射干渉解析で測定され、
前記エピタキシャル成長層のキャリア濃度は、水銀電極を用いたＣ−Ｖ特性測定方法で測定され、
前記エピタキシャル成長層及び前記基板の結晶欠陥は、Ｘ線トポグラフ法で測定される、テスト条件決定装置。 - 請求項１または請求項２に記載のテスト条件決定装置であって、
前記テスト条件決定部は、
前記テスト条件の決定として、高耐圧テストの実施の有無を決定する、テスト条件決定装置。 - （ａ）エピタキシャル成長層が配設された基板の複数個所における、前記エピタキシャル成長層の厚さの測定値、前記エピタキシャル成長層のキャリア濃度の測定値、並びに、前記エピタキシャル成長層及び前記基板の結晶欠陥の測定結果に基づいて、チップに関するウエハマップを作成する工程と、
（ｂ）前記工程（ａ）で作成されたウエハマップに基づいて前記チップの耐圧を推定する工程と、
（ｃ）前記工程（ｂ）の推定結果に基づいて前記チップに実施すべきテスト条件を決定する工程と
を備える、テスト条件決定方法。 - 請求項４に記載のテスト条件決定方法であって、
前記エピタキシャル成長層及び前記基板の少なくとも一方へのイオン注入と、結晶性回復のためのアニールとが順に行われた後に、前記エピタキシャル成長層及び前記基板の結晶欠陥が測定される、テスト条件決定方法。 - 請求項４に記載のテスト条件決定方法であって、
前記エピタキシャル成長層及び前記基板の少なくとも一方へのイオン注入と、結晶性回復のためのアニールと、アニール用保護膜の除去とが順に行われた後に、前記エピタキシャル成長層及び前記基板の結晶欠陥が測定される、テスト条件決定方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018003978A JP6917911B2 (ja) | 2018-01-15 | 2018-01-15 | テスト条件決定装置及びテスト条件決定方法 |
| US16/168,354 US10886184B2 (en) | 2018-01-15 | 2018-10-23 | Test condition determining apparatus and test condition determining method |
| DE102018222498.6A DE102018222498B4 (de) | 2018-01-15 | 2018-12-20 | Testbedingungen bestimmendes Verfahren |
| CN201910022672.5A CN110047768B (zh) | 2018-01-15 | 2019-01-10 | 测试条件决定装置及测试条件决定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018003978A JP6917911B2 (ja) | 2018-01-15 | 2018-01-15 | テスト条件決定装置及びテスト条件決定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019125637A true JP2019125637A (ja) | 2019-07-25 |
| JP6917911B2 JP6917911B2 (ja) | 2021-08-11 |
Family
ID=67068869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018003978A Active JP6917911B2 (ja) | 2018-01-15 | 2018-01-15 | テスト条件決定装置及びテスト条件決定方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10886184B2 (ja) |
| JP (1) | JP6917911B2 (ja) |
| CN (1) | CN110047768B (ja) |
| DE (1) | DE102018222498B4 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021125659A (ja) * | 2020-02-07 | 2021-08-30 | 豊田合成株式会社 | 半導体装置とその製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102427207B1 (ko) | 2020-10-14 | 2022-08-01 | (주)아프로시스 | Gis 기반 스파샬 웨이퍼 맵 생성 방법, 이를 이용한 웨이퍼 테스트 결과 제공 방법 |
| CN113740705B (zh) * | 2021-08-13 | 2024-06-28 | 海光信息技术股份有限公司 | 一种确定芯片测试工况的方法、装置及相关设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014097448A1 (ja) * | 2012-12-20 | 2014-06-26 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
| JP2016025241A (ja) * | 2014-07-22 | 2016-02-08 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6201257B1 (en) * | 1996-10-10 | 2001-03-13 | Advanced Scientific Concepts, Inc. | Semiconductor X-ray photocathodes devices |
| JP4473625B2 (ja) * | 2004-04-06 | 2010-06-02 | 株式会社東芝 | 半導体デバイス耐圧評価装置及び耐圧シミュレーション方法 |
| US7682842B2 (en) | 2008-05-30 | 2010-03-23 | International Business Machines Corporation | Method of adaptively selecting chips for reducing in-line testing in a semiconductor manufacturing line |
| CN102741992A (zh) * | 2008-08-19 | 2012-10-17 | 松下电器产业株式会社 | 半导体元件的耐压测定装置及耐压测定方法 |
| JP5560921B2 (ja) | 2010-06-08 | 2014-07-30 | 新日鐵住金株式会社 | 欠陥識別マーカー付き基板の製造方法 |
| JP6083129B2 (ja) * | 2012-04-27 | 2017-02-22 | 富士電機株式会社 | 半導体装置の製造方法および製造装置 |
| JP6206380B2 (ja) * | 2014-11-27 | 2017-10-04 | 信越半導体株式会社 | シリコン単結晶ウェーハの評価方法 |
| JP2016143780A (ja) * | 2015-02-03 | 2016-08-08 | 日本電信電話株式会社 | 評価用素子構造および評価方法 |
| US10140400B2 (en) * | 2017-01-30 | 2018-11-27 | Dongfang Jingyuan Electron Limited | Method and system for defect prediction of integrated circuits |
-
2018
- 2018-01-15 JP JP2018003978A patent/JP6917911B2/ja active Active
- 2018-10-23 US US16/168,354 patent/US10886184B2/en active Active
- 2018-12-20 DE DE102018222498.6A patent/DE102018222498B4/de active Active
-
2019
- 2019-01-10 CN CN201910022672.5A patent/CN110047768B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014097448A1 (ja) * | 2012-12-20 | 2014-06-26 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
| JP2016025241A (ja) * | 2014-07-22 | 2016-02-08 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021125659A (ja) * | 2020-02-07 | 2021-08-30 | 豊田合成株式会社 | 半導体装置とその製造方法 |
| JP7327191B2 (ja) | 2020-02-07 | 2023-08-16 | 豊田合成株式会社 | 半導体装置とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102018222498A1 (de) | 2019-07-18 |
| CN110047768B (zh) | 2022-10-28 |
| JP6917911B2 (ja) | 2021-08-11 |
| DE102018222498B4 (de) | 2022-12-15 |
| CN110047768A (zh) | 2019-07-23 |
| US20190221485A1 (en) | 2019-07-18 |
| US10886184B2 (en) | 2021-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9530703B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| JP6075257B2 (ja) | 炭化珪素半導体装置の検査方法及び検査装置 | |
| JP2019125637A (ja) | テスト条件決定装置及びテスト条件決定方法 | |
| JP5980024B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2016025241A (ja) | 炭化珪素半導体装置の製造方法 | |
| US20190172758A1 (en) | EVALUATION METHOD AND MANUFACTURING METHOD OF SiC EPITAXIAL WAFER | |
| WO2014162775A1 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP7065729B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2019186460A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP6061017B1 (ja) | 半導体エピタキシャルウェーハの汚染評価方法およびそれを用いたエピタキシャル成長装置の汚染評価方法 | |
| US9935021B2 (en) | Method for evaluating a semiconductor wafer | |
| JP6883745B2 (ja) | 半導体装置およびその製造方法 | |
| JP5615251B2 (ja) | 結晶欠陥検出方法、炭化珪素半導体装置の製造方法 | |
| JP5561245B2 (ja) | 半導体基板の評価方法 | |
| CN115377064A (zh) | 碳化硅半导体装置的制造方法 | |
| CN115360172A (zh) | 碳化硅半导体装置的制造方法 | |
| JP2011181553A (ja) | 半導体ウエハの処理方法と処理済の半導体ウエハ | |
| JP7056515B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| US9825134B2 (en) | Layered semiconductor having base layer including GaN substrate | |
| JP2022163866A (ja) | 炭化珪素半導体装置の検査方法および炭化珪素半導体装置の製造方法 | |
| JP7501392B2 (ja) | シリコン単結晶のｄｌｔｓ評価方法 | |
| KR101193082B1 (ko) | 웨이퍼의 평가 방법 | |
| CN115754649A (zh) | 一种GaN-HEMT器件漏电通道的检测方法 | |
| KR20120092847A (ko) | 웨이퍼의 처리 방법 | |
| JPWO2018029786A1 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200706 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210520 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210720 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6917911 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |