KR101193082B1 - 웨이퍼의 평가 방법 - Google Patents
웨이퍼의 평가 방법 Download PDFInfo
- Publication number
- KR101193082B1 KR101193082B1 KR1020110014012A KR20110014012A KR101193082B1 KR 101193082 B1 KR101193082 B1 KR 101193082B1 KR 1020110014012 A KR1020110014012 A KR 1020110014012A KR 20110014012 A KR20110014012 A KR 20110014012A KR 101193082 B1 KR101193082 B1 KR 101193082B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- heat treatment
- defect
- band
- region
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
실시예는 웨이퍼 표면을 열처리하는 단계; 상기 열처리된 웨이퍼의 표면을 식각하는 단계; 상기 웨이퍼의 적어도 일부 영역을 폴리싱(polishing)하는 단계; 및 상기 웨이퍼의 'O 밴드' 영역의 결함을 TZDB(Time Zero Dielectric Breakdown)방법으로 검출하는 단계를 더 포함하는 웨이퍼의 평가 방법을 제공한다.
Description
실시예는 반도체 소자의 재료인 웨이퍼에 관한 것으로, 보다 상세하게는 실리콘 웨이퍼 표면의 결함 검출 방법에 관한 것이다.
반도체 소자가 고집직화되며 웨이퍼의 표면 특성 및 표면 근처에서의 무결함특성이 중요시되고 있다. 이를 위하여 결정 성장시에 결정 결함을 제어하고 웨이퍼 가공시에 발생될 수 있는 결함들을 최소화할 수 있고, 기타 프로세스 중에 생길 수 있는 간접적인 영향성까지 고려되어 웨이퍼 품질을 향상시키기 위한 노력을 기울이고 있다.
이러한 웨이퍼 품질 향상을 위하여 웨이퍼의 품질 평가도 올바르게 이루어져야 하며, 디바이스의 MOS(Metal Oxide Semiconductor) 구조를 이용하여 전기적으로 평가하는 방법이 있다.
상술한 디바이스의 MOS 구조를 이용한 전기적 평가 방법으로 대표적인 방식은 TZDB(Time zero dielectric breakdown) 및 TDDB(Time dependent dielectric breakdown)이 있다. 상기 TZDB와 TDDB 방식은 절연체의 내구성을 파악하여 간접적으로 웨이퍼 품질특성을 평가하는 방법이다.
통상적으로 MOS 구조를 이용한 GOI(Gate Oxide Integrity) 분석법은, 웨이퍼에 존재하는 결정결함 중 Magics(Multiple image acquisition for gigabit pattern inspection with confocal system) 분석장비에서 확인되는 결함의 분석에 사용되었다.
상기 GOI 분석법은 20 나노미터급 COP 또는 스몰 보이드(small void) 영역의 검출에 민감하게 반응하는 분석법인데, 웨이퍼 표면의 결함 중 Cu haze 상에 'O 밴드(band)'로 분류되나 상기 Magics에서 검출되지 않는 결함이 있다.
실시예는 Magics이나 기타 표면 혹은 니어 서페이스(Near surface) 영역에서의 결정 결함 검출법에서 검출되지 않는 Cu haze 상에서 발생되는 'O 밴드' 영역의 결함을, GOI 평가방식으로 검출하고자 한다.
실시예는 웨이퍼 표면을 열처리하는 단계; 상기 열처리된 웨이퍼의 표면을 식각하는 단계; 상기 웨이퍼의 적어도 일부 영역을 폴리싱(polishing)하는 단계; 및 상기 웨이퍼의 'O 밴드' 영역의 결함을 TZDB(Time Zero Dielectric Breakdown)방법으로 검출하는 단계를 더 포함하는 웨이퍼의 평가 방법을 제공한다.
여기서, 상기 열처리는 700~1000℃에서 이루어질 수 있다.
그리고, 상기 열처리는 플래시 열처리 또는 DRAM 열처리 중 어느 하나일 수 있다.
그리고, 웨이퍼의 평가 방법은 상기 웨이퍼의 표면에 산화막을 형성하는 단계를 더 포함할 수 있다.
또한, 웨이퍼의 평가 방법은 상기 웨이퍼의 표면에 폴리실리콘을 증착하고, 어닐 처리하는 단계를 더 포함할 수 있다.
실시예에 따른 웨이퍼의 평가 방법은, Magics이나 기타 표면 혹은 니어 서페이스(Near surface) 영역에서의 결정 결함 검출법에서 검출되지 않는 Cu haze 상에서 발생되는 'O 밴드' 영역의 결함을, 웨이퍼 표면에 열처리를 한 후 GOI 평가방식으로 검출할 수 있다.
그리고, 열처리를 하지 않은 웨이퍼에 비하여 5 내지 32%의 결함 비율의 차리를 보이고 있어서 결함 맵 판정시에도 에지 링(Edge ring) 또는 센터 디스크(Center disk) 형태의 선택적 결함으로 결정영역을 효과적으로 판단할 수 있다.
도 1은 실시예에 따른 웨이퍼의 평가 방법의 흐름도이고,
도 2는 도 1의 방법으로 처리한 웨이퍼 표면의 결함 맵을 나타낸 도면이고,
도 3은 도 1의 방법으로 처리한 웨이퍼 표면의 결함 비율을 나타낸 도면이며,
도 4 비교예에 따른 방법으로 처리한 웨이퍼 표면의 결함 맵을 나타낸 도면이고,
도 5는 비교예에 따른 방법으로 처리한 웨이퍼 표면의 결함 비율을 나타내 도면이다.
도 2는 도 1의 방법으로 처리한 웨이퍼 표면의 결함 맵을 나타낸 도면이고,
도 3은 도 1의 방법으로 처리한 웨이퍼 표면의 결함 비율을 나타낸 도면이며,
도 4 비교예에 따른 방법으로 처리한 웨이퍼 표면의 결함 맵을 나타낸 도면이고,
도 5는 비교예에 따른 방법으로 처리한 웨이퍼 표면의 결함 비율을 나타내 도면이다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 종래와 동일한 구성 요소는 설명의 편의상 동일 명칭 및 동일 부호를 부여하며 이에 대한 상세한 설명은 생략한다
도 1은 실시예에 따른 웨이퍼의 평가 방법의 흐름도이다.
먼저, 웨이퍼 표면을 열처리한다(S110). 이때, 열처리는 플래시(flash) 또는 DRAM 열처리 중 어느 하나일 수 있으며, 700~1000℃에서 이루어질 수 있다. 이때, 각각의 열처리는 온도, 시간 및 가스 분위기를 달리할 수 있다.
그리고, 상기 열처리된 웨이퍼의 표면을 식각하는데, 질산(HF)을 사용하여 식각할 수 있다(S120). 그리고, 웨이퍼의 표면을 세정(cleaning)한 후(S130), 폴리싱(polishing)한다(S140).
이어서, 웨이퍼 표면에 산화막을 형성한 후(S150), 상기 웨이퍼의 표면에 폴리 실리콘(poly Si)을 증착하고 어닐(anneal) 처리를 한다(S160).
그리고, 웨이퍼 표면에 패턴을 형성하고(S170), TZDB(Time zero dielectric breakdown) 방법으로 웨이퍼의 전기적 특성을 파악하여 품질을 평가한다(S180).
실시예에 따른 웨이퍼의 평가 방법은 Magics(Multiple image acquisition for gigabit pattern inspection with confocal system) 분석장비에서 cop (small void) 영역이 포함된 샘플과, Magics에서는 검출되지 않으나 Cu haze 상에서 'O 밴드'가 에지(edge) 혹은 중앙(center) 영역에 분포한 샘플 군으로 나누어 실행할 수 있다. 그리고, 열처리를 가하지 않은 샘플과 비교하여 열처리 효과를 확인할 수 있다.
도 2는 도 1의 방법으로 처리한 웨이퍼 표면의 결함 맵을 나타낸 도면이고, 도 3은 도 1의 방법으로 처리한 웨이퍼 표면의 결함 비율을 나타낸 도면이다.
도 2 및 도 3에서 magics 분석에서 확인되는 COP 샘플은 열처리의 유무에 따른 결함 비율이나 결함 영역에서 거의 차이를 보이지 않는다.
그리고, 에지 영역에 'O 밴드'가 있는 샘플(O 밴드-E)과 에지와 센터 영역에 'O 밴드'가 있는 샘플(O 밴드 E/C)에서는 열처리에 따른 결함 비율과 결함 영역에서 차이를 보이고 있다. 즉, 열처리를 하지 않은 샘플은 결함이 거의 발생하지 않았으나, 열처리를 한 샘플은 각각 에지 영역과 에지/센터 영역에서 결함이 발생하고 있으며, Cu haze 상에서 'O 밴드' 영역으로 분류되는 영역에서 선택적으로 결함이 발생하고 있다.
도 4 비교예에 따른 방법으로 처리한 웨이퍼 표면의 결함 맵을 나타낸 도면이고, 도 5는 비교예에 따른 방법으로 처리한 웨이퍼 표면의 결함 비율을 나타내 도면이다.
도 4 및 도 5에서 Magics 분석에서 확인되는 COP 샘플과, 에지 영역에 'O 밴드'가 있는 샘플(O 밴드-E)과 에지과 센터 영역에 'O 밴드'가 있는 샘플(O 밴드 E/C) 모두 상술한 실시예에 비하여 결함 비율이 5~32% 적게 나타나고 있다.
이러한 차이는 결함 맵(fail map)의 판정에서도 에지 링 또는 센터 디스크 형태의 선택적 결함으로 결정영역을 판단할 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
Claims (5)
- 웨이퍼 표면을 열처리하는 단계;
상기 열처리된 웨이퍼의 표면을 식각하는 단계;
상기 웨이퍼의 적어도 일부 영역을 폴리싱(polishing)하는 단계; 및
상기 웨이퍼의 'O 밴드' 영역의 결함을 TZDB(Time Zero Dielectric Breakdown)방법으로 검출하는 단계를 더 포함하는 웨이퍼의 평가 방법. - 제 1 항에 있어서,
상기 열처리는 700~1000℃에서 이루어지는 웨이퍼의 평가 방법. - 제 1 항에 있어서,
상기 열처리는 플래시 열처리 또는 DRAM 열처리 중 어느 하나인 웨이퍼의 평가 방법. - 제 1 항에 있어서,
상기 웨이퍼의 표면에 산화막을 형성하는 단계를 더 포함하는 웨이퍼의 평가방법. - 제 1 항에 있어서,
상기 웨이퍼의 표면에 폴리실리콘을 증착하고, 어닐 처리하는 단계를 더 포함하는 웨이퍼의 평가방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110014012A KR101193082B1 (ko) | 2011-02-17 | 2011-02-17 | 웨이퍼의 평가 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110014012A KR101193082B1 (ko) | 2011-02-17 | 2011-02-17 | 웨이퍼의 평가 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120094634A KR20120094634A (ko) | 2012-08-27 |
| KR101193082B1 true KR101193082B1 (ko) | 2012-10-19 |
Family
ID=46885442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110014012A KR101193082B1 (ko) | 2011-02-17 | 2011-02-17 | 웨이퍼의 평가 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101193082B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102037744B1 (ko) * | 2017-08-10 | 2019-10-29 | 에스케이실트론 주식회사 | 웨이퍼의 평가방법 |
-
2011
- 2011-02-17 KR KR1020110014012A patent/KR101193082B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120094634A (ko) | 2012-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104078343A (zh) | 一种栅氧化层缺陷原貌的失效分析方法 | |
| TWI684018B (zh) | 矽晶圓的評價方法 | |
| US7517706B2 (en) | Method for evaluating quality of semiconductor substrate and method for manufacturing semiconductor substrate | |
| KR101193082B1 (ko) | 웨이퍼의 평가 방법 | |
| CN110047768A (zh) | 测试条件决定装置及测试条件决定方法 | |
| CN115485817A (zh) | 半导体基板的热氧化膜形成方法 | |
| JP4784420B2 (ja) | 半導体基板の品質評価方法、半導体基板の製造方法 | |
| US7745236B2 (en) | Floating gate process methodology | |
| US20140342473A1 (en) | Semiconductor processing method | |
| JP5446160B2 (ja) | 再生シリコンウェーハの製造方法 | |
| JP3862116B2 (ja) | シリコンウェーハを用いた半導体ウェーハ研磨加工の良否評価方法 | |
| KR101302588B1 (ko) | 웨이퍼의 처리 방법 | |
| KR100664797B1 (ko) | 반도체 소자의 게이트 산화막 결함 검사 방법 | |
| TW201913129A (zh) | 矽晶圓的評價方法以及矽晶圓的製造方法 | |
| KR102037744B1 (ko) | 웨이퍼의 평가방법 | |
| JP6031971B2 (ja) | 半導体試料の電気的評価方法および評価装置 | |
| JP3917245B2 (ja) | シリコンウェーハ及び熱処理用ボート、チューブの評価方法 | |
| JP7251517B2 (ja) | エピタキシャル成長前処理条件の評価方法 | |
| JP7279682B2 (ja) | シリコンウェーハの評価方法 | |
| US9070607B2 (en) | Method of manufacturing semiconductor device | |
| JP2011119528A (ja) | 半導体単結晶基板の結晶欠陥評価方法 | |
| KR101242353B1 (ko) | 실리콘 웨이퍼의 결함 평가 방법 | |
| JP6249722B2 (ja) | 検査方法及び半導体装置の製造方法 | |
| KR20200017959A (ko) | 표준 웨이퍼를 제조하는 방법 및 상기 표준 웨이퍼를 이용한 타겟 공정 오염 진단 방법 | |
| JP2009182233A (ja) | アニールウェーハの洗浄方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150924 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160928 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170927 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20181004 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190924 Year of fee payment: 8 |