JPH10163285A - 半導体基板の評価方法 - Google Patents
半導体基板の評価方法Info
- Publication number
- JPH10163285A JPH10163285A JP33505296A JP33505296A JPH10163285A JP H10163285 A JPH10163285 A JP H10163285A JP 33505296 A JP33505296 A JP 33505296A JP 33505296 A JP33505296 A JP 33505296A JP H10163285 A JPH10163285 A JP H10163285A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- defect
- oxide film
- void
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Sampling And Sample Adjustment (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 従来観察されていた欠陥の形状はＳＣ−１洗
浄によりエッチングされた後の痕跡の形状であり、欠陥
の真の形状を観察することができなかった。 【解決手段】 熱処理を施こすことにより半導体基板バ
ルク中に存在するボイド欠陥の壁面に酸化膜を形成し、
その後ボイド欠陥の存在する内部まで半導体基板の表面
層を除去して観察する。
浄によりエッチングされた後の痕跡の形状であり、欠陥
の真の形状を観察することができなかった。 【解決手段】 熱処理を施こすことにより半導体基板バ
ルク中に存在するボイド欠陥の壁面に酸化膜を形成し、
その後ボイド欠陥の存在する内部まで半導体基板の表面
層を除去して観察する。
Description
【０００１】
【発明の属する技術分野】本発明は主にチョクラルスキ
ー（ＣＺ）法により引き上げられた単結晶を用いて製造
された半導体基板の評価方法に関し、より詳細には欠陥
の少ない、高品質の半導体基板を製造するために有用な
半導体基板の評価方法に関する。
ー（ＣＺ）法により引き上げられた単結晶を用いて製造
された半導体基板の評価方法に関し、より詳細には欠陥
の少ない、高品質の半導体基板を製造するために有用な
半導体基板の評価方法に関する。
【０００２】
【従来の技術】半導体基板は、主としてチョクラルスキ
ー法で引き上げられた単結晶シリコンインゴットを、円
形薄板状に切断した後、ラッピング、エッチング、ポリ
ッシング処理を施こし、最終的に洗浄して製造される。
この半導体基板にはボイド欠陥が存在し、酸化膜耐圧良
品率に影響を与えることが知られている。このためボイ
ド欠陥を減少させる必要があり、そのためにはボイド欠
陥の形状を観察し、その実体を解明することが重要とな
る。従来ボイド欠陥は、シリコン基板表面においてはＳ
Ｃ−１洗浄後にＳＥＭ(Scanning Electron Microscop
y)、ＡＦＭ(AtomicForce Microscopy) 等を用いて観察
され、その密度は主としてレーザー異物位置検査装置に
より測定されている。
ー法で引き上げられた単結晶シリコンインゴットを、円
形薄板状に切断した後、ラッピング、エッチング、ポリ
ッシング処理を施こし、最終的に洗浄して製造される。
この半導体基板にはボイド欠陥が存在し、酸化膜耐圧良
品率に影響を与えることが知られている。このためボイ
ド欠陥を減少させる必要があり、そのためにはボイド欠
陥の形状を観察し、その実体を解明することが重要とな
る。従来ボイド欠陥は、シリコン基板表面においてはＳ
Ｃ−１洗浄後にＳＥＭ(Scanning Electron Microscop
y)、ＡＦＭ(AtomicForce Microscopy) 等を用いて観察
され、その密度は主としてレーザー異物位置検査装置に
より測定されている。
【０００３】
【発明が解決しようとする課題】しかしながらこれらの
方法で観察される欠陥の形状は、ＳＣ−１洗浄によりボ
イド欠陥がエッチングされた後の痕跡の形状であり、ボ
イド欠陥の真の形状は観察されていなかった。また半導
体基板のバルク中のボイド欠陥は、その密度及びそのお
およその大きさはＩＲ−トモグラフィ法あるいはＯＰＰ
(Optical Precipitate Profiler)法により計測されてい
たが、これらの方法では形状までは観察することができ
なかった。
方法で観察される欠陥の形状は、ＳＣ−１洗浄によりボ
イド欠陥がエッチングされた後の痕跡の形状であり、ボ
イド欠陥の真の形状は観察されていなかった。また半導
体基板のバルク中のボイド欠陥は、その密度及びそのお
およその大きさはＩＲ−トモグラフィ法あるいはＯＰＰ
(Optical Precipitate Profiler)法により計測されてい
たが、これらの方法では形状までは観察することができ
なかった。
【０００４】そこでバルク中に存在するボイド欠陥の形
状観察にはＴＥＭ（Transmission Electron Microscop
y) が用いられている。ＴＥＭによる形状観察のために
はボイド欠陥が１０8 〜１０9 個／cm3 程度の密度で存
在することが望ましいが、前記ボイド欠陥の密度は通常
１０5 〜１０6 個／cm3 程度であり、３桁程度密度が低
すぎるため、ＴＥＭ観察可能な視野の中に目的とするボ
イド欠陥が含まれる可能性は極めて低く、ＴＥＭ観察に
よる直接的な形状観察は困難を極めていた。
状観察にはＴＥＭ（Transmission Electron Microscop
y) が用いられている。ＴＥＭによる形状観察のために
はボイド欠陥が１０8 〜１０9 個／cm3 程度の密度で存
在することが望ましいが、前記ボイド欠陥の密度は通常
１０5 〜１０6 個／cm3 程度であり、３桁程度密度が低
すぎるため、ＴＥＭ観察可能な視野の中に目的とするボ
イド欠陥が含まれる可能性は極めて低く、ＴＥＭ観察に
よる直接的な形状観察は困難を極めていた。
【０００５】本発明は、上記課題に鑑みなされたもので
あって、半導体基板バルク中に存在するボイド欠陥およ
び酸素が析出した酸素析出欠陥の外形状及び断面形状
を、その形状変化を最小限に抑制しつつ、かつ容易に観
察することのできる半導体基板の評価方法を提供するこ
とを目的としている。
あって、半導体基板バルク中に存在するボイド欠陥およ
び酸素が析出した酸素析出欠陥の外形状及び断面形状
を、その形状変化を最小限に抑制しつつ、かつ容易に観
察することのできる半導体基板の評価方法を提供するこ
とを目的としている。
【０００６】
【課題を解決するための手段及びその効果】上記目的を
達成するために本発明に係る半導体基板の評価方法
（１）は、半導体基板に熱処理を施すことにより、半導
体基板バルク中に存在するボイド欠陥の壁面に酸化膜を
形成し、その後ボイド欠陥の存在する内部まで半導体基
板の表層を除去して前記ボイド欠陥の形状を観察するこ
とを特徴としている。
達成するために本発明に係る半導体基板の評価方法
（１）は、半導体基板に熱処理を施すことにより、半導
体基板バルク中に存在するボイド欠陥の壁面に酸化膜を
形成し、その後ボイド欠陥の存在する内部まで半導体基
板の表層を除去して前記ボイド欠陥の形状を観察するこ
とを特徴としている。
【０００７】上記半導体基板の評価方法（１）によれ
ば、前記熱処理により、前記半導体基板バルク中に存在
するボイド欠陥の壁面に酸化膜が形成され、前記ボイド
欠陥の形状が前記酸化膜に転写され、顕在化される。そ
の後前記ボイド欠陥の存在する内部まで前記半導体基板
の表層を除去することにより、前記ボイド欠陥の正確な
断面形状をＡＦＭ、あるいはＳＥＭ等により観察するこ
とができる。従ってボイド欠陥形成のメカニズムの解明
及びその低減に利用することができ、高品質半導体基板
開発のための有効な評価手段となり得る。
ば、前記熱処理により、前記半導体基板バルク中に存在
するボイド欠陥の壁面に酸化膜が形成され、前記ボイド
欠陥の形状が前記酸化膜に転写され、顕在化される。そ
の後前記ボイド欠陥の存在する内部まで前記半導体基板
の表層を除去することにより、前記ボイド欠陥の正確な
断面形状をＡＦＭ、あるいはＳＥＭ等により観察するこ
とができる。従ってボイド欠陥形成のメカニズムの解明
及びその低減に利用することができ、高品質半導体基板
開発のための有効な評価手段となり得る。
【０００８】また、本発明に係る半導体基板の評価方法
（２）は、上記半導体基板の評価方法（１）において、
熱処理によりバルク内のボイド欠陥の壁面に形成する酸
化膜の膜厚を、半導体基板面に存在する自然酸化膜の膜
厚よりも厚くしておくことを特徴としている。
（２）は、上記半導体基板の評価方法（１）において、
熱処理によりバルク内のボイド欠陥の壁面に形成する酸
化膜の膜厚を、半導体基板面に存在する自然酸化膜の膜
厚よりも厚くしておくことを特徴としている。
【０００９】上記半導体基板の評価方法（２）によれ
ば、熱処理によりバルク中の前記ボイド欠陥の壁面に形
成する酸化膜の膜厚を、半導体基板面に存在する自然酸
化膜の膜厚よりも厚くしておくので、前記ボイド欠陥の
形状が明瞭となり、鏡面研磨やエッチングを施こして
も、その形状変化を最小限に抑えることができる。
ば、熱処理によりバルク中の前記ボイド欠陥の壁面に形
成する酸化膜の膜厚を、半導体基板面に存在する自然酸
化膜の膜厚よりも厚くしておくので、前記ボイド欠陥の
形状が明瞭となり、鏡面研磨やエッチングを施こして
も、その形状変化を最小限に抑えることができる。
【００１０】また、本発明に係る半導体基板の評価方法
（３）は、上記半導体基板の評価方法（１）または
（２）において、前記熱処理を温度８００℃〜１２５０
℃、時間１０分〜４時間の条件下で行うことを特徴とし
ている。
（３）は、上記半導体基板の評価方法（１）または
（２）において、前記熱処理を温度８００℃〜１２５０
℃、時間１０分〜４時間の条件下で行うことを特徴とし
ている。
【００１１】上記熱処理を施すことにより、ＣＺ法等に
より引き上げられた単結晶を用いて製造された半導体基
板中に、確実に酸化物を析出させることができ、ボイド
欠陥の壁面にも酸化膜を確実に形成することができる。
より引き上げられた単結晶を用いて製造された半導体基
板中に、確実に酸化物を析出させることができ、ボイド
欠陥の壁面にも酸化膜を確実に形成することができる。
【００１２】また、本発明に係る半導体基板の評価方法
（４）は、上記半導体基板の評価方法（１）または
（２）において、熱処理によりバルク中のボイド欠陥の
壁面に形成する酸化膜の膜厚を２〜５０ｎｍに制御する
ことを特徴としている。
（４）は、上記半導体基板の評価方法（１）または
（２）において、熱処理によりバルク中のボイド欠陥の
壁面に形成する酸化膜の膜厚を２〜５０ｎｍに制御する
ことを特徴としている。
【００１３】熱処理条件を制御することにより、前記ボ
イド欠陥の壁面に形成する酸化膜の膜厚を２〜５０ｎｍ
に制御することが可能であり、このように前記酸化膜の
膜厚を２〜５０ｎｍにすることにより、前記ボイド欠陥
の形状の明確化を図ることができ、鏡面研磨やエッチン
グを施こしても、その形状を確実に維持させることがで
きる。
イド欠陥の壁面に形成する酸化膜の膜厚を２〜５０ｎｍ
に制御することが可能であり、このように前記酸化膜の
膜厚を２〜５０ｎｍにすることにより、前記ボイド欠陥
の形状の明確化を図ることができ、鏡面研磨やエッチン
グを施こしても、その形状を確実に維持させることがで
きる。
【００１４】また、本発明に係る半導体基板の評価方法
（５）は、上記半導体基板の評価（１）〜（４）のいず
れかにおいて、半導体基板材料に対するエッチングレー
トが、半導体基板材料の酸化物に対するエッチングレー
ドと比較して一桁以上大きなエッチング液を用いてエッ
チングを行うことにより、酸化膜で壁面が覆われたボイ
ド欠陥を半導体基板面から露出させて前記ボイド欠陥の
外形状を観察することを特徴としている。
（５）は、上記半導体基板の評価（１）〜（４）のいず
れかにおいて、半導体基板材料に対するエッチングレー
トが、半導体基板材料の酸化物に対するエッチングレー
ドと比較して一桁以上大きなエッチング液を用いてエッ
チングを行うことにより、酸化膜で壁面が覆われたボイ
ド欠陥を半導体基板面から露出させて前記ボイド欠陥の
外形状を観察することを特徴としている。
【００１５】上記半導体基板の評価方法（５）によれ
ば、前記酸化膜はほとんどエッチングされず、前記半導
体基板の表層のみが選択的にエッチングされることにな
る。従って、半導体基板面から露出し、前記ボイド欠陥
の形状が正確に転写された前記酸化膜の外形を正確に観
察することができる。
ば、前記酸化膜はほとんどエッチングされず、前記半導
体基板の表層のみが選択的にエッチングされることにな
る。従って、半導体基板面から露出し、前記ボイド欠陥
の形状が正確に転写された前記酸化膜の外形を正確に観
察することができる。
【００１６】また、本発明に係る半導体基板の評価方法
（６）は、半導体基板の評価方法（１）記載の表層除去
の後、あるいは半導体基板の評価方法（５）記載のエッ
チングを行った後、半導体基板材料に対するエッチング
レートが、半導体基板材料の酸化物に対するエッチング
レ−トと比較して一桁以上小さなエッチング液を用いて
エッチングを行うことにより、ボイド欠陥の壁面に形成
された酸化膜を除去して半導体基板面に残存する前記ボ
イド欠陥底部跡の形状を観察することを特徴としてい
る。
（６）は、半導体基板の評価方法（１）記載の表層除去
の後、あるいは半導体基板の評価方法（５）記載のエッ
チングを行った後、半導体基板材料に対するエッチング
レートが、半導体基板材料の酸化物に対するエッチング
レ−トと比較して一桁以上小さなエッチング液を用いて
エッチングを行うことにより、ボイド欠陥の壁面に形成
された酸化膜を除去して半導体基板面に残存する前記ボ
イド欠陥底部跡の形状を観察することを特徴としてい
る。
【００１７】上記半導体基板の評価方法（６）によれ
ば、前記半導体基板はほとんどエッチングされず、前記
ボイド欠陥の壁面に形成されていた酸化膜のみが選択的
にエッチングされる。従って、前記酸化膜により保護さ
れていた前記ボイド欠陥の壁面が再現性良く露出するこ
ととなり、前記ボイド欠陥の形状を正確に観察すること
ができることとなる。
ば、前記半導体基板はほとんどエッチングされず、前記
ボイド欠陥の壁面に形成されていた酸化膜のみが選択的
にエッチングされる。従って、前記酸化膜により保護さ
れていた前記ボイド欠陥の壁面が再現性良く露出するこ
ととなり、前記ボイド欠陥の形状を正確に観察すること
ができることとなる。
【００１８】また、本発明に係る半導体基板の評価方法
（７）は、半導体基板材料に対するエッチングレート
が、半導体基板材料の酸化物に対するエッチングレート
と比較して一桁以上大きなエッチング液を用いてエッチ
ングを行うことにより、半導体基板バルク中に存在する
酸素析出欠陥及び／又はボイド欠陥の壁面に形成された
酸化膜体を半導体基板面から露出させて前記酸素析出欠
陥及び／又は前記酸化膜体の外形状を観察することを特
徴としている。
（７）は、半導体基板材料に対するエッチングレート
が、半導体基板材料の酸化物に対するエッチングレート
と比較して一桁以上大きなエッチング液を用いてエッチ
ングを行うことにより、半導体基板バルク中に存在する
酸素析出欠陥及び／又はボイド欠陥の壁面に形成された
酸化膜体を半導体基板面から露出させて前記酸素析出欠
陥及び／又は前記酸化膜体の外形状を観察することを特
徴としている。
【００１９】上記半導体基板の評価方法（７）によれ
ば、前記酸素析出欠陥及び／又は酸化膜体をほとんどエ
ッチングすることなく、前記半導体基板の表層のみを選
択的にエッチングして、前記酸素析出欠陥及び／又は酸
化膜体の形状を正確に維持させた状態で前記半導体基板
面から露出させることができる。従って、前記酸素析出
欠陥及び／又は酸化膜体の外形を正確に観察することが
できる。
ば、前記酸素析出欠陥及び／又は酸化膜体をほとんどエ
ッチングすることなく、前記半導体基板の表層のみを選
択的にエッチングして、前記酸素析出欠陥及び／又は酸
化膜体の形状を正確に維持させた状態で前記半導体基板
面から露出させることができる。従って、前記酸素析出
欠陥及び／又は酸化膜体の外形を正確に観察することが
できる。
【００２０】また、本発明に係る半導体基板の評価方法
（８）は、酸素析出欠陥及び／又はボイド欠陥の存在す
る内部まで半導体基板の表面層を除去した後、あるいは
半導体基板の評価方法（７）記載のエッチングを行った
後、半導体基板材料に対するエッチングレートが、半導
体基板材料の酸化物に対するエッチングレートと比較し
て一桁以上小さなエッチング液を用いてエッチングを行
うことにより、前記酸素析出欠陥及び／又は前記ボイド
欠陥の壁面に形成された酸化膜を除去して前記半導体基
板面に残存する前記酸素析出欠陥跡及び／又は前記ボイ
ド欠陥跡の形状を観察することを特徴としている。
（８）は、酸素析出欠陥及び／又はボイド欠陥の存在す
る内部まで半導体基板の表面層を除去した後、あるいは
半導体基板の評価方法（７）記載のエッチングを行った
後、半導体基板材料に対するエッチングレートが、半導
体基板材料の酸化物に対するエッチングレートと比較し
て一桁以上小さなエッチング液を用いてエッチングを行
うことにより、前記酸素析出欠陥及び／又は前記ボイド
欠陥の壁面に形成された酸化膜を除去して前記半導体基
板面に残存する前記酸素析出欠陥跡及び／又は前記ボイ
ド欠陥跡の形状を観察することを特徴としている。
【００２１】上記半導体基板の評価方法（８）によれ
ば、前記半導体基板をほとんどエッチングすることな
く、前記酸素析出欠陥及び／又は酸化膜を前記半導体基
板の表部から除去し、前記酸素析出欠陥及び／又は酸化
膜の外形が転写された酸素析出欠陥跡及び／又はボイド
欠陥跡を形成することができる。従って、前記酸素析出
欠陥及び／又はボイド欠陥の主に底部外形を正確に観察
することができる。
ば、前記半導体基板をほとんどエッチングすることな
く、前記酸素析出欠陥及び／又は酸化膜を前記半導体基
板の表部から除去し、前記酸素析出欠陥及び／又は酸化
膜の外形が転写された酸素析出欠陥跡及び／又はボイド
欠陥跡を形成することができる。従って、前記酸素析出
欠陥及び／又はボイド欠陥の主に底部外形を正確に観察
することができる。
【００２２】また、本発明に係る半導体基板の評価方法
（９）は、上記半導体基板の評価方法（１）〜（８）の
いずれかにおいて、前記観察にＡＦＭあるいはＳＥＭを
用いることを特徴としている。
（９）は、上記半導体基板の評価方法（１）〜（８）の
いずれかにおいて、前記観察にＡＦＭあるいはＳＥＭを
用いることを特徴としている。
【００２３】ＡＦＭあるいはＳＥＭを用いた観察を行う
ことにより、半導体基板面に存在する前記ボイド欠陥の
壁面に形成された酸化膜体、酸素析出欠陥、ボイド欠陥
跡及び酸素析出欠陥跡を容易に正確に観察することがで
き、ＴＥＭを用いた観察の困難性を排除することができ
る。
ことにより、半導体基板面に存在する前記ボイド欠陥の
壁面に形成された酸化膜体、酸素析出欠陥、ボイド欠陥
跡及び酸素析出欠陥跡を容易に正確に観察することがで
き、ＴＥＭを用いた観察の困難性を排除することができ
る。
【００２４】また、本発明に係る半導体基板の評価方法
（１０）は、半導体基板材料に対するエッチングレ−ト
が、半導体基板材料の酸化物に対するエッチングレート
と比較して一桁以上大きなエッチング液を用いてエッチ
ングを行い、半導体の評価方法（１）記載の熱処理によ
りボイド欠陥の壁面に形成された酸化膜体及び／又は酸
素析出欠陥を半導体基板から遊離させて回収し、前記ボ
イド欠陥及び／又は酸素析出欠陥の外形を観察すること
を特徴としている。
（１０）は、半導体基板材料に対するエッチングレ−ト
が、半導体基板材料の酸化物に対するエッチングレート
と比較して一桁以上大きなエッチング液を用いてエッチ
ングを行い、半導体の評価方法（１）記載の熱処理によ
りボイド欠陥の壁面に形成された酸化膜体及び／又は酸
素析出欠陥を半導体基板から遊離させて回収し、前記ボ
イド欠陥及び／又は酸素析出欠陥の外形を観察すること
を特徴としている。
【００２５】上記半導体基板の評価方法（１０）によれ
ば、前記ボイド欠陥の外形が正確に転写された前記酸化
膜体及び／又は酸素析出欠陥そのものを回収し、その外
形全体を正確に観察することができる。
ば、前記ボイド欠陥の外形が正確に転写された前記酸化
膜体及び／又は酸素析出欠陥そのものを回収し、その外
形全体を正確に観察することができる。
【００２６】また、本発明に係る半導体基板の評価方法
（１１）は、上記半導体基板の評価方法（１０）におい
て、前記観察にＡＦＭ、ＳＥＭあるいはＴＥＭを用いる
ことを特徴としている。
（１１）は、上記半導体基板の評価方法（１０）におい
て、前記観察にＡＦＭ、ＳＥＭあるいはＴＥＭを用いる
ことを特徴としている。
【００２７】前記半導体基板から遊離させて回収した前
記酸化膜体及び／又は酸素析出欠陥を観察する場合に
は、ＴＥＭ観察における観察可能な視野の範囲の問題を
排除することができ、ＴＥＭを用いて正確に前記酸化膜
体及び／又は酸素析出欠陥の形状を観察することができ
る。
記酸化膜体及び／又は酸素析出欠陥を観察する場合に
は、ＴＥＭ観察における観察可能な視野の範囲の問題を
排除することができ、ＴＥＭを用いて正確に前記酸化膜
体及び／又は酸素析出欠陥の形状を観察することができ
る。
【００２８】また、本発明に係る半導体基板の評価方法
（１２）は、上記半導体基板の評価方法（１）〜（１
１）のいずれかにおいて、初期酸素濃度［Ｏｉ］が１０
×１０17atoms/cm3 以上である半導体基板を試料基板と
することを特徴としている。
（１２）は、上記半導体基板の評価方法（１）〜（１
１）のいずれかにおいて、初期酸素濃度［Ｏｉ］が１０
×１０17atoms/cm3 以上である半導体基板を試料基板と
することを特徴としている。
【００２９】１２５０℃における半導体基板中の酸素の
固溶度は１０×１０17atoms/cm3 程度であり（Applied
Physics Letters,30〔1 〕(1977-1-1)P.E.Freeland et
c.)、初期酸素濃度［Ｏｉ］が１０×１０17atoms/cm3
以上である半導体基板を試料基板とすることにより、前
記ボイド欠陥の壁面に確実に酸化膜を形成することがで
きる。
固溶度は１０×１０17atoms/cm3 程度であり（Applied
Physics Letters,30〔1 〕(1977-1-1)P.E.Freeland et
c.)、初期酸素濃度［Ｏｉ］が１０×１０17atoms/cm3
以上である半導体基板を試料基板とすることにより、前
記ボイド欠陥の壁面に確実に酸化膜を形成することがで
きる。
【００３０】
【発明の実施の形態】以下、本発明に係る半導体基板の
評価方法の実施の形態を図面に基づいて説明する。
評価方法の実施の形態を図面に基づいて説明する。
【００３１】本発明に係る評価方法に適した半導体基板
は、主にＣＺ法により引き上げられた単結晶を用いて製
造された半導体基板であるが、酸素濃度［Ｏｉ］が１０
×１０17ａｔｏｍｓ／ｃｍ3 （換算計数４．８１×１０
17ａｔｏｍｓ／ｃｍ3 、以下すべて同様の換算計数を使
用）以上であれば、他の方法を用いて製造された半導体
基板であっても差し支えない。
は、主にＣＺ法により引き上げられた単結晶を用いて製
造された半導体基板であるが、酸素濃度［Ｏｉ］が１０
×１０17ａｔｏｍｓ／ｃｍ3 （換算計数４．８１×１０
17ａｔｏｍｓ／ｃｍ3 、以下すべて同様の換算計数を使
用）以上であれば、他の方法を用いて製造された半導体
基板であっても差し支えない。
【００３２】まず、半導体基板バルク中に存在する空孔
タイプの欠陥（ボイド欠陥）の形状を評価するための手
法として、図１に示した第１工程のごとく、前記半導体
基板に８００℃〜１２５０℃の温度範囲における熱処理
を施す。この熱処理におけるガス雰囲気は、酸化性、非
酸化性を問わずどのような雰囲気であってもよい。図２
に示すごとく、この熱処理により、単結晶育成時に取り
込まれた過飽和な酸素が、空孔タイプの欠陥の内壁にそ
って析出し、酸化膜１０が形成される。あるいは単結晶
の引き上げ時に形成されていた酸化膜の厚膜化が図られ
る。少なくとも半導体基板表面に形成されている自然酸
化膜よりは厚い酸化膜を形成することにより、ボイド欠
陥の外形が明瞭となり、後工程での鏡面研磨あるいはエ
ッチングによる形状変化を低減することができる。この
酸化膜の膜厚は熱処理時間、熱処理温度、半導体基板に
含まれる初期酸素濃度および基板表面からの深さとの組
み合わせによりコントロールが可能である。図３に熱処
理条件とボイド欠陥の壁面に形成された酸化膜の膜厚と
の関係を示す。
タイプの欠陥（ボイド欠陥）の形状を評価するための手
法として、図１に示した第１工程のごとく、前記半導体
基板に８００℃〜１２５０℃の温度範囲における熱処理
を施す。この熱処理におけるガス雰囲気は、酸化性、非
酸化性を問わずどのような雰囲気であってもよい。図２
に示すごとく、この熱処理により、単結晶育成時に取り
込まれた過飽和な酸素が、空孔タイプの欠陥の内壁にそ
って析出し、酸化膜１０が形成される。あるいは単結晶
の引き上げ時に形成されていた酸化膜の厚膜化が図られ
る。少なくとも半導体基板表面に形成されている自然酸
化膜よりは厚い酸化膜を形成することにより、ボイド欠
陥の外形が明瞭となり、後工程での鏡面研磨あるいはエ
ッチングによる形状変化を低減することができる。この
酸化膜の膜厚は熱処理時間、熱処理温度、半導体基板に
含まれる初期酸素濃度および基板表面からの深さとの組
み合わせによりコントロールが可能である。図３に熱処
理条件とボイド欠陥の壁面に形成された酸化膜の膜厚と
の関係を示す。
【００３３】酸素析出核の形成は８００℃以上の熱処理
により行うことができる。また、１２５０℃を越える熱
処理はエネルギーロスも大きくなり、望ましくない。８
００℃〜１２５０℃の温度範囲の熱処理により、２〜５
０ｎｍの厚さの酸化膜が得られている。半導体基板中に
存在する酸化膜の膜厚は通常１〜２ｎｍ程度であり、熱
処理により２〜５０ｎｍの厚さの酸化膜が形成されれば
ボイド欠陥の形状の確認には十分であり、その後のエッ
チング処理にも十分耐えられる厚さである。
により行うことができる。また、１２５０℃を越える熱
処理はエネルギーロスも大きくなり、望ましくない。８
００℃〜１２５０℃の温度範囲の熱処理により、２〜５
０ｎｍの厚さの酸化膜が得られている。半導体基板中に
存在する酸化膜の膜厚は通常１〜２ｎｍ程度であり、熱
処理により２〜５０ｎｍの厚さの酸化膜が形成されれば
ボイド欠陥の形状の確認には十分であり、その後のエッ
チング処理にも十分耐えられる厚さである。
【００３４】また単結晶引き上げ時からボイド欠陥の壁
面に酸化膜が形成されていることもあることが最近わか
ってきており、かかる場合、あるいは酸素析出欠陥のみ
を観察の対象とする場合は、特に熱処理を行わなくとも
良い。次に熱処理工程後に評価を行うべき目的の深さま
で研磨、エッチング、劈開あるいは洗浄により、観察試
料表面を除去する（図１の第２工程）。この処理によ
り、評価を行うべき目的の深さに存在するボイド欠陥及
び酸素析出欠陥を出現させ、評価観察を行う。この際、
鏡面研磨を行えば、目的深さに存在する欠陥について
は、欠陥断面形状の評価が可能となる。必要に応じてレ
ーザー異物位置検査装置による測定（図１の第４工程）
を行った後、ＡＦＭ、あるいはＳＥＭにより形状を観察
する（図１の第５工程）。
面に酸化膜が形成されていることもあることが最近わか
ってきており、かかる場合、あるいは酸素析出欠陥のみ
を観察の対象とする場合は、特に熱処理を行わなくとも
良い。次に熱処理工程後に評価を行うべき目的の深さま
で研磨、エッチング、劈開あるいは洗浄により、観察試
料表面を除去する（図１の第２工程）。この処理によ
り、評価を行うべき目的の深さに存在するボイド欠陥及
び酸素析出欠陥を出現させ、評価観察を行う。この際、
鏡面研磨を行えば、目的深さに存在する欠陥について
は、欠陥断面形状の評価が可能となる。必要に応じてレ
ーザー異物位置検査装置による測定（図１の第４工程）
を行った後、ＡＦＭ、あるいはＳＥＭにより形状を観察
する（図１の第５工程）。
【００３５】熱処理した半導体基板あるいは熱処理後表
面層を除去した半導体基板、さらに単結晶引き上げ時か
らボイド欠陥の壁面に酸化膜が形成されている半導体基
板の場合、評価基板材料に対するエッチングレートが評
価基板材料の酸化物に対するエッチングレートより大き
なエッチング液（例えばＮＨ4 ＯＨ／Ｈ2 Ｏ2 ／Ｈ2Ｏ
洗浄液やＫＯＨ、ＮａＯＨ、Ｎ2 Ｏ4 等のアルカリ性溶
液）を用いてエッチングすることにより（図１の第３工
程、図４の（ｂ）、（ｃ））、半導体基板の表面層のみ
をエッチングし、基板材料の酸化膜で形成されたボイド
欠陥の形状を、特に通常のエッチング方法では観察する
ことのできないボイド欠陥上部の構造として観察するこ
とができる。ボイド欠陥の壁面が基板材料の酸化物によ
って覆われているために前記エッチングによる形状変化
が少なく（例えばＮＨ4 ＯＨの場合、Ｓｉに対するエッ
チングレート；４．０×１０0 ｎｍ／ｍｉｎはＳｉＯ2
に対するエッチングレート；２．７×１０-3ｎｍ／ｍｉ
ｎと比べてはるかに大きく、酸化物のエッチングは無視
できる）、図４（ｃ）に示したごとくボイド欠陥及び酸
素析出欠陥の外形状は維持されたまま半導体基板表面に
露呈する。あるいはエッチングの度合いによってはボイ
ド欠陥の壁面に形成された酸化膜体及び酸素析出欠陥は
エッチング液中に遊離する。エッチング液中に遊離した
前記酸化膜体及び酸素析出欠陥は濾過などの方法により
回収する。前記半導体基板表面に露呈した前記酸化膜体
及び酸素析出欠陥、あるいは濾過回収された前記酸化膜
体及び酸素析出欠陥をＡＦＭ、ＳＥＭ、ＴＥＭ等の顕微
鏡を用いて評価観察する（図１の第５工程）。
面層を除去した半導体基板、さらに単結晶引き上げ時か
らボイド欠陥の壁面に酸化膜が形成されている半導体基
板の場合、評価基板材料に対するエッチングレートが評
価基板材料の酸化物に対するエッチングレートより大き
なエッチング液（例えばＮＨ4 ＯＨ／Ｈ2 Ｏ2 ／Ｈ2Ｏ
洗浄液やＫＯＨ、ＮａＯＨ、Ｎ2 Ｏ4 等のアルカリ性溶
液）を用いてエッチングすることにより（図１の第３工
程、図４の（ｂ）、（ｃ））、半導体基板の表面層のみ
をエッチングし、基板材料の酸化膜で形成されたボイド
欠陥の形状を、特に通常のエッチング方法では観察する
ことのできないボイド欠陥上部の構造として観察するこ
とができる。ボイド欠陥の壁面が基板材料の酸化物によ
って覆われているために前記エッチングによる形状変化
が少なく（例えばＮＨ4 ＯＨの場合、Ｓｉに対するエッ
チングレート；４．０×１０0 ｎｍ／ｍｉｎはＳｉＯ2
に対するエッチングレート；２．７×１０-3ｎｍ／ｍｉ
ｎと比べてはるかに大きく、酸化物のエッチングは無視
できる）、図４（ｃ）に示したごとくボイド欠陥及び酸
素析出欠陥の外形状は維持されたまま半導体基板表面に
露呈する。あるいはエッチングの度合いによってはボイ
ド欠陥の壁面に形成された酸化膜体及び酸素析出欠陥は
エッチング液中に遊離する。エッチング液中に遊離した
前記酸化膜体及び酸素析出欠陥は濾過などの方法により
回収する。前記半導体基板表面に露呈した前記酸化膜体
及び酸素析出欠陥、あるいは濾過回収された前記酸化膜
体及び酸素析出欠陥をＡＦＭ、ＳＥＭ、ＴＥＭ等の顕微
鏡を用いて評価観察する（図１の第５工程）。
【００３６】前記濾過回収された酸化膜体及び／又は酸
素析出欠陥を観察する場合には、ＴＥＭ観察における視
野範囲の問題を排除することができ、ＴＥＭを用いた正
確な欠陥全体の形状観察が可能となる。
素析出欠陥を観察する場合には、ＴＥＭ観察における視
野範囲の問題を排除することができ、ＴＥＭを用いた正
確な欠陥全体の形状観察が可能となる。
【００３７】また、前記熱処理を施こした半導体基板、
あるいは前記熱処理後前記方法を用いて表面層を除去し
た半導体基板、あるいは単結晶引き上げ時からボイド欠
陥の壁面に酸化膜が形成されている半導体基板、あるい
は前記エッチングを行った後の半導体基板において、評
価基板材料のエッチングレートが評価基板材料の酸化物
のエッチングレートより一桁以上小さなエッチング液
（例えばＨＦ水溶液、ＨＦ／ＮＨ4 Ｆの混合溶液等）を
用いてエッチングを行う（図１の第３工程（図４
（ｄ））ことにより、半導体基板材料の酸化物で形成さ
れた前記酸化膜体及び酸素析出欠陥を前記半導体基板表
面部から除去し、ボイド欠陥及び酸素析出欠陥の底部の
外形状をピット形状として観察する（図１の第５工
程）。特に前記半導体基板のみのエッチングを行って観
察した後にかかる観察を行うことにより、ボイド欠陥及
び酸素析出欠陥の全体の外形形状を観察することができ
る。
あるいは前記熱処理後前記方法を用いて表面層を除去し
た半導体基板、あるいは単結晶引き上げ時からボイド欠
陥の壁面に酸化膜が形成されている半導体基板、あるい
は前記エッチングを行った後の半導体基板において、評
価基板材料のエッチングレートが評価基板材料の酸化物
のエッチングレートより一桁以上小さなエッチング液
（例えばＨＦ水溶液、ＨＦ／ＮＨ4 Ｆの混合溶液等）を
用いてエッチングを行う（図１の第３工程（図４
（ｄ））ことにより、半導体基板材料の酸化物で形成さ
れた前記酸化膜体及び酸素析出欠陥を前記半導体基板表
面部から除去し、ボイド欠陥及び酸素析出欠陥の底部の
外形状をピット形状として観察する（図１の第５工
程）。特に前記半導体基板のみのエッチングを行って観
察した後にかかる観察を行うことにより、ボイド欠陥及
び酸素析出欠陥の全体の外形形状を観察することができ
る。
【００３８】尚、上記説明では半導体基板の表面側を評
価する場合について記載したが、もちろん半導体基板の
裏面側も表面側と同じ面状態であれば同様に評価するこ
とが可能である。
価する場合について記載したが、もちろん半導体基板の
裏面側も表面側と同じ面状態であれば同様に評価するこ
とが可能である。
【００３９】
【実施例】以下、本発明に係る半導体基板の評価方法の
実施例を説明する。
実施例を説明する。
【００４０】実施例１ 初期酸素濃度［Ｏｉ］＝１４×１０17ａｔｏｍｓ／ｃｍ
3 、比抵抗ρ＝１０Ω・ｃｍのＣＺ法により引き上げら
れた単結晶を用いて製造されたシリコン（１００）基板
を試料基板とした。表面から１８μｍの深さまで鏡面研
磨を行った。その後シリコン酸化物に対するエッチング
レートが小さいＮＨ4 ＯＨ／Ｈ2 Ｏ2 ／Ｈ2 Ｏを用いて
洗浄を行い、半導体基板表面及び付着パーティクルを除
去し、さらにレーザー異物位置検査装置を用いて検出さ
れた異物位置を、ＡＦＭを用いて観察した。ボイド欠陥
はピットとして、酸素析出欠陥は凸形状として観察され
た。観察された酸素析出欠陥を図５に示す。次に酸化物
に対するエッチングレートが大きい０．５％ＨＦ水溶液
を用いて酸化物をエッチングしたところ、ボイド欠陥の
ピット形状は大きく変化しないのに対して酸素析出欠陥
はエッチングされ、四角錐形状のピットとして観察され
た（図６）。
3 、比抵抗ρ＝１０Ω・ｃｍのＣＺ法により引き上げら
れた単結晶を用いて製造されたシリコン（１００）基板
を試料基板とした。表面から１８μｍの深さまで鏡面研
磨を行った。その後シリコン酸化物に対するエッチング
レートが小さいＮＨ4 ＯＨ／Ｈ2 Ｏ2 ／Ｈ2 Ｏを用いて
洗浄を行い、半導体基板表面及び付着パーティクルを除
去し、さらにレーザー異物位置検査装置を用いて検出さ
れた異物位置を、ＡＦＭを用いて観察した。ボイド欠陥
はピットとして、酸素析出欠陥は凸形状として観察され
た。観察された酸素析出欠陥を図５に示す。次に酸化物
に対するエッチングレートが大きい０．５％ＨＦ水溶液
を用いて酸化物をエッチングしたところ、ボイド欠陥の
ピット形状は大きく変化しないのに対して酸素析出欠陥
はエッチングされ、四角錐形状のピットとして観察され
た（図６）。
【００４１】実施例２ 初期酸素濃度［Ｏｉ］＝１４×１０17ａｔｏｍｓ／ｃｍ
3 、比抵抗ρ＝１０Ω・ｃｍのＣＺ法により引き上げら
れた単結晶を用いて製造されたシリコン（１００）基板
を試料基板とした。横型チューブ炉を使用し、１１００
℃×３．５時間、酸化性雰囲気における熱処理を施こし
た。次に表面から１８μｍの深さまで鏡面研磨を行った
後、ＡＦＭによる観察を行った。図７に示すごとくボイ
ド欠陥は、ピットとして観察されたが、その壁面には酸
化膜が形成されていた。この酸化膜の形成により、ボイ
ド欠陥のエッジの形状が明瞭になった。さらに０．５％
ＨＦを用いて酸化物に対するエッチングを行ったとこ
ろ、前記酸化膜が除去され、ボイド欠陥の底面形状を明
確に観察することができた。ＡＦＭによる写真を図８
に、ＳＥＭによる写真を図９に示す。
3 、比抵抗ρ＝１０Ω・ｃｍのＣＺ法により引き上げら
れた単結晶を用いて製造されたシリコン（１００）基板
を試料基板とした。横型チューブ炉を使用し、１１００
℃×３．５時間、酸化性雰囲気における熱処理を施こし
た。次に表面から１８μｍの深さまで鏡面研磨を行った
後、ＡＦＭによる観察を行った。図７に示すごとくボイ
ド欠陥は、ピットとして観察されたが、その壁面には酸
化膜が形成されていた。この酸化膜の形成により、ボイ
ド欠陥のエッジの形状が明瞭になった。さらに０．５％
ＨＦを用いて酸化物に対するエッチングを行ったとこ
ろ、前記酸化膜が除去され、ボイド欠陥の底面形状を明
確に観察することができた。ＡＦＭによる写真を図８
に、ＳＥＭによる写真を図９に示す。
【００４２】実施例３ 初期酸素濃度［Ｏｉ］＝１４×１０17ａｔｏｍｓ／ｃｍ
3 、比抵抗ρ＝１０Ω・ｃｍのＣＺ法により引き上げら
れた単結晶を用いて製造されたシリコン（１１１）基板
を試料基板とした。横型チューブ炉を使用し、１１００
℃×６時間、酸化性雰囲気における熱処理を施こした。
次に表面から１８μｍの深さまで鏡面研磨を行った後、
３％ＮＨ4 ＯＨ水溶液を用いて３０分、主に半導体基板
のエッチング（約６０ｎｍ）を行い、ＡＦＭ観察を行っ
た。図１０に示すごとくボイド欠陥の壁面に形成された
酸化膜は、上面が平坦な凸形状として（図１０
（ａ））、あるいは穴のあいた凸形状として（図１０
（ｂ））として観察された。このことから、ボイド欠陥
が（１１１）平坦面で囲まれたものであり、その内部が
空洞であることが明確となった。
3 、比抵抗ρ＝１０Ω・ｃｍのＣＺ法により引き上げら
れた単結晶を用いて製造されたシリコン（１１１）基板
を試料基板とした。横型チューブ炉を使用し、１１００
℃×６時間、酸化性雰囲気における熱処理を施こした。
次に表面から１８μｍの深さまで鏡面研磨を行った後、
３％ＮＨ4 ＯＨ水溶液を用いて３０分、主に半導体基板
のエッチング（約６０ｎｍ）を行い、ＡＦＭ観察を行っ
た。図１０に示すごとくボイド欠陥の壁面に形成された
酸化膜は、上面が平坦な凸形状として（図１０
（ａ））、あるいは穴のあいた凸形状として（図１０
（ｂ））として観察された。このことから、ボイド欠陥
が（１１１）平坦面で囲まれたものであり、その内部が
空洞であることが明確となった。
【００４３】実施例４ 初期酸素濃度［Ｏｉ］＝１４×１０17ａｔｏｍｓ／ｃｍ
3 、比抵抗ρ＝１０Ω・ｃｍのＣＺ法により引き上げら
れた単結晶を用いて製造されたシリコン（１００）基板
を試料基板とした。このシリコン基板には、単結晶引き
上げ時にボイド欠陥の壁面に既に酸化膜が形成されてい
ることが確認されたので、新たに熱処理は行わなかっ
た。表面から５μｍの深さまで鏡面研磨を行った後、Ｎ
Ｈ4 ＯＨ／Ｈ2 Ｏ2 ／Ｈ2 Ｏ洗浄により、主に半導体基
板を約１００ｎｍエッチングし、ＡＦＭにより観察を行
った。図１１（ａ）に示すごとくボイド欠陥の壁面に形
成された酸化膜はピラミッド状の凸形状であった。次に
０．５％ＨＦ溶液を用いて主に酸化物のエッチング・洗
浄を行ったところ、逆ピラミッド状のピットとしてボイ
ド欠陥が観察された（図１１（ｂ））。このことより、
ボイド欠陥の基本構造が正八面体構造であることを発見
した。
3 、比抵抗ρ＝１０Ω・ｃｍのＣＺ法により引き上げら
れた単結晶を用いて製造されたシリコン（１００）基板
を試料基板とした。このシリコン基板には、単結晶引き
上げ時にボイド欠陥の壁面に既に酸化膜が形成されてい
ることが確認されたので、新たに熱処理は行わなかっ
た。表面から５μｍの深さまで鏡面研磨を行った後、Ｎ
Ｈ4 ＯＨ／Ｈ2 Ｏ2 ／Ｈ2 Ｏ洗浄により、主に半導体基
板を約１００ｎｍエッチングし、ＡＦＭにより観察を行
った。図１１（ａ）に示すごとくボイド欠陥の壁面に形
成された酸化膜はピラミッド状の凸形状であった。次に
０．５％ＨＦ溶液を用いて主に酸化物のエッチング・洗
浄を行ったところ、逆ピラミッド状のピットとしてボイ
ド欠陥が観察された（図１１（ｂ））。このことより、
ボイド欠陥の基本構造が正八面体構造であることを発見
した。
【００４４】実施例５ 初期酸素濃度［Ｏｉ］＝１４×１０17ａｔｏｍｓ／ｃｍ
3 、比抵抗ρ＝１０Ω・ｃｍのＣＺ法により引き上げら
れた単結晶を用いて製造されたシリコン（１００）基板
を試料基板とした。横型チューブ炉を使用し、８００℃
×１６時間＋１１５０℃×８時間、窒素雰囲気における
熱処理を施こし、半導体基板内部に酸素析出物を形成し
た。次に基板表面から３０μｍの深さまで鏡面研磨を行
った後、ＡＦＭによる観察を行った。酸素析出物の断面
形状は、四角形であった。さらにＫＯＨアルカリ溶液に
より半導体基板のエッチングを行ったところ、図１１
（ａ）と同様のピラミッド形状の酸素析出物が観察され
た。その後０．５％ＨＦ水溶液によって酸素析出物をエ
ッチングしたところ、図１１（ｂ）と同様の四角錐ピッ
トが観察された。
3 、比抵抗ρ＝１０Ω・ｃｍのＣＺ法により引き上げら
れた単結晶を用いて製造されたシリコン（１００）基板
を試料基板とした。横型チューブ炉を使用し、８００℃
×１６時間＋１１５０℃×８時間、窒素雰囲気における
熱処理を施こし、半導体基板内部に酸素析出物を形成し
た。次に基板表面から３０μｍの深さまで鏡面研磨を行
った後、ＡＦＭによる観察を行った。酸素析出物の断面
形状は、四角形であった。さらにＫＯＨアルカリ溶液に
より半導体基板のエッチングを行ったところ、図１１
（ａ）と同様のピラミッド形状の酸素析出物が観察され
た。その後０．５％ＨＦ水溶液によって酸素析出物をエ
ッチングしたところ、図１１（ｂ）と同様の四角錐ピッ
トが観察された。
【００４５】以上詳述したように実施例に係る半導体基
板の評価方法によれば、ＣＺ半導体基板内部に存在して
いる空孔タイプのボイド欠陥および酸素析出欠陥の形状
を高精度に観察可能であり、しかも既存の装置を用いる
ことが可能であるため、容易にしかも低コストで実施す
ることができる。この結果、ボイド欠陥及び酸素析出欠
陥の形成メカニズムの解明とその低減に寄与する効果は
大きく、高品質半導体基板開発のための有効な評価手段
となり得るものである。
板の評価方法によれば、ＣＺ半導体基板内部に存在して
いる空孔タイプのボイド欠陥および酸素析出欠陥の形状
を高精度に観察可能であり、しかも既存の装置を用いる
ことが可能であるため、容易にしかも低コストで実施す
ることができる。この結果、ボイド欠陥及び酸素析出欠
陥の形成メカニズムの解明とその低減に寄与する効果は
大きく、高品質半導体基板開発のための有効な評価手段
となり得るものである。
【図１】本発明に係る半導体基板の評価方法の実施の形
態における基本となる欠陥評価工程を示すフローチャー
トである。
態における基本となる欠陥評価工程を示すフローチャー
トである。
【図２】本発明の実施の形態に係る評価方法の第１工程
における熱処理により、ボイド欠陥の壁面に酸化膜が形
成される状態を示した断面図である。
における熱処理により、ボイド欠陥の壁面に酸化膜が形
成される状態を示した断面図である。
【図３】熱処理条件とボイド欠陥壁面に形成される酸化
膜の膜厚との関係を示すグラフである。
膜の膜厚との関係を示すグラフである。
【図４】（ａ）〜（ｄ）は実施の形態における第３工程
のエッチングにより観察されるボイド欠陥及び酸素析出
欠陥の形態を示した断面図である。
のエッチングにより観察されるボイド欠陥及び酸素析出
欠陥の形態を示した断面図である。
【図５】半導体基板表面に存在する酸素析出欠陥を示す
顕微鏡写真である。
顕微鏡写真である。
【図６】酸素析出欠陥をエッチングした後の半導体基板
表面を示す顕微鏡写真である。
表面を示す顕微鏡写真である。
【図７】熱処理により壁面が酸化膜により覆われたボイ
ド欠陥を示す半導体基板表面の顕微鏡写真である。
ド欠陥を示す半導体基板表面の顕微鏡写真である。
【図８】酸化膜を除去した状態のボイド欠陥を示す半導
体基板表面の顕微鏡写真である。
体基板表面の顕微鏡写真である。
【図９】酸化膜を除去した状態のボイド欠陥を示す半導
体基板表面の顕微鏡写真である。
体基板表面の顕微鏡写真である。
【図１０】（ａ）（ｂ）は熱処理した後アルカリエッチ
ングしたシリコン（１１１）基板表面に観察されるボイ
ド欠陥を示す顕微鏡写真である。
ングしたシリコン（１１１）基板表面に観察されるボイ
ド欠陥を示す顕微鏡写真である。
【図１１】（ａ）はシリコン（１００）基板にＮＨ4 Ｏ
Ｈ／Ｈ2 Ｏ2 ／Ｈ2 Ｏ洗浄を行い約１００ｎｍエッチン
グした後に観察されたボイド欠陥の壁面に形成された酸
化膜体、（ｂ）はさらに酸化物のエッチングを行った後
のボイド欠陥を示した顕微鏡写真である。
Ｈ／Ｈ2 Ｏ2 ／Ｈ2 Ｏ洗浄を行い約１００ｎｍエッチン
グした後に観察されたボイド欠陥の壁面に形成された酸
化膜体、（ｂ）はさらに酸化物のエッチングを行った後
のボイド欠陥を示した顕微鏡写真である。
１０ 酸化膜
Claims (12)
- 【請求項１】 半導体基板に熱処理を施し、半導体基板
バルク中に存在するボイド欠陥の壁面に酸化膜を形成
し、その後ボイド欠陥の存在する内部まで半導体基板の
表層を除去して前記ボイド欠陥の形状を観察することを
特徴とする半導体基板の評価方法。 - 【請求項２】 熱処理によりバルク中のボイド欠陥の壁
面に形成する酸化膜の膜厚を、半導体基板面に存在する
自然酸化膜の膜厚よりも厚くしておくことを特徴とする
請求項１記載の半導体基板の評価方法。 - 【請求項３】 前記熱処理を温度８００℃〜１２５０
℃、時間１０分〜４時間の条件下で行うことを特徴とす
る請求項１又は請求項２記載の半導体基板の評価方法。 - 【請求項４】 熱処理によりバルク中のボイド欠陥の壁
面に形成する酸化膜の膜厚を２〜５０ｎｍに制御するこ
とを特徴とする請求項１又は請求項２記載の半導体基板
の評価方法。 - 【請求項５】半導体基板材料に対するエッチングレート
が、半導体基板材料の酸化物に対するエッチングレート
と比較して一桁以上大きなエッチング液を用いてエッチ
ングを行うことにより、酸化膜で壁面が覆われたボイド
欠陥を半導体基板面から露出させて前記ボイド欠陥の外
形状を観察することを特徴とする請求項１〜４のいずれ
かの項に記載の半導体基板の評価方法。 - 【請求項６】 請求項１記載の表層除去の後、あるいは
請求項５記載のエッチングを行った後、半導体基板材料
に対するエッチングレートが、半導体基板材料の酸化物
に対するエッチングレートと比較して一桁以上小さなエ
ッチング液を用いてエッチングを行うことにより、ボイ
ド欠陥の壁面に形成された酸化膜を除去して半導体基板
面に残存する前記ボイド欠陥底部跡の形状を観察するこ
とを特徴とする半導体基板の評価方法。 - 【請求項７】 半導体基板材料に対するエッチングレー
トが、半導体基板材料の酸化物に対するエッチングレー
トと比較して一桁以上大きなエッチング液を用いてエッ
チングを行うことにより、半導体基板バルク中に存在す
る酸素析出欠陥及び／又はボイド欠陥の壁面に形成され
た酸化膜体を半導体基板面から露出させて前記酸素析出
欠陥及び／又は前記酸化膜体の外形状を観察することを
特徴とする半導体基板の評価方法。 - 【請求項８】 酸素析出欠陥及び／又はボイド欠陥の存
在する内部まで半導体基板の表層を除去した後、あるい
は請求項７記載のエッチングを行った後、半導体基板材
料に対するエッチングレートが、半導体基板材料の酸化
物に対するエッチングレートと比較して一桁以上小さな
エッチング液を用いてエッチングを行うことにより、前
記酸素析出欠陥及び／又は前記ボイド欠陥の壁面に形成
された酸化膜を除去して前記半導体基板面に残存する前
記酸素析出欠陥跡及び／又は前記ボイド欠陥跡の形状を
観察することを特徴とする半導体基板の評価方法。 - 【請求項９】 前記観察にＡＦＭあるいはＳＥＭを用い
ることを特徴とする請求項１〜８のいずれかの項に記載
の半導体基板の評価方法。 - 【請求項１０】 半導体基板材料に対するエッチングレ
ートが、半導体基板材料の酸化物に対するエッチングレ
ートと比較して、一桁以上大きなエッチング液を用いて
エッチングを行い、請求項１記載の熱処理によりボイド
欠陥の壁面に形成された酸化膜体及び／又は酸素析出欠
陥を半導体基板から遊離させて回収し、前記ボイド欠陥
及び／又は酸素析出欠陥の外形を観察することを特徴と
する半導体基板の評価方法。 - 【請求項１１】 前記観察にＡＦＭ、ＳＥＭあるいはＴ
ＥＭを用いることを特徴とする請求項１０記載の半導体
基板の評価方法。 - 【請求項１２】 初期酸素濃度［Ｏｉ］が１０×１０17
atoms/cm3以上である半導体基板を試料基板とすること
を特徴とする請求項１〜１１のいずれかの項に記載の半
導体基板の評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33505296A JPH10163285A (ja) | 1996-11-29 | 1996-11-29 | 半導体基板の評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33505296A JPH10163285A (ja) | 1996-11-29 | 1996-11-29 | 半導体基板の評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10163285A true JPH10163285A (ja) | 1998-06-19 |
Family
ID=18284215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33505296A Pending JPH10163285A (ja) | 1996-11-29 | 1996-11-29 | 半導体基板の評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10163285A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013118242A (ja) * | 2011-12-02 | 2013-06-13 | Mitsubishi Electric Corp | 結晶欠陥検出方法、炭化珪素半導体装置の製造方法 |
-
1996
- 1996-11-29 JP JP33505296A patent/JPH10163285A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013118242A (ja) * | 2011-12-02 | 2013-06-13 | Mitsubishi Electric Corp | 結晶欠陥検出方法、炭化珪素半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100821970B1 (ko) | 벌크 기판 내 결정성 결함의 현시 방법 | |
| JP5519305B2 (ja) | 炭化珪素単結晶の欠陥検出方法 | |
| JP3344287B2 (ja) | Ｉｉ−ｖｉ族化合物半導体結晶の表面清浄化方法 | |
| US4238275A (en) | Pyrocatechol-amine-water solution for the determination of defects | |
| EP0989600A2 (en) | Surface cleaning method for manufacturing II-VI compound semiconductor epitaxial wafers | |
| US9244019B2 (en) | Method for measuring defects in a silicon substrate by applying a heat treatment which consolidates and enlarges the defects | |
| JPH10150048A (ja) | 半導体基板 | |
| JPH10163285A (ja) | 半導体基板の評価方法 | |
| US5764353A (en) | Back side damage monitoring system | |
| Rashid et al. | Stereometric analysis of effects of heat stressing on micromorphology of Si single crystals | |
| Higgs et al. | Photoluminescence characterization of defects in Si and SiGe structures | |
| Small et al. | The Dissolution Kinetics of GaAs in Undersaturated Isothermal Solutions in the Ga‐Al‐As System | |
| JP3687403B2 (ja) | シリコンウェーハ | |
| JP5706722B2 (ja) | ＺｎＯ系化合物半導体結晶の表面欠陥の検出方法 | |
| KR100384680B1 (ko) | 반도체 웨이퍼 결함 검출 방법 | |
| JP4000772B2 (ja) | 種結晶の検査方法及び単結晶の製造方法 | |
| JPH08111444A (ja) | 半導体基板用シリコンウェハの原子空孔分布評価法 | |
| GB2428885A (en) | Etching solution for identifying defects in silicon | |
| JPH1154579A (ja) | 半導体基板の評価方法 | |
| JP2006267048A (ja) | 断面観察用試料の作製方法 | |
| JPH1174493A (ja) | Ｓｏｉウエーハの欠陥検査方法 | |
| JP3639073B2 (ja) | シリコンウエーハの欠陥観察方法 | |
| CN116642914B (zh) | 一种重掺砷低电阻率硅单晶微缺陷的检测方法 | |
| JP3994523B2 (ja) | シリコンウエーハ鏡面面取り部の検査方法 | |
| JP4370812B2 (ja) | Ｓｏｉウェーハの検査方法 |