JP5443908B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5443908B2
JP5443908B2 JP2009207940A JP2009207940A JP5443908B2 JP 5443908 B2 JP5443908 B2 JP 5443908B2 JP 2009207940 A JP2009207940 A JP 2009207940A JP 2009207940 A JP2009207940 A JP 2009207940A JP 5443908 B2 JP5443908 B2 JP 5443908B2
Authority
JP
Japan
Prior art keywords
type
manufacturing
semiconductor device
oxide film
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009207940A
Other languages
English (en)
Other versions
JP2011060939A (ja
Inventor
譲司 西尾
千春 太田
拓馬 鈴木
洋志 河野
誠 水上
孝 四戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009207940A priority Critical patent/JP5443908B2/ja
Priority to US12/716,403 priority patent/US8012837B2/en
Publication of JP2011060939A publication Critical patent/JP2011060939A/ja
Application granted granted Critical
Publication of JP5443908B2 publication Critical patent/JP5443908B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、炭化珪素半導体基板を用いた半導体装置の製造方法に関する。
パワー半導体装置では、電流容量を大きくするためにチップ面積を大きくすることが常套手段して行われる。しかしながら、炭化珪素半導体装置においては、未だ基板中の結晶欠陥密度が十分低くできないため、チップ面積を大きくしようとすると途端に歩留りの著しい低下が起こってしまう。このため、大容量素子を高歩留りで製造することが困難であった。
結晶欠陥と半導体素子の電気特性との関連は古くから調べられてきた。しかし、特に炭化珪素（ＳｉＣ）半導体基板のような化合物半導体では、点欠陥、複合欠陥、転位、拡張転位、積層欠陥など欠陥の種類も多い。また、電気特性と一言で言っても不良モードがいくつも存在し、１：１のはっきりした関係が得られにくいのが現状である。
非特許文献１には、炭化珪素半導体上に厚い酸化膜を形成する際に発生するピットが、ＭＯＳＦＥＴの絶縁膜の信頼性を低下させることが報告されている。
Ｙ．Ｎａｋａｎｏ，Ｔ．Ｎａｋａｍｕｒａ，Ａ．Ｋａｍｉｓａｗａ ａｎｄ Ｈ．Ｔａｋａｓｕ，"Ｉｎｖｅｓｔｉｇａｔｉｏｎ ｏｆ Ｐｉｔｓ Ｆｏｒｍｅｄ ａｔ Ｏｘｉｄａｔｉｏｎ ｏｎ ４Ｈ−ＳｉＣ"，Ｍａｔｅｒｉａｌ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍｓ Ｖｏｌｓ．６００−６０３（２００９）ｐｐ３７７−３８０
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、欠陥を内在する炭化珪素半導体を用いても、大面積半導体装置の高歩留りを安定して実現可能な半導体装置の製造方法を提供することにある。
上記態様の半導体装置の製造方法において、前記第１または第２の熱酸化膜を形成する工程が、水蒸気を含む雰囲気で行われることが望ましい。
本発明の一態様の半導体装置の製造方法は、炭化珪素半導体基板上に炭化珪素半導体層をエピタキシャル成長する工程と、前記炭化珪素半導体層の漏れ電流源となる欠陥位置を、導電性原子間力顕微鏡を用いて特定する工程と、前記欠陥位置に、インクジェット方式により選択的に絶縁膜を形成する工程と、前記炭化珪素半導体層上および前記絶縁膜上に電極パッドを形成する工程と、を有することを特徴とする。
上記態様の半導体装置の製造方法において、前記欠陥位置を特定する工程において前記欠陥位置を特定するマッピングデータを作成し、前記絶縁膜を形成する工程において、前記マッピングデータに基づき前記欠陥位置に前記絶縁膜を形成することが望ましい。
本発明によれば、欠陥を内在する炭化珪素半導体を用いても、大面積半導体装置の高歩留りを安定して実現可能な半導体装置の製造方法を提供することが可能となる。
第１の実施の形態の半導体装置の断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第２の実施の形態の半導体装置の断面図である。 第２の実施の形態の半導体装置の製造方法を示す工程断面図である。 第２の実施の形態の半導体装置の製造方法を示す工程断面図である。 第２の実施の形態の半導体装置の製造方法を示す工程断面図である。 第２の実施の形態の半導体装置の製造方法を示す工程断面図である。 第２の実施の形態の半導体装置の製造方法を示す工程断面図である。 第２の実施の形態の半導体装置の製造方法を示す工程断面図である。 第２の実施の形態の半導体装置の製造方法を示す工程断面図である。 第３の実施の形態の半導体装置の製造方法を示す工程断面図である。 第３の実施の形態の半導体装置の製造方法を示す工程断面図である。 第３の実施の形態の半導体装置の製造方法を示す工程断面図である。 第３の実施の形態の半導体装置の製造方法を示す工程断面図である。 第３の実施の形態の半導体装置の製造方法を示す工程断面図である。 第３の実施の形態の半導体装置の製造方法を示す上面図である。 第３の実施の形態の半導体装置の製造方法を示す上面図である。 第４の実施の形態の半導体装置の製造方法を示す工程断面図である。 第５の実施の形態の半導体装置の製造方法を示す工程断面図である。 第５の実施の形態の半導体装置の製造方法を示す工程断面図である。 第５の実施の形態の半導体装置の製造方法を示す工程断面図である。 第５の実施の形態の半導体装置の製造方法を示す工程断面図である。 第６の実施の形態の半導体装置の製造方法を示す図である。 第６の実施の形態の半導体装置の製造方法を示す図である。 第６の実施の形態の半導体装置の製造方法を示す図である。
本願発明者らは、炭化珪素エピタキシャル基板に形成されたダイオードについて、電極パッド下のエピタキシャル層表面に窪みが存在すると逆方向漏れ電流が大きくなることを見出した。そして、逆方向漏れ電流を増大させる窪みの多くは、表面からの深さが数μｍ以内であることが分かった。
また、本願発明者らは、炭化珪素基板について、不純物イオン注入後の活性化熱処理後の冷却工程において、種々の欠陥が発生していることを見つけた。欠陥の発生は、特に４インチ程度の大口径のウェハにおいて顕著である。これは小口径ウェハ使用時と同様の冷却速度となるような冷却工程をおこなっても、ウェハ口径が大きいためにウェハ中心とウェハ周辺での温度差が大口径ウェハ使用時には大きくなる。そして、その大きな温度差によって生ずる熱応力が臨界せん断応力を超えているからのようである。
さらに詳細な観察を行うとエピタキシャルウェハ表面に転位ループが多数発生していたり、ショックレー型拡張転位が生成されてＳｉＣ／酸化膜界面に達したりしている様子が観察された。これらの転位ループやショックレー型拡張転位は、既にエピタキシャル層表面に存在した窪みが核となって発生していると考えられる。そして、上述のピットのみならず、これらの転位ループやショックレー型拡張転位等の欠陥がＭＯＳＦＥＴの酸化膜の信頼性に影響を与えることが判明している。
以下、図面を用いて説明する本発明の実施の形態は、上に記載した本願発明者らに見出された知見に基づくものである。
（第１の実施の形態）
本実施の形態の半導体装置の製造方法は、炭化珪素半導体基板上に炭化珪素半導体層をエピタキシャル成長する工程と、炭化珪素半導体層表面を研磨する工程と、研磨する工程の後に、炭化珪素半導体層に不純物をイオン注入する工程と、不純物を活性化するための熱処理をする工程と、熱処理をする工程の後に、炭化珪素半導体層表面に第１の熱酸化膜を形成する工程と、第１の熱酸化膜を化学的に除去する工程と、炭化珪素半導体層上に電極層を形成する工程と、を有する。
以下、半導体装置として接合障壁制御型ショットキーダイオード（以下、単にショットキーダイオードとも記載）を例に説明する。本実施の形態によれば、エピタキシャル層表面の窪みを除去することで、ショットキーダイオードの逆方向漏れ電流が抑制され、高い歩留まりのショットキーダイオードを製造することが可能となる。
図１は、本実施の形態の製造方法で製造される半導体装置の断面図である。４Ｈ−炭化珪素（０００１）Ｓｉ面の窒素を不純物として含むｎ＋型基板１０上に、ｎ＋型基板１０よりも低い窒素濃度のｎ型エピタキシャル層１２が形成されている。ｎ型エピタキシャル層１２表面には、複数のｐ型イオン注入領域１４が形成されている。ｐ型イオン注入領域１４は、逆バイアス印加時にショットキー接合面を空乏化させ、逆方向漏れ電流を抑制する。
また、ｎ型エピタキシャル層１２上には、例えばチタンのショットキー電極材１６が形成されている。そして、ショットキー電極材１６上には、例えば、アルミニウムのパッド電極１８が形成されている。
図２Ａ〜図２Ｄは図１の半導体装置の製造方法を示す工程断面図である。まず、図２Ａに示すように、例えば、４Ｈ−炭化珪素の（０００１）Ｓｉ面のｎ＋型基板１０を準備する。そして、ｎ＋型基板１０上に、エピタキシャル成長により、例えば、ｎ＋型基板１０よりも低い窒素濃度のｎ型エピタキシャル層１２を形成する。
ｎ型エピタキシャル層１２の成長膜厚は例えば、１０μｍ〜１５μｍ程度である。エピタキシャル成長の際の成長膜厚は、ショットキーダイオードの耐圧設計から定められる設計膜厚に対し、後の研磨工程での研磨量を加えた膜厚とすることが望ましい。
次に、ｎ型エピタキシャル層１２表面を、例えば化学機械研磨（ＣＭＰ）により研磨する。この研磨は、ｎ型エピタキシャル層１２表面に形成される窪みを除去するために行われる。
研磨後に生じる加工歪層が少ないこと、研磨後の平坦度が高いことから研磨方法として化学機械研磨を用いることが好ましい。もっとも、化学機械研磨にかえて、例えば機械研磨等の別の方法を採用することも可能である。研磨量が多い場合は、機械研磨等の表面除去速度が速い方法と、化学機械研磨を組み合わせることも有効である。
この研磨工程は、熱処理等の工程により、例えば、歪みを核とする新たな欠陥が生じることを避けるため、エピタキシャル成長直後に行うことが望ましい。
ここで、研磨する工程における研磨量は、歪を除去する観点から２μｍ以上であることが望ましい。そして、４μｍ以上であることがより望ましく、４．５μｍ以上であればさらに望ましい。
研磨量の上限は、歪を除去する観点から特に定められるものではない。しかし、生産性の観点からは、研磨量は１０μｍ以下であることが望ましい。
研磨する工程の後、炭化珪素半導体層表面の形状検査を行う工程を有することが望ましい。この形状検査は、公知の欠陥カウンター等を用いて行うことが可能である。形状検査によりウェハの窪み数をカウントする。検査工程を設けることで、追加の研磨の要否の判断や、不良ウェハ抜き取りの判断を行うことが可能である。
次に、図２Ｂに示すように、窪みを除去したｎ型エピタキシャル層１２の表面に熱酸化膜２０を形成する。熱酸化膜２０は、例えば、水蒸気を含む雰囲気下で、１０５０℃、２時間の熱処理条件で行う。この熱酸化膜２０はいわゆる犠牲酸化膜である。
この熱酸化膜２０の形成により、研磨後の加工歪層を除去する。もっとも、熱酸化膜２０の形成後、ウェハ表面のうねりが、形成前に比べて大きくなり半導体素子特性への影響が懸念される。
熱処理条件を水蒸気雰囲気下での処理とすることが、熱酸化膜２０形成後のうねりを軽減する上で有効である。したがって、水蒸気雰囲気下での熱酸化膜２０の形成を行うことが望ましい。
先の研磨工程において、表面の窪みが除去されているため、この熱酸化膜形成時の窪みを核とする欠陥の発生が抑制される。
次に、図２Ｃに示すように形成した熱酸化膜２０を、化学的に除去する。例えば、弗化アンモニウム水溶液で溶解除去する。
次に、図２Ｄに示すように、ｎ型エピタキシャル層１２の表面に、ｐ型イオン注入領域１４を形成する。このｐ型イオン注入領域１４は、例えば、アルミニウムを不純物として含有する。ｐ型イオン注入領域１４は、例えば、アルミニウムの多段イオン注入により形成する。
次に、ｎ型エピタキシャル層１２の表面をグラファイトキャプ（図示せず）で被覆した後、イオン注入により導入された不純物を活性化するための熱処理を行う。この熱処理は、例えば、アルゴン雰囲気下で、１６５０℃、１０分の熱処理条件で行う。その後、グラファイトキャップを酸素気流中で除去する。
先の研磨工程において、表面の窪みが除去されているため、この熱処理時に窪みを核とする欠陥の発生が抑制される。
次に、図２Ｅに示すように、ｎ型エピタキシャル層１２の表面に熱酸化膜２２を形成する。熱酸化膜２２は、例えば、水蒸気を含む雰囲気下で、１１５０℃の熱処理条件で約４０ｎｍ形成する。この熱酸化膜２２もいわゆる犠牲酸化膜である。
この熱酸化膜２２の形成は、イオン注入によるダメージ層を除去する。もっとも、上述のように、熱酸化膜２２の形成後、ウェハ表面のうねりが、形成前に比べて大きくなり半導体素子特性への影響が懸念される。
熱処理条件を水蒸気雰囲気下での処理とすることが、熱酸化膜２２形成後のうねりを軽減する上でも有効である。したがって、水蒸気雰囲気下での熱酸化膜２２の形成を行うことが望ましい。
先の研磨工程において、表面の窪みが除去されているため、この熱酸化膜形成時に窪みを核とする欠陥の発生が抑制される。
次に、図２Ｆに示すように形成した熱酸化膜２０を、化学的に除去する。例えば、弗化アンモニウム水溶液で溶解除去する。
その後、ｎ型エピタキシャル層１２の表面にショットキー電極材１６を形成し、さらに、その上に、電極パッド１８を形成する。
例えば、まず、ｎ型エピタキシャル層１２の表面にチタンをスパッタ法にて成膜する。次に、その上に、アルミニウムをスパッタ法で成膜する。
その後、フォトレジストを塗布し、ブリベイクを施しフォトマスクを用いて露光する。そして、現像後にポストベイクを行う。このようにしてパターン形成したフォトレジストをマスク材に用いて、フォトレジストのない部分のアルミニウム膜を塩素系ドライエッチング装置によりエッチングし、引き続き弗素系ドライエチングでチタンをショットキー電極面にだけ残るようにする。
その後、フォトレジストを除去する。このようにして、図１に示す接合障壁制御型ショットキーダイオードが製造される。
本実施の形態によれば、エピタキシャル層表面の窪みを除去することで、ショットキーダイオードの逆方向漏れ電流が抑制され、高い歩留まりのショットキーダイオードを製造することが可能となる。
以下に、本発明の実施例を説明する。まず、４Ｈ−炭化珪素の（０００１）Ｓｉ面の３インチウェハのｎ＋型基板を準備した。そして、このｎ＋型基板上に、エピタキシャル成長により、ｎ＋型基板よりも低い窒素濃度のｎ型エピタキシャル層を成長させた。その後、ｎ型エピタキシャル層表面を、研磨量を変えて化学機械研磨（ＣＭＰ）により研磨した。
それぞれの研磨量について、カンデラインスツルメンツ製の光学式自動ウェハ検査装置を欠陥カウンターとして用いて欠陥数を測定した。上述のように、研磨量（表面除去厚み）を変化させるために化学機械研磨を時間管理の下で一旦停止して、その都度検出された欠陥数を調べた。ここでは検出された欠陥が何に起因するものかは特に区別を行なわなかったため、結晶欠陥に起因する種々の表面モフォロジーやピットなども含まれている。結果を表１に示す。
（表１）
表面除去厚み（mm） 検出された欠陥数（個）
０．０ ７３
１．０ ５１
２．０ ３６
３．０ ２６
３．５ ２３
４．０ ２０
４．５ １８
研磨を行わない場合に７３個あった欠陥が、２μｍ削ることで約半分になった。また、４μｍ削ることで、減少率が飽和しはじめ、特に良好なデバイス特性を実現する上での経験的な判断基準である２０個以下の水準を満たすことが分かった。
次に、上記結果に基づき、第１の実施の形態で説明した製造方法に従い、接合障壁制御型ショットキーダイオードを製造した。なお、化学機械研磨の研磨量は４．５μｍ、犠牲酸化はドライ酸化で行っている。比較のため、化学機械研磨を行わない比較例も準備した。
そして、実施例、比較例それぞれの逆方向漏れ電流を評価し、歩留まりを求めた。歩留まりを決定するための基準として、逆方向漏れ電流が５０Ａ／ｃｍ２を越えた時の電圧が１９００Ｖ以上のものを１７００Ｖ耐圧品の合格と判断してその良品率を歩留まりと定義した。ウェハによるばらつきがあるものの、逆方向の電流-電圧特性を測定した結果、比較例では８−２２％の歩留まりであったものが、実施例では８６−８９％と大きく改善された。
（第２の実施の形態）
本実施の形態の半導体装置の製造方法は、縦型パワーＭＯＳＦＥＴの製造方法である。図３は、本実施の形態の製造方法で製造される半導体装置の断面図である。
４Ｈ−炭化珪素の（０００１）Ｓｉ面のｎ＋型基板３０の主表面上には、ｎ＋型基板３０よりも低い窒素濃度のｎ型エピタキシャル層３２が形成されている。
ｎ型エピタキシャル層３２の表層部には、例えば、不純物濃度が１×１０１７／ｃｍ３のｐ型ベース領域３４が形成されている。また、ｐ型ベース領域３４の表層部に、ｐ型ベース領域３４よりも浅いｎ＋型ソース領域３６を有する。そして、ｐ型ベース領域３４に挟まれたｎ型エピタキシャル層３２の表層部には、ｎ−型表面チャネル層３８が形成されている。また、ｐ型ベース領域３４の表層部には、ｐ型コンタクト領域３５が形成されている。
ｎ型エピタキシャル層３２のｎ−型表面チャネル層３８を含む表面には、例えば熱酸化膜で形成されるゲート酸化膜４０が形成されている。ゲート酸化膜４０上にゲート電極４２が形成されている。そして、ゲート電極４２は、たとえば、ＳｉＯ２の層間絶縁膜４４で覆われる。
層間絶縁膜４４上にｎ＋型ソース領域３６とｐ型ベース領域３４（ｐ型コンタクト領域３５）とが電気的に接続されるソース電極４６を備えている。また、ｎ＋型基板３０の裏面には、ドレイン電極４８を備えている。
図４Ａ〜図４Ｇは図３の半導体装置の製造方法を示す工程断面図である。まず、図４Ａに示すように、例えば、４Ｈ−炭化珪素の（０００１）Ｓｉ面のｎ＋型基板３０を準備する。そして、ｎ＋型基板３０上に、エピタキシャル成長により、例えば、ｎ＋型基板３０よりも低い窒素濃度のｎ型エピタキシャル層３２を形成する。
ｎ型エピタキシャル層３２の成長膜厚は例えば、１０μｍ〜１５μｍ程度である。エピタキシャル成長の際の成長膜厚は、縦型パワーＭＯＳＦＥＴの特性から定められる設計膜厚に対し、後の研磨工程での研磨量を加えた膜厚とすることが望ましい。
次に、ｎ型エピタキシャル層３２表面を、例えば化学機械研磨（ＣＭＰ）により研磨する。この研磨は、ｎ型エピタキシャル層３２表面に形成される窪みを除去するために行われる。
研磨後に生じる加工歪層が少ないこと、研磨後の平坦度が高いことから研磨方法として化学機械研磨を用いることが好ましい。もっとも、化学機械研磨にかえて、例えば機械研磨等の別の方法を採用することも可能である。研磨量が多い場合は、機械研磨等の表面除去速度が速い方法と、化学機械研磨を組み合わせることも有効である。
この研磨工程は、熱処理等の工程により新たな欠陥が生じることを避けるため、エピタキシャル成長直後に行うことが望ましい。
ここで、研磨する工程における研磨量は、歪を除去する観点から３μｍ以上であることが望ましい。そして、４μｍ以上であることがより望ましく、４．５μｍ以上であればさらに望ましい。
研磨量の上限は、歪を除去する観点から特に定められるものではない。しかし、生産性の観点からは１０μｍ以下であることが望ましい。
研磨する工程の後、炭化珪素半導体層表面の形状検査を行う工程を有することが望ましい。この形状検査は、公知の欠陥カウンター等を用いて行うことが可能である。形状検査によりウェハの窪み数をカウントする。検査工程を設けることで、追加の研磨の要否の判断や、不良ウェハ抜き取りの判断を行うことが可能である。
次に、図４Ｂに示すように、窪みを除去したｎ型エピタキシャル層３２の表面に熱酸化膜５０を形成する。熱酸化膜５０は、例えば、水蒸気を含む雰囲気下で、１０５０℃、２時間の熱処理条件で行う。この熱酸化膜５０はいわゆる犠牲酸化膜である。
この熱酸化膜５０の形成は、研磨後の加工歪層を除去する。もっとも、熱酸化膜５０の形成後、ウェハ表面のうねりが、形成前に比べて大きくなり半導体素子特性、特にＭＯＳＦＥＴのゲート絶縁膜４０の信頼性への影響が懸念される。
熱処理条件を水蒸気雰囲気下での処理とすることが、熱酸化膜５０形成後のうねりを軽減する上で有効である。したがって、水蒸気雰囲気下での熱酸化膜５０の形成を行うことが望ましい。
先の研磨工程において、表面の窪みが除去されているため、この熱酸化膜形成時に窪みを核とする欠陥の発生が抑制される。
次に、図４Ｃに示すように形成した熱酸化膜５０を、化学的に除去する。例えば、弗化アンモニウム水溶液で溶解除去する。
次に、ｎ型エピタキシャル層３２の表面に、ｐ型ベース領域３４を形成する。より詳細には、ｎ型エピタキシャル層３２上にフォトレジストを塗布する。そして、プリベイクを行った後、アライメントマークを形成するためにガラスマスクを用いて露光し、現像する。そして、ポストベイクを行った後、反応性イオンエッチングを行い、アライメントマークをパターニングする。
その後、フォトレジストを除去してから、ＣＶＤ法でＳｉＯ２膜を堆積させた後に再度フォトレジストを塗布する。プリベイクを行った後に、このＳｉＯ２膜をパターニングするためにガラスマスクを用いて露光し、現像する。そして、ポストベイクを行った後、反応性イオンエッチングを行い、後にｐ型ベース領域３４となる領域を露出させる。
この状態でｐ型不純物である、例えばアルミニウム（Ａｌ）を、ＳｉＯ２膜をマスク材としてイオン注入する。この時の条件は、基板温度を５００℃とし、ドーズ量を３×１０１４／ｃｍ２とする。このようにして、ｐ型ベース領域３４が形成される。その後、マスク材として用いたＳｉＯ２膜は除去する。
次に、ｎ＋型ソース領域３６を形成する。より詳細には、ＣＶＤ法でＳｉＯ２膜を堆積させた後に再度フォトレジストを塗布する。プリベイクを行った後に、このＳｉＯ２膜をパターニングするためにガラスマスクを用いて露光し、現像する。そして、ポストベイクを行った後、反応性イオンエッチングを行い、後にｎ＋型ソース領域３６となる領域を露出させる。
この状態でｎ型不純物である、例えばリン（Ｐ）を、ＳｉＯ２膜をマスク材としてイオン注入する。この時の条件は、基板温度を５００℃とし、ドーズ量を１×１０１５／ｃｍ２とする。このようにして、ｎ＋型ソース領域３６が形成される。その後、マスク材として用いたＳｉＯ２膜は除去する。
次に、ｎ−型表面チャネル層３８を形成する。より詳細には、ＣＶＤ法でＳｉＯ２膜を堆積させた後に再度フォトレジストを塗布する。プリベイクを行った後に、このＳｉＯ２膜をパターニングするためにガラスマスクを用いて露光し、現像する。そして、ポストベイクを行った後、反応性イオンエッチングを行い、後にｎ−型表面チャネル層３８となる領域を露出させる。
この状態でｎ型不純物である、例えば窒素（Ｎ）を、ＳｉＯ２膜をマスク材としてイオン注入する。この時の条件は、例えば、基板温度を５００℃とし、ドーズ量を４×１０１４／ｃｍ２とする。このようにして、ｎ−型表面チャネル層３８が形成される。その後、マスク材として用いたＳｉＯ２膜は除去する。
次に、ｐ型ベース領域３４の表層部にｐ型コンタクト領域３５を形成する。より詳細には、ＣＶＤ法でＳｉＯ２膜を堆積させた後に再度フォトレジストを塗布する。プリベイクを行った後に、このＳｉＯ２膜をパターニングするためにガラスマスクを用いて露光し、現像する。そして、ポストベイクを行った後、反応性イオンエッチングを行い、後にｐ型ベース領域３４内でソース電極３６と接触することになる領域のみを露出させる。
この状態でｐ型不純物である、例えばアルミニウムを、ＳｉＯ２膜をマスク材としてイオン注入する。この時の条件は、基板温度を５００℃とし、ドーズ量を１×１０１５／ｃｍ２とする。このようにして、ｐ型コンタクト領域３５が形成される。その後、マスク材として用いたＳｉＯ２膜は除去する。
次に、ｎ型エピタキシャル層３２にイオン注入された不純物を活性化させる。まず、ｎ型エピタキシャル層２２の表面をグラファイトキャプ（図示せず）で被覆する。グラファイトキャプは、表面にフォトレジストを塗布した後にプリベイクによって溶剤を除去して硬化させてから、８００℃で６０分保持してグラファイト化することによって形成する。
その後、イオン注入により導入された不純物を活性化するための熱処理を行う。この熱処理は、例えば、アルゴン雰囲気下で、１６５０℃、１０分の熱処理条件で行う。その後、グラファイトキャップを酸素気流中で除去した後、酸素アッシングを行って残渣が残らないようにする。
先の研磨工程において、表面の窪みが除去されているため、この熱処理時に窪みを核とする欠陥の発生が抑制される。
次に、図４Ｄに示すように、ｎ型エピタキシャル層３２の表面に熱酸化膜５２を形成する。熱酸化膜５２は、例えば、水蒸気を含む雰囲気下で、１１５０℃の熱処理条件で約４０ｎｍ形成する。この熱酸化膜５２もいわゆる犠牲酸化膜である。
この熱酸化膜５２の形成は、イオン注入によるダメージ層を除去する。もっとも、上述のように、熱酸化膜５２の形成後、ウェハ表面のうねりが、形成前に比べて大きくなり半導体素子特性への影響が懸念される。
熱処理条件を水蒸気雰囲気下での処理とすることが、熱酸化膜５２形成後のうねりを軽減する上でも有効である。したがって、水蒸気雰囲気下での熱酸化膜５２の形成を行うことが望ましい。
先の研磨工程において、表面の窪みが除去されているため、この熱酸化膜形成時に窪みを核とする欠陥の発生が抑制される。
次に、図４Ｅに示すように形成した熱酸化膜５０を、化学的に除去する。例えば、弗化アンモニウム水溶液で溶解除去する。
次に、図４Ｆに示すように、ｎ型エピタキシャル層３２の表面にゲート絶縁膜４０を形成する。ゲート絶縁膜４０は、例えば、ドライ雰囲気下で、１１００℃の熱処理条件で形成する。温度を下げる際に、例えば、水素と酸素によるパイロジェニック法によってウェット雰囲気にすることで、効果的に酸化膜の界面準位密度が減少し、チャネル移動度を高くすることができる。
次に、ゲート絶縁膜４０の上に、減圧ＣＶＤ法によって、ポリシリコンを基板温度６００℃で堆積する。ポリシリコンをパターニングすることで、ゲート電極４２を形成する。
その後、図４Ｇに示すように、ゲート絶縁膜４０の不要部分を除去した後、ゲート絶縁膜４０上に、低温堆積酸化膜、例えばＳｉＯ２よりなる層間絶縁膜４４を堆積する。その後、１０００℃のアニールを行う。
その後、室温でのスパッタによりソース電極４６とドレイン電極を形成した後、１０００℃でシンターする。このようにして、図３に示す縦型パワーＭＯＳＦＥＴが製造される。
本実施の形態によれば、エピタキシャル層表面の窪みを除去することで、後の熱処理中に発生する表面近傍の転位ループや拡張転位などの核となる欠陥を低減させる。したがって、特にゲート絶縁膜の信頼性に優れた縦型パワーＭＯＳＦＥＴを製造することが可能となる。
（第３の実施の形態）
本実施の形態の半導体装置の製造方法は、炭化珪素半導体基板上に第１導電型の炭化珪素半導体層をエピタキシャル成長する工程と、炭化珪素半導体層の漏れ電流源となる欠陥位置を特定する工程と、欠陥位置に不純物をイオン注入し、第２導電型の不純物層を形成する工程と、炭化珪素半導体層上に電極パッドを形成する工程と、を有する。
以下、半導体装置として接合障壁制御型ショットキーダイオード（以下、単にショットキーダイオードとも記載）を例に説明する。本実施の形態によれば、製造工程中に、素子形成後に漏れ電流（リーク電流）源となる欠陥位置を特定する。そして、製造工程中にこの箇所を不活性化する。すなわち素子領域として機能しないようにする。これにより、ショットキーダイオードの逆方向漏れ電流が抑制され、高い歩留まりのショットキーダイオードを製造することが可能となる。
なお、素子形成後に漏れ電流（リーク電流）源となる欠陥とは、例えば、結晶欠陥や、この結晶欠陥等に起因する炭化珪素半導体層表面の凹凸である。
図５Ａ〜図５Ｅは、本実施の形態の半導体装置の製造方法を示す工程断面図である。図５Ｆ、図５Ｇは、本実施の形態の半導体装置の製造方法を示す上面図である。まず、図５Ａに示すように、例えば、４Ｈ−炭化珪素の（０００１）Ｓｉ面のＮを不純物として含むｎ＋型基板６０を準備する。そして、ｎ＋型基板６０上に、エピタキシャル成長により、例えば、ｎ＋型基板６０よりも低い窒素濃度のｎ型エピタキシャル層６２を形成する。
ｎ型エピタキシャル層６２の成長膜厚は例えば、１０μｍ〜１５μｍ程度である。エピタキシャル成長の際の成長膜厚は、ショットキーダイオードの耐圧設計から定められる設計膜厚を基に設定される。
その後、ｎ型エピタキシャル層６２上に、例えば、公知のリソグラフィー技術およびＲＩＥ技術を用いて合わせマークを形成する。
次に、炭化珪素半導体層であるｎ型エピタキシャル層６２のリーク電流源となる欠陥位置を特定する工程を、導電性原子間力顕微鏡を用いて行う。例えば、ｎ型エピタキシャル層６２の表面を導電性原子間力顕微鏡の探針を走査してｎ型エピタキシャル層６２との容量をモニタし、異常個所を素子形成後に漏れ電流（リーク電流）源となる欠陥位置として特定する。欠陥位置は、例えば、合わせマークからの座標によって特定する。これにより、電流マッピングデータを形成する。
次に、図５Ｂに示すように、後の不純物イオン注入のマスクとなるシリコン酸化膜６４を、例えばＣＶＤ法により、例えば、１．５μｍ程度堆積する。そして、ラインアンドスペース状のフォトレジスト（図示せず）を公知のステッパにより、パターン形成する。このパターンは接合障壁制御型ショットキーダイオード構造におけるｐ型イオン注入領域のパターンとなる。このフォトレジストをマスクに、シリコン酸化膜６４を、例えば、ＲＩＥ法によりエッチングする。
次に、フォトレジストを剥離する。その後、図５Ｃに示すように、先に得られた電流マッピングデータに基づき、ステッパを用いて、特定された欠陥位置を、例えば、直径１０μｍの丸いパターンで開口するように、フォトレジスト６６をパターニングする。このパターニングは、例えば、１０μｍ角程度の開口部を有するマスクを準備し、このマスクを開口部のサイズと同じピッチで移動させて行き、特定された欠陥個所の部分においてのみ露光することで形成することが可能である。
その後、このフォトレジスト６６をマスクに、シリコン酸化膜６４を、例えば、ＲＩＥ法によりエッチングする。そして、フォトレジストマスク６６を剥離する。
なお、ここではｐ型イオン注入領域のパターンと、欠陥位置のパターンとを別のフォトレジストをマスクに形成している。しかし、例えば、同一のフォトレジストを２重露光することで両方のパターンを単一のフォトレジストで形成すれば、リソグラフィー工程を一つにできる。また、ＲＩＥも一度でシリコン酸化膜５４をエッチングができるため、工程の簡略化を図ることが可能になる。
次に、図５Ｄに示すように、シリコン酸化膜６４をマスクに、例えば、アルミニウムを多段イオン注入する。これにより、接合障壁ショットキーダイオード構造のためのｐ型イオン注入領域６８と、欠陥位置を不活性化するためのｐ型の不純物層７０を形成する
図５Ｆは、ｐ型イオン注入領域６８とｐ型の不純物層７０のパターンの上面図である。ｐ型イオン注入領域６８とｐ型の不純物層７０は、例えば、１×１０１７／ｃｍ３の濃度となっている。なお、ｐ型の不純物層７０のパターンは、必ずしも、図５Ｆに示すように円形である必要はない。例えば、図５Ｇに示すようなライン状のパターンであっても構わない。
次に、図５Ｅに示すように、シリコン酸化膜６４を除去し、ｎ型エピタキシャル層６２の表面にショットキー電極材７２を形成し、さらに、その上に、電極パッド７４を形成する。
例えば、まず、ｎ型エピタキシャル層６２の表面にチタンをスパッタ法にて成膜する。次に、その上に、アルミニウムをスパッタ法で成膜する。
その後、フォトレジストを塗布し、ブリベイクを施しフォトマスクを用いて露光する。そして、現像後にポストベイクを行う。このようにしてパターン形成したフォトレジストをマスク材に用いて、フォトレジストのない部分のアルミニウム膜を塩素系ドライエッチング装置によりエッチングし、引き続き弗素系ドライエチングでチタンをショットキー電極面にだけ残るようにする。
その後、フォトレジストを除去する。このようにして本実施の形態の接合障壁制御型ショットキーダイオードが製造される。
本実施の形態によれば、製造工程中に漏れ電流源となる欠陥位置にｐ型不純物層を形成することで、この箇所が不活性化される。このため、ショットキーダイオードの逆方向漏れ電流が抑制され、高い歩留まりのショットキーダイオードを製造することが可能となる。
実施例として、上記製造工程により、活性領域が１０ｍｍ×１０ｍｍの大面積接合障壁制御型ショットキーダイオードを製造した。この歩留りは８０％以上となった。これに対し、比較例として、欠陥位置を特定する工程と、その欠陥位置に不純物層を形成する工程を省略して製造した大面積接合障壁制御型ショットキーダイオードの歩留りは０％であった。したがって、本実施の形態により、大幅な歩留り向上が実現できることが明らかになった。
（第４の実施の形態）
本実施の形態の半導体装置の製造方法は、第３の実施の形態が導電性原子間力顕微鏡で欠陥位置を特定するのと異なり、炭化珪素半導体層上に設けられる金属電極を用いて欠陥位置を特定する。すなわち、欠陥位置を特定する工程の前に、炭化珪素半導体層上に接合障壁制御型ショットキーダイオードの電極パッドより面積の小さい複数の金属電極を形成する工程を備え、欠陥位置を特定する工程において、複数の金属電極と炭化珪素半導体層間との電流を測定する。以下、第３の実施の形態と重複する内容については記述を省略する。
図６は、本実施の形態の半導体装置の製造方法を示す工程断面図である。例えば、４Ｈ−炭化珪素の（０００１）Ｓｉ面のＮを不純物として含有するｎ＋型基板６０を準備する。そして、ｎ＋型基板５０上に、エピタキシャル成長により、例えば、ｎ＋型基板６０よりも低い窒素濃度のｎ型エピタキシャル層６２を形成する。その後、例えば、ｎ型エピタキシャル層６２の表面にアルミニウムをスパッタ法で成膜する。その後、フォトレジストを塗布し、ブリベイクを施しフォトマスクを用いて露光する。そして、現像後にポストベイクを行う。
このようにしてパターン形成したフォトレジストをマスク材に用いて、フォトレジストのない部分のアルミニウム膜を塩素系ドライエッチング装置によりエッチングする。このようにして、上に接合障壁制御型ショットキーダイオードの電極パッドより面積の小さい複数の金属電極７６を形成する。
次に、複数の金属電極７６と炭化珪素半導体層であるｎ型エピタキシャル層６２間との電流を測定する。具体的には、例えば、金属電極７６の一つを一方の電極とし、ｎ＋型基板６０を他方の電極として、電流を測定する。この測定により電流値の異常個所を欠陥位置として特定する。この測定により、電流マッピングデータを形成する。
その後、金属電極７６をエッチングにより除去する。その後、特定した欠陥位置に不活性化のためのｐ型不純物層を設ける工程については、第３の実施の形態と同様である。
なお、本実施の形態においては、欠陥位置を同定するための金属電極７６の形成が、後のデバイス特性に与える影響を最小化すること望ましい。すなわち、金属電極７６形成によりｎ型エピタキシャル層６２表面に生じた凹凸や、ダメージを除去することが望ましい。
したがって、金属電極７６をエッチングにより除去した後に、犠牲酸化を例えば、５０ｎｍ程度行うことが望ましい。または、化学的機械研磨（ＣＭＰ）により表面を研磨することが望ましい。
本実施の形態によっても、第３の実施の形態と同様の効果を得ることが可能である。
（第５の実施の形態）
本実施の形態の半導体装置の製造方法は、第３の実施の形態がｐ型不純物層により漏れ電流源となる欠陥位置を不活性化するのに対し、絶縁膜を欠陥位置に選択的に形成することで、欠陥位置を不活性化する点で異なっている。すなわち、炭化珪素半導体基板上に炭化珪素半導体層をエピタキシャル成長する工程と、炭化珪素半導体層の漏れ電流源となる欠陥位置を特定する工程と、欠陥位置に選択的に絶縁膜を形成する工程と、炭化珪素半導体層上および絶縁膜上に電極パッドを形成する工程と、を有する。以下、第３の実施の形態と重複する内容については記述を省略する。
図７Ａ〜図７Ｄは、本実施の形態の半導体装置の製造方法を示す工程断面図である。まず、図７Ａに示すように、例えば、４Ｈ−炭化珪素の（０００１）Ｓｉ面のＮを不純物として含有するｎ＋型基板６０を準備する。そして、ｎ＋型基板６０上に、エピタキシャル成長により、例えば、ｎ＋型基板６０よりも低い窒素濃度のｎ型エピタキシャル層６２を形成する。
その後、ｎ型エピタキシャル層６２上に、例えば、公知のリソグラフィー技術およびＲＩＥ技術を用いて合わせマークを形成する。
次に、炭化珪素半導体層であるｎ型エピタキシャル層６２のリーク電流源となる欠陥位置を特定する工程を、導電性原子間力顕微鏡を用いて行う。
次に、後の不純物イオン注入のマスクとなるシリコン酸化膜６４を、例えばＣＶＤ法により、例えば、１．５μｍ程度堆積する。そして、ラインアンドスペース状のフォトレジスト（図示せず）を公知のステッパにより、パターン形成する。このパターンは接合障壁制御型ショットキーダイオード構造におけるｐ型イオン注入領域のパターンとなる。このフォトレジストをマスクに、シリコン酸化膜６４を、例えば、ＲＩＥ法によりエッチングする。
その後、このフォトレジストをマスクに、シリコン酸化膜６４を、例えば、ＲＩＥ法によりエッチングする。そして、フォトレジストマスク６６を剥離する。
次に、図７Ｂに示すように、シリコン酸化膜６４をマスクに、例えば、アルミニウムを多段イオン注入する。これにより、接合障壁制御型ショットキーダイオード構造のためのｐ型イオン注入領域６８を形成する。
その後、図７Ｃに示すように、先に得られた電流マッピングデータに基づき、特定された欠陥位置に例えば、シリコン酸化膜の絶縁膜７８を形成する。この絶縁膜７８の形成は、例えば、インクジェット方式により、欠陥位置上をシリコン酸化膜で被覆することで形成される。
なお、絶縁膜７８の形成は、インクジェット方式に限らず、例えば、ｎ型エピタキシャル層６２上にＣＶＤ法で堆積した、例えばシリコン酸化膜を、特定された欠陥位置だけ残してパターニングすることでも形成可能である。
例えば、ステッパを用いて、特定された欠陥位置を、例えば、１０μｍ□のパターンで残すように、フォトレジスト６６をパターニングする。このパターニングは、例えば、１０μｍ角程度の開口部を有するマスクを準備し、このマスクを１０μｍ程度のピッチで移動させ、特定された欠陥個所の部分においてのみ露光しないことで形成することが可能である。
次に、図７Ｄに示すように、ｎ型エピタキシャル層６２上および絶縁膜７８上にショットキー電極材７２を形成し、さらに、その上に、電極パッド７４を形成する。
その後、ショットキー電極材７２と電極パッド７４をパターニングして本実施の形態の接合障壁制御型ショットキーダイオードが製造される。
本実施の形態によれば、製造工程中に漏れ電流源となる欠陥位置に絶縁膜選択的に形成することで、この箇所が不活性化される。このため、ショットキーダイオードの逆方向漏れ電流が抑制され、高い歩留まりのショットキーダイオードを製造することが可能となる
（第６の実施の形態）
本実施の形態の半導体装置の製造方法は、第４の実施の形態が漏れ電流源となる欠陥位置を同定するために製造工程途中で用いた、複数の金属電極を除去することなく、最終的なデバイス構造として利用する点で異なっている。また、欠陥位置を不活性化するために用いる絶縁膜を炭化珪素半導体層表面ではなく金属電極上に形成する。すなわち、絶縁膜を形成する工程において、欠陥位置を特定する工程で特定された欠陥位置の金属電極上に絶縁膜を選択的に形成する。以下、第４、第５の実施の形態と重複する内容については記述を省略する。
図８Ａ〜図８Ｃは、本実施の形態の半導体装置の製造方法を示す図である。それぞれの図において、上図は断面図、下図は上面図である。なお、上図は下図のＡ−Ａ断面図である。ここでは、１０ｍｍ×１０ｍｍ程度の大面積接合障壁型ショットキーダイオード８０を形成する場合を例に説明する。
まず、図８Ａに示すように、例えば、４Ｈ−炭化珪素の（０００１）Ｓｉ面のＮを不純物として含有するｎ＋型基板６０を準備する。そして、ｎ＋型基板６０上に、エピタキシャル成長により、例えば、ｎ＋型基板６０よりも低い窒素濃度のｎ型エピタキシャル層６２を形成する。
この、ｎ型エピタキシャル層６２上に公知の方法で、大面積接合障壁型ショットキーダイオード８０の形成される領域に、例えば、３００μｍ〜１ｍｍ□程度の小さな接合障壁型ショットキーダイオード８２を形成する。図示はしないが、この接合障壁型ショットキーダイオード８２には、個々にＲＥＳＵＲＦやガードリング等の接合終端構造が作りこまれる。
また、図示しないが、大面積接合障壁型ショットキーダイオード８０の周辺部には、チャネルストップ層としてｎ型のＰ（リン）のイオン注入層が形成される。このチャネルストップ層により、大面積接合障壁型ショットキーダイオード８０の耐圧劣化を防止している。
次に、それぞれの金属電極８４と炭化珪素半導体層であるｎ型エピタキシャル層６２間との逆方向電流を測定する。具体的には、例えば、金属電極８４の一つを一方の電極とし、ｎ＋型基板６０を他方の電極として、逆方向電流を測定する。この測定により、接合障壁型ショットキーダイオード８２を良品素子８２ａと不良品素子８２ｂに選別する。この不良品素子８２ｂが、漏れ電流源となる欠陥位置である。
その後、図８Ｂに示すように、先に得られた良品素子８２ａと不良品素子８２ｂの情報に基づき、特定された欠陥位置である不良品素子８２ｂの金属電極８４上に、例えば、シリコン酸化膜の絶縁膜７８を形成する。この絶縁膜７８の形成は、例えば、インクジェット方式により、欠陥位置上をシリコン酸化膜で被覆することで形成される。
なお、絶縁膜７８の形成は、インクジェット方式に限らず、例えば、金属電極８４上にＣＶＤ法で堆積した例えばシリコン酸化膜を、特定された欠陥位置だけ残してパターニングすることでも形成可能である。
例えば、ステッパを用いて、特定された欠陥位置を、接合障壁型ショットキーダイオード８２と同サイズのパターンで残すように、フォトレジスト６６をパターニングする。このパターニングは、例えば、接合障壁型ショットキーダイオード８２と同サイズの開口部を有するマスクを準備し、このマスクを接合障壁型ショットキーダイオード８２と同サイズのピッチでステップアンドリピートし、特定された欠陥個所すなわち不良品素子８２ｂの部分においてのみ露光しないことで形成することが可能である。
次に、図８Ｃに示すように逆スパッタで表面を清浄化した後、例えばアルミニウムの電極パッド７４をスパッタとその後のパターニングで形成する。このようにして、本実施の形態の大面積接合障壁制御型ショットキーダイオード８０が製造される。
本実施の形態によれば、製造工程中に漏れ電流源となる欠陥位置に絶縁膜選択的に形成することで、この箇所が不活性化される。このため、ショットキーダイオードの逆方向漏れ電流が抑制され、高い歩留まりのショットキーダイオードを製造することが可能となる。
また、本実施の形態では、最終製品とほぼ同様のデバイス特性が評価可能な接合障壁型ショットキーダイオードを形成して、欠陥位置を同定する。すなわち、良品素子である接合障壁型ショットキーダイオードをだけを集めてワンチップモジュール化する構成となっている。したがって、極めて高い確度で製品時に漏れ電流源となる欠陥位置を排除することが可能となる。よって、高い製品歩留りを実現することが可能となる。
また、通常の大面積接合障壁型ショットキーダイオードの製造方法と比較しても、増加する製造工程が少ないため、製造コストの上昇も最小限に抑制することが可能となる。
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、半導体装置、半導体装置の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置、半導体装置の製造方法等に関わる要素を適宜選択して用いることができる。
例えば、ショットキー電極材としてチタンを例に説明したが、別の金属材料であるニッケル、タングステンやモリブデンなどを適用することも可能である。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置、半導体装置の製造方法は、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
１０ ｎ＋型基板
１２ ｎ型エピタキシャル層
２０ 熱酸化膜
２２ 熱酸化膜
３０ ｎ＋型基板
３２ ｎ型エピタキシャル層
５０ 熱酸化膜
５２ 熱酸化膜
６０ ｎ＋型基板
６２ ｎ型エピタキシャル層
７０ ｐ型の不純物層
７４ 電極パッド
７６ 金属電極
７８ 絶縁膜
８０ 大面積接合障壁型ショットキーダイオード
８２ 接合障壁型ショットキーダイオード
８４ 金属電極
８２ａ 良品素子
８２ｂ 不良品素子

Claims (2)

  1. 炭化珪素半導体基板上に炭化珪素半導体層をエピタキシャル成長する工程と、
    前記炭化珪素半導体層の漏れ電流源となる欠陥位置を、導電性原子間力顕微鏡を用いて特定する工程と、
    前記欠陥位置に、インクジェット方式により選択的に絶縁膜を形成する工程と、
    前記炭化珪素半導体層上および前記絶縁膜上に電極パッドを形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記欠陥位置を特定する工程において前記欠陥位置を特定するマッピングデータを作成し、前記絶縁膜を形成する工程において、前記マッピングデータに基づき前記欠陥位置に前記絶縁膜を形成することを特徴とする請求項１記載の半導体装置の製造方法。
JP2009207940A 2009-09-09 2009-09-09 半導体装置の製造方法 Expired - Fee Related JP5443908B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009207940A JP5443908B2 (ja) 2009-09-09 2009-09-09 半導体装置の製造方法
US12/716,403 US8012837B2 (en) 2009-09-09 2010-03-03 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009207940A JP5443908B2 (ja) 2009-09-09 2009-09-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011060939A JP2011060939A (ja) 2011-03-24
JP5443908B2 true JP5443908B2 (ja) 2014-03-19

Family

ID=43648109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009207940A Expired - Fee Related JP5443908B2 (ja) 2009-09-09 2009-09-09 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8012837B2 (ja)
JP (1) JP5443908B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134815A (ja) * 2009-12-23 2011-07-07 Denso Corp ショットキーダイオードと製造方法と製造装置
JP5777487B2 (ja) * 2011-10-28 2015-09-09 株式会社日立製作所 半導体回路
TWI441262B (zh) * 2011-11-18 2014-06-11 Anpec Electronics Corp 蕭基二極體元件的製作方法
JP5615251B2 (ja) * 2011-12-02 2014-10-29 三菱電機株式会社 結晶欠陥検出方法、炭化珪素半導体装置の製造方法
JP2013120822A (ja) * 2011-12-07 2013-06-17 Sumitomo Electric Ind Ltd 半導体装置の製造方法
CN102610561A (zh) * 2012-03-22 2012-07-25 上海华力微电子有限公司 一种改善接触孔高度均匀性的方法
JP5990444B2 (ja) * 2012-11-01 2016-09-14 昭和電工株式会社 炭化珪素半導体装置の製造方法
JP6053645B2 (ja) * 2013-09-10 2016-12-27 三菱電機株式会社 ＳｉＣ半導体装置の製造方法
JP6188217B2 (ja) * 2013-12-09 2017-08-30 昭和電工株式会社 半導体素子の製造方法。
JP2015176995A (ja) 2014-03-14 2015-10-05 株式会社東芝 半導体装置およびその製造方法
JP6331634B2 (ja) * 2014-04-17 2018-05-30 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2016063190A (ja) * 2014-09-22 2016-04-25 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP2016081981A (ja) * 2014-10-14 2016-05-16 株式会社日立製作所 半導体装置及びその製造方法
JP6541620B2 (ja) * 2016-06-03 2019-07-10 三菱電機株式会社 半導体装置および半導体装置の製造方法
US11125803B2 (en) 2016-09-01 2021-09-21 Mitsubishi Electric Corporation Method of measuring semiconductor device by applying voltage to the semiconductor device using probe needle
JP6642362B2 (ja) * 2016-09-27 2020-02-05 トヨタ自動車株式会社 半導体の製造方法
JP6883745B2 (ja) * 2017-03-24 2021-06-09 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
KR102085604B1 (ko) * 2017-11-20 2020-03-09 극동대학교 산학협력단 국소 산화를 이용한 실리콘 카바이드의 미세 산화구조 형성 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3153219B2 (ja) * 1990-01-22 2001-04-03 株式会社日立製作所 半導体装置並びに絶縁膜形成方法及びその装置
JPH10307088A (ja) * 1997-05-07 1998-11-17 Hitachi Ltd 異物固定方法およびマーク形成方法、ならびに、それらに使用する装置
JP3405687B2 (ja) * 1998-11-12 2003-05-12 松下電器産業株式会社 炭化珪素膜の製造方法
JP4026312B2 (ja) * 2000-10-20 2007-12-26 富士電機ホールディングス株式会社 炭化珪素半導体ショットキーダイオードおよびその製造方法
US7473929B2 (en) * 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
JP2005142521A (ja) * 2003-10-14 2005-06-02 Sharp Corp 絶縁膜の欠陥修復方法
US20060108325A1 (en) * 2004-11-19 2006-05-25 Everson William J Polishing process for producing damage free surfaces on semi-insulating silicon carbide wafers
JP2007027630A (ja) * 2005-07-21 2007-02-01 Kansai Electric Power Co Inc:The バイポーラ型半導体装置およびその製造方法
US7941286B2 (en) * 2006-01-31 2011-05-10 Asylum Research Corporation Variable density scanning
JP5046083B2 (ja) * 2006-08-24 2012-10-10 独立行政法人産業技術総合研究所 炭化珪素半導体装置の製造方法
US8866150B2 (en) * 2007-05-31 2014-10-21 Cree, Inc. Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts
JP5519901B2 (ja) * 2007-07-04 2014-06-11 三菱電機株式会社 炭化珪素電界効果型トランジスタ及びその製造方法
JP2009016602A (ja) * 2007-07-05 2009-01-22 Denso Corp 炭化珪素半導体装置の製造方法
JP2009103693A (ja) * 2007-10-01 2009-05-14 Sii Nanotechnology Inc フォトマスク上の異物の元素分析方法及び材質推定方法
US8310028B2 (en) * 2008-01-09 2012-11-13 Rohm Co., Ltd. Semiconductor device with crystal defect and manufacturing method thereof

Also Published As

Publication number Publication date
US8012837B2 (en) 2011-09-06
JP2011060939A (ja) 2011-03-24
US20110059597A1 (en) 2011-03-10

Similar Documents

Publication Publication Date Title
JP5443908B2 (ja) 半導体装置の製造方法
JP4348408B2 (ja) 半導体装置の製造方法
JP5560538B2 (ja) 半導体装置の製造方法
JP6136731B2 (ja) 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
US8513674B2 (en) Semiconductor device and method of manufacturing the same
JP5999687B2 (ja) ＳｉＣエピタキシャルウエハおよびそれを用いたＳｉＣ半導体素子
WO2014162775A1 (ja) 炭化珪素半導体装置の製造方法
JP2009295628A (ja) 半導体装置の製造方法
JP2013254826A (ja) 半導体装置およびその製造方法
JP6014321B2 (ja) 炭化珪素半導体装置及びその製造方法
JP4942255B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2007141950A (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP5975627B2 (ja) 炭化珪素半導体装置の製造方法及びその検査方法、並びに、炭化珪素半導体ウェハの製造方法及びその検査方法
JP5529217B2 (ja) 半導体装置の製造方法
US10355091B2 (en) Semiconductor device and method for manufacturing the same
JP6395299B2 (ja) 炭化珪素半導体素子及び炭化珪素半導体素子の製造方法
JP2008210938A (ja) 半導体装置およびその製造方法
JP6179164B2 (ja) 炭化ケイ素ショットキーバリアダイオード。
CN112038213B (zh) 一种SiC衬底双面生长SiC外延层的方法及应用
JP2021150543A (ja) 半導体装置の製造方法
JP6199354B2 (ja) 半導体装置の製造方法
JP5809317B2 (ja) 半導体装置の製造方法
CN117153687A (zh) SiC外延片、SiC器件及提高SiC器件可靠性的方法
JP5638739B2 (ja) 半導体装置の製造方法
JP2013105868A (ja) ショットキーバリアダイオードの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131022

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131220

LAPS Cancellation because of no payment of annual fees