JP2013105868A - ショットキーバリアダイオードの製造方法 - Google Patents

ショットキーバリアダイオードの製造方法 Download PDF

Info

Publication number
JP2013105868A
JP2013105868A JP2011248294A JP2011248294A JP2013105868A JP 2013105868 A JP2013105868 A JP 2013105868A JP 2011248294 A JP2011248294 A JP 2011248294A JP 2011248294 A JP2011248294 A JP 2011248294A JP 2013105868 A JP2013105868 A JP 2013105868A
Authority
JP
Japan
Prior art keywords
main surface
schottky barrier
barrier diode
temperature
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011248294A
Other languages
English (en)
Inventor
Tomihito Miyazaki
富仁 宮崎
Toru Hiyoshi
透 日吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2011248294A priority Critical patent/JP2013105868A/ja
Priority to US13/649,383 priority patent/US8987124B2/en
Publication of JP2013105868A publication Critical patent/JP2013105868A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/931Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】リーク電流を抑制することが可能なショットキーバリアダイオードの製造方法を提供することである。
【解決手段】主面20Sを有する炭化珪素基板20が準備される。第1の温度で炭化珪素基板20の主面20Sを熱酸化することで、主面20Sの上に酸化膜30が形成される。酸化膜30が形成された後に、第1の温度よりも高い第2の温度で炭化珪素基板20が熱処理される。酸化膜30に主面20Sの一部を露出する開口部OPが形成される。開口部OPにより露出された主面20Sの上にショットキー電極40が形成される。
【選択図】図1

Description

本発明はショットキーバリアダイオードの製造方法に関し、より特定的には、炭化珪素基板を有するショットキーバリアダイオードの製造方法に関するものである。
たとえば特開2011−187767号公報によれば、ショットキーバリアダイオードは、SiC半導体基板上にエピタキシャル成長されたSiC半導体層に形成されている。SiC半導体層の上面は、開口部が設けられたシリコン酸化膜で覆われている。この開口部においてSiC半導体層上にショットキー電極が形成されている。ショットキー電極上にアノード電極が形成されている。SiC半導体基板の裏面にカソード電極が形成されている。
特開2011−187767号公報
ショットキーバリアダイオードが工業的に製造される場合、通常、リーク電流が規格値以下であることが検査される。従来の製造方法によると、この検査における歩留まりが十分に高くなかった。
本発明はこのような問題に対応するためになされたものであって、その目的は、リーク電流を抑制することが可能なショットキーバリアダイオードの製造方法を提供することである。
本発明のショットキーアリアダイオードの製造方法は、次の工程を有する。主面を有する炭化珪素基板が準備される。第1の温度で炭化珪素基板の主面を熱酸化することで、主面の上に酸化膜が形成される。酸化膜が形成された後に、第1の温度よりも高い第2の温度で炭化珪素基板が熱処理される。酸化膜に主面の一部を露出する開口部が形成される。開口部により露出された主面の上にショットキー電極が形成される。
この製造方法によれば、第1の温度よりも高い第2の温度で炭化珪素基板が熱処理されることで、ショットキーバリアダイオードのリーク電流を抑制することができる。
好ましくは、酸化膜の開口部は、炭化珪素基板が熱処理された後に形成される。これにより、炭化珪素基板の主面のうち開口部に対応する部分、すなわちショットキー電極と接触することになる部分が、熱処理中は酸化膜によって覆われていることで保護される。よってこの部分が熱処理時にダメージを受けることが避けられるので、開口部の形成後、この部分の上に、より理想的なショットキー接合が形成される。よってショットキーバリアが不十分であることに起因したリーク電流を抑制することができる。これによりショットキーバリアダイオードのリーク電流をより抑制することができる。
好ましくは、炭化珪素基板は不活性ガス雰囲気中で熱処理される。これによりショットキーバリアダイオードのリーク電流をより抑制することができる。
好ましくは、第2の温度は第1の温度よりも50℃以上高い。これによりショットキーバリアダイオードのリーク電流を、より十分に抑制することができる。
好ましくは、炭化珪素基板の主面と反対の面の上にオーミック電極が形成される。これにより、オーミック電極を炭化珪素基板の主面から離れた位置に設けることができる。よって、縦方向に電流を流すことが可能となり、大電流化が可能となる。
以上の説明から明らかなように、本発明によれば、リーク電流を抑制することが可能なショットキーバリアダイオードの製造方法を提供することができる。
本発明の一実施の形態におけるショットキーバリアダイオードの構成を概略的に示す断面図である。 本発明の一実施の形態におけるショットキーバリアダイオードの製造方法の第1工程を概略的に示す断面図である。 本発明の一実施の形態におけるショットキーバリアダイオードの製造方法の第2工程を概略的に示す断面図である。 本発明の一実施の形態におけるショットキーバリアダイオードの製造方法の第3工程を概略的に示す断面図である。 本発明の一実施の形態におけるショットキーバリアダイオードの製造方法の第4工程を概略的に示す断面図である。 本発明の一実施の形態におけるショットキーバリアダイオードの製造方法の第5工程を概略的に示す断面図である。
以下、図面に基づいて本発明の実施の形態を説明する。
図1に示すように、本実施の形態のショットキーバリアダイオード90は、エピタキシャル基板20と、酸化膜30と、ショットキー電極40と、配線層50と、オーミック電極60とを有する。
エピタキシャル基板20は、単結晶基板21と、単結晶基板21上に設けられたエピタキシャル層22とを有する。単結晶基板21は炭化珪素から作られている。単結晶基板21の導電型はn型である。エピタキシャル層22は炭化珪素から作られている。エピタキシャル層22の導電型はn型である。エピタキシャル層22に含まれる不純物は、たとえば窒素である。エピタキシャル層22の不純物濃度は単結晶基板21の不純物濃度よりも低い。エピタキシャル基板20は、エピタキシャル層22が設けられた側に主面20Sを有する。
エピタキシャル基板20の主面20S上には、熱酸化膜である酸化膜30が設けられている。酸化膜30は開口部OPを有する。
ショットキー電極40は、その少なくとも一部が、開口部OPによって露出された主面20Sに接するように設けられている。本実施の形態においては、ショットキー電極40は、平面視において開口部OPを包含するように設けられている。このため、ショットキー電極40のうちの一部が開口部OP内において主面20S上に直接設けられており、ショットキー電極40のうちの他部が酸化膜30を介して主面20S上に設けられている。その結果、ショットキー電極40が主面20Sに接する部分が、酸化膜30の開口部OPによって規定されている。ショットキー電極40の材料は、たとえば、Ti、WまたはNiである。
配線層50は、エピタキシャル基板20と接触しないようにショットキー電極40上に設けられている。配線層50の材料は、たとえば、Alである。
オーミック電極60は、エピタキシャル基板20の主面20Sと反対の面の上、すなわち単結晶基板21の上に設けられている。オーミック電極60の材料は、たとえば、NiSiである。
また本実施の形態においては、エピタキシャル基板20には、主面20S上への不純物の添加によって設けられたガードリング領域23が設けられている。ガードリング領域23の導電型は、エピタキシャル層22の導電型と異なる導電型を有する。ガードリング領域23は、平面視において、開口部OPを取り囲むように配置されている。
次にショットキーバリアダイオード90の製造方法について、以下に説明する。
図2に示すように、単結晶基板21上にエピタキシャル層22が形成されることで、エピタキシャル基板20が準備される。
図3に示すように、主面20S上への不純物イオンの注入によって、ガードリング領域23が形成される。
図4に示すように、エピタキシャル基板20の主面20Sを熱酸化することで、主面20Sの上に酸化膜30が形成される。この熱酸化は、酸素原子を含む雰囲気下においてエピタキシャル基板20を第1の温度まで加熱することによって行われる。熱酸化の速度を十分高くする観点で、第1の温度は、好ましくは900℃以上であり、より好ましくは1100℃以上である。また後述する第2の温度の選択範囲を確保する観点で、第1の温度は好ましくは1200℃未満である。たとえば、厚さ100nmの酸化膜30を形成するために、エピタキシャル基板20が酸素ガスを含む雰囲気下で1100℃の温度で6時間保持される。
図5に示すように、酸化膜30が設けられたエピタキシャル基板20が熱処理炉80内に収められる。次に熱処理炉80を用いて、上記第1の温度よりも高い第2の温度でエピタキシャル基板20が熱処理される。第2の温度は第1の温度に比して、好ましくは50℃以上高く、より好ましくは100℃以上高い。熱処理炉80としてより簡易なものを用いることができるようにするためには、第2の温度は、好ましくは1300℃以下であり、より好ましくは1200℃以下である。たとえば石英を用いて作られた熱処理炉80は、1200℃程度以上の温度で使用されると、大きな劣化が生じやすい。
好ましくは、エピタキシャル基板20の上記の熱処理は、不活性ガス雰囲気中で行われる。不活性ガスとしては、たとえばアルゴンガスまたは窒素ガスを用いることができる。熱処理は、たとえば1200℃程度で1時間程度行われる。
図6に示すように、酸化膜30に主面20Sの一部を露出する開口部OPが形成される。この形成は、たとえば、フォトリソグラフィおよびエッチングにより行い得る。
再び図1を参照して、開口部OPにより露出された主面20Sの上にショットキー電極40が形成される。ショットキー電極40の上に配線層50が形成される。またエピタキシャル基板20の主面20Sと反対の面の上にオーミック電極60が形成される。これによりショットキーバリアダイオード90が得られる。
次にショットキーバリアダイオード90の試験方法について説明する。配線層50とオーミック電極60との間に、所定の逆方向電圧(耐圧)が印加される。この電圧が印加された状態で配線層50とオーミック電極60との間を流れる電流が、リーク電流として測定される。このリーク電流を、ショットキー接続が形成されている面積で除した値が規定値を超える場合、ショットキーバリアダイオード90は、規格外であると判定される。
次に上記の試験方法の結果の例について説明する。リーク電流に関する上記の規定値を1×10-3(A/cm2)としまた耐圧を600Vとする条件の下、151個のショットキーバリアダイオード90について試験したところ、71個が規格外となった。よって歩留まりは、(151−71)/151=53%であった。比較例として、上述した熱処理の工程を有しない製造方法で製造されたショットキーバリアダイオードについても同様の試験を行った。この比較例においては、151個のショットキーバリアダイオードのうち80個が規格外となった。よって歩留まりは、(151−80)/151=47%であった。
また耐圧500Vの条件の下、151個のショットキーバリアダイオード90について試験したところ、49個が規格外となった。よって歩留まりは、(151−49)/151=68%であった。比較例として、上述した熱処理の工程を有しない製造方法で製造されたショットキーバリアダイオードについても同様の試験を行った。この比較例においては151個のショットキーバリアダイオードのうち64個が規格外となった。よって歩留まりは、(151−64)/151=58%であった。
なおダイオードの製造工程における熱酸化の温度は1200℃とされた。また実施例において、熱酸化後に行われた熱処理の温度は1250℃とされた。
上述した例からもわかるように本実施の形態によれば、酸化膜30を形成するための熱酸化の温度よりも高い温度でエピタキシャル基板20が熱処理されることで(図5)、ショットキーバリアダイオード90(図1)のリーク電流を抑制することができる。このようにリーク電流が抑制される理由は、上記のような熱処理が行われない場合に比して、エピタキシャル基板20と酸化膜30との界面における電気抵抗が高くなるためと考えられる。この理由は、エピタキシャル基板20と酸化膜30との界面における界面準位密度が低下するためと考えられる。この理由は、酸化膜30とエピタキシャル基板20との界面(SiO2/SiC界面)に存在する、未結合手を形成している原子の数が、熱処理によって減少するためと考えられる。この理由は、未結合手を形成している原子が、第1の温度よりも高い第2の温度での熱処理によって拡散されるためと考えられる。なおこの拡散が生じた後は、未結合手を形成している原子からなる層、すなわち界面遷移層の厚さは、数原子層程度にまで低減されると考えられる。
またエピタキシャル基板20が熱処理された後に開口部OPが形成される。これにより、エピタキシャル基板20の主面20Sのうち開口部OPに対応する部分、すなわちショットキー電極40と接触することになる部分が、熱処理中は酸化膜30によって覆われていることで保護される。よってこの部分が熱処理時にダメージを受けることが避けられるので、開口部OPの形成後、この部分の上に、より理想的なショットキー接合が形成される。よってショットキーバリアが不十分であることに起因したリーク電流を抑制することができる。これによりショットキーバリアダイオード90のリーク電流をより抑制することができる。
またエピタキシャル基板20は不活性ガス雰囲気中で熱処理される。これによりショットキーバリアダイオード90のリーク電流をより抑制することができる。このようにリーク電流がより抑制される理由は、不活性ガス雰囲気が用いられることで熱処理中に不純物準位が新たに生成されにくくなるためであると考えられる。
また、エピタキシャル基板20の主面20Sと反対の面の上にオーミック電極60が形成される。これにより、オーミック電極60をエピタキシャル基板20の主面20Sから離れた位置に設けることができる。よって、縦方向に電流を流すことが可能となり、大電流化が可能となる。
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
20 エピタキシャル基板、20S 主面、21 単結晶基板、22 エピタキシャル層、23 ガードリング領域、30 酸化膜、40 ショットキー電極、50 配線層、60 オーミック電極、80 熱処理炉、90 ショットキーバリアダイオード、OP 開口部。

Claims (5)

  1. 主面を有する炭化珪素基板を準備する工程と、
    第1の温度で前記炭化珪素基板の前記主面を熱酸化することで、前記主面の上に酸化膜を形成する工程と、
    前記酸化膜を形成する工程の後に、第1の温度よりも高い第2の温度で前記炭化珪素基板を熱処理する工程と、
    前記酸化膜に前記主面の一部を露出する開口部を形成する工程と、
    前記開口部により露出された前記主面の上にショットキー電極を形成する工程とを備える、ショットキーバリアダイオードの製造方法。
  2. 前記開口部を形成する工程は、前記炭化珪素基板を熱処理する工程の後に行われる、請求項1に記載のショットキーバリアダイオードの製造方法。
  3. 前記炭化珪素基板を熱処理する工程は、不活性ガス雰囲気中で行われる、請求項1または2に記載のショットキーバリアダイオードの製造方法。
  4. 前記第2の温度は前記第1の温度よりも50℃以上高い、請求項1〜3のいずれか1項に記載のショットキーバリアダイオードの製造方法。
  5. 前記炭化珪素基板の前記主面と反対の面の上にオーミック電極を形成する工程をさらに備える、請求項1〜4のいずれか1項に記載のショットキーバリアダイオードの製造方法。
JP2011248294A 2011-11-14 2011-11-14 ショットキーバリアダイオードの製造方法 Pending JP2013105868A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011248294A JP2013105868A (ja) 2011-11-14 2011-11-14 ショットキーバリアダイオードの製造方法
US13/649,383 US8987124B2 (en) 2011-11-14 2012-10-11 Method of manufacturing Schottky barrier diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011248294A JP2013105868A (ja) 2011-11-14 2011-11-14 ショットキーバリアダイオードの製造方法

Publications (1)

Publication Number Publication Date
JP2013105868A true JP2013105868A (ja) 2013-05-30

Family

ID=48281045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011248294A Pending JP2013105868A (ja) 2011-11-14 2011-11-14 ショットキーバリアダイオードの製造方法

Country Status (2)

Country Link
US (1) US8987124B2 (ja)
JP (1) JP2013105868A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160031592A (ko) * 2014-09-12 2016-03-23 한국전기연구원 쇼트키 배리어 다이오드의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253521A (ja) * 2005-03-14 2006-09-21 Kansai Tlo Kk 半導体ダイオード装置及びその製造方法
JP2008244056A (ja) * 2007-03-27 2008-10-09 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2010262952A (ja) * 2009-04-29 2010-11-18 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220889A (ja) * 2006-02-16 2007-08-30 Central Res Inst Of Electric Power Ind ショットキー接合型半導体素子およびその製造方法
JP5072991B2 (ja) 2010-03-10 2012-11-14 株式会社東芝 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253521A (ja) * 2005-03-14 2006-09-21 Kansai Tlo Kk 半導体ダイオード装置及びその製造方法
JP2008244056A (ja) * 2007-03-27 2008-10-09 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2010262952A (ja) * 2009-04-29 2010-11-18 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160031592A (ko) * 2014-09-12 2016-03-23 한국전기연구원 쇼트키 배리어 다이오드의 제조 방법
KR101615304B1 (ko) 2014-09-12 2016-04-27 한국전기연구원 쇼트키 배리어 다이오드의 제조 방법

Also Published As

Publication number Publication date
US8987124B2 (en) 2015-03-24
US20130122696A1 (en) 2013-05-16

Similar Documents

Publication Publication Date Title
JP6226281B2 (ja) 半導体装置およびその製造方法
JP6685263B2 (ja) 半導体装置
JP5598015B2 (ja) ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
JP4935741B2 (ja) 炭化珪素半導体装置の製造方法
JP5408929B2 (ja) 半導体装置および半導体装置の製造方法
EP2487709B1 (en) Method for manufacturing a semiconductor device
JP2011044688A (ja) 半導体装置および半導体装置の製造方法
JP6703915B2 (ja) 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
JP2014107499A (ja) 炭化珪素半導体装置およびその製造方法
US8835288B2 (en) Method of manufacturing silicon carbide semiconductor device
JP2011060901A (ja) 半導体装置および半導体装置の製造方法
JP2011040431A (ja) 半導体装置およびその製造方法
JP6395299B2 (ja) 炭化珪素半導体素子及び炭化珪素半導体素子の製造方法
JP2013105868A (ja) ショットキーバリアダイオードの製造方法
JP6686581B2 (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP6111720B2 (ja) 半導体装置の製造方法
JP5633328B2 (ja) 半導体装置の製造方法
US20160211332A1 (en) Silicon carbide semiconductor device and method of manufacturing the same
JP2012146932A (ja) バイポーラ半導体素子
JP5638739B2 (ja) 半導体装置の製造方法
JPWO2015190351A1 (ja) 半導体積層体、半導体積層体の製造方法および半導体装置の製造方法
JP2010239152A (ja) 炭化珪素半導体装置
JP5825418B2 (ja) 炭化珪素半導体装置の製造方法
JP2023043833A (ja) 炭化ケイ素基板およびその製造方法
JP2017183589A (ja) 炭化珪素半導体基板および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150623

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151020