JP2009016602A - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2009016602A
JP2009016602A JP2007177283A JP2007177283A JP2009016602A JP 2009016602 A JP2009016602 A JP 2009016602A JP 2007177283 A JP2007177283 A JP 2007177283A JP 2007177283 A JP2007177283 A JP 2007177283A JP 2009016602 A JP2009016602 A JP 2009016602A
Authority
JP
Japan
Prior art keywords
substrate
silicon carbide
defect
manufacturing
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007177283A
Other languages
English (en)
Inventor
Hironori Nagai
優典 永冶
Hidekazu Okuno
英一 奥野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007177283A priority Critical patent/JP2009016602A/ja
Priority to DE102008027192A priority patent/DE102008027192A1/de
Priority to US12/155,769 priority patent/US20090011598A1/en
Publication of JP2009016602A publication Critical patent/JP2009016602A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】半導体素子を製造する際のデバイス作成プロセスに先立ち、ＳｉＣ基板を適切な厚み分だけ除去することで、ＳｉＣ基板に存在する基板欠陥を除去できるようにする。
【解決手段】ＣＭＰ加工工程に先立ち、熱処理工程を行うことでＳｉＣ基板１の表面に存在する基板欠陥を顕在化させる。これにより、ＣＭＰ加工の際に、基板欠陥３を目視しながら行えるため、基板欠陥が深い位置にあるためにＣＭＰ加工してもそれが取り除けていなかったり、除去する必要がない部分まで時間をかけてＣＭＰ加工を行ったりすることを防止できる。
【選択図】図１

Description

本発明は、炭化珪素（以下、ＳｉＣという）にて構成される基板を用いて半導体素子を形成するＳｉＣ半導体装置の製造方法に関するものである。
ＳｉＣ基板は、ＳｉＣ単結晶のインゴットをスライスすることにより形成される。このスライスしたＳｉＣ基板には、スライス時等に生じたダメージが結晶の歪みとして残ったキズ傷等の基板欠陥が存在する。このため、従来では、ＳｉＣ基板を用いて半導体素子を製造する際、具体的なデバイス作成プロセスに移行するのに先立ち、スライスしたＳｉＣ基板の表面を粗研磨するのに加え、基板欠陥を除去するために化学機械研磨（以下、ＣＭＰ（Chemical Mechanical Polishing）という）加工を行っている（例えば特許文献１参照）。
特開開平７−８０７７０号公報
しかしながら、基板欠陥は結晶の歪みであるため、デバイス作成プロセスの途中のアニール処理等で顕在化してくるものの、ＣＭＰ加工前には目視（可視）できない。したがって、ＣＭＰ加工によりどの程度の厚み分を除去すれば基板欠陥を無くせるか不明であるため、従来では、一律に決めた厚み分を除去するようにしているが、基板欠陥が深い位置にあるためにそれを取り除けなかったり、基板欠陥が浅い位置にしかないのに除去する必要がない部分まで時間をかけてＣＭＰ加工を行わなければならないという問題があった。
本発明は上記点に鑑みて、半導体素子を製造する際のデバイス作成プロセスに先立ち、ＳｉＣ基板を適切な厚み分だけ除去することで、ＳｉＣ基板に存在する基板欠陥を除去できるようにすることを目的とする。
上記目的を達成するため、本発明では、炭化珪素単結晶のインゴットをスライスして炭化珪素基板（１）を形成したのち、該炭化珪素基板（１）の表面を化学機械研磨加工工程を行うことで鏡面研磨し、該鏡面研磨を行った炭化珪素基板（１）に対して半導体素子を形成する炭化珪素半導体装置の製造方法であって、化学機械研磨加工工程に先立ち、炭化珪素基板（１）の表面に存在する基板欠陥（３）を顕在化させるための熱処理工程を行い、該熱処理工程にて顕在化された基板欠陥（３）を除去するように化学機械研磨加工工程を行うことを特徴としている。
このように、ＣＭＰ加工工程に先立ち、熱処理工程を行うことでＳｉＣ基板（１）の表面に存在する基板欠陥（３）を顕在化させる。これにより、ＣＭＰ加工の際に、基板欠陥（３）を目視しながら行えるため、基板欠陥（３）が深い位置にあるためにＣＭＰ加工してもそれが取り除けていなかったり、除去する必要がない部分まで時間をかけてＣＭＰ加工を行ったりすることを防止できる。
例えば、熱処理工程では、炭化珪素基板（１）を１０００〜１１００℃の温度に加熱すれば良い。また、熱処理工程では、炭化珪素基板（１）の表面が酸化されない雰囲気下において該熱処理工程を行うと、表面に酸化膜が形成されることを防止できるため好ましい。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
（第１実施形態）
本発明の第１実施形態について説明する。図１は、本実施形態にかかる半導体素子が備えられるＳｉＣ半導体装置の製造フローを示した図である。なお、図１中に、本実施形態にかかる半導体素子の製造フローと従来の製造フローとの相違を示すために、従来の製造フローも対比して記載してある。また、図２は、図１に示す製造フローの各工程でのＳｉＣ基板の様子を示した模式図である。
図１に示すように、まず、ＳｉＣ単結晶をスライスして形成したＳｉＣ基板を用意する。この段階では、ＳｉＣ基板は単にスライスされただけの段階であるため、表面が研磨されておらず、図２（ａ）に示すように、ＳｉＣ基板１に表面荒れ２が残った状態となっている。
そして、ＳｉＣ基板１の表面を研磨する工程（粗研磨）を行う。これにより、ＳｉＣ基板１の表面荒れ２がほぼ無くなった状態となる。このとき、実際にはＳｉＣ基板１の表面に基板欠陥がまだ残った状態となっているが、ほとんど目視することができない状態となっている。従来では、この後に直ぐにＣＭＰ加工工程に移行していたが、本実施形態では、ＳｉＣ基板１の表面に存在する基板欠陥を顕在化させる工程を行う。
具体的には、ＳｉＣ基板１を加熱装置内に入れた後、基板欠陥を顕在化させるための熱処理工程を行う。例えば、熱処理工程では１０００〜１１００℃にＳｉＣ基板１を加熱する。このとき、表面に酸化膜が形成されることを防止すべく、ＳｉＣ基板１の表面が酸化されない雰囲気下において熱処理工程を行うのが好ましい。これにより、図２（ｂ）に示すように基板欠陥３が顕在化し、目視可能となる。この基板欠陥３は、一度顕在化すると、ＳｉＣ基板１の温度を低下させても顕在化したままの状態となる。このため、次工程に移行する前にＳｉＣ基板１の温度が低下したとしても、基板欠陥３を目視できる。
この後、ＣＭＰ加工工程を行うことで、ＳｉＣ基板１の表面を鏡面研磨（仕上げ研磨）する。このとき、ＣＭＰ加工中に基板欠陥３を目視することが可能であるため、基板欠陥３が無くなる若しくは後工程で作成する半導体素子に影響が無い程度の欠陥密度となるまでＣＭＰ加工を行う。このようにすれば、基板欠陥３を目視した状態でＣＭＰ加工を行うことができるため、基板欠陥３が深い位置にあるためにＣＭＰ加工してもそれが取り除けていなかったり、除去する必要がない部分まで時間をかけてＣＭＰ加工を行ったりすることを防止できる。
この後の具体的な製造工程に関しては従来と同様であるため図示しないが、上記のようにして基板欠陥３を取り除いたＣＭＰ加工後のＳｉＣ基板１を用いて、パワーＭＯＳＦＥＴなどのデバイス作成プロセスを行うことで、半導体素子が形成されたＳｉＣ半導体装置を製造することが可能となる。このようなＳｉＣ基板１を用いることにより、基板欠陥３の影響が少ない半導体素子とすることができる。
以上説明したように、本実施形態では、ＣＭＰ加工工程に先立ち、熱処理工程を行うことでＳｉＣ基板１の表面に存在する基板欠陥３を顕在化させるようにしている。このため、ＣＭＰ加工の際に、基板欠陥３を目視しながら行えるため、基板欠陥３が深い位置にあるためにＣＭＰ加工してもそれが取り除けていなかったり、除去する必要がない部分まで時間をかけてＣＭＰ加工を行ったりすることを防止できる。
参考として、上記効果を確認するために、本実施形態と従来それぞれの製造フローを行った後、ＳｉＣ基板１の表面にドリフト層を成膜したときの段階とドリフト層に不純物をイオン注入した後活性化のためのアニール処理を行った段階において、目視できる基板欠陥３の密度を測定した。その結果、図３に示す結果が得られた。
この図に示すように、本実施形態の製造フローを行った場合には、ドリフト層を成膜したときと活性化アニール処理後とで目視できる基板欠陥３の数に殆ど変化がない。これは、ＣＭＰ加工工程に先立って熱処理工程を行うことでＳｉＣ基板１の表面に存在する基板欠陥３を顕在化させ、ＣＭＰ加工時に確実に基板欠陥３を除去できているためと言える。これに対し、従来の製造フローを行った場合には、目視できない状態でＣＭＰ加工を行い、基板欠陥３を除去しようとしている。このため、実際には除去できていないものも数多くあり、それが活性化アニールによって顕在化したものと考えられる。
したがって、本実施形態のように、ＣＭＰ加工工程に先立ち、熱処理工程を行うことでＳｉＣ基板１の表面に存在する基板欠陥３を顕在化させることで、上記効果を得ることが可能になると言える。
（他の実施形態）
上記実施形態では、ＳｉＣ基板１の表面に存在する基板欠陥３を顕在化させる熱処理工程の例として、ＳｉＣ基板１の表面が酸化しないような雰囲気下とする場合を挙げ、また、温度として１０００〜１１００℃を例に挙げたが、これらは単なる一例であり、適宜変更可能である。例えば、ＳｉＣ基板１の表面が酸化するような雰囲気下で行ったとしても、熱処理工程によって基板欠陥３を顕在化させることができるため、形成された酸化膜と共にＳｉＣ基板１の表面をＣＭＰ加工によって研磨することで、上記実施形態と同様の効果を得ることができる。また、温度に関しても、１１００℃以上の温度とすることもできる。
本発明の第１実施形態にかかるＳｉＣ半導体装置の製造フローを示した図である。 図１に示す製造フローの各工程でのＳｉＣ基板の様子を示した模式図である。 図１に示す製造フローと従来それぞれの製造フローを行った後の基板欠陥の減少効果を調べた結果を示す図である。
符号の説明
１…ＳｉＣ基板、２…表面荒れ、３…基板欠陥

Claims (3)

  1. 炭化珪素単結晶のインゴットをスライスして炭化珪素基板（１）を形成したのち、該炭化珪素基板（１）の表面を化学機械研磨加工工程を行うことで鏡面研磨し、該鏡面研磨を行った前記炭化珪素基板（１）に対して半導体素子を形成する炭化珪素半導体装置の製造方法であって、
    前記化学機械研磨加工工程に先立ち、前記炭化珪素基板（１）の表面に存在する基板欠陥（３）を顕在化させるための熱処理工程を行い、該熱処理工程にて顕在化された基板欠陥（３）を除去するように前記化学機械研磨加工工程を行うことを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記熱処理工程では、前記炭化珪素基板（１）を１０００〜１１００℃の温度に加熱することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 前記熱処理工程では、前記炭化珪素基板（１）の表面が酸化されない雰囲気下において該熱処理工程を行うことを特徴とする請求項１または２に記載の炭化珪素半導体装置の製造方法。
JP2007177283A 2007-07-05 2007-07-05 炭化珪素半導体装置の製造方法 Pending JP2009016602A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007177283A JP2009016602A (ja) 2007-07-05 2007-07-05 炭化珪素半導体装置の製造方法
DE102008027192A DE102008027192A1 (de) 2007-07-05 2008-06-06 Verfahren zur Herstellung einer Halbleitervorrichtung, die ein Siliziumkarbidsubstrat aufweist
US12/155,769 US20090011598A1 (en) 2007-07-05 2008-06-10 Method of manufacturing semiconductor device including silicon carbide substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007177283A JP2009016602A (ja) 2007-07-05 2007-07-05 炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009016602A true JP2009016602A (ja) 2009-01-22

Family

ID=40092702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007177283A Pending JP2009016602A (ja) 2007-07-05 2007-07-05 炭化珪素半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20090011598A1 (ja)
JP (1) JP2009016602A (ja)
DE (1) DE102008027192A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011060939A (ja) * 2009-09-09 2011-03-24 Toshiba Corp 半導体装置の製造方法
WO2011118101A1 (ja) * 2010-03-23 2011-09-29 住友電気工業株式会社 半導体装置およびその製造方法
JP2013161880A (ja) * 2012-02-02 2013-08-19 Mitsubishi Electric Corp 炭化珪素単結晶基板の製造方法
WO2014091929A1 (ja) * 2012-12-12 2014-06-19 昭和電工株式会社 ＳｉＣ基板の製造方法
WO2018070108A1 (ja) * 2016-10-13 2018-04-19 株式会社Sumco シリコンウェーハの研磨方法、シリコンウェーハの製造方法およびシリコンウェーハ

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2532773A4 (en) * 2010-02-05 2013-12-11 Sumitomo Electric Industries PROCESS FOR PRODUCING SILICON CARBIDE SUBSTRATE
DE102015223982A1 (de) * 2015-12-02 2017-06-08 Carl Zeiss Smt Gmbh Optisches System einer mikrolithographischen Projektionsbelichtungsanlage oder einer Waferinspektionsanlage

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0780770A (ja) 1993-09-14 1995-03-28 Nippon Steel Corp 炭化珪素単結晶のメカノケミカルポリシング方法
DE102005024073A1 (de) * 2005-05-25 2006-11-30 Siltronic Ag Halbleiter-Schichtstruktur und Verfahren zur Herstellung einer Halbleiter-Schichtstruktur

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011060939A (ja) * 2009-09-09 2011-03-24 Toshiba Corp 半導体装置の製造方法
WO2011118101A1 (ja) * 2010-03-23 2011-09-29 住友電気工業株式会社 半導体装置およびその製造方法
JP2011199132A (ja) * 2010-03-23 2011-10-06 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US8513676B2 (en) 2010-03-23 2013-08-20 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing same
JP2013161880A (ja) * 2012-02-02 2013-08-19 Mitsubishi Electric Corp 炭化珪素単結晶基板の製造方法
JP2014116553A (ja) * 2012-12-12 2014-06-26 Showa Denko Kk ＳｉＣ基板の製造方法
WO2014091929A1 (ja) * 2012-12-12 2014-06-19 昭和電工株式会社 ＳｉＣ基板の製造方法
US9502230B2 (en) 2012-12-12 2016-11-22 Showa Denko K.K. Method for producing SiC substrate
KR101752986B1 (ko) * 2012-12-12 2017-07-03 쇼와 덴코 가부시키가이샤 SiC 기판의 제조 방법
WO2018070108A1 (ja) * 2016-10-13 2018-04-19 株式会社Sumco シリコンウェーハの研磨方法、シリコンウェーハの製造方法およびシリコンウェーハ
JP2018064046A (ja) * 2016-10-13 2018-04-19 株式会社Sumco シリコンウェーハの研磨方法、シリコンウェーハの製造方法およびシリコンウェーハ
KR20190040328A (ko) * 2016-10-13 2019-04-17 가부시키가이샤 사무코 실리콘 웨이퍼 연마 방법, 실리콘 웨이퍼 제조 방법 및 실리콘 웨이퍼
KR102165589B1 (ko) * 2016-10-13 2020-10-14 가부시키가이샤 사무코 실리콘 웨이퍼 연마 방법, 실리콘 웨이퍼 제조 방법 및 실리콘 웨이퍼

Also Published As

Publication number Publication date
DE102008027192A1 (de) 2009-01-08
US20090011598A1 (en) 2009-01-08

Similar Documents

Publication Publication Date Title
JP2009016602A (ja) 炭化珪素半導体装置の製造方法
EP2048697B1 (en) Method for reusing delaminated wafer
JP4715470B2 (ja) 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
JP4442560B2 (ja) Ｓｏｉウエーハの製造方法
JP6933187B2 (ja) 半導体シリコンウェーハの金属不純物除去方法
JP6380245B2 (ja) Ｓｏｉウェーハの製造方法
EP2924736A1 (en) Method for manufacturing soi wafer
JP5703853B2 (ja) 貼り合わせウェーハの製造方法
JP2006165061A (ja) Ｓｏｉウェーハの製造方法
JP2007109961A (ja) 多層ｓｏｉウエーハの製造方法及び多層ｓｏｉウエーハ
JP6822375B2 (ja) シリコンエピタキシャルウエーハの製造方法
JP2010135539A (ja) 貼り合わせウェーハの製造方法
JP5190669B2 (ja) 貼り合わせウェーハの製造方法
JP2009283582A (ja) 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
CN104364880B (zh) Soi晶片的制造方法
JP2010153488A (ja) Ｓｏｉウエハの製造方法およびｓｏｉウエハ
KR102019658B1 (ko) Soi 웨이퍼의 제조방법
JP2007242972A (ja) Ｓｏｉウェーハの製造方法
JP2016082093A (ja) 貼り合わせウェーハの製造方法
JP5125194B2 (ja) 貼り合わせウエーハの製造方法
JP2008072049A (ja) 貼り合わせウェーハの製造方法
JP4617751B2 (ja) シリコンウェーハおよびその製造方法
WO2014061196A1 (ja) Ｓｏｉウェーハの製造方法
JP2005079389A (ja) 貼り合わせウェーハの分離方法及びその分離用ボート
JP2006294957A (ja) 貼り合わせｓｏｉウエーハの製造方法及び貼り合わせｓｏｉウエーハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090609