KR102019658B1 - Soi 웨이퍼의 제조방법 - Google Patents

Soi 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR102019658B1
KR102019658B1 KR1020157005145A KR20157005145A KR102019658B1 KR 102019658 B1 KR102019658 B1 KR 102019658B1 KR 1020157005145 A KR1020157005145 A KR 1020157005145A KR 20157005145 A KR20157005145 A KR 20157005145A KR 102019658 B1 KR102019658 B1 KR 102019658B1
Authority
KR
South Korea
Prior art keywords
wafer
insulating film
soi
etching
bonded
Prior art date
Application number
KR1020157005145A
Other languages
English (en)
Other versions
KR20150052041A (ko
Inventor
히로지 아가
토루 이시즈카
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20150052041A publication Critical patent/KR20150052041A/ko
Application granted granted Critical
Publication of KR102019658B1 publication Critical patent/KR102019658B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

본 발명은, 접합 전에 절연막을 적어도 본드 웨이퍼의 전체면에 형성하고, 이온주입층에서 본드 웨이퍼를 박리하기 전의 접합 웨이퍼를, 본드 웨이퍼의 접합면과는 반대측인 배면의 절연막을 보호하면서, 절연막을 용해 가능한 액체에 접촉시키거나, 절연막을 용해 가능한 기체에 노출시킴으로써, 본드 웨이퍼와 베이스 웨이퍼 사이에 위치하는 절연막을, 접합 웨이퍼의 외주단으로부터 중심방향으로 에칭하는 공정을 갖는 SOI 웨이퍼의 제조방법이다. 이에 따라, 본드 웨이퍼에 절연막을 형성하여 접합을 행할 때에, 테라스의 폭을 제어하여, SOI 섬의 발생을 방지함과 함께, 스크래치 및 SOI막두께 분포이상(異常)을 억제할 수 있는 SOI 웨이퍼의 제조방법이 제공된다.

Description

SOI 웨이퍼의 제조방법{SOI WAFER MANUFACTURING METHOD}
본 발명은, 이온주입 박리법에 의해 SOI 웨이퍼를 제조하는 방법에 관한 것이다.
종래, 이온주입 박리법에 의해 제작된 SOI 웨이퍼의 외주부에서는, SOI층이 전사되지 않고, 베이스 웨이퍼 표면이 노출된 테라스가 생긴다. 이는, 웨이퍼 외주부에서는, 연마처짐에 의해 웨이퍼의 평탄도가 악화되기 때문에 접합한 웨이퍼간의 결합력이 약하고, SOI층이 베이스 웨이퍼측에 전사되기 어려운 것이 주요인이다.
이 SOI 웨이퍼의 테라스부를 광학현미경으로 관찰하면, SOI층과 테라스부의 경계에, SOI층이 섬(島)형상으로 고립된 SOI 섬이 관찰된다. 이는, SOI층의 전사되는 평탄도와 전사되지 않는 평탄도의 천이영역에서 발생한다고 생각된다. 이러한 SOI 섬은, 디바이스 제작 프로세스에서 웨이퍼로부터 박리되고, 실리콘 파티클이 되어 디바이스 제작영역에 재부착하여, 디바이스의 불량의 원인이 되는 것이 우려된다(특허문헌 1).
또한, 이온주입 박리법에 있어서는, 상기 테라스부의 폭(테라스폭)은 접합하는 웨이퍼의 테라스부의 평탄도에 따라 정해지므로, 접합한 후에 테라스폭을 제어하는 것은 곤란하다. 예를 들어 SOI 웨이퍼의 테라스부에 레이저 마크 등을 디바이스 공정에서 작성하는 경우에는, 테라스폭이 너무 좁아지면 레이저 마크를 작성할 수 없다는 우려가 있었다.
이러한 SOI 섬을 개선하여, 테라스폭을 제어하는 방법으로서, 접합 후의 웨이퍼를 HF함유 수용액에 침지시키고, 본드 웨이퍼와 베이스 웨이퍼 사이에 위치하는 절연막을 외주로부터 에칭하는 방법이 있다(특허문헌 2).
일본특허공개 2002-305292호 공보 일본특허공개 2010-199353호 공보 일본특허공개 2006-216662호 공보 일본특허공표 2008-526038호 공보 일본특허공개 2006-270039호 공보
예를 들어, 본드 웨이퍼의 전체면에 절연막을 형성한 접합 웨이퍼를 이용하여, 특허문헌 2에 기재한 방법에 의해 테라스부의 SOI 섬의 개선을 행하면, 본드 웨이퍼와 베이스 웨이퍼의 접합면 이외에 형성된 절연막도 제거된다. 박리 후의 본드 웨이퍼는 절연막이 제거되어 있으므로 평탄한 형상 그대로인데, 박리 후의 SOI 웨이퍼는 접합면에 절연막이 있기 때문에 휨이 발생한다. 이는, 절연막과 실리콘의 열팽창률의 차이에 따라 발생하며, 특히 절연막이 산화막인 경우에는, SOI 웨이퍼가 SOI층측으로 볼록형상이 된다. 이 절연막에 기인하는 휨은 절연막의 막두께에 비례하여 커진다.
이와 같이, 박리 후의 본드 웨이퍼는 평탄한 형상인 것에 반해, SOI 웨이퍼는 SOI층측이 볼록형상이 되기 때문에, SOI 웨이퍼의 볼록형상의 선단부가 본드 웨이퍼에 접촉되어, 스크래치나 SOI막두께 분포이상(異常)이 발생한다는 문제가 발생하는 것을 본 발명자들은 발견하였다.
특허문헌 3에는, 이온주입 박리법에 의한 SOI 웨이퍼의 테라스부의 SOI 섬을 방지하기 위하여, 접합 전의 본드 웨이퍼 또는 베이스 웨이퍼에 형성한 산화막의 외주부를 미리 제거한 후에 접합하는 것이 기재되어 있다. 그러나, 특허문헌 3은, 접합 전에 산화막의 외주부를 제거하고 있으며, 이 제거공정이 복잡하다는 결점이 있다.
또한, 특허문헌 4에 개시된 기술은, 접합을 행한 상태에서 산화막의 제거를 행하는 점에서는 특허문헌 2와 동일하지만, 그 산화막의 제거방법은, 트리밍이라 칭하는 실리콘의 에칭을 행하기 위한 전처리인 점에서 상이하다. 또한, 이온주입 박리법에 특유의 문제인 SOI 섬에 관한 기재는 없다.
또한, 베이스 웨이퍼 배면의 산화막을 제거하지 않고 SOI 웨이퍼의 표면측만의 산화막을 제거하는 방법으로서, 특허문헌 5에 개시되는 스핀에칭에 의한 방법이 있다.
그러나, 박리 후의 SOI 웨이퍼에 스핀에칭을 적응시켜도 테라스부의 SOI 섬은 저감할 수 없으며, 매립 산화막 단면으로부터의 에칭에 의해 SOI층의 외주단이 오버행 형상이 되어 박리되기 쉬워진다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로, 본드 웨이퍼에 절연막을 형성하여 접합을 행할 때에, 테라스의 폭을 제어하여, SOI 섬의 발생을 방지함과 함께, 스크래치 및 SOI막두께 분포이상을 억제할 수 있는 SOI 웨이퍼의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은, 실리콘 단결정으로 이루어진 본드 웨이퍼의 표면으로부터 수소 또는 희가스 중 적어도 1종류의 가스이온을 이온주입하여 이온주입층을 형성하고, 이 본드 웨이퍼의 이온주입한 표면과 베이스 웨이퍼 표면을 절연막을 개재하여 접합한 후, 상기 이온주입층에서 본드 웨이퍼를 박리함으로써 SOI 웨이퍼를 제작하는 SOI 웨이퍼의 제조방법에 있어서, 상기 접합 전에 상기 절연막을 적어도 상기 본드 웨이퍼의 전체면에 형성하고, 상기 이온주입층에서 상기 본드 웨이퍼를 박리하기 전의 접합 웨이퍼를, 상기 본드 웨이퍼의 접합면과는 반대측인 배면의 상기 절연막을 보호하면서, 상기 절연막을 용해 가능한 액체에 접촉시키거나, 상기 절연막을 용해 가능한 기체에 노출시킴으로써, 상기 본드 웨이퍼와 상기 베이스 웨이퍼 사이에 위치하는 상기 절연막을, 상기 접합 웨이퍼의 외주단으로부터 중심방향으로 에칭하는 공정을 갖는 것을 특징으로 하는 SOI 웨이퍼의 제조방법을 제공한다.
이와 같이, 본드 웨이퍼와 베이스 웨이퍼 사이에 위치하는 절연막을, 접합 웨이퍼의 외주단으로부터 중심방향으로 에칭함으로써, 박리 후의 테라스폭을 제어할 수 있고, 이온주입 박리법에 특유의 결함인 SOI 섬의 발생을 방지할 수 있다. 동시에, 절연막의 에칭시에 본드 웨이퍼의 배면의 절연막을 보호함으로써, 박리 후, SOI층측(박리면측)이 볼록형상으로 휘는 SOI 웨이퍼에 대하여, 박리한 본드 웨이퍼를 박리면측이 오목형상이 되도록 휘게 할 수 있다. 이에 따라, 종래와 같은 평탄한 본드 웨이퍼와 볼록형상의 SOI 웨이퍼 사이의 형상의 미스매치에 의한 접촉을 방지하고, 박리 후의 SOI 웨이퍼의 스크래치 및 SOI막두께 분포이상을 억제할 수 있다.
이때, 상기 본드 웨이퍼와 상기 베이스 웨이퍼의 접합을 실온에서 행하고, 그 후, 열처리를 행하는 일 없이, 상기 절연막의 에칭을 행하는 것이 바람직하다.
이와 같이, 열처리를 행하는 일 없이 절연막의 에칭을 행함으로써, 절연막의 에칭 전에 이온주입층에서 본드 웨이퍼가 박리되는 것을 막을 수 있고, 또한, 보다 정확하게 테라스폭을 제어할 수 있고, SOI 섬의 발생을 방지할 수 있다.
혹은, 상기 본드 웨이퍼와 상기 베이스 웨이퍼의 접합을 실온에서 행하고, 그 후, 상기 이온주입층에 있어서 박리가 발생하지 않는 저온 열처리를 행한 후에, 상기 절연막의 에칭을 행할 수도 있다.
이와 같이 저온 열처리이면, 본드 웨이퍼가 박리되는 것을 막으면서 결합강도를 향상시킬 수 있고, 보다 정확하게 테라스폭을 제어할 수 있고, SOI 섬의 발생을 방지할 수 있다.
또한, 상기 절연막의 에칭을, 상기 접합 웨이퍼의 외주단으로부터 중심방향으로 0.3mm 이상 10mm 이하의 위치까지 행하는 것이 바람직하다.
이러한 범위에서 절연막의 에칭을 행함으로써, 테라스부에 레이저 마크 등을 디바이스 공정에서 제작하는 경우에, 적당한 테라스폭을 얻을 수 있고, 또한, SOI 섬의 발생을 확실하게 방지할 수 있다.
또한, 상기 절연막의 에칭에 있어서의 상기 본드 웨이퍼의 접합면과는 반대측인 배면의 상기 절연막을 보호하는 범위를, 상기 본드 웨이퍼의 외주단으로부터 중심방향으로 0mm 이상 75mm 이하의 위치보다 내측인 영역으로 하는 것이 바람직하다.
이러한 범위를 보호함으로써, 박리 후의 본드 웨이퍼를 보다 확실하게 휘게 하여, 박리 후의 SOI 웨이퍼의 스크래치 및 SOI막두께 분포이상을 보다 효과적으로 억제할 수 있다.
이때, 상기 본드 웨이퍼의 접합면과는 반대측인 배면의 상기 절연막의 보호를, 오링(O-ring)을 이용하여 행하는 것이 바람직하다.
이러한 오링을 이용한다면, 간이한 방법으로, 확실하게 본드 웨이퍼의 배면의 절연막을 보호할 수 있다.
또한, 상기 절연막을, 산화막, 질화막, 또는 이들의 적층막으로 하는 것이 바람직하다.
이러한 절연막이면 열처리나 CVD에 의해 용이하게 형성할 수 있다.
또한, 상기 절연막의 에칭이 행해진 상기 접합 웨이퍼를, 단결정 실리콘을 용해 가능한 액체에 침지하거나, 단결정 실리콘을 용해 가능한 기체에 노출시킴으로써, 상기 본드 웨이퍼의 외주부를, 상기 본드 웨이퍼의 접합면측으로부터 적어도 상기 이온주입층의 깊이까지 에칭한 후, 상기 본드 웨이퍼의 박리를 행하는 것이 바람직하다.
이러한 Si 에칭에 의해, 디바이스 제작공정에서 이물이 될 수 있는 부분을 미리 제거할 수 있다.
이상과 같이, 본 발명에 따르면, 본드 웨이퍼에 절연막을 형성하여 접합을 행하여, SOI 웨이퍼를 제조할 때에, 테라스의 폭을 제어하고, SOI 섬의 발생을 방지함과 함께, 박리 후의 SOI 웨이퍼의 스크래치 및 SOI막두께 분포이상을 억제할 수 있다.
도 1은 본 발명의 SOI 웨이퍼의 제조방법의 실시태양의 일예를 나타내는 플로우도이다.
도 2는 본 발명의 SOI 웨이퍼의 제조방법의 에칭공정의 다른 예를 나타내는 개략도이다.
도 3은 종래의 SOI 웨이퍼의 제조방법의 플로우도이다.
본 발명자들은, 이온주입 박리법에 의해 SOI 웨이퍼를 제작할 때에 발생하는 특유의 결함인 SOI 섬을 억제하기 위한 방법을 검토하였다. 그 결과, 본드 웨이퍼의 박리를 행하기 전에, 본드 웨이퍼와 베이스 웨이퍼 사이에 위치하는 절연막을, 외주단으로부터 중심방향으로 어느 정도의 범위까지 에칭 제거한다면, SOI 섬의 발생원인이 되는 결합강도가 약한 영역이 없어지기 때문에, SOI 섬이 발생하기 쉬운 영역에 있어서, 애매모호한 SOI층의 전사를 방지하여, 해당 영역에서는 확실하게 SOI층의 전사가 일어나지 않도록 할 수 있고, 그 결과, SOI 섬의 발생을 방지할 수 있는 것이라고 생각하였다.
이를 위해서는, 본드 웨이퍼의 박리를 행하기 전에, 접합 웨이퍼를, 불산 등의 절연막용 에칭액에 침지할 필요가 있다. 종래에는, 결합강도가 약한 상태에서 결합 계면을 에칭액에 침지하면 에칭액에 의한 결합 계면의 침식이 일어날 우려가 있으므로, 예를 들어 일본특허공개 H10-70054호 공보에 기재되어 있는 바와 같이, 에칭액에 침지하기 전에, 고온(예를 들어 1000℃ 이상)의 결합 열처리를 행할 필요가 있다고 생각하였다.
그런데, 이온주입 박리법의 경우, 에칭 전에 이러한 고온 열처리를 행하면 이온주입층에 있어서 본드 웨이퍼의 박리가 발생하기 때문에, 결과적으로 상술한 SOI 섬을 방지할 수는 없다. 이에, 본 발명자들은, 실온에서 접합을 행한 상태에서 에칭액에 침지한 경우에, 결합 계면의 실리콘 산화막의 에칭이 어느 정도 진행되는지 조사한 결과, 실리콘 산화막과 베어 실리콘의 결합 계면에서는, 50%HF 함유 수용액에 1일(24시간) 침지하여도, 결합 계면의 에칭은, 외주로부터 10mm 정도에 머무르는 것을 발견하였다.
그러나, 특허문헌 2에 나타내는 바와 같은 방법에서는, 본드 웨이퍼측에 절연막을 형성하여, 상기 에칭을 행한 경우, 박리 후의 SOI 웨이퍼에 휨이 발생하는 것을 알 수 있었다. 도 3에 나타내는 바와 같이, 이온주입층(111) 및 절연막(113)을 형성한 본드 웨이퍼(110)와, 베이스 웨이퍼(112)를 접합하고(도 3(a)), HF함유 수용액(115)에 침지시켜 결합 계면의 절연막(113)을 외주단으로부터 에칭하는 경우(도 3(b)), 본드 웨이퍼(110)의 배면의 절연막까지 제거되어, 본드 웨이퍼(110)를 이온주입층(111)에서 박리하면, 표리면에 절연막이 없는 본드 웨이퍼(박리 본드 웨이퍼(110'))가 얻어지고, 또한, 박리에 의해 이설(移設)된 SOI층(116)을 갖는 SOI 웨이퍼(117)가 제작된다(도 3(c)).
이 경우에는, 상기한 바와 같이 절연막과 실리콘의 열팽창률의 차이에 의해 SOI 웨이퍼(117)의 SOI층(116)측에 볼록형상의 휨이 발생한다. 한편, 표리의 절연막이 없는 박리 본드 웨이퍼(110')는 평탄한 형상이 된다.
박리 후의 SOI 웨이퍼(117)에 볼록형상의 휨이 발생하면, SOI 웨이퍼의 볼록형상 선단부에 있어서, 평탄한 형상인 본드 웨이퍼(110')와의 사이에, 형상의 미스매치에 의한 접촉이 발생하여, SOI층(116)의 표면에 스크래치나 SOI막두께 분포이상이 발생한다. 한편, SOI막두께 분포이상은, 박리 본드 웨이퍼(110')와 접촉한 SOI층(116)의 접촉부 표면에 있어서, 자연 산화막의 형성이 억제되기 때문에, 그 후 SOI 웨이퍼(117)의 세정공정에서, 그 부분의 SOI층의 에칭여유(代)가 다소 커지기 때문에 발생하는 것으로 생각된다.
박리 후의 SOI 웨이퍼의 스크래치 및 SOI막두께 분포이상의 발생을 억제하면서, 테라스부의 SOI 섬의 발생을 방지하는 방법을 예의 검토한 결과, 본드 웨이퍼 배면의 절연막을 보호하면서, 본드 웨이퍼와 베이스 웨이퍼 사이의 절연막을 에칭하는 방법에 의해, SOI 섬의 발생의 방지와, 스크래치 및 SOI막두께 분포이상의 억제를 동시에 달성할 수 있는 것을 발견하여, 본 발명을 완성시켰다.
이하, 본 발명에 대하여, 실시태양의 일예로서, 도면을 참조하면서 상세하게 설명하나, 본 발명은 이것으로 한정되지 않는다.
도 1은, 본 발명의 SOI 웨이퍼의 제조방법의 플로우도이다.
우선, 실리콘 단결정으로 이루어진 본드 웨이퍼의 전체면에 절연막을 형성한다. 다음에 절연막을 통해 본드 웨이퍼의 표면으로부터 수소 또는 희가스 중 적어도 1종류의 가스이온을 이온주입하여 이온주입층을 형성한다. 본 발명에서는, 절연막을, 본드 웨이퍼에만 형성할 수도 있고, 본드 웨이퍼와 베이스 웨이퍼 양쪽에 형성할 수도 있다.
형성하는 절연막으로는, 특별히 한정되지 않으나, 산화막이나 질화막이 일반적이며, 또는, 이들의 적층막으로 할 수도 있다.
그 후, 도 1(a)에 나타내는 바와 같이, 예를 들어 20~30℃ 정도의 실온에 있어서, 이온주입층(11)이 형성된 본드 웨이퍼(10)의 이온주입한 표면과 베이스 웨이퍼(12)의 표면을 절연막(13)을 개재하여 접합하여, 접합 웨이퍼(14)를 형성한다.
이러한 접합 전에, 적어도 한쪽 웨이퍼의 접합면에 플라즈마 처리를 행함으로써, 실온에서의 접합강도를 향상시킬 수도 있다.
이러한 접합 후, 열처리를 행하지 않고, 또는, 이온주입층(11)에 있어서 본드 웨이퍼(10)의 박리가 발생하지 않는 저온 열처리(예를 들어, 200~350℃)를 행한 후에, 다음 공정의 에칭을 행하는 것이 바람직하다.
이에 따라, 종래 이온주입 박리법을 이용할 때에 우려되었던, 에칭전 단계에서의 본드 웨이퍼의 박리를 막을 수 있고, 또한, 보다 정확하게 테라스폭을 제어할 수 있다.
그 후, 도 1(b)에 나타내는 바와 같이, 접합 웨이퍼(14)를, 본드 웨이퍼(10)의 접합면과는 반대측인 배면의 절연막(13b)을 보호하면서, 절연막을 용해 가능한 액체에 접촉시키거나, 절연막을 용해 가능한 기체에 노출시킴으로써, 본드 웨이퍼(10)와 베이스 웨이퍼(12) 사이에 위치하는 절연막(13a)을, 접합 웨이퍼(14)의 외주단으로부터 중심방향으로 에칭한다.
에칭하는 방법으로는, 접합 웨이퍼(14)를, 도 1(b)와 같이 에칭액(15)(절연막을 용해 가능한 액체)에 침지하는 방법을 이용할 수도 있고, 절연막을 용해가능한 증기에 노출시킴으로써 에칭하는 방법을 이용할 수도 있다.
절연막(13)이 산화막인 경우, 에칭액(15)으로는 HF함유 수용액이 호적한데, 버퍼드 불산, HF/H2O2/CH3COOH 수용액, HF/HNO3 수용액 등도 적용할 수 있다. 또한, 질화막의 경우에는, 인산을 이용하는 것이 바람직하다.
본드 웨이퍼(10)의 배면의 절연막(13b)의 보호는, 도 1(b)에 나타내는 바와 같이, 본드 웨이퍼(10)의 배면의 외주근방의 둘레방향 전체에 링형상의 고무(오링(19))를 접촉시켜, 에칭액이나 에칭가스를 차단하는 처리를 행할 수도 있고, PVC 등의 보호시트를 본드 웨이퍼(10)의 배면의 절연막(13b) 상에 붙일 수도 있다.
이러한 에칭에 의해, 본드 웨이퍼(10)와 베이스 웨이퍼(12) 사이에 위치하는 절연막(13a)은 외주단으로부터 침식된다. 절연막(13a)이 침식되면, 그 침식부분에서는, 본드 웨이퍼(10)와 베이스 웨이퍼(12)가 결합되어 있지 않으므로, 본드 웨이퍼(10)를 박리했을 때, 해당 침식부분은 SOI층의 전사가 일어나지 않아 테라스부가 된다. 한편, 절연막(13a)이 남은 영역에서는, 이후의 박리공정에 의해 SOI층이 전사된다. 결국, 상기 에칭에 의한 침식폭이 테라스폭이 된다. 한편, 본드 웨이퍼(10)의 배면의 절연막(13b)에 대해서는, 오링(19) 등에 의해 보호되기 때문에, 에칭은 발생하지 않는다.
또한, 본드 웨이퍼(10)의 배면의 절연막을 보호하면서 에칭하는 다른 방법으로서, 도 2와 같은 스핀에칭을 들 수 있다. 도 2에 나타내는 바와 같이, 본드 웨이퍼(10)의 배면을 흡착 테이블(20)에 흡착함으로써 에칭시에 본드 웨이퍼(10)의 전체면에 형성된 절연막(13) 중, 배면부분의 절연막을 보호할 수 있다. 접합 웨이퍼(14)를 수평으로 회전시킨 상태에서 베이스 웨이퍼(12)의 상부에서부터 에칭액(15)이나 에칭가스를 공급하면서, 본드 웨이퍼(10)의 배면측에 비에칭가스를 공급함으로써, 접합 웨이퍼(14)의 회전에 의한 원심력이나 비에칭가스의 풍압에 의해 본드 웨이퍼(10)의 배면에 에칭액(15)이나 에칭가스가 들어오지 않도록 할 수도 있다.
이러한 에칭을 행하는 경우, 에칭액에 작용하는 원심력의 영향에 의해, 에칭액이 본드 웨이퍼와 베이스 웨이퍼의 계면의 산화막에 도달하지 않을 우려가 있지만, 웨이퍼의 회전속도나 에칭액 또는 에칭가스의 유량을 적당히 조정함으로써, 본드 웨이퍼(10)와 베이스 웨이퍼(12) 사이에 위치하는 절연막을 외주단으로부터 에칭할 수 있다.
그런데, SOI 섬은 SOI층과 테라스부의 경계부분에 발생한다. 이 경계부분은, 접합하는 웨이퍼의 외주부에서 평탄도가 나쁘기 때문에, 결합강도가 약하고, SOI층이 부분적으로 밖에 전사되지 않는 영역이다. SOI 섬의 발생을 방지하기 위해서는, 도 1(b)에 나타내는 바와 같은 상기의 절연막(13a)의 에칭에 의해, SOI 섬이 발생하는 영역에까지 절연막(13a)의 침식폭을 넓혀, 상기 결합강도가 약해지는 영역까지 에칭함으로써, 해당 영역에서는 SOI층의 전사가 일어나지 않도록 한다면, SOI 섬은 확실하게 발생하지 않는다.
상기 에칭에 있어서의 절연막(13a)의 외주로부터의 침식폭은, 절연막의 종류나 에칭액, 에칭가스의 종류·농도·온도에 따라 변하게 되지만, 동일한 조건하에서는, 에칭시간에 따라 침식폭을 제어할 수 있으므로, 이들 조건을 조절함으로써 SOI층 전사 후의 테라스폭을 제어할 수 있게 된다.
이러한 절연막(13a)의 에칭을, 예를 들어, 접합 웨이퍼(14)의 외주단으로부터 중심방향으로 0.3mm 이상 10mm 이하의 위치까지 행하는 것이 바람직하다.
이러한 침식폭으로 조절함으로써, 상기한 바와 같이 SOI 섬이 발생하기 쉬운 영역을 에칭 제거할 수 있고, 테라스폭을 제어하여, SOI 섬의 발생을 확실하게 방지할 수 있다. 이때, 접합 웨이퍼(14)를 형성하는 본드 웨이퍼(10) 및 베이스 웨이퍼(12)의 외주단부에는, 일반적으로 수백μm 정도의 폭의 면취부가 형성되어 있으며, 그 부분은 결합되지 않고, SOI 섬도 발생하지 않으므로, 침식폭은 0.5mm 이상으로 하는 것이 보다 바람직하고, 또한, SOI층의 유효면적을 고려할 때 3mm 이하로 하는 것이 보다 바람직하다.
또한, 본드 웨이퍼(10)의 배면의 보호범위로는, 특별히 한정되지 않는다. 박리 후의 본드 웨이퍼에 SOI 웨이퍼와는 반대방향인(박리면이 오목형상인) 휨이 보다 확실하게 발생하도록, 외주로부터 수 mm 정도로부터 내측인 영역이 바람직하나, 허용가능한 휨의 레벨에 따라서는, 더 내측의 범위에서 보호할 수도 있다. 직경 300mm의 웨이퍼인 경우, 보호범위를, 예를 들어, 본드 웨이퍼(10)의 외주단으로부터 중심방향으로 0mm 이상 75mm 이하의 위치보다 내측인 영역으로 하는 것이 바람직하다. 해당 보호범위는, 예를 들어, 본드 웨이퍼(10)의 외주단으로부터 중심방향으로 0mm 이상 75mm 이하의 위치에 오링(19)을 설치함으로써 조절할 수 있다.
이러한 범위의 절연막을 보호하여 남김으로써, 박리 후의 본드 웨이퍼에 오목형상의 휨을 보다 확실하게 발생시킬 수 있다.
그 후, 도 1(c)에 나타내는 바와 같이, 상기와 같이 절연막(13a)의 에칭이 행해진 접합 웨이퍼(14)를, 실리콘 단결정이 용해 가능한 액체에 침지하거나, 실리콘 단결정이 용해 가능한 기체에 노출시킴으로써, 본드 웨이퍼(10)의 접합면측으로부터 적어도 이온주입층(11)의 깊이까지의 외주부(18)를 에칭하는 것도 바람직하다.
이와 같이 본드 웨이퍼의 외주부를 Si 에칭함으로써, 디바이스 제작공정에서 이물이 될 수 있는 개소를 미리 제거할 수 있다. 이에 따라, SOI 섬의 발생이 보다 확실하게 방지되게 된다. 또한, 본드 웨이퍼 외주부(18)의 이온주입층이 제거되게 되므로, 후공정에서 열처리가 가해져도 외주부에서의 블리스터링(부풀어지는 현상)이 발생하지 않게 된다. 따라서, 해당 블리스터링에 기인하여 발생하는 Si찌꺼기(屑)가 SOI 웨이퍼의 테라스부에 부착되는 것을 막을 수 있다. 한편, 부착된 Si찌꺼기는 SOI 섬처럼 베이스 웨이퍼에 결합한 것은 아니므로, 일반적인 세정에 의해 어느 정도 제거할 수 있지만, 완전히 제거하는 것은 곤란하기 때문에, 상기와 같은 외주부의 Si 에칭에 의해 Si찌꺼기의 부착도 가능한 한 억제하는 것이 바람직하다.
실리콘 단결정이 용해 가능한 액체로는, 예를 들어 TMAH(수산화테트라메틸암모늄) 수용액 등을 들 수 있으나, 실리콘 단결정이 용해 가능한 액체, 또는, 실리콘 단결정이 용해 가능한 기체라면, 이것으로 한정되지 않는다.
또한, 이러한 Si 에칭을 행하기 전에, 해당 Si 에칭을 실시하는 범위 이외의 본드 웨이퍼(10) 및 베이스 웨이퍼(12)의 외주가 불필요하게 에칭되지 않도록, 미리 마스크하여 보호해 두는 것이 바람직하다.
그 후, 도 1(d)에 나타내는 바와 같이, 예를 들어, 400℃ 이상의 박리 열처리에 의해, 이온주입층(11)에서 본드 웨이퍼(10)의 일부를 박리함으로써 (박리 후의 본드 웨이퍼(10)'), SOI층(16)이 절연막(13a)(매립절연막) 상에 형성된 SOI 웨이퍼(17)를 제작한다.
이때 본 발명에서는, 본드 웨이퍼의 박리면이 오목형상으로 휘어져 있으며, 종래와 같은 형상의 미스매치에 의한 접촉을 막을 수 있다.
이상과 같이 본 발명이라면, 테라스부의 폭을 제어하여, SOI 섬의 발생을 방지할 수 있음과 함께, 박리 후의 미스매치한 접촉에 의한 스크래치 및 SOI막두께 분포이상도 억제할 수 있어, 고품질의 SOI 웨이퍼를 제조할 수 있다.
실시예
이하, 실시예 및 비교예를 들어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이것들로 한정되지 않는다.
(실시예 1)
직경 300mm의 실리콘 단결정 웨이퍼의 전체면에 150nm의 열산화막을 형성한 본드 웨이퍼에, 수소이온을 하기 표 1의 이온주입 조건으로 주입하고, 직경 300mm의 실리콘 단결정 웨이퍼로 이루어진 베이스 웨이퍼와 접합하고(도 1(a)의 공정), 접합 후에 본드 웨이퍼 배면의 산화막을 도 1과 같이 오링으로 보호한 상태에서 HF처리(50%HF수용액으로의 침지)를 행하고(도 1(b)의 공정), 그 후, 박리 열처리하여 박리하여 SOI 웨이퍼를 제작하였다(도 1(d)의 공정).
(실시예 2)
HF처리에 있어서의 배면 산화막의 보호를 웨이퍼 중심으로부터 외주 5mm까지로 하고, HF처리 후에, TMAH 수용액에 의한 본드 웨이퍼 외주부의 Si 에칭공정(도 1(c)의 공정)을 추가한 것을 제외하고는 실시예 1과 동일하게 SOI 웨이퍼를 제작하였다.
(비교예 1)
실시예 1과 동일한 열산화막이 부착된 본드 웨이퍼와 베이스 웨이퍼를 준비하고, 양 웨이퍼를 접합한 후(도 3(a)의 공정), HF처리를 행하지 않고 박리 열처리하여 본드 웨이퍼를 박리하여(도 3(c)의 공정), SOI 웨이퍼를 제작하였다.
(비교예 2)
비교예 1과 마찬가지로, 단, 본드 웨이퍼와 베이스 웨이퍼를 접합한 후, 본드 웨이퍼 배면 산화막의 보호를 행하지 않고 HF처리를 행하고(도 3(b)의 공정), 그 후, 박리 열처리하여 본드 웨이퍼를 박리하여, SOI 웨이퍼를 제작하였다.
상기 실시예 1, 2, 비교예 1, 2의 조건, 평가결과를 표 1에 나타낸다.
한편, 스크래치의 관찰은 집광등 하에서 육안 관찰에 의해 실시하였다. 또한, SOI막두께 분포관찰은 광학적 막두께 측정기(ADE Corporation제 Acumap)를 이용하여 측정을 행하였다.
[표 1]
Figure 112015019448815-pct00001

표 1에 나타내는 바와 같이, 실시예 1, 2에서는 본 발명의 에칭에 의해, SOI 섬의 발생을 방지할 수 있고, 나아가, 본드 웨이퍼 배면의 산화막을 남김으로써, 스크래치나 SOI막두께 분포이상을 억제할 수 있었다. 한편, HF처리를 행하지 않은 비교예 1에서는 SOI 섬이 검출되었고, 본드 웨이퍼 배면의 산화막을 보호하지 않고 HF처리를 행한 비교예 2에서는, 웨이퍼 중앙부분에 스크래치가 관찰되었으며, 나아가 웨이퍼 중앙부의 수cm2의 영역에 SOI층의 막두께가 주위에 비해 급격하게 얇아진 부분이 관찰되었다.
한편, 본 발명은, 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용 효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (19)

  1. 실리콘 단결정으로 이루어진 본드 웨이퍼의 표면으로부터 수소 또는 희가스 중 적어도 1종류의 가스이온을 이온주입하여 이온주입층을 형성하고, 이 본드 웨이퍼의 이온주입한 표면과 베이스 웨이퍼 표면을 절연막을 개재하여 접합한 후, 상기 이온주입층에서 본드 웨이퍼를 박리함으로써 SOI 웨이퍼를 제작하는 SOI 웨이퍼의 제조방법에 있어서,
    상기 접합 전에 상기 절연막을 적어도 상기 본드 웨이퍼의 전체면에 형성하고, 상기 이온주입층에서 상기 본드 웨이퍼를 박리하기 전의 접합 웨이퍼를, 상기 본드 웨이퍼의 접합면과는 반대측인 배면의 상기 절연막을 보호하면서, 상기 절연막을 용해 가능한 액체에 접촉시키거나, 상기 절연막을 용해 가능한 기체에 노출시킴으로써, 상기 본드 웨이퍼와 상기 베이스 웨이퍼 사이에 위치하는 상기 절연막을, 상기 접합 웨이퍼의 외주단으로부터 중심방향으로 에칭하는 공정을 가지며,
    상기 절연막의 에칭에 있어서의 상기 본드 웨이퍼의 접합면과는 반대측인 배면의 상기 절연막을 보호하는 범위를, 상기 본드 웨이퍼의 외주단으로부터 중심방향으로 0mm 이상 75mm 이하의 위치보다 내측인 영역으로 하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  2. 제1항에 있어서,
    상기 본드 웨이퍼와 상기 베이스 웨이퍼의 접합을 실온에서 행하고, 그 후, 열처리를 행하는 일 없이, 상기 절연막의 에칭을 행하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  3. 제1항에 있어서,
    상기 본드 웨이퍼와 상기 베이스 웨이퍼의 접합을 실온에서 행하고, 그 후, 상기 이온주입층에 있어서 박리가 발생하지 않는 저온 열처리를 행한 후에, 상기 절연막의 에칭을 행하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  4. 제1항에 있어서,
    상기 절연막의 에칭을, 상기 접합 웨이퍼의 외주단으로부터 중심방향으로 0.3mm 이상 10mm 이하의 위치까지 행하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  5. 제2항에 있어서,
    상기 절연막의 에칭을, 상기 접합 웨이퍼의 외주단으로부터 중심방향으로 0.3mm 이상 10mm 이하의 위치까지 행하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  6. 제3항에 있어서,
    상기 절연막의 에칭을, 상기 접합 웨이퍼의 외주단으로부터 중심방향으로 0.3mm 이상 10mm 이하의 위치까지 행하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 본드 웨이퍼의 접합면과는 반대측인 배면의 상기 절연막의 보호를, 오링(O-ring)을 이용하여 행하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  8. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 절연막을, 산화막, 질화막, 또는 이들의 적층막으로 하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  9. 제7항에 있어서,
    상기 절연막을, 산화막, 질화막, 또는 이들의 적층막으로 하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  10. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 절연막의 에칭이 행해진 상기 접합 웨이퍼를, 단결정 실리콘을 용해 가능한 액체에 침지하거나, 단결정 실리콘을 용해 가능한 기체에 노출시킴으로써, 상기 본드 웨이퍼의 외주부를, 상기 본드 웨이퍼의 접합면측으로부터 적어도 상기 이온주입층의 깊이까지 에칭한 후, 상기 본드 웨이퍼의 박리를 행하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  11. 제7항에 있어서,
    상기 절연막의 에칭이 행해진 상기 접합 웨이퍼를, 단결정 실리콘을 용해 가능한 액체에 침지하거나, 단결정 실리콘을 용해 가능한 기체에 노출시킴으로써, 상기 본드 웨이퍼의 외주부를, 상기 본드 웨이퍼의 접합면측으로부터 적어도 상기 이온주입층의 깊이까지 에칭한 후, 상기 본드 웨이퍼의 박리를 행하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  12. 제8항에 있어서,
    상기 절연막의 에칭이 행해진 상기 접합 웨이퍼를, 단결정 실리콘을 용해 가능한 액체에 침지하거나, 단결정 실리콘을 용해 가능한 기체에 노출시킴으로써, 상기 본드 웨이퍼의 외주부를, 상기 본드 웨이퍼의 접합면측으로부터 적어도 상기 이온주입층의 깊이까지 에칭한 후, 상기 본드 웨이퍼의 박리를 행하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  13. 제9항에 있어서,
    상기 절연막의 에칭이 행해진 상기 접합 웨이퍼를, 단결정 실리콘을 용해 가능한 액체에 침지하거나, 단결정 실리콘을 용해 가능한 기체에 노출시킴으로써, 상기 본드 웨이퍼의 외주부를, 상기 본드 웨이퍼의 접합면측으로부터 적어도 상기 이온주입층의 깊이까지 에칭한 후, 상기 본드 웨이퍼의 박리를 행하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
KR1020157005145A 2012-09-03 2013-07-30 Soi 웨이퍼의 제조방법 KR102019658B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2012-193578 2012-09-03
JP2012193578A JP5862521B2 (ja) 2012-09-03 2012-09-03 Ｓｏｉウェーハの製造方法
PCT/JP2013/004600 WO2014034019A1 (ja) 2012-09-03 2013-07-30 Ｓｏｉウェーハの製造方法

Publications (2)

Publication Number Publication Date
KR20150052041A KR20150052041A (ko) 2015-05-13
KR102019658B1 true KR102019658B1 (ko) 2019-09-09

Family

ID=50182862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157005145A KR102019658B1 (ko) 2012-09-03 2013-07-30 Soi 웨이퍼의 제조방법

Country Status (7)

Country Link
US (1) US9673085B2 (ko)
EP (1) EP2894657B1 (ko)
JP (1) JP5862521B2 (ko)
KR (1) KR102019658B1 (ko)
CN (1) CN104603910B (ko)
SG (1) SG11201500870YA (ko)
WO (1) WO2014034019A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6879223B2 (ja) * 2018-01-18 2021-06-02 株式会社Sumco 貼り合わせウェーハの製造方法
US11282739B2 (en) 2019-12-13 2022-03-22 Globalwafers Co., Ltd. Methods for removing an oxide film from a SOI structure and methods for preparing a SOI structure
CN115799273B (zh) * 2022-12-21 2024-02-09 中环领先半导体科技股份有限公司 一种绝缘体上硅晶圆及制备方法、半导体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199353A (ja) * 2009-02-26 2010-09-09 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107091A (ja) * 1994-09-30 1996-04-23 Kyushu Komatsu Denshi Kk Ｓｏｉ基板の製法
JP3030545B2 (ja) 1997-07-19 2000-04-10 信越半導体株式会社 接合ウエーハの製造方法
JP4304879B2 (ja) 2001-04-06 2009-07-29 信越半導体株式会社 水素イオンまたは希ガスイオンの注入量の決定方法
JP2004022838A (ja) * 2002-06-17 2004-01-22 Sumitomo Mitsubishi Silicon Corp 貼り合わせｓｏｉ基板およびその製造方法
FR2880184B1 (fr) 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
JP2006216662A (ja) * 2005-02-02 2006-08-17 Sumco Corp 貼合せｓｏｉウェーハの製造方法及びｓｏｉウェーハ
CN101124657B (zh) 2005-02-28 2010-04-14 信越半导体股份有限公司 贴合晶圆的制造方法及贴合晶圆
JP4398934B2 (ja) * 2005-02-28 2010-01-13 信越半導体株式会社 Ｓｏｉウエーハの製造方法
EP1868230B1 (en) 2005-04-06 2013-10-23 Shin-Etsu Handotai Co., Ltd. Manufacting method of soi wafer and soi wafer manufactured by this method
CN100487885C (zh) 2005-07-29 2009-05-13 上海新傲科技有限公司 一种绝缘体上硅的制作方法
JP5272329B2 (ja) 2007-05-22 2013-08-28 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP2011071193A (ja) * 2009-09-24 2011-04-07 Sumco Corp 貼合せｓｏｉウェーハ及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199353A (ja) * 2009-02-26 2010-09-09 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法

Also Published As

Publication number Publication date
KR20150052041A (ko) 2015-05-13
EP2894657B1 (en) 2020-01-22
US9673085B2 (en) 2017-06-06
EP2894657A4 (en) 2016-04-27
EP2894657A1 (en) 2015-07-15
JP2014049699A (ja) 2014-03-17
SG11201500870YA (en) 2015-04-29
US20150206790A1 (en) 2015-07-23
CN104603910A (zh) 2015-05-06
WO2014034019A1 (ja) 2014-03-06
JP5862521B2 (ja) 2016-02-16
CN104603910B (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
JP5244650B2 (ja) Ｓｏｉウェーハの製造方法
KR101901872B1 (ko) Soi웨이퍼의 제조방법
US8505197B2 (en) Methods of fabricating multilayer substrates
US20140235032A1 (en) Method for producing transparent soi wafer
KR101910100B1 (ko) Soi 웨이퍼의 제조방법
KR102019658B1 (ko) Soi 웨이퍼의 제조방법
KR101914755B1 (ko) Soi 웨이퍼의 제조방법
KR102095383B1 (ko) 접합 웨이퍼의 제조방법
JP2016201454A (ja) Ｓｏｉウェーハの製造方法
KR20160052551A (ko) 접합 웨이퍼의 제조방법
JP2010040540A (ja) Ｓｉｍｏｘ基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant