DE102008027192A1 - Verfahren zur Herstellung einer Halbleitervorrichtung, die ein Siliziumkarbidsubstrat aufweist - Google Patents
Verfahren zur Herstellung einer Halbleitervorrichtung, die ein Siliziumkarbidsubstrat aufweist Download PDFInfo
- Publication number
- DE102008027192A1 DE102008027192A1 DE102008027192A DE102008027192A DE102008027192A1 DE 102008027192 A1 DE102008027192 A1 DE 102008027192A1 DE 102008027192 A DE102008027192 A DE 102008027192A DE 102008027192 A DE102008027192 A DE 102008027192A DE 102008027192 A1 DE102008027192 A1 DE 102008027192A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- silicon carbide
- carbide substrate
- sic
- sic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 104
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 78
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 77
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 230000007547 defect Effects 0.000 claims abstract description 41
- 239000013078 crystal Substances 0.000 claims abstract description 10
- 238000005520 cutting process Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 33
- 238000010438 heat treatment Methods 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 230000000052 comparative effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02024—Mirror polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
In einem Verfahren zur Herstellung einer Siliziumksubstrat (1) dadurch bereitgestellt, dass ein Stab geschnitten wird, der aus einem Siliziumkarbid-Einkristall hergestellt ist. Das Siliziumkarbidsubstrat (1) wird wärmebehandelt, um einen Substratdefekt (3) zu enthüllen, der an einem Oberflächenabschnitt des Siliziumkarbidsubstrats (1) erzeugt worden ist, und der Oberflächenabschnitt des Siliziumkarbidsubstrats (1) wird chemisch-mechanisch derart poliert, dass der enthüllte Substratdefekt (3) entfernt wird. Anschließend wird an dem Siliziumkarbidsubstrat (1) ein Halbleiterelement ausgeformt.
Description
- Die gegenwärtige Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleitervorrichtung, die ein Substrat aufweist, das aus Siliziumkarbid (SiC) hergestellt ist.
- Ein SiC-Substrat wird gewöhnlich dadurch ausgeformt, dass ein Stab bzw. Ingot, der aus einem SiC-Einkristall hergestellt ist, geschnitten wird. Das geschnittene SiC-Substrat kann einen Substratdefekt aufweisen, beispielsweise eine Kristalldeformation bzw. Kristallverformung aufgrund einer Beschädigung, die bei dem Schneidevorgang erzeugt worden ist. Wenn unter Verwendung des SiC-Substrats eine Halbleitervorrichtung hergestellt wird, wird daher ein Oberflächenbereich des geschnittenen SiC-Substrats geläppt (lapped), und das SiC-Substrat wird in einem chemisch-mechanischen Polierprozess (CMP-Prozess) zum Entfernen des Substratdefekts behandelt, bevor an dem SiC-Substrat ein Halbleiterelement ausgeformt wird, wie es beispielsweise in der
JP-A-7-80770 - Der Substratdefekt kann jedoch eine Kristallverformung umfassen. Die Kristallverformung wird durch einen Aushärtungsprozess bzw. Glühprozess (anneal process) während des Ausformens des Halbleiterelementes enthüllt, aber es ist schwierig, die Kristallverformung vor dem CMP-Prozess festzustellen bzw. zu beobachten. Somit ist es schwierig, die Dicke des SiC-Substrats zu wissen, die bei dem CMP-Prozess poliert werden muss, um den Substratdefekt zu beseitigen. Daher wird herkömmlicherweise eine vorgegebene Dicke des SiC-Substrats entfernt. Wenn sich der Substratdefekt jedoch an einem tiefliegenden Abschnitt des SiC-Substrats befindet, kann der Substratdefekt vorhanden bleiben. Wenn sich im Gegensatz dazu der Substratdefekt an einem flachen bzw. seichten Abschnitt des SiC-Substrats befindet, ist bei dem CMP-Prozess zusätzliche Zeit notwendig, um einen Abschnitt des SiC-Substrats zu entfernen, der nicht entfernt werden muss.
- Es ist Aufgabe der gegenwärtigen Erfindung, ein Verfahren zur Herstellung einer Halbleitervorrichtung, die ein Siliziumkarbidsubstrat aufweist, bereitzustellen.
- Die Lösung der Aufgabe erfolgt durch die Merkmale des unabhängigen Anspruchs. Weitere vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
- Gemäß einem Gesichtspunkt der Erfindung weist ein Verfahren zur Herstellung einer Siliziumkarbidhalbleitervorrichtung folgende Schritte auf: Schneiden eines Stabes bzw. Ingots, der aus einem Siliziumkarbid-Einkristall hergestellt ist, um ein Siliziumkarbidsubstrat herzustellen; Wärmebehandeln des Siliziumkarbidsubstrats, um einen Substratdefekt zu enthüllen, der an einem Oberflächenabschnitt des Siliziumkarbidsubstrats erzeugt worden ist; chemisch-mechanisches Polieren des Oberflächenabschnitts des Siliziumkarbidsubstrats derart, dass der enthüllte Substratdefekt entfernt wird; und Ausformen eines Halbleiterelements an dem Siliziumkarbidsubstrat.
- Bei dem gegenwärtigen Herstellungsverfahren kann der chemisch-mechanische Polierprozess (CMP-Prozess) durchgeführt werden, während der Substratdefekt festgestellt wird. Somit kann der Substratdefekt mit hoher Sicherheit sogar dann entfernt werden, wenn er sich an einem tiefliegenden Abschnitt des SiC-Substrats befindet. Außerdem kann der CMP-Prozess beendet werden, bevor zusätzliche Zeit verwendet wird, um einen Abschnitt zu polieren, der nicht entfernt werden muss.
- Die vorliegende Erfindung wird in der nachfolgenden Beschreibung unter Bezugnahme auf die Zeichnungen erläutert.
-
1 ist ein Ablaufdiagramm, das einen Herstellungsprozess einer SiC-Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung und einen Herstellungsprozess einer SiC-Halbleitervorrichtung gemäß einem Vergleichsbeispiel darstellt; -
2A –2C sind schematische Darstellungen, die ein SiC-Substrat in jedem in1 dargestellten Prozess zeigen; und -
3 ist eine grafische Darstellung, die Defekthäufigkeiten der SiC-Halbleitervorrichtungen zeigt, die durch den Herstellungsprozess gemäß der Ausführungsform und durch den Herstellungsprozess gemäß dem Vergleichsbeispiel ausgeformt worden sind. - Unter Bezugnahme auf die
1 bis2C wird ein Verfahren zur Herstellung einer SiC-Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung beschrieben. - Als Erstes wird ein SiC-Substrat
1 durch Schneiden eines Stabes bzw. Ingots, der aus einem SiC-Einkristall hergestellt ist, bereitgestellt. In dem gegenwärtigen Stadium erfolgt kein Polieren einer Oberfläche des SiC-Substrats1 . Daher weist das SiC-Substrat1 eine Oberflächenrauigkeit2 auf, wie sie in2A dargestellt ist. - Anschließend wird die Oberfläche des SiC-Substrats
1 geläppt, und dadurch wird die Oberflächenrauigkeit2 des SiC-Substrats1 fast beseitigt. Zum gegenwärtigen Zeitpunkt verbleiben an einem Oberflächenabschnitt des SiC-Substrats1 Substratdefekte. Es ist jedoch schwierig, die Substratdefekte festzustellen. In einem Herstellungsprozess gemäß einem Vergleichsbeispiel (CE) wird das SiC-Substrat1 unmittelbar nach dem Läpp-Prozess durch einen CMP-Prozess auf eine Art und Weise behandelt, die dem Stand der Technik ähnlich ist. In einem Herstellungsprozess gemäß der gegenwärtigen Ausführungsform (E1) werden die Substratdefekte, die an dem Oberflächenabschnitt des SiC-Substrats1 erzeugt worden sind, vor dem CMP-Prozess enthüllt. - Insbesondere wird das SiC-Substrat in einer Erwärmungsvorrichtung bzw. Heizvorrichtung angeordnet und bei einer Temperatur beispielsweise in einem Bereich von ungefähr 1000°C bis ungefähr 1100°C behandelt. Das SiC-Substrat
1 wird in einer Atmosphäre bzw. Umgebung wärmebehandelt, in der die Oberfläche des SiC-Substrats1 nicht oxidiert wird, d. h. in einer nichtoxidierenden Atmosphäre. Wie in2B dargestellt ist, werden somit die Substratdefekte3 enthüllt, und sie können festgestellt werden. Wenn die Substratdefekte3 einmal enthüllt worden sind, behalten sie den enthüllten Zustand sogar dann bei, nachdem die Temperatur des SiC-Substrats1 verringert worden ist. Selbst wenn die Temperatur des SiC-Substrats1 vor dem CMP-Prozess verringert worden ist, können so die Substratdefekte3 festgestellt werden. - Anschließend wird der Oberflächenabschnitt des SiC-Substrats
1 durch den CMP-Prozess spiegelglanzpoliert bzw. hochglanzpoliert (mirror-polished). Weil die Substratdefekte3 während des CMP-Prozesses festgestellt werden können, wird der CMP-Prozess dann beendet, wenn die Substratdefekte3 entfernt worden sind, wie es in2C dargestellt ist, oder wenn sich eine Defektdichte bzw. Defekthäufigkeit auf ein Niveau verringert hat, auf dem der Substratdefekt3 auf ein Halbleiterelement, das in einem späteren Prozess ausgeformt wird, keinen Einfluss hat. Bei dem Herstellungsprozess gemäß der gegenwärtigen Ausführungsform kann der CMP-Prozess durchgeführt werden, während die Substratdefekte3 festgestellt werden. Somit können die Substratdefekte3 mit hoher Sicherheit sogar dann entfernt werden, wenn sie sich an einem tiefliegenden Abschnitt des SiC-Substrats1 befinden. Außerdem kann der CMP-Prozess beendet werden, bevor zusätzliche Zeit verwendet wird, um einen Abschnitt zu polieren, der nicht entfernt werden muss. - Nachdem das SiC-Substrat
1 dem CMP-Prozess unterzogen worden ist, wird unter Verwendung des SiC-Substrats1 ein Halbleiterelement, beispielsweise ein Leistungs-Metalloxid-Halbleiter-Feldeffekt-Transistor (ein Power-MOSFET) ausgeformt. Wenn das SiC-Substrat1 durch den Herstellungsprozess gemäß der gegenwärtigen Ausführungsform ausgeformt wird, wird die SiC-Halbleitervorrichtung durch die Substratdefekte3 weniger beeinträchtigt. - Wie oben beschrieben werden in dem Herstellungsprozess gemäß der gegenwärtigen Ausführungsform die Substratdefekte
3 , die an dem Oberflächenabschnitt des SiC-Substrats1 erzeugt worden sind, durch die Wärmebehandlung vor dem CMP-Prozess enthüllt. So kann der CMP-Prozess durchgeführt werden, während die Substratdefekte3 festgestellt werden. Dadurch können die Substratdefekte3 mit großer Sicherheit sogar dann entfernt werden, wenn sie sich an einem tiefliegenden Abschnitt des SiC-Substrats1 befinden. Außerdem kann der CMP-Vorgang beendet werden, bevor zusätzliche Zeit verwendet wird, um einen Abschnitt zu polieren, der nicht entfernt werden muss. - Um die oben beschriebene Wirkung zu überprüfen bzw. zu bestätigen, kann an einem Zeitpunkt T1, nachdem an dem SiC-Substrat
1 eine Drift-Schicht ausgeformt worden ist, und an einem Zeitpunkt T2, nachdem ein Aushärten (Anneal) durchgeführt worden ist, um Störstellen zu aktivieren, die in die Drift-Schicht ionenimplantiert worden sind, eine Dichte der festgestellten Substratdefekte3 erfasst werden. - Wenn das SiC-Substrat
1 durch den Herstellungsprozess gemäß der gegenwärtigen Ausführungsform (E1) ausgeformt wird, werden die Substratdefekte, die an dem Oberflächenabschintt des SiC-Substrats1 erzeugt worden sind, durch die Wärmebehandlung vor dem CMP-Prozess enthüllt, und sie werden mit großer Sicherheit durch den CMP-Prozess entfernt. So ändert sich die Anzahl der festgestellten Substratdefekte3 zwischen dem Zeitpunkt T1 und dem Zeitpunkt T2 ein wenig, wie es in3 dargestellt ist. Wenn im Gegensatz dazu das SiC-Substrat1 durch den Herstellungsprozess gemäß dem Vergleichsbeispiel (CE) ausgeformt wird, wird der CMP-Prozess in einem Stadium durchgeführt, in dem die Substratdefekte3 nicht festgestellt werden können. So verbleibt ein Teil der Substratdefekte3 nach dem CMP-Prozess und die verbleibenden Substratdefekte3 werden durch das Aktivierungsaushärten bzw. Aktivierungs-Annealing enthüllt. - Wenn die Substratdefekte
3 , die an dem Oberflächenabschnitt des SiC-Substrats1 erzeugt worden sind, durch die Wärmebehandlung vor dem CMP-Prozess enthüllt werden, kann die oben beschriebene Wirkung erzielt werden. - Andere Ausführungsformen
- Obwohl die gegenwärtige Erfindung im Zusammenhang mit ihren bevorzugten Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen vollständig beschrieben worden ist, ist anzumerken, dass für einen Fachmann verschiedene Änderungen und Modifikationen ersichtlich werden.
- In der oben beschriebenen Ausführungsform wird die Wärmebehandlung in der Atmosphäre durchgeführt, in der beispielsweise die Oberfläche des SiC-Substrats
1 nicht oxidiert wird. Alternativ kann die Wärmebehandlung in einer Atmosphäre durchgeführt werden, in der die Oberfläche des SiC-Substrats1 oxidiert wird. In dem gegenwärtigen Fall wird der Oberflächenabschnitt des SiC-Substrats1 mit dem Oxidfilm bei dem CMP-Prozess entfernt. Dadurch kann die oben beschriebene Wirkung erzielt werden. - In der oben beschriebenen Ausführungsform wird die Wärmebehandlung bei einer Temperatur in einem Bereich von ungefähr 1000°C bis ungefähr 1100°C durchgeführt. Alternativ kann die Temperatur höher als 1100°C sein.
- Erfindungsgemäß wird in einem Verfahren zur Herstellung einer Siliziumkarbidhalbleitervorrichtung ein Siliziumkarbidsubstrat
1 dadurch bereitgestellt, dass ein Stab geschnitten wird, der aus einem Siliziumkarbid-Einkristall hergestellt ist. Das Siliziumkarbidsubstrat1 wird wärmebehandelt, um einen Substratdefekt3 zu enthüllen, der an einem Oberflächenabschnitt des Siliziumkarbidsubstrats1 erzeugt worden ist, und der Oberflächenabschnitt des Siliziumkarbidsubstrats1 wird chemisch-mechanisch derart poliert, dass der enthüllte Substratdefekt3 entfernt wird. Anschließend wird an dem Siliziumkarbidsubstrat1 ein Halbleiterelement ausgeformt. - ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- - JP 7-80770 A [0002]
Claims (4)
- Verfahren zur Herstellung einer Siliziumkarbidhalbleitervorrichtung mit den folgenden Schritten: Schneiden eines Stabes, der aus einem Siliziumkarbid-Einkristall hergestellt ist, um ein Siliziumkarbidsubstrat (
1 ) bereitzustellen; Wärmebehandeln des Siliziumkarbidsubstrats (1 ) zum Enthüllen eines Substratdefekts (3 ), der an einem Oberflächenabschnitt des Siliziumkarbidsubstrats (1 ) erzeugt worden ist; chemisch-mechanisches Polieren des Oberflächeabschnitts des Siliziumkarbidsubstrats (1 ) derart, dass der enthüllte Substratdefekt (3 ) entfernt wird; und Ausformen eines Halbleiterelements an dem Siliziumkarbidsubstrat (1 ). - Verfahren nach Anspruch 1, worin die Wärmebehandlung bei einer Temperatur in einem Bereich von ungefähr 1000°C bis ungefähr 1100°C durchgeführt wird.
- Verfahren nach Anspruch 1 oder 2, worin die Wärmebehandlung in einer nichtoxidierenden Atmosphäre durchgeführt wird.
- Verfahren nach einem der Ansprüche 1 bis 3, das ferner den Schritt aufweist, bei dem das Siliziumkarbidsubstrat (
1 ) vor der Wärmebehandlung geläppt wird.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007-177283 | 2007-07-05 | ||
| JP2007177283A JP2009016602A (ja) | 2007-07-05 | 2007-07-05 | 炭化珪素半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE102008027192A1 true DE102008027192A1 (de) | 2009-01-08 |
Family
ID=40092702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE102008027192A Withdrawn DE102008027192A1 (de) | 2007-07-05 | 2008-06-06 | Verfahren zur Herstellung einer Halbleitervorrichtung, die ein Siliziumkarbidsubstrat aufweist |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20090011598A1 (de) |
| JP (1) | JP2009016602A (de) |
| DE (1) | DE102008027192A1 (de) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5443908B2 (ja) * | 2009-09-09 | 2014-03-19 | 株式会社東芝 | 半導体装置の製造方法 |
| KR20120124352A (ko) * | 2010-02-05 | 2012-11-13 | 스미토모덴키고교가부시키가이샤 | 탄화규소 기판의 제조 방법 |
| JP2011199132A (ja) | 2010-03-23 | 2011-10-06 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP5772635B2 (ja) * | 2012-02-02 | 2015-09-02 | 三菱電機株式会社 | 炭化珪素単結晶基板の製造方法 |
| JP6106419B2 (ja) * | 2012-12-12 | 2017-03-29 | 昭和電工株式会社 | ＳｉＣ基板の製造方法 |
| DE102015223982A1 (de) * | 2015-12-02 | 2017-06-08 | Carl Zeiss Smt Gmbh | Optisches System einer mikrolithographischen Projektionsbelichtungsanlage oder einer Waferinspektionsanlage |
| JP6589807B2 (ja) * | 2016-10-13 | 2019-10-16 | 株式会社Sumco | シリコンウェーハの研磨方法、シリコンウェーハの製造方法およびシリコンウェーハ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0780770A (ja) | 1993-09-14 | 1995-03-28 | Nippon Steel Corp | 炭化珪素単結晶のメカノケミカルポリシング方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005024073A1 (de) * | 2005-05-25 | 2006-11-30 | Siltronic Ag | Halbleiter-Schichtstruktur und Verfahren zur Herstellung einer Halbleiter-Schichtstruktur |
-
2007
- 2007-07-05 JP JP2007177283A patent/JP2009016602A/ja active Pending
-
2008
- 2008-06-06 DE DE102008027192A patent/DE102008027192A1/de not_active Withdrawn
- 2008-06-10 US US12/155,769 patent/US20090011598A1/en not_active Abandoned
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0780770A (ja) | 1993-09-14 | 1995-03-28 | Nippon Steel Corp | 炭化珪素単結晶のメカノケミカルポリシング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090011598A1 (en) | 2009-01-08 |
| JP2009016602A (ja) | 2009-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102008027192A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung, die ein Siliziumkarbidsubstrat aufweist | |
| DE112005000863B4 (de) | Verfahren zur Hitzebehandlung eines Siliziumhalbleitersubstrats | |
| DE112014006413B4 (de) | Herstellungsverfahren für epitaktischen Siliciumwafer | |
| DE102011076845B4 (de) | Niedrigtemperaturbindeverfahren und Heterostruktur | |
| DE112009004667T5 (de) | Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung | |
| DE102019202027A1 (de) | Verfahren zum Herstellen eines SiC-Substrats | |
| DE112015002906B4 (de) | Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung und Siliciumcarbid-Halbleitervorrichtung | |
| DE112020000710T5 (de) | Verfahren zum Messen des spezifischen Widerstands eines Silizium-Einkristalls | |
| DE102015200890A1 (de) | Epitaktisch beschichtete Halbleiterscheibe und Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe | |
| DE102016225138A1 (de) | Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium | |
| DE3930925A1 (de) | Getterverfahren fuer halbleiterwafer | |
| DE112008001309T5 (de) | Verfahren zum Ziehen eines Silizium-Einkristalls | |
| DE102010064214A1 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
| DE102018222498A1 (de) | Testbedingungen bestimmendes Gerät und Testbedingungen bestimmendes Verfahren | |
| DE112017002225B4 (de) | Siliziumwafer | |
| DE3217501C2 (de) | Verfahren zum Herstellen einer ionenimplantierten Schicht eines Magnetblasenspeicher-Bauelements | |
| DE112018001768T5 (de) | Siliciumcarbid-substrat, verfahren zum herstellen eines siliciumcarbid-substrats und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung | |
| DE3918094A1 (de) | Verfahren zur herstellung von dotierten halbleiterschichten | |
| DE112014003019T5 (de) | Prozess für die Herstellung einer Verbundstruktur | |
| DE102015106441B4 (de) | Verfahren zum Planarisieren eines Halbleiterwafers | |
| DE112010003311T5 (de) | Verfahren zur Herstellung von Silizium-Epitaxiewafern | |
| DE1514073A1 (de) | Verfahren zum Herstellen eines Halbleiterkoerpers | |
| DE112019007354T5 (de) | Verfahren zur herstellung eines halbleitersubstrats und verfahren zur herstellung einer halbleitereinheit | |
| DE102014221633A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
| DE102014203075A1 (de) | Magnetsensor und Verfahren zu dessen Herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8139 | Disposal/non-payment of the annual fee |