DE3930925A1 - Getterverfahren fuer halbleiterwafer - Google Patents
Getterverfahren fuer halbleiterwaferInfo
- Publication number
- DE3930925A1 DE3930925A1 DE3930925A DE3930925A DE3930925A1 DE 3930925 A1 DE3930925 A1 DE 3930925A1 DE 3930925 A DE3930925 A DE 3930925A DE 3930925 A DE3930925 A DE 3930925A DE 3930925 A1 DE3930925 A1 DE 3930925A1
- Authority
- DE
- Germany
- Prior art keywords
- wafer
- foreign atoms
- semiconductor
- damaged
- wafers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 238000000034 method Methods 0.000 title claims description 22
- 239000013078 crystal Substances 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 42
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000005247 gettering Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 239000002244 precipitate Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000013517 stratification Methods 0.000 description 2
- 238000005299 abrasion Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/974—Substrate surface preparation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
Die Erfindung betrifft allgemein die Herstellung von Halblei
terelementen und insbesondere ein Verfahren zur Verminderung
der Anzahl von Fremdatomen in Halbleiterwafern.
Fremdatome werden in Halbleiterwafer eingebaut während der
Herstellung der Wafer und der Herstellung von Halbleiterbau
elementen auf den Wafern. Das Entfernen von Fremdatomen aus
Halbleiterwafern ist wichtig, um die Bildung von Störstellen
zu vermeiden, wie zum Beispiel durch Oxidation induzierte
Schichtungsfehler. Übergangsmetallfremdatome verursachen auch
ungünstige elektrische Eigenschaften in den Elementen, wie
zum Beispiel hohen Übergangskriechstrom.
Es sind verschiedene Verfahren verwendet worden, um Fremd
atome von dem aktiven Elementbereich auf Halbleiterwafern
fernzuhalten. Das Vermögen von Störstellen, Fremdatome einzu
fangen, wird als Gettern bezeichnet. Ein solches Getterver
fahren umfaßt eine absichtliche Beschädigung der Rückfläche
des Wafers. Mechanischer Abrieb, beispielsweise Läppen oder
Sandstrahlen, sind für diesen Zweck verwendet worden. Die
Beschädigung kann auch durch einen Laserstrahl oder Ionenim
plantation geschaffen werden. Die Beschädigung verursacht
Versetzungen in dem Kristallgitter, welche günstige Einfang
stellen für Störatome, beispielsweise metallische, und andere
Volumdefekte, beispielsweise Schichtungsfehler, darstellen.
Ein anderes Verfahren, als Gettern im Kristallgitter bezeich
net, verwendet einen Sauerstoffniederschlag für Einfangstel
len. Wafer mit Sauerstoffkonzentrationen nahe der Festlös
lichkeit werden einer hohen Temperatur unterworfen, welche
Sauerstoff von der Oberfläche des Wafers durch Ausdiffusion
entfernt. Die Wafer werden dann bei einer niedrigeren Tempe
ratur geglüht, und SiOx-Niederschläge bilden sich im Inneren,
wo eine gesättigte Sauerstoffmenge vorhanden ist. Die SiOx-
Niederschläge wirken als Senke für Fremdatome und Störstel
len, also wird eine denudierte oder störstellenfreie Zone
nahe der Oberfläche geschaffen, wo das Halbleiterelement her
zustellen ist.
Andere Verfahren zum Gettern umfassen die Verwendung einer
Siliziumdioxid- oder Siliziumnitridschicht, die auf der Rück
fläche des Halbleiterwafers gewachsen ist. Diese Schichten
sind keine Einkristallschichten, daher wirken die poly
kristallinen Korngrenzen als die Einfangstellen für Fremd
atome. Die Siliziumdioxid- oder Siliziumnitridschicht wird
typisch abgeläppt gegen Ende des Bearbeitungszyklus.
Die oben beschriebenen Getterverfahren werden während der
Bauelementbearbeitung angewendet, daher muß darauf geachtet
werden, die Beschädigung während der Elementbearbeitung nicht
herauszuglühen. Wenn die Beschädigung geglüht wird, werden
die Fremdatome nicht mehr eingefangen und können durch den
ganzen Halbleiterwafer hindurch diffundieren. Um dies zu ver
meiden, werden Getterbehandlungen manchmal gegen Ende des
Bearbeitungszyklus angewendet. An diesem Punkt kann jedoch
das Kristallgitter bereits beschädigt sein, und Fremdatome
können an Störstellen gelegen sein, von denen sie schlecht
wegzugettern sind. Wenn diese Fremdatome vor Beginn der Halb
leiterbearbeitung beseitigt würden, müßten nur die während
der Elementherstellung eingebauten Fremdatome gegettert wer
den. Außerdem werden, wenn man eine Epitaxialsiliziumschicht
auf den Wafer aufwachsen läßt, Störstellen von dem Wafer in
die Epitaxialschicht vordringen. Wenn ein störstellen
freier/fremdatomfreier Wafer vorgesehen wird, wird höherwer
tiges Epitaxialsilizium gezüchtet, welches für höherwertige
darauf gefertigte Halbleiterelemente sorgt.
Nunmehr sollte es einleuchten, daß es vorteilhaft wäre, ein
Verfahren zu schaffen, das nicht nur Fremdatome gettert, son
dern auch Störstellen von dem Halbleiterwafer entfernt.
Dementsprechend ist ein Ziel der Erfindung die Schaffung
eines Verfahrens, welches Fremdatome und Störstellen von
Halbleiterwafern entfernt.
Ein weiteres Ziel der Erfindung ist die Schaffung eines Ver
fahrens, welches für eine verbesserte Qualität von Halblei
terwafern und resultierenden Halbleiterelementen sorgt.
Ein weiteres Ziel der Erfindung ist die Schaffung eines
Getterverfahrens, welches leicht in den Prozeßablauf der
Herstellung von Halbleiterwafern einzubauen ist.
Gemäß der Erfindung werden die obigen und weitere Ziele und
Vorteile geschaffen durch Gettern und Entfernen von Fremdato
men während der Herstellung der Halbleiterwafer. Die Oberflä
chen der Wafer werden durch das Zersägen eines Blocks in
Wafer beschädigt. Die Fremdatome werden dann zu den beschä
digten Oberflächen gegettert, indem die Wafer einem Hochtem
peraturschritt unterworfen werden. Die Läppoperation entfernt
dann das beschädigte Material zusammen mit den gegetterten
Fremdatomen, womit ein anfänglicher Halbleiterwafer geschaf
fen wird, bei dem eine beträchtliche Menge Fremdatome ent
fernt sind.
Im folgenden wird die Erfindung anhand der Zeichnung näher
beschrieben. Die dargestellten bevorzugten Ausführungsformen
dienen nur der Erläuterung und sollen in keiner Weise als
beschränkend betrachtet werden. In der Zeichnung zeigen:
Fig. 1 bis 4 einen Halbleiterwafer während des Getter
verfahrens der Erfindung.
In den Fig. 1 bis 4 ist ein Halbleiterwafer während des
Verfahrens gezeigt, das die Erfindung verkörpert. Die Her
stellung von Halbleiterwafern beginnt mit dem Züchten eines
Halbleiterkristalls oder Blocks (nicht gezeigt) durch in der
Industrie allgemein bekannte Standardverfahren. Dann wird der
Kristall mit einer Drahtsäge oder einer Blattsäge zersägt, um
viele Halbleiterwafer zu bilden; eine stark vergrößerte
Ansicht eines solchen Wafers 10 ist in Fig. 1 dargestellt.
Mechanische Beschädigung wird an Oberflächen 11 des Halblei
terwafers 10 erzeugt. Volumdefekte und metallische Fremd
atome, als Linien 12 dargestellt, werden während des Kri
stallwachstums und während anschließender Waferformungsopera
tionen eingebaut. Es ist zu beachten, daß die Fremdatome 12
in dem ganzen Halbleiterwafer 10 verteilt sind. An diesem
Punkt in dem Verfahren werden die Kanten des Wafers 10 abge
rundet, um zu vermeiden, daß die Kanten des Wafers 10 während
der Elementherstellung ausbrechen.
Fig. 2 zeigt den Wafer 10, nachdem er einem Wärmezyklus
unterworfen worden ist, um Fremdatome 12 zu den beschädigten
Oberflächen 11 zu gettern. In einer bevorzugten Ausführungs
form bringt dieser Wärmeprozeß mit sich, daß der Wafer etwa
eine Stunde lang einer Temperatur von etwa 1000°C ausgesetzt
wird. Die Temperatur wird sägezahnförmig von etwa 800°C hoch
und auf 800°C herunter geführt, um ein Verziehen des Halblei
terwafers zu vermeiden. Andere Temperaturen und Zeitspannen
können verwendet werden, solange die Fremdatome zu den be
schädigten Oberflächen gegettert werden.
Wie in Fig. 3 dargestellt, werden dann die Wafer auf beiden
Oberflächen mechanisch geläppt, um eine gleichförmige Dicke
zu erhalten und die Ebenheit zu verbessern. Eine gestrichelte
Linie 14 zeigt an, wieviel von dem Halbleiterwafer 10
entfernt wird. Typisch wird eine Dicke von annähernd 20 µm
entfernt. Der Läppvorgang entfernt also die Fremdatome 12,
die zu den beschädigten Oberflächen 11 gegettert worden sind.
Das Läppen erzeugt auch eine gewisse Beschädigung an den
Waferoberflächen 11, wo Fremdatome gegettert werden können,
so daß durch den Läppvorgang hinzugefügte Fremdatome nahe den
Oberflächen verbleiben.
Fig. 4 zeigt den Wafer 10 nach einer chemischen Ätzung bei
der Oberflächen und einer mechanischen Polierung einer Ober
fläche. An diesem Punkt können weitere Getterverfahren
angewendet werden, um während der Halbleiterelementfertigung
eingebaute Fremdatome zu gettern.
Es leuchtet ein, daß ein neues und verbessertes Verfahren zur
Herstellung von Halbleiterwafern geschaffen worden ist mit
einer Verminderung der Menge vorhandener Fremdatome durch
Gettern und Entfernen von Fremdatomen, die während der
Formungsoperationen des Halbleiterwafers eingebaut worden
sind.
Claims (5)
1. Verfahren zum Entfernen von Fremdatomen von einem
Halbleiterwafer mit einer ersten und einer zweiten
Oberfläche, gekennzeichnet durch folgende Schritte:
daß die erste und die zweite Waferoberfläche beschädigt werden,
daß der Wafer eine vorbestimmte Zeitspanne lang bei einer vorbestimmten Temperatur geheizt wird, so daß die Fremdatome zu dem beschädigten Bereich gegettert werden,
und daß der beschädigte Bereich entfernt wird, wodurch die gegetterten Fremdatome entfernt werden.
daß die erste und die zweite Waferoberfläche beschädigt werden,
daß der Wafer eine vorbestimmte Zeitspanne lang bei einer vorbestimmten Temperatur geheizt wird, so daß die Fremdatome zu dem beschädigten Bereich gegettert werden,
und daß der beschädigte Bereich entfernt wird, wodurch die gegetterten Fremdatome entfernt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
die Beschädigung durch Abschneiden eines Halbleiterwafers von
einem Kristallblock verursacht wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
das Heizen ungefähr eine Stunde lang bei einer Temperatur von
ungefähr 1000°C ausgeführt wird.
4. Verfahren zum Entfernen von Fremdatomen von einem Wafer
mit einer ersten und einer zweiten Oberfläche, gekennzeichnet
durch folgende Schritte:
daß der Wafer von einem Kristallblock abgeschnitten wird, wodurch eine mechanische Beschädigung an der ersten und der zweiten Waferoberfläche erzeugt wird,
daß der Wafer eine vorbestimmte Zeitspanne lang bei einer vorbestimmten Temperatur geheizt wird, so daß die Fremdatome zu dem beschädigten Bereich gegettert werden,
und daß der beschädigte Bereich geläppt wird, wodurch die gegetterten Fremdatome entfernt werden.
daß der Wafer von einem Kristallblock abgeschnitten wird, wodurch eine mechanische Beschädigung an der ersten und der zweiten Waferoberfläche erzeugt wird,
daß der Wafer eine vorbestimmte Zeitspanne lang bei einer vorbestimmten Temperatur geheizt wird, so daß die Fremdatome zu dem beschädigten Bereich gegettert werden,
und daß der beschädigte Bereich geläppt wird, wodurch die gegetterten Fremdatome entfernt werden.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß
das Heizen ungefähr eine Stunde lang bei einer Temperatur von
ungefähr 1000°C ausgeführt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/251,734 US4878988A (en) | 1988-10-03 | 1988-10-03 | Gettering process for semiconductor wafers |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3930925A1 true DE3930925A1 (de) | 1990-04-05 |
Family
ID=22953182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3930925A Withdrawn DE3930925A1 (de) | 1988-10-03 | 1989-09-15 | Getterverfahren fuer halbleiterwafer |
Country Status (3)
Country | Link |
---|---|
US (1) | US4878988A (de) |
JP (1) | JPH02143532A (de) |
DE (1) | DE3930925A1 (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03116820A (ja) * | 1989-09-29 | 1991-05-17 | Shin Etsu Handotai Co Ltd | ミスフィット転位制御方法 |
US5244819A (en) * | 1991-10-22 | 1993-09-14 | Honeywell Inc. | Method to getter contamination in semiconductor devices |
US5426061A (en) * | 1994-09-06 | 1995-06-20 | Midwest Research Institute | Impurity gettering in semiconductors |
US5656510A (en) * | 1994-11-22 | 1997-08-12 | Lucent Technologies Inc. | Method for manufacturing gate oxide capacitors including wafer backside dielectric and implantation electron flood gun current control |
US5635414A (en) * | 1995-03-28 | 1997-06-03 | Zakaluk; Gregory | Low cost method of fabricating shallow junction, Schottky semiconductor devices |
US5910339A (en) * | 1996-08-22 | 1999-06-08 | Cornell Research Foundation, Inc. | Fabrication of atomic step-free surfaces |
US5913103A (en) * | 1997-05-13 | 1999-06-15 | Integrated Device Technology, Inc. | Method of detecting metal contaminants in a wet chemical using enhanced semiconductor growth phenomena |
US6100167A (en) * | 1997-05-29 | 2000-08-08 | Memc Electronic Materials, Inc. | Process for the removal of copper from polished boron doped silicon wafers |
JP2000294549A (ja) * | 1999-02-02 | 2000-10-20 | Nec Corp | 半導体装置及びその製造方法 |
US20080111206A1 (en) * | 2006-11-10 | 2008-05-15 | Evergreen Solar, Inc. | Substrate with Two Sided Doping and Method of Producing the Same |
US8008107B2 (en) * | 2006-12-30 | 2011-08-30 | Calisolar, Inc. | Semiconductor wafer pre-process annealing and gettering method and system for solar cell formation |
US20080197454A1 (en) | 2007-02-16 | 2008-08-21 | Calisolar, Inc. | Method and system for removing impurities from low-grade crystalline silicon wafers |
US10329142B2 (en) * | 2015-12-18 | 2019-06-25 | Samsung Electro-Mechanics Co., Ltd. | Wafer level package and method of manufacturing the same |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54110783A (en) * | 1978-02-20 | 1979-08-30 | Hitachi Ltd | Semiconductor substrate and its manufacture |
JPS5613737A (en) * | 1979-07-13 | 1981-02-10 | Hitachi Ltd | Manufacture of semiconductor device |
US4597822A (en) * | 1985-03-28 | 1986-07-01 | General Electric Company | Method for making silicon wafers |
-
1988
- 1988-10-03 US US07/251,734 patent/US4878988A/en not_active Expired - Fee Related
-
1989
- 1989-09-15 DE DE3930925A patent/DE3930925A1/de not_active Withdrawn
- 1989-10-03 JP JP1257184A patent/JPH02143532A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JPH02143532A (ja) | 1990-06-01 |
US4878988A (en) | 1989-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69933777T2 (de) | Verfahren zur herstellung von einem silizium wafer mit idealem sauerstoffausfällungsverhalten | |
DE2839535C2 (de) | Verfahren zur Herstellung eines Meßkörpers für Interferenzmessungen von Schichtdicken eines einkristallinen Körpers und Verwendung dieses Meßkörpers für die Herstellung eines Halbleiterkörpers | |
DE2544736C2 (de) | Verfahren zum Entfernen von schnelldiffundierenden metallischen Verunreinigungen aus monokristallinem Silicium | |
DE3930925A1 (de) | Getterverfahren fuer halbleiterwafer | |
DE69928434T2 (de) | Wärmebehandelte siliziumplättchen mit verbesserter eigengetterung | |
DE3439018C2 (de) | ||
DE112014001279T5 (de) | Herstellungs-Verfahren von Halbleiter-auf-Isolator-Wafern zur Verminderung von Licht-Punkt-Defekten und Oberflächenrauigkeit | |
DE2258444A1 (de) | Verfahren und herstellung von elektrischisolierenden zonen in optischen bauelementen | |
DE2040911A1 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
DE10205084B4 (de) | Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe | |
DE112008000486T5 (de) | Verfahren für die Fertigung eines Einkristall-Siliziumwafers | |
DE2917455A1 (de) | Verfahren zur vollstaendigen ausheilung von gitterdefekten in durch ionenimplantation von phosphor erzeugten n-leitenden zonen einer siliciumhalbleitervorrichtung und zugehoerige siliciumhalbleitervorrichtung | |
DE112012005509T5 (de) | Verfahren zum Herstellen von Silizium-Einkristallwafer und elektronische Vorrichtung | |
EP3248215B1 (de) | Epitaktisch beschichtete halbleiterscheibe und verfahren zur herstellung einer epitakisch beschichteten halbleiterscheibe | |
DE102015114361B4 (de) | Verfahren zum prozessieren eines sauerstoff enthaltenden halbleiterkörpers | |
DE102016225138A1 (de) | Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium | |
DE1539853A1 (de) | Integrierte elektronische Halbleiterschaltung und Verfahren zu deren Herstellung | |
DE10336271B4 (de) | Siliciumscheibe und Verfahren zu deren Herstellung | |
DE1514888B1 (de) | Verfahren zum Herstellen eines planaren Germaniumtransistors | |
DE112017002225B4 (de) | Siliziumwafer | |
DE2226264C2 (de) | Verfahren zum zweistufigen Ätzen einer Ausnehmung | |
DE1963131A1 (de) | Verfahren zur Herstellung von Halbleiterelementen | |
DE1514073A1 (de) | Verfahren zum Herstellen eines Halbleiterkoerpers | |
DE19983559B4 (de) | Verfahren zum Bilden eines Josephson-Übergangs über einer Stufenkante an einer Oberfläche eines kristallinen Substrats und zugehöriges supraleitendes Element | |
EP0773310B1 (de) | Verfahren zur Herstellung einer Siliziumscheibe |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |